JPH1022107A

JPH1022107A - デジタル可変抵抗および電源装置

Info

Publication number: JPH1022107A
Application number: JP17526596A
Authority: JP
Inventors: Mitsuru Hosoki; 満細木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-07-04
Filing date: 1996-07-04
Publication date: 1998-01-23
Anticipated expiration: 2016-07-04
Also published as: JP3403895B2

Abstract

(57)【要約】【課題】外部からのデジタル信号により抵抗値を変更
できる簡単な構成のデジタル可変抵抗を実現する。【解決手段】出力電圧調整回路４のＩＣ１１の端子Ｖ
_Oと端子Ｖ_Rとの間には、抵抗値が１：２：４：８に設
定され、かつ、互いに直列に接続された抵抗Ｒ３ａない
しＲ３ｄが設けられている。端子Ｖ_Oには出力電圧Ｖ_O
が印加され、端子Ｖ_Rは、抵抗Ｒ２および抵抗Ｒ１を介
して接地される。さらに、抵抗Ｒ３ａないしＲ３ｄに並
列に、トランジスタＴｒ１ａないしＴｒ１ｄがそれぞれ
設けられている。トランジスタＴｒ１ａは、導通時に抵
抗Ｒ３ａの両端を短絡し、遮断時に抵抗Ｒ３ａの両端を
開放する。電圧制御信号Ｄ０ないしＤ３に応じて、対応
するトランジスタＴｒ１ａないしＴｒ１ｄの導通あるい
は遮断が個別に制御され、ＩＣ１１の端子Ｖ_Oと端子Ｖ
_Rとの間の抵抗値が変化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部からのデジタ
ル信号に応じて抵抗値を変更できるデジタル可変抵抗、
および、当該デジタル可変抵抗を用いた電源装置に関す
るものである。

【０００２】

【従来の技術】近年では、パーソナルコンピュータな
ど、マイクロプロセッサを有する機器が目覚ましく普及
している。これらのマイクロプロセッサは、処理速度の
向上や消費電力の削減を目指して、次々とバージョンア
ップされており、これに伴って、該マイクロプロセッサ
を動作させるための駆動電圧も次々と変更されている。

【０００３】ここで、マイクロプロセッサへ電力を供給
する従来の電源回路について簡単に説明する。すなわ
ち、図７に示すように、電源回路５１において、例え
ば、５Ｖの定電圧Ｖ_INは、レギュレータ５３を介して、
マイクロプロセッサ５２などの負荷へ供給されている。
レギュレータ５３の出力電圧Ｖ_Oは、抵抗Ｒ５１および
Ｒ５２によって、基準電圧Ｖ_refに分圧された後、レギ
ュレータ５３に再び入力される。レギュレータ５３は、
この基準電圧Ｖ_refと、レギュレータ５３内部で生成す
る定電圧とを比較して、両者が一致するように出力電圧
Ｖ_Oを調整する。これにより、レギュレータ５３は、負
荷の変動に関わらず、一定の出力電圧Ｖ_Oをマイクロプ
ロセッサ５２へ供給できる。

【０００４】上記構成の電源回路５１では、マイクロプ
ロセッサ５２の駆動電圧Ｖ_CCを変更する際、抵抗Ｒ５１
・Ｒ５２の抵抗値を変更する必要がある。したがって、
例えば、両抵抗Ｒ５１・Ｒ５２を可変抵抗にしておい
て、その抵抗値を駆動電圧Ｖ_CCに合わせて調整したり、
あるいは、両抵抗Ｒ５１・Ｒ５２を取り替えるなどの作
業が必要となる。この結果、開発者は、マイクロプロセ
ッサ５２の変更毎に、電源回路５１を変更あるいは調整
する必要がある。したがって、マイクロプロセッサ５２
の開発効率を悪化させる原因の１つになっている。ま
た、エンドユーザにとっては、マイクロプロセッサ５２
のバージョンアップ時に、電源回路５１の交換などのた
めに費用が別に必要となり、割高になるという問題を生
じている。

【０００５】これらの問題を解決するために、マイクロ
プロセッサが駆動電圧を示す信号を出力すると共に、当
該信号に基づいて、電源回路がマイクロプロセッサへ供
給する電圧を自動的に調整する方法が行われている。

【０００６】図２に示すように、マイクロプロセッサ５
２ａは、電源回路５１ａへ駆動電圧Ｖ_CCを示す電圧制御
信号Ｄ０ないしＤ３を出力する。この電圧制御信号Ｄ０
ないしＤ３は、それぞれ、”０”か”１”かを示すデジ
タル信号であり、少ない信号線で多くの駆動電圧Ｖ_CCを
指定できるように、上記各信号Ｄ０ないしＤ３の組み合
わせで駆動電圧Ｖ_CCを指定するように設定されている。
この場合は、信号の数が４つなので、１６種類の駆動電
圧Ｖ_CCを指定できる。一方、上記両抵抗Ｒ５１・Ｒ５２
に代えて設けられた出力電圧調整回路５４は、信号Ｄ０
ないしＤ３に基づき、レギュレータ５３の出力電圧Ｖ_O
を所定の分圧比で分圧して基準電圧Ｖ_re _fを生成する。
これにより、レギュレータ５３は、マイクロプロセッサ
５２ａの駆動電圧Ｖ_CCに応じた出力電圧Ｖ_Oを安定して
供給できる。

【０００７】ここで、従来より広く用いられている出力
電圧調整回路５４の一例として、トランジスタを用いた
出力電圧調整回路５４について説明する。図８に示すよ
うに、上記出力電圧調整回路５４において、デコーダ６
１は、受け取った電圧制御信号Ｄ０ないしＤ３に基づい
て、どの駆動電圧Ｖ_CCが指定されているかを判別して、
各制御信号ｄ１ないしｄ１６（総称するときは、符号ｄ
で示す）のうち、駆動電圧Ｖ_CCに対応する制御信号ｄの
みを０レベルに、他の制御信号ｄ…を１レベルにする。

【０００８】一方、出力電圧調整回路５４には、各制御
信号ｄ１６ないしｄ１に対応して、１６個の可変抵抗部
６２ａないし６２ｐが設けられている。各可変抵抗部６
２に設けられた抵抗Ｒ６３は、高電位側の端部が、前段
の可変抵抗部６２内の抵抗Ｒ６３へ接続されており、低
電位側の端部が、後段の可変抵抗部６２内の抵抗Ｒ６３
へ接続されている。なお、最後段の可変抵抗部６２ｐで
は、抵抗Ｒ６３の低電位側は、抵抗Ｒ６１およびＲ６２
を介して接地されている。また、両抵抗Ｒ６１・Ｒ６２
の接続点の電位は、基準電圧Ｖ_refとして、図２に示す
レギュレータ５３へ出力される。

【０００９】デコーダ６１が、ある制御信号ｄを０レベ
ルにすると、対応する可変抵抗部６２において、出力電
圧Ｖ_Oと抵抗Ｒ６３との間に設けられたトランジスタＴ
ｒ６１が導通する。この結果、出力電圧Ｖ_Oは、当該抵
抗Ｒ６３および後段の抵抗Ｒ６３…を介して、抵抗Ｒ６
１へ印加される。例えば、制御信号ｄ１６のみが０レベ
ルになった場合、最前段の可変抵抗部６２のトランジス
タＴｒ６１が導通するので、出力電圧Ｖ_Oは、全ての抵
抗Ｒ６３を介して抵抗６１へ印加される。

【００１０】出力電圧調整回路５４は、いずれの制御信
号ｄ…を０レベルにするかによって、互いに直列に接続
された抵抗Ｒ６３…のうち、どの場所に出力電圧Ｖ_Oを
印加するかを選択できるので、指示された分圧比で出力
電圧Ｖ_Oを分圧して基準電圧Ｖ_refを生成できる。これ
により、図２に示すように、電源回路５１は、マイクロ
プロセッサ５２ａの指示する駆動電圧Ｖ_CCを安定して供
給できる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来の出力電圧調整回路５４では、選択可能な駆動電圧Ｖ
_CCの数に合わせた可変抵抗部６２を用意する必要がある
ため、構成が複雑になるという問題を生じている。

【００１２】例えば、図８に示すように、４系統の電圧
制御信号Ｄ０ないしＤ３を用い、１６ステップで分圧比
を可変する場合、１６個の可変抵抗部６２が必要とな
る。各可変抵抗部６２は、抵抗Ｒ６３とトランジスタＴ
ｒ６１とだけではなく、トランジスタＴｒ６１駆動用の
抵抗Ｒ６４・Ｒ６５も有しているため、出力電圧調整回
路５４全体では、トランジスタが１６個、抵抗がおよそ
５０個必要になる。さらに、１つの可変抵抗部６２のみ
に制御信号ｄを与えるために、デコーダ６１が必要にな
る。

【００１３】また、出力電圧調整回路５４は、オーディ
オアンプのように、アテネータを機械的に動かして抵抗
値を変更することによっても実現できる。ところが、ア
テネータは、機械部分を含むため、構造が複雑になりが
ちである。また、マイクロプロセッサ５２ａは、通常、
デジタル信号を出力し、アテネータは、アナログ信号に
よって駆動する。したがって、両者の間にアナログ−デ
ジタル変換器が必要となり、出力電圧調整回路５４の構
造は、さらに複雑になる。

【００１４】したがって、従来の各出力電圧調整回路５
４では、構造が複雑になるため、コストアップや搭載ス
ペースの増加などの問題を解決するに至っていない。

【００１５】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、簡単な構成によって、外部か
らのデジタル信号によって抵抗値を可変可能なデジタル
可変抵抗を実現すると共に、これを用いた電源装置を提
供することにある。

【００１６】

【課題を解決するための手段】請求項１の発明に係るデ
ジタル可変抵抗は、上記問題を解決するために、直列に
接続された複数の第１抵抗と、上記各第１抵抗に対応す
るトランジスタとを有するデジタル可変抵抗において、
上記第１抵抗のうち、少なくとも２つは、抵抗値が互い
に異なっており、上記各トランジスタは、エミッタが対
応する第１抵抗の一端に、コレクタが当該第１抵抗の他
端に接続されていることを特徴としている。

【００１７】上記構成では、各トランジスタが第１抵抗
に並列に設けられているので、トランジスタが導通する
と、トランジスタおよび第１抵抗の接続点に流入する電
流は、第１抵抗を流れず、トランジスタを流れる。この
結果、第１抵抗の両端間電圧は略０になる。一方、トラ
ンジスタの遮断時には、トランジスタおよび第１抵抗の
接続点に流入する電流は、トランジスタを流れず、第１
抵抗を流れる。この結果、第１抵抗の両端間には、当該
電流に応じた電圧が現われる。これにより、トランジス
タの導通／遮断によって、対応する第１抵抗両端間を個
別に短絡あるいは開放できる。したがって、各トランジ
スタの導通／遮断の組み合わせによって、デジタル可変
抵抗の抵抗値を変更できる。

【００１８】ところで、従来のトランジスタを用いたデ
ジタル可変抵抗では、指示された抵抗値に対応するトラ
ンジスタを導通させてデジタル可変抵抗の抵抗値を変更
している。したがって、設定可能な抵抗値の数と同数の
トランジスタおよび第１抵抗が必要である。また、デジ
タル可変抵抗の抵抗値を２値レベルの組み合わせによっ
て指示する場合、指示された組み合わせから導通させる
トランジスタを１つ選択するために、デコーダが必要で
ある。

【００１９】ところが、請求項１記載のデジタル可変抵
抗では、トランジスタの導通／遮断の組み合わせによっ
て、デジタル可変抵抗の抵抗値を変更するため、トラン
ジスタおよび第１抵抗の数を従来に比べて削減できる。
具体的には、１６種類の抵抗値を設定する場合、従来
は、第１抵抗およびトランジスタを１６個ずつ必要とす
る。一方、請求項１記載のデジタル可変抵抗では、４つ
の第１抵抗およびトランジスタを用い、これらのトラン
ジスタの導通／遮断を組み合わせて１６種類の抵抗値を
設定できる。

【００２０】さらに、デジタル可変抵抗の抵抗値を２値
レベルの組み合わせによって指示する場合にもデコーダ
が不要になる。それゆえ、デジタル可変抵抗の構造をさ
らに簡単にできる。この結果、製造コストが安く、かつ
小型のデジタル可変抵抗を実現できる。また、トランジ
スタと抵抗とを組み合わせた単純な回路で実現できるの
で、デジタル可変抵抗の信頼性を向上させることができ
る。

【００２１】加えて、トランジスタおよび第１抵抗によ
ってデジタル可変抵抗を構成しているため、例えば、バ
イポーラプロセスなどを用いて、デジタル可変抵抗を容
易に集積できる。この結果、デジタル可変抵抗をより小
型にすることができる。

【００２２】また、請求項２の発明に係るデジタル可変
抵抗は、請求項１記載の発明の構成において、上記トラ
ンジスタは、ＰＮＰ型のトランジスタであることを特徴
としている。

【００２３】請求項１記載のデジタル可変抵抗では、ト
ランジスタの導通時において、第１抵抗の両端間電圧
は、厳密に言うと、該トランジスタのコレクタ−エミッ
タ間飽和電圧になる。したがって、デジタル可変抵抗の
両端間電圧は、コレクタ−エミッタ間飽和電圧だけ高く
なる。

【００２４】請求項２記載のデジタル可変抵抗では、Ｎ
ＰＮ型のトランジスタに比べて、コレクタ−エミッタ間
飽和電圧を低くできるＰＮＰ型のトランジスタを用いて
いる。この結果、デジタル可変抵抗において、トランジ
スタのコレクタ−エミッタ間飽和電圧に起因する誤差を
抑制できる。

【００２５】一方、請求項３の発明に係るデジタル可変
抵抗は、請求項１または２記載の発明の構成において、
上記各第１抵抗の抵抗値は、対応するトランジスタのコ
レクタ側に接続された上記第１抵抗の抵抗値に比べて小
さく設定されていることを特徴としている。

【００２６】請求項１記載のデジタル可変抵抗では、ト
ランジスタの導通時において、当該トランジスタのベー
ス電流によって、エミッタ電流がコレクタ電流に比べて
大きくなる。したがって、あるトランジスタが遮断され
ている場合、当該トランジスタに対応する第１抵抗に
は、当該第１抵抗よりもコレクタ側のトランジスタが導
通していると、より多くの電流が流れる。この結果、当
該第１抵抗の両端間には、抵抗値とベース電流による増
加分との積に応じた電圧が現われる。

【００２７】ところが、請求項３記載のデジタル可変抵
抗は、よりエミッタ側に接続される第１抵抗の抵抗値を
小さく設定している。したがって、ベース電流による誤
差が発生しても、デジタル可変抵抗の両端間電圧は増加
しにくくなる。この結果、デジタル可変抵抗において、
ベース電流による誤差を抑制できる。

【００２８】さらに、請求項４の発明に係るデジタル可
変抵抗は、請求項１、２、または３記載の発明の構成に
おいて、上記各第１抵抗の抵抗値は、次に小さな第１抵
抗の抵抗値の２倍に設定されていることを特徴としてい
る。

【００２９】それゆえ、デジタル可変抵抗において、設
定可能な抵抗値のステップ幅を、最小の第１抵抗の抵抗
値に揃えることができる。したがって、デジタル可変抵
抗の設定可能な抵抗値を均一に配置できる。

【００３０】また、請求項５の発明に係るデジタル可変
抵抗は、請求項４記載の発明の構成において、コレクタ
電流に対するベース電流の比率が０．１以下であると共
に、コレクタ−エミッタ間飽和電圧が、最も抵抗値の小
さな第１抵抗の両端電圧の０．３倍以下であることを特
徴としている。

【００３１】それゆえ、デジタル可変抵抗において、ト
ランジスタのコレクタ−エミッタ間飽和電圧およびベー
ス電流に起因する誤差をさらに低減できる。

【００３２】加えて、請求項６の発明に係るデジタル可
変抵抗は、請求項１、２、３、４、または５に記載の発
明の構成において、上記第１抵抗に直列に接続された第
２抵抗を備え、上記第２抵抗の抵抗値は、各トランジス
タのベース電流およびコレクタ−エミッタ間飽和電圧に
起因する誤差を補償するように、当該デジタル可変抵抗
の最小抵抗値よりも小さく設定されていることを特徴と
している。

【００３３】上記構成では、各トランジスタのコレクタ
−エミッタ間飽和電圧およびベース電流に起因する誤差
は、いずれもデジタル可変抵抗の抵抗値を増加させる。
したがって、第２抵抗の抵抗値を予め小さく設定するこ
とによって、デジタル可変抵抗の設定可能な抵抗値全般
において、誤差を低減できる。

【００３４】また、請求項７の発明に係る電源装置は、
請求項１、２、３、４、５または６記載のデジタル可変
抵抗と、上記デジタル可変抵抗の一端に接続された第３
抵抗と、上記デジタル可変抵抗と第３抵抗との接続点の
電位に基づいて、負荷および上記デジタル可変抵抗の他
端へ出力する電圧レベルを増減する電圧調整手段とを備
えていることを特徴としている。

【００３５】上記構成では、デジタル可変抵抗は、入力
に基づいて、トランジスタの導通／遮断を制御して、デ
ジタル可変抵抗の抵抗値を設定している。例えば、スイ
ッチングレギュレータやシリーズレギュレータなどの電
圧調整手段は、例えば、マイクロプロセッサなどの負荷
およびデジタル可変抵抗の一端へ電圧を出力している。
当該出力電圧は、デジタル可変抵抗と第３抵抗とによっ
て分圧された後、基準電圧として電圧調整手段へ与えら
れる。例えば、負荷の変動などによって、負荷へ印加す
る電圧が変化すると、これに伴って、上記基準電圧も変
化する。電圧調整手段は、当該基準電圧に基づいて、例
えば、出力電圧の変動を打ち消すように出力電圧を調整
する。

【００３６】一方、新たな入力が与えられると、デジタ
ル可変抵抗のトランジスタは、該入力に基づいて導通／
遮断が制御される。これにより、デジタル可変抵抗の抵
抗値が変化して、分圧比、すなわち、出力電圧と基準電
圧との比率が変化する。この結果、電源装置は、デジタ
ル信号によって、出力電圧を調整できる。

【００３７】デジタル信号によって出力電圧を調整しな
い従来の電源装置と比較した場合、追加された請求項
１、２、３、４、または６記載のデジタル可変抵抗は、
従来に比べて構成が簡単である。したがって、少ないコ
ストアップおよび外形の増加で、外部からのデジタル信
号に対応して、出力電圧の調整が可能な電源装置を実現
できる。

【００３８】加えて、電圧調整手段は、通常、トランジ
スタや抵抗を備えている。したがって、これらの部材
と、上記デジタル可変抵抗とは、例えば、バイポーラプ
ロセスなどを用いて集積することが容易である。この結
果、外部からのデジタル信号によって出力電圧を調整可
能な電源装置をより小型に構成できる。

【００３９】

【発明の実施の形態】本発明の一実施形態について図１
ないし図４に基づいて説明すると以下の通りである。す
なわち、本実施形態に係るデジタル可変抵抗は、例え
ば、電源回路がマイクロプロセッサなどの負荷へ電力を
供給する際、マイクロプロセッサや外部からの指示に基
づいて、供給する電圧を変更するために用いられてい
る。

【００４０】図２に示すように、本実施形態に係る電源
回路１は、マイクロプロセッサ２へ電力を供給するもの
であって、基準電圧Ｖ_refに基づいて、出力電圧Ｖ_Oを
調整するレギュレータ（電圧調整手段）３と、マイクロ
プロセッサ２の駆動電圧Ｖ_CCを示す電圧制御信号Ｄ…に
基づいて、出力電圧Ｖ_Oから基準電圧Ｖ_refを生成する
出力電圧調整回路（デジタル可変抵抗）４とを備えてい
る。

【００４１】上記レギュレータ３は、シリーズ型、ある
いは、チョッパ型（スイッチング型）などのレギュレー
タであり、例えば、５Ｖなど、略一定の直流電圧で与え
られる入力電圧Ｖ_INを昇圧あるいは降圧して、一定の出
力電圧Ｖ_Oを出力できる。なお、入力電圧Ｖ_INは、例え
ば、交流で与えられる商用電源を整流したり、バッテリ
から直接供給するなどにより、レギュレータ３へ与えら
れる。

【００４２】このレギュレータ３は、例えば、図３に示
すように、出力電圧Ｖ_Oを調整するトランジスタ３ａ
と、該トランジスタ３ａを制御する制御部３ｂとを備え
ている。上記制御部３ｂは、出力電圧調整回路４が生成
する基準電圧Ｖ_refが、レギュレータ３内部で生成する
定電圧へ一致するように、トランジスタ３ａのベース電
流を制御して、出力電圧Ｖ_Oを増減させる。なお、レギ
ュレータ３がシリーズ型の場合、制御部３ｂは、直流の
入力電圧Ｖ_INの増幅（減衰）率を調整して出力電圧Ｖ_O
を調整する。また、チョッパ型の場合、制御部３ｂは、
例えば、入力電圧Ｖ_INを出力する導通期間と出力しない
遮断期間との割合を調整する。さらに、断続する電流を
平滑化させることによって、出力電圧Ｖ_Oを増減する。
なお、レギュレータ３は、図３の構成に限らず、入力さ
れた基準電圧Ｖ_refに基づいて、出力電圧Ｖ_Oを制御す
るものであれば、他の構成でもよい。

【００４３】また、図２に示すように、本実施形態に係
るマイクロプロセッサ２は、電圧制御信号Ｄ０ないしＤ
３によって、自らの駆動電圧Ｖ_CCを出力電圧調整回路４
へ指示できる。電圧制御信号Ｄ…は、それぞれ、１レベ
ルあるいは０レベルの何れかを示す信号であり、これら
の組み合わせで示される各セレクトコードは、例えば、
以下の表１に示すように、レギュレータ３の出力電圧Ｖ
_Oに対応している。

【００４４】

【表１】

【００４５】なお、上記表１では、例えば、マイクロプ
ロセッサ２が４つの電圧制御信号Ｄ０ないしＤ３を出力
する場合を示している。

【００４６】さらに、本実施形態に係る出力電圧調整回
路４は、電圧制御信号Ｄ０ないしＤ３が示す比率に基づ
いて、出力電圧Ｖ_Oから基準電圧Ｖ_refを生成できる。
なお、出力電圧調整回路４の構成については、後で詳細
に説明する。

【００４７】例えば、マイクロプロセッサ２などの負荷
変動によって、出力電圧Ｖ_Oが変化すると、これに伴っ
て、基準電圧Ｖ_refが変化しようとする。ところが、レ
ギュレータ３が基準電圧Ｖ_refと上記定電圧とが一致す
るように、出力電圧Ｖ_Oを調整するので、レギュレータ
３は、負荷変動に関わらず、マイクロプロセッサ２へ一
定の駆動電圧Ｖ_CCを安定して供給できる。

【００４８】ところで、レギュレータ３は、基準電圧Ｖ
_refが所定の値となるように、出力電圧Ｖ_Oを調整して
いるので、出力電圧調整回路４が出力電圧Ｖ_Oと基準電
圧Ｖ_refとの比率を変更すると、これに伴って、出力電
圧Ｖ_Oも変化する。具体的には、基準電圧Ｖ_refに対す
る出力電圧Ｖ_Oの比率が高くなればなるほど、出力電圧
Ｖ_Oが高くなる。したがって、出力電圧調整回路４が出
力電圧Ｖ_Oと基準電圧Ｖ_refとの比率を変更することに
よって、レギュレータ３の出力電圧Ｖ_Oを、例えば、駆
動電圧Ｖ_CCなど、所望の値に外部から変更できる。

【００４９】図１に示すように、本実施形態に係る出力
電圧調整回路４は、端子Ｄ０ないしＤ３（総称するとき
は符号Ｄで示す）の信号レベルに応じて、端子Ｖ_O・Ｖ
_R間の抵抗が変更するＩＣ（ Integrated circuit ）１
１を備えている。上記端子Ｖ_Oには、レギュレータ３の
出力電圧Ｖ_Oが印加されており、端子Ｖ_Rは、抵抗Ｒ１
（第３抵抗）およびＲ２（第２抵抗）を介して接地され
ている。また、両抵抗Ｒ１・Ｒ２の接続点の電圧は、基
準電圧Ｖ_refとしてレギュレータ３へ印加される。

【００５０】上記ＩＣ１１は、各端子Ｄ…に対応する複
数の可変抵抗部１２…を備えている。当該各可変抵抗部
１２は、対応する端子Ｄのレベルに応じて、入力端部１
３と出力端部１４との間の抵抗値を変更できる。各可変
抵抗部１２は、入力端部１３が前段の可変抵抗部１２の
出力端部１４へ、出力端部１４が後段の入力端部１３
へ、それぞれ接続されている。また、最前段の可変抵抗
部１２では、入力端部１３が端子Ｖ_Oに接続されてお
り、最後段の可変抵抗部１２では、出力端部１４が端子
Ｖ_Rに接続されている。

【００５１】本実施形態では、４つの可変抵抗部１２ａ
ないし１２ｄが設けられており、可変抵抗部１２ａが端
子Ｄ０に、可変抵抗部１２ｂないし１２ｄが端子Ｄ１な
いしＤ３に、それぞれ対応している。ただし、可変抵抗
部１２の数は、これに限るものではなく、外部から与え
られる電圧制御信号Ｄ…の数と同数であれば、幾つでも
よい。なお、以下では、各可変抵抗部１２の部材を参照
する際、通常は、例えば、抵抗Ｒ３のように特に区別せ
ず、区別する必要がある場合には、例えば、可変抵抗部
１２ａの抵抗Ｒ３ａのように、可変抵抗部１２に付した
アルファベットと同じアルファベットを付して説明す
る。

【００５２】上記各可変抵抗部１２は、入力端部１３と
出力端部１４との間に設けられた抵抗Ｒ３（第１抵抗）
と、当該抵抗Ｒ３に並列に接続されたトランジスタＴｒ
１と、該トランジスタＴｒ１の導通／遮断を制御するト
ランジスタＴｒ２とを備えている。具体的には、上記ト
ランジスタＴｒ１のエミッタは、抵抗Ｒ３の高電位側の
端部に、コレクタは、当該抵抗Ｒ３の低電位側の端部に
接続されている。また、トランジスタＴｒ１のベース
は、ベース電流制限用の抵抗Ｒ４を介して、トランジス
タＴｒ２のコレクタに接続されている。さらに、トラン
ジスタＴｒ２のベースは、対応する端子Ｄに接続されて
いる。なお、トランジスタＴｒ２のエミッタは、接地さ
れている。また、トランジスタＴｒ１のベースと、端子
Ｖ_Oとの間には、トランジスタＴｒ２のリーク電流によ
る誤動作を防止するために、抵抗Ｒ５が設けられてい
る。

【００５３】また、後述するように、トランジスタＴｒ
１のコレクタ−エミッタ間飽和電圧Ｖ_ce(sat)が可変抵
抗部１２の精度に影響を及ぼすので、トランジスタＴｒ
１として、Ｖ_ce(sat)が小さい（低飽和型）ＰＮＰ型の
トランジスタが用いられている。トランジスタＴｒ１の
Ｖ_ce(sat)は、選択可能な出力電圧Ｖ_Oのステップ幅Ｖ
_STの３／１０倍以下に設定される。例えば、０．１Ｖ刻
みに出力電圧Ｖ_Oを調整したい場合は、Ｖ_ce(sat)が３
０ｍＶ以下のトランジスタＴｒ１が採用され、０．２Ｖ
刻みに調整する場合には、トランジスタＴｒ１のＶ
_ce(sat)は６０ｍＶ以下に設定する。

【００５４】各可変抵抗部１２において、端子Ｄが１レ
ベルになると、トランジスタＴｒ２が導通する。これに
より、トランジスタＴｒ１のベース電位が略ＧＮＤレベ
ルになるので、トランジスタＴｒ１は、遮断する。この
結果、可変抵抗部１２において、抵抗Ｒ３の両端間の抵
抗値は、抵抗Ｒ３の抵抗値となる。一方、端子Ｄが０レ
ベルになると、トランジスタＴｒ２が遮断され、トラン
ジスタＴｒ１が導通する。この結果、可変抵抗部１２に
おいて、抵抗Ｒ３両端間は、略短絡される。

【００５５】これにより、各可変抵抗部１２は、対応す
る端子Ｄの電圧レベルに応じ、トランジスタＴｒ１の導
通／遮断を制御して、抵抗Ｒ３両端間の短絡／開放を選
択する。したがって、各可変抵抗部１２において、入力
端部１３と出力端部１４との間の抵抗値が変化する。こ
の結果、端子Ｄ…の電圧レベルの組み合わせによって、
ＩＣ１１の端子Ｖ_Oと端子Ｖ_Rとの間の抵抗値を変更で
きる。

【００５６】例えば、マイクロプロセッサ２が、電圧制
御信号Ｄ０ないしＤ３を１レベルにすると、トランジス
タＴｒ１ａないしＴｒ１ｄが導通するため、上記両端子
Ｖ_O・Ｖ_R間の抵抗値は、略０になり、抵抗Ｒ２が出力
電圧Ｖ_Oに直接接続される。

【００５７】この結果、出力電圧Ｖ_Oは、以下の式
（１）に示すように、Ｖ_O≒Ｖ_ref×（１＋Ｒ２／Ｒ１） …（１）となる。このとき、出力電圧Ｖ_Oは、選択可能な出力電
圧Ｖ_O（セレクト電圧）中最小のＶ_SSとなる。ただし、
実際には、トランジスタＴｒ１ａないしＴｒ１ｄのコレ
クタ−エミッタ間飽和電圧Ｖ_ce(sat)分が出力電圧Ｖ_O
へ加えられるが、Ｖ_ce(sat)による誤差については、後
で詳細に説明する。

【００５８】次に電圧制御信号Ｄ０のみが０レベルにな
ると、トランジスタＴｒ１ａのみが遮断されるため、上
記両端子Ｖ_O・Ｖ_R間の抵抗値は、Ｒ３ａになる。抵抗
Ｒ３ａが抵抗Ｒ２に直列に接続されるので、その分だけ
出力電圧Ｖ_Oが上昇する。以下は、同様に電圧制御信号
Ｄ０ないしＤ３の信号レベルの組み合わせによって、出
力電圧Ｖ_Oが調整される。

【００５９】最終的に、電圧制御信号Ｄ０ないしＤ３全
てが０レベルになると、トランジスタＴｒ１ａないしＴ
ｒ１ｄが遮断されるので、上記両端子Ｖ_O・Ｖ_R間の抵
抗値は、Ｒ３ａ＋Ｒ３ｂ＋Ｒ３ｃ＋Ｒ３ｄとなり、抵抗
Ｒ３ａないしＲ３ｄが抵抗Ｒ２に直列に接続される。

【００６０】この結果、出力電圧Ｖ_Oは、以下の式
（２）に示すように、Ｖ_O＝Ｖ_ref×(1+(Ｒ２＋Ｒ３ａ＋Ｒ３ｂ＋Ｒ３ｃ＋Ｒ３ｄ)/Ｒ１) …（２) となる。この場合の出力電圧Ｖ_Oは、セレクト電圧の最
大値Ｖ_SLである。

【００６１】電圧制御信号Ｄ…の組み合わせによって、
両端Ｖ_O・Ｖ_R間の抵抗値を変化させて、ＩＣ１１およ
び抵抗Ｒ２と、抵抗Ｒ１との分圧比を変更できる。これ
により、図２に示す出力電圧調整回路４は、電圧制御信
号Ｄ…によって、出力電圧Ｖ_Oと基準電圧Ｖ_refとの比
率を調整できる。また、該信号Ｄ…に応じて、電源回路
１は、出力電圧Ｖ_Oを調整できる。

【００６２】ここで、上記各抵抗Ｒ１ないしＲ５の抵抗
値について、詳細に説明する。また、具体的な設定例と
して、出力電圧Ｖ_Oを２．０Ｖから３．５Ｖまで０．１
Ｖ刻みに変化させ、かつ、レギュレータ３が基準電圧Ｖ
_refを１．２５Ｖに保持する場合の抵抗値を算出する。

【００６３】図２に示す電源回路１の動作時、レギュレ
ータ３は、基準電圧Ｖ_refが内部で生成した定電圧と一
致するように出力電圧Ｖ_Oを制御している。したがっ
て、抵抗Ｒ１の両端電圧（Ｖ_ref）は、端子Ｄ…のレベ
ルや、負荷変動に関わらず、略一定に保たれている。こ
の結果、抵抗Ｒ１には、以下の式（３）に示すように、Ｉ_R1＝Ｖ_ref／Ｒ１ …（３）略一定の電流Ｉ_R1が流れる。また、抵抗Ｒ１には、抵抗
Ｒ２および抵抗Ｒ３…が直列に接続されているので、ト
ランジスタＴｒ１…の影響を無視すれば、各抵抗Ｒ１・
Ｒ２・Ｒ３…を流れる電流は同一である。

【００６４】電流Ｉ_R1が低すぎると、上記レギュレータ
３において、上記基準電圧Ｖ_refと上記定電圧とを比較
する比較器（図示せず）のバイアス電流が変動した場
合、これに伴って、電流Ｉ_R1が大きく変動する。この結
果、出力電圧Ｖ_Oの変動に関わらず、基準電圧Ｖ_refが
不所望に変動し、電源回路１の安定性を低下させる。一
方、電流Ｉ_R1が大きいと、電源回路１の消費電力が増大
する。

【００６５】したがって、電流Ｉ_R1は、レギュレータ３
の比較器のバイアス電流に起因する誤差を無視できる程
度、具体的には、バイアス電流の１００倍程度に設定す
ることが望まれる。この結果、抵抗Ｒ１の抵抗値Ｒ１
は、電流Ｉ_R1は、０．０数ｍＡから数ｍＡ程度、より好
ましくは、０．０１ｍＡから１ｍＡ程度になるように、
設定される。

【００６６】例えば、本実施形態に係るレギュレータ３
は、基準電圧Ｖ_refを１．２５Ｖに保持する。したがっ
て、抵抗Ｒ１の抵抗値は、１ｋΩ〜１００ｋΩ程度、よ
り好ましくは、１２．５ｋΩに設定される。

【００６７】次に、抵抗Ｒ２の抵抗値について説明す
る。本実施形態では、全ての可変抵抗部１２において、
抵抗Ｒ３両端を短絡すると、ＩＣ１１の端子Ｖ_Oと端子
Ｖ_Rとの間の抵抗値は、略０Ｖになるので、抵抗Ｒ２と
抵抗Ｒ１との分圧比によって、基準電圧Ｖ_refが決ま
る。したがって、抵抗Ｒ２の抵抗値は、設定可能な出力
電圧Ｖ_Oの最小値Ｖ_SSと抵抗Ｒ１と、基準電圧Ｖ_refと
から、概ね以下の式（４）に示すように、Ｒ２＝Ｒ１×（Ｖ_SS／Ｖ_ref−１） …（４）に設定される。

【００６８】ただし、本実施形態では、セレクト電圧全
般に渡って、各可変抵抗部１２の誤差ｇを抑えるため
に、抵抗Ｒ２の両端電圧が、後述の補正電圧Ｘだけ低く
なるように設定している。したがって、抵抗Ｒ２の抵抗
値は、以下の式（５）に示すように、Ｒ２＝Ｒ１×〔（Ｖ_SS−Ｘ）／Ｖ_ref−１〕 …（５）となる。

【００６９】例えば、補正電圧Ｘを考慮に入れない場
合、出力電圧Ｖ_Oの最小値Ｖ_SSが２．０Ｖなので、Ｒ２
の抵抗値は、７．５ｋΩとなる。また、補正電圧Ｘを４
８．３ｍＶすると、抵抗Ｒ２の抵抗値は、７．０１７ｋ
Ωとなる。なお、補正電圧Ｘについては、可変抵抗部１
２の誤差ｇと併せて、後で詳細に説明する。

【００７０】また、抵抗Ｒ３の抵抗値は、セレクト電圧
それぞれに応じて設定される。本実施形態では、各抵抗
Ｒ３毎に、両端間の短絡／開放を選択し、それらの組み
合わせによって、ＩＣ１１の端子Ｖ_Oと端子Ｖ_Rとの間
の抵抗値を決定する。したがって、端子Ｄの数が決めら
れている場合、設定値の数を多くするために、各抵抗Ｒ
３の抵抗値は、互いに異なっている方がよい。また、各
セレクト電圧を均一に配置するために、各抵抗Ｒ３の抵
抗値は、次に小さい抵抗値の２倍に設定する必要があ
る。この場合、最も小さい抵抗値Ｒ３_mINは、各セレク
ト電圧のステップ幅Ｖ_ST、基準電圧Ｖ_ref、抵抗Ｒ１の
抵抗値とから、以下の式（６）に示すように、Ｒ３_mIN＝Ｒ１・Ｖ_ST／Ｖ_ref …（６）となる。

【００７１】さらに、後述するように、各可変抵抗部１
２において、ベース電流Ｉ_Bによる誤差ｇ２を小さくす
るためには、低電位側の抵抗Ｒ３の抵抗値は、より高電
位側に比べて高く設定する必要がある。具体的には、各
抵抗Ｒ３の抵抗値は、当該抵抗Ｒ３の端子Ｖ_O側端部に
接続された抵抗Ｒ３、すなわち、１つ高電位側の抵抗Ｒ
３の抵抗値の２倍に設定される。

【００７２】例えば、本実施形態に係るＩＣ１１は、４
つの可変抵抗部１２ａないし１２ｄを備えている。した
がって、抵抗Ｒ３ａないし抵抗Ｒ３ｄの抵抗値の比は、
Ｒ３ａ：Ｒ３ｂ：Ｒ３ｃ：Ｒ３ｄ＝１：２：４：８とな
る。また、出力電圧Ｖ_OのステップＶ_STが０．１Ｖであ
ることから、抵抗Ｒ３ａの抵抗値は１ｋΩ、抵抗Ｒ３ｂ
ないしＲ３ｄの抵抗値は、２ｋΩ、４ｋΩ、あるいは、
８ｋΩに、それぞれ設定される。

【００７３】また、各可変抵抗部１２において、抵抗Ｒ
４は、トランジスタＴｒ１のベース電流Ｉ_Bを制限して
いる。電流Ｉ_Bが大きいと、トランジスタＴｒ１の電圧
誤差が大きくなり、可変抵抗部１２の精度が悪化する。
一方、電流Ｉ_Bが小さいと、トランジスタＴｒ１のコレ
クタ−エミッタ間飽和電圧Ｖ_ce(sat)が大きくなる。し
たがって、トランジスタＴｒ１導通時に抵抗Ｒ３の両端
間電圧が大きくなるので、やはり可変抵抗部１２の精度
が悪化する。この結果、両者のバランスをとるために、
抵抗Ｒ４の抵抗値は、抵抗Ｒ４を流れる電流、すなわ
ち、トランジスタＴｒ１のベース電流Ｉ_Bが電流Ｉ_R1の
１／１０以下になるように設定される。電流の比率Ｉ_B
／Ｉ_R1は、１／１０〜１／５０程度が、さらに好まし
い。例えば、本実施形態では、抵抗Ｒ４の抵抗値は、３
００ｋΩに設定されている。

【００７４】さらに、抵抗Ｒ５の抵抗値は、トランジス
タＴｒ２のリーク電流によるトランジスタＴｒ１の誤動
作を防止するために、数１０ｋΩから数ＭΩ程度に設定
される。本実施形態では、例えば、抵抗Ｒ５の抵抗値
は、１ＭΩに設定される。

【００７５】また、他の設定例として、基準電圧Ｖ_ref
などが異なる場合の抵抗Ｒ１ないしＲ５の抵抗値を示
す。この例では、基準電圧Ｖ_refが１．２６Ｖ、最小値
Ｖ_SSが２．０Ｖ、ステップ幅Ｖ_STが０．１Ｖに設定され
ている。また、電流Ｉ_R1は１ｍＡ、後述する補正電圧Ｘ
は、５０ｍＶに設定される。この場合、各抵抗Ｒ１ない
しＲ５の抵抗値は、それぞれ、Ｒ１＝１２６０Ω、Ｒ２
＝６９０Ω、Ｒ３ａ＝１００Ω、Ｒ３ｂ＝２００Ω、Ｒ
３ｃ＝４００Ω、Ｒ３ｄ＝８００Ω、Ｒ４＝１２ｋΩ、
Ｒ５＝数百ｋΩとなる。

【００７６】ここで、本実施形態に係る出力電圧調整回
路４の誤差ｇについて、表２ないし表６に基づいて説明
する。なお、以下では、抵抗Ｒ３の抵抗値の設定が誤差
ｇへ与える影響を説明するために、本実施形態と同様の
構成を持ちながら、より高電位側（端子Ｖ_O）側の抵抗
Ｒ３の抵抗値が大きく設定されている場合（比較例）
と、本実施形態とを比較しながら説明する。この比較例
では、抵抗Ｒ３ａないし抵抗Ｒ３ｄの抵抗値の比率が、
８：４：２：１に設定されている。

【００７７】出力電圧調整回路４の誤差ｇは、トランジ
スタＴｒ１のコレクタ−エミッタ間飽和電圧Ｖ_ce(sat)
による誤差ｇ１と、ベース電流Ｉ_Bによる誤差ｇ２とに
大別できる。

【００７８】上記誤差ｇ１は、トランジスタＴｒ１導通
時において、抵抗Ｒ３が完全に短絡されないために発生
する。可変抵抗部１２において、端子Ｄへ１レベルの信
号が印加されてトランジスタＴｒ１が導通すると、入力
端部１３および出力端部１４間の電圧は、０Ｖになるこ
とが望まれる。しかし、実際には、トランジスタＴｒ１
のコレクタ−エミッタ間が飽和するため、トランジスタ
Ｔｒ１の導通時において、両端部１３・１４間の電圧
は、コレクタ−エミッタ間飽和電圧Ｖ_ce(sat)となる。
したがって、以下の表２に示すように、出力電圧調整回
路４では、導通しているトランジスタＴｒ１の個数に応
じた誤差ｇ１が発生する。

【００７９】

【表２】

【００８０】なお、上記表２では、各トランジスタＴｒ
１において、Ｖ_ce(sat)＝０．１Ｖとしている。また、
表２および以下の表３において、１、２、４、８の見出
しを付けた列は、各可変抵抗部１２ａ・１２ｂ・１２ｃ
・１２ｄに、それぞれ対応している。なお、この見出し
は、可変抵抗部１２…の抵抗Ｒ３の抵抗が１：２：４：
８に設定されていることを示している。

【００８１】次に、誤差ｇ２について説明する。誤差ｇ
２は、導通しているトランジスタＴｒ１のベース電流Ｉ
_Bによって、該トランジスタＴｒ１より高電位側で抵抗
Ｒ３を流れる電流値が増加するために発生する。

【００８２】本実施形態では、各抵抗Ｒ３の両端を個別
に短絡あるいは開放して出力電圧Ｖ_Oを変更している。
したがって、各抵抗Ｒ３の両端間の抵抗値、すなわち、
抵抗Ｒ３を流れる電流値は、他の抵抗Ｒ３の状態に関わ
らず、一定であることが望まれる。

【００８３】ところが、トランジスタＴｒ１が導通して
いる場合、該トランジスタＴｒ１のエミッタ電流Ｉ
_eは、コレクタ電流Ｉ_Cに比べて、ベース電流Ｉ_B分だ
け増加する。この結果、当該トランジスタＴｒ１より高
電位側では、各抵抗Ｒ３に直列に接続されている抵抗Ｒ
１を流れる電流Ｉ_R1よりも多くの電流が流れる。したが
って、上記高電位側の可変抵抗部１２において、トラン
ジスタＴｒ１が遮断され、抵抗Ｒ３へ、電流Ｉ_R1より多
い電流が流れると、抵抗Ｒ３の両端間電圧は、所望の値
よりも増加する。

【００８４】例えば、トランジスタＴｒ１ａのみが遮断
され、トランジスタＴｒ１ｂないしＴｒ１ｄが導通して
いる場合、トランジスタＴｒ１ｄのエミッタ電流Ｉ
_e1は、（１＋Ｉ_B／Ｉ_C）×Ｉ_R1となる。トランジスタ
Ｔｒ１ｃおよびＴｒ１ｂでも同様にエミッタ電流Ｉ_eが
増加するので、トランジスタＴｒ１ｂのエミッタ電流Ｉ
_e3、Ｉ_e3≒（１＋３×Ｉ_B／Ｉ_C）×Ｉ_R1となる。した
がって、抵抗Ｒ３ａの両端間電圧Ｖは、Ｖ＝（１＋３×
Ｉ_B／Ｉ_C）×Ｉ_R1×Ｒ３となり、誤差ｇ２＝３×（Ｉ
_B／Ｉ_C）×Ｉ_R1×Ｒ３だけ増加する。

【００８５】したがって、以下の表３に示すように、各
可変抵抗部１２において、トランジスタＴｒ１の遮断時
に、当該トランジスタＴｒ１よりも低電位側（端子Ｖ_R
側）において導通しているトランジスタＴｒ１の個数に
応じて、誤差ｇ２が発生する。

【００８６】

【表３】

【００８７】なお、上記表３において、ベース電流Ｉ_B
とコレクタ電流Ｉ_Cとの比率Ｉ_B／Ｉ_Cが１／１０に設
定されている場合を示している。

【００８８】同様にして、以下の表４および表５に示す
ように、比較例における誤差ｇ１・ｇ２を算出する。な
お、表中、８、４、２、１の見出しを付けた列は、各可
変抵抗部１２ａ・１２ｂ・１２ｃ・１２ｄに、それぞれ
対応している。なお、この見出しは、可変抵抗部１２…
の抵抗Ｒ３の抵抗が８：４：２：１に設定されているこ
とを示している。

【００８９】

【表４】

【００９０】

【表５】

【００９１】表２ないし表５に示すように、上記Ｖ
_ce(sat)による誤差ｇ１とＩ_Bによる誤差ｇ２は、いず
れも電圧の目標値を増加させる方向に発生する。したが
って、出力電圧調整回路４全体の誤差ｇは、以下の表６
に示すように、両者ｇ１・ｇ２の和として算出できる。

【００９２】

【表６】

【００９３】上記表６に示すように、本実施形態に係る
出力電圧調整回路４は、比較例に比べて、誤差ｇが抑制
されている。これは、誤差ｇ２が、抵抗Ｒ３の抵抗値
と、当該抵抗Ｒ３より低電位側にて導通しているトラン
ジスタＴｒ１の数とに依存しているためである。なお、
誤差ｇ１は、導通しているトランジスタＴｒ１の数にの
み依存するため、抵抗Ｒ３の抵抗値によって変化しな
い。この結果、本実施形態に係る出力電圧調整回路４の
ように、より高電位側（端子Ｖ_O側）の抵抗Ｒ３の抵抗
値を、より高く設定することによって、出力電圧調整回
路４の誤差ｇを削減できる。

【００９４】ところで、上記誤差ｇは、何れも出力電圧
Ｖ_Oを目標値より増加させる。したがって、例えば、抵
抗Ｒ２の抵抗値を予め小さく設定するなどして、出力電
圧Ｖ_Oの目標値を補正電圧Ｘだけ低下させることによ
り、セレクト電圧全体における誤差ｇを抑制できる。

【００９５】ここで、補正電圧Ｘを変化させた場合、出
力電圧Ｖ_Oの目標値と誤差ｇとの関係を以下の表７およ
び表８に示す。なお、表中、設定値は、補正電圧Ｘを加
えた場合の出力電圧Ｖ_Oを示している。

【００９６】

【表７】

【００９７】

【表８】

【００９８】上記表７および表８に示すように、各セレ
クト電圧において、誤差ｇは、補正電圧Ｘに応じて変化
する。

【００９９】続いて、補正電圧Ｘの設定方法の一例とし
て、セレクト電圧全体に渡って、誤差ｇの比率の最大値
（絶対値）を抑制する場合について説明する。

【０１００】補正電圧Ｘが０の場合、誤差ｇの比率が最
大になるのは、誤差ｇが最大なセレクト電圧のうち、最
も低いセレクト電圧Ｖｇのときである。この場合の誤差
ｇをＧ〔Ｖ〕とする。一方、誤差ｇの比率が最小なの
は、最大のセレクト電圧Ｖ_SLのときである。このとき
は、全てのトランジスタＴｒ１が遮断されているので、
誤差ｇ１・ｇ２が共に０となり、誤差ｇは０である。

【０１０１】補正電圧Ｘを増加させるに従って、補正電
圧Ｘより大きい場合、誤差ｇは、減少し、補正電圧Ｘよ
り小さい場合、誤差ｇは増加する。したがって、Ｖｇ時
の誤差ｇの比率とＶ_SL時の誤差ｇの比率とが一致するよ
うに、補正電圧Ｘを選択すると、誤差ｇの比率の最大値
（絶対値）が最も小さくなる。具体的には、以下の式
（７）に示すように、Ｘ＝Ｇ×Ｖ_SL／（Ｖｇ＋Ｖ_SL） …（７）と設定すればよい。

【０１０２】ここで、補正電圧Ｘを設定例として、Ｖ
_ce(sat)およびＩ_C／Ｉ_Bを変化させた場合の、セレク
ト電圧の最小値Ｖ_SSと、補正電圧Ｘおよび最大の誤差ｇ
（％）との関係を以下の表９および表１０に示す。

【０１０３】

【表９】

【０１０４】

【表１０】

【０１０５】さらに、コレクタ−エミッタ間飽和電圧Ｖ
_ce(sat)と、ベース電流Ｉ_B／コレクタ電流Ｉ_Cとの組
み合わせの中から、Ｖ_ce(sat)が０．１Ｖ、Ｉ_B／Ｉ_C
が０．１の場合において、セレクト電圧の最小値Ｖ
_SSと、補正電圧Ｘとの関係を図４に示す。表９、表１
０、式（７）および図４に示すように、セレクト電圧の
最小値Ｖ_SSが増加するに従って、最適な補正電圧Ｘは減
少する。

【０１０６】なお、本実施形態に係る可変抵抗部１２で
は、図１に示すように、トランジスタＴｒ２を端子Ｄに
直接接続しており、端子Ｄが１レベル場合、トランジス
タＴｒ１が導通するが、これに限るものではない。例え
ば、可変抵抗部１２に代えて、図５に示す可変抵抗部２
１を用いてもよい。当該可変抵抗部２１では、トランジ
スタＴｒ２のベースを、抵抗Ｒ６を介して端子Ｄへ接続
すると共に、抵抗Ｒ７を介して、電源電圧Ｖ_CCに接続し
ている。これにより、端子Ｄが０レベルの時にトランジ
スタＴｒ１を導通させることができる。この場合、２進
数で表現したセレクトコードの大小と出力電圧Ｖ_O（抵
抗値）の大小とが一致する。いずれにしても、端子Ｄの
信号レベルによって、トランジスタＴｒ１を個別に導通
／遮断できれば、本実施形態と同様の効果が得られる。

【０１０７】以上のように、本実施形態に係る出力電圧
調整回路４のＩＣ１１は、図１に示すように、互いに直
列に接続された抵抗Ｒ３…と、各抵抗Ｒ３…に対応する
トランジスタＴｒ１…とを備えている。また、少なくと
も２つの抵抗Ｒ３…の抵抗値は、互いに異なって設定さ
れている。さらに、上記トランジスタＴｒ１は、エミッ
タが対応する抵抗Ｒ３の端子Ｖ_O側に、コレクタが当該
抵抗Ｒ３の端子Ｖ_R側に接続されている。

【０１０８】上記構成では、各トランジスタＴｒ１が対
応する抵抗Ｒ３に、並列に設けられている。したがっ
て、各トランジスタＴｒ１の導通／遮断によって、対応
する抵抗Ｒ３の両端間を個別に短絡あるいは開放でき
る。この結果、各トランジスタＴｒ１の導通／遮断の組
み合わせ、すなわち、電圧制御信号Ｄ０ないしＤ３の信
号レベルによって、ＩＣ１１の両端子Ｖ_O・Ｖ_R間の抵
抗値を変更できる。

【０１０９】ところで、従来のトランジスタを用いた出
力電圧調整回路５４（図８参照）では、指示された抵抗
値に対応するトランジスタＴｒ６１を導通させて出力電
圧調整回路５４の抵抗値を変更している。したがって、
１６種類の抵抗値を設定する場合、トランジスタＴｒ６
１および抵抗Ｒ６３が１６個ずつ必要である。また、各
トランジスタＴｒ６１を駆動するために、抵抗Ｒ６４お
よびＲ６５を備えているために、トランジスタおよび抵
抗の数は、さらに多くなる。加えて、電圧制御信号Ｄ０
ないしＤ３のように、デジタル信号の組み合わせによっ
て抵抗値（駆動電圧Ｖ_CC）を指示する場合、指示された
組み合わせから導通させるトランジスタＴｒ６１を１つ
選択するために、デコーダ６１が必要である。

【０１１０】ところが、図１に示すように、本実施形態
に係る出力電圧調整回路４は、トランジスタＴｒ１の導
通／遮断の組み合わせによって、ＩＣ１１の両端子Ｖ_O
・Ｖ_R間の抵抗値を変更する。したがって、トランジス
タＴｒ１および抵抗Ｒ３の数は、４つずつになり、従来
に比べて大幅に削減できる。また、トランジスタＴｒ１
の数が少ないため、例えば、トランジスタＴｒ２や抵抗
Ｒ４・Ｒ５など、該トランジスタＴｒ１を駆動する回路
の数も大幅に削減できる。加えて、電圧制御信号Ｄ０な
いしＤ３のように、２値レベルの組み合わせによって抵
抗値が指示される場合であっても、デコーダ６１は不要
である。

【０１１１】この結果、従来に比べて、出力電圧調整回
路４の構造を大幅に簡単にできる。したがって、製造コ
ストが安く、かつ小型の出力電圧調整回路４を実現でき
る。また、回路が単純なため、信頼性が高い出力電圧調
整回路４を実現できる。

【０１１２】なお、本実施形態では、各可変抵抗部１２
…をＩＣ１１として実現しているが、個別に設けられた
抵抗とトランジスタとによって構成してもよい。ただ
し、各部材をＩＣに集積した場合、配線や部品点数を削
減できる。また、トランジスタおよび抵抗の特性を容易
に揃えることができるので、特性のバラツキに起因する
誤差を低減できる。この結果、高精度で、かつ、よりサ
イズの小さな出力電圧調整回路４を実現できる。特に、
ＩＣでは、抵抗の抵抗値がバラつくことがあっても、一
般に、抵抗値の比は略正確に決定される。したがって、
各可変抵抗部１２間で抵抗Ｒ３の比率（１：２：４：
８）を略正確に決定でき、誤差の低減に効果が大きい。
なお、可変抵抗部１２は、トランジスタおよび抵抗によ
って構成されているので、例えば、バイポーラプロセス
を用いることによって、特に工夫せずにＩＣを作成する
ことができる。また、ＣＭＯＳプロセスを使用する場合
は、トランジスタは、ＭＯＳＦＥＴに置き換えると、本
実施形態と同様の効果が得られる。

【０１１３】さらに、本実施形態に係るＩＣ１１では、
抵抗Ｒ１および抵抗Ｒ２を外付けにしている。したがっ
て、両抵抗Ｒ１・Ｒ２の抵抗値を選択することによっ
て、出力電圧Ｖ_Oの最大値、最小値、およびステップ幅
を自由に設定できる。なお、ステップ幅は、上述の式
（６）に示すように、抵抗Ｒ３の抵抗値と、抵抗Ｒ１を
流れる電流Ｉ_R1とによって設定できる。

【０１１４】また、本実施形態に係る出力電圧調整回路
４では、トランジスタＴｒ１に、コレクタ−エミッタ間
飽和電圧Ｖ_ce(sat)を小さいＰＮＰ型のトランジスタを
用いている。したがって、出力電圧調整回路４におい
て、Ｖ_ce(sat)に起因する誤差ｇ１を抑制できる。

【０１１５】さらに、本実施形態に係る抵抗Ｒ３の抵抗
値は、Ｒ３ａ＜Ｒ３ｂ＜Ｒ３ｃ＜Ｒ３ｄのように、端子
Ｖ_O側が小さく設定されているので、ベース電流Ｉ_Bに
起因する誤差ｇ２を低減できる。

【０１１６】加えて、Ｒ３ａ：Ｒ３ｂ：Ｒ３ｃ：Ｒ３ｄ
＝１：２：４：８のように、上記各抵抗Ｒ３の抵抗値
は、次に小さい抵抗Ｒ３の抵抗値の２倍に設定されてい
る。これにより、出力電圧Ｖ_Oのステップ幅Ｖ_STを一定
にできる。

【０１１７】また、本実施形態に係るトランジスタＴｒ
１は、Ｉ_B／Ｉ_Cが１／１０以下に、かつ、コレクタ−
エミッタ間飽和電圧Ｖ_ce(sat)が、出力電圧Ｖ_Oのステ
ップ幅Ｖ_STの３／１０以下に設定されている。それゆ
え、出力電圧調整回路４において、トランジスタＴｒ１
のＶ_ce(sat)およびＩ_Bに起因する誤差をさらに低減で
きる。

【０１１８】ところで、上記出力電圧調整回路４に要求
される誤差ｇは、用途によって異なる。電源回路１に使
用する場合を例にすると、マイクロプロセッサ２など、
電源回路１を使用する機器は、出力電圧Ｖ_Oの精度（バ
ラツキ）として、±５％程度を要望している。一方、電
源回路１を構成する他の要素は、出力電圧Ｖ_Oの精度を
±２．５％程度の誤差に抑制できる程度の実力を有して
いる。したがって、電源回路１に使用する場合、出力電
圧調整回路４の誤差ｇが±２．５％程度であれば許容さ
れる。また、誤差ｇの最大値（％）は、上述したよう
に、Ｖ_ce(sat)あるいはＩ_B／Ｉ_Cの増加に伴って増加
する。ところが、本実施形態では、Ｖ_ce(s _at)およびＩ
_B／Ｉ_Cを上記のように設定しているので、上述表９お
よび表１０に示すように、誤差ｇの最大値（％）は、±
２．５％以下になる。これにより、実用上十分な範囲、
すなわち、許容誤差の範囲内に、誤差ｇを抑えることが
できる。

【０１１９】さらに、本実施形態に係る出力電圧調整回
路４は、ＩＣ１１の端子Ｖ_Rに接続された抵抗Ｒ２を備
えている。該抵抗Ｒ２の抵抗値は、上述した式（５）に
示すように、補正電圧Ｘ分だけ小さく設定されている。
これにより、セレクト電圧全体に渡って、出力電圧Ｖ_O
の誤差ｇを削減できる。

【０１２０】なお、本実施形態では、上述の式（７）に
示すように、セレクト電圧全体に渡って、誤差ｇの比率
の最大値が小さくなるように、補正電圧Ｘを設定してい
るがこれに限るものではない。誤差ｇの最大値や合計が
問題になる場合には、これらを小さくするように、補正
電圧Ｘを設定すれば、本実施形態と同様の効果が得られ
る。

【０１２１】また、本実施形態では、抵抗Ｒ２の抵抗値
を小さくして、補正電圧Ｘを生成しているが、これに限
らず、電圧源を用いて補正電圧Ｘを生成してもよい。た
だし、この場合は、電圧源が別に必要になるため構成が
複雑になる。これに対して、本実施形態では、抵抗Ｒ３
の両端が全て短絡している場合の抵抗値を決定するため
に、通常設けられている抵抗Ｒ２を用いている。したが
って、補正電圧Ｘを生成する場合でも構成が複雑になら
ない。

【０１２２】一方、図２に示すように、本実施形態に係
る電源回路１は、上記抵抗Ｒ２の低電圧側に接続された
抵抗Ｒ１を含む出力電圧調整回路４と、当該出力電圧調
整回路４が生成した基準電圧Ｖ_refに基づいて、当該出
力電圧調整回路４、および、マイクロプロセッサ２など
の負荷へ出力電圧Ｖ_Oを調整するレギュレータ３とを備
えている。

【０１２３】したがって、負荷変動などによって、出力
電圧Ｖ_Oが不所望に変化しても、レギュレータ３は、基
準電圧Ｖ_refに基づいて出力電圧Ｖ_Oの変動を検出し
て、変動を打ち消すように出力電圧Ｖ_Oを調整できる。
この結果、電源回路１は、負荷へ安定して電力を供給で
きる。

【０１２４】また、マイクロプロセッサ２が電圧制御信
号Ｄ０ないしＤ３によって駆動電圧Ｖ_CCを指示すると、
出力電圧調整回路４は、これに基づいて、出力電圧Ｖ_O
と基準電圧Ｖ_refとの比率を変更する。出力電圧調整回
路４は、従来に比べて少数のトランジスタおよび抵抗に
よって構成されているため、少ないコストアップおよび
外形の増加で、外部からのデジタル信号に対応して出力
電圧の調整が可能な電源回路１を実現できる。

【０１２５】また、レギュレータ３は、通常、図３に示
すように、通常、トランジスタ３ａと、トランジスタや
抵抗を備えた制御部３ｂとを備えている。したがって、
例えば、図６に示すＩＣ２２のように、レギュレータ３
の制御部３ｂと、可変抵抗部１２…とを集積できる。両
回路３ｂ・１２…は、どちらも、例えば、バイポーラプ
ロセスで製造できるため、容易に１チップに集積でき
る。さらに、レギュレータ３のトランジスタ３ａとＩＣ
２２とを樹脂などによって固着して１デバイス化しても
よい。また、負荷が軽い場合には、レギュレータ３のト
ランジスタ３ａも１チップに集積できる。これにより、
外部から与えられるデジタル信号によって、出力電圧Ｖ
_Oを選択可能でありながら、高精度、かつ、より小さな
電源回路１を実現できる。

【０１２６】なお、本実施形態では、負荷であるマイク
ロプロセッサ２が電圧制御信号Ｄ０ないしＤ３を指示し
ているが、これに限らず、負荷以外からの信号であって
もよい。外部からデジタル信号を与えるものであれば、
本実施形態と同様の効果が得られる。

【０１２７】さらに、出力電圧調整回路４は、電源回路
１の出力電圧Ｖ_Oを調整するために用いているが、これ
に限るものではない。外部から与えられるデジタル信号
に基づいて、抵抗値、すなわち、両端電圧を調整できる
ので、例えば、ＤＣモータの制御など、他の用途にも広
く適用できる。

【０１２８】

【発明の効果】請求項１の発明に係るデジタル可変抵抗
は、以上のように、互いに直列に接続された第１抵抗の
うち、少なくとも２つは、抵抗値が互いに異なってお
り、各トランジスタは、エミッタが対応する第１抵抗の
一端に、コレクタが当該第１抵抗の他端に接続されてい
る構成である。

【０１２９】上記構成では、各トランジスタの導通／遮
断の組み合わせによって、デジタル可変抵抗の抵抗値を
変更できるので、トランジスタおよび第１抵抗の数を従
来より削減できる。この結果、外部からのデジタル信号
に対応した出力電圧の調整が可能なデジタル可変抵抗に
おいて、構成が簡略にできると共に、信頼性を向上でき
るという効果を奏する。

【０１３０】加えて、少ない数のトランジスタと抵抗と
によって構成できるので、集積しやすい。したがって、
さらに小型なデジタル可変抵抗を容易に実現できるとい
う効果を併せて奏する。

【０１３１】請求項２の発明に係るデジタル可変抵抗
は、以上のように、請求項１記載の発明の構成におい
て、上記トランジスタは、ＰＮＰ型のトランジスタであ
る構成である。それゆえ、デジタル可変抵抗において、
トランジスタのコレクタ−エミッタ間飽和電圧に起因す
る誤差を抑制できるという効果を奏する。

【０１３２】請求項３の発明に係るデジタル可変抵抗
は、以上のように、請求項１または２記載の発明の構成
において、上記各第１抵抗の抵抗値は、対応するトラン
ジスタのコレクタ側に接続された上記第１抵抗の抵抗値
に比べて小さく設定されている構成である。

【０１３３】トランジスタのベース電流によって電流が
増加しがちなエミッタ側に、より小さな抵抗値を持つ第
１抵抗を配することによって、デジタル可変抵抗におい
て、ベース電流に起因する誤差を抑制できるという効果
を奏する。

【０１３４】請求項４の発明に係るデジタル可変抵抗
は、以上のように、請求項１、２、または３記載の発明
の構成において、上記各第１抵抗の抵抗値は、次に小さ
な第１抵抗の抵抗値の２倍に設定されている構成であ
る。

【０１３５】それゆえ、デジタル可変抵抗において、設
定可能な抵抗値のステップ幅を、最小の第１抵抗の抵抗
値に揃えることができる。したがって、デジタル可変抵
抗の設定可能な抵抗値を均一に配置できる。

【０１３６】請求項５の発明に係るデジタル可変抵抗
は、以上のように、請求項４記載の発明の構成におい
て、コレクタ電流に対するベース電流の比率が０．１以
下であると共に、コレクタ−エミッタ間飽和電圧が、最
も抵抗値の小さな第１抵抗の両端電圧の０．３倍以下で
ある構成である。

【０１３７】それゆえ、デジタル可変抵抗において、ト
ランジスタのコレクタ−エミッタ間飽和電圧およびベー
ス電流に起因する誤差をさらに低減できるという効果を
奏する。

【０１３８】請求項６の発明に係るデジタル可変抵抗
は、以上のように、請求項１、２、３、４、または５に
記載の発明の構成において、上記第１抵抗に直列に接続
された第２抵抗を備え、上記第２抵抗の抵抗値は、各ト
ランジスタのベース電流およびコレクタ−エミッタ間飽
和電圧に起因する誤差を補償するように、当該デジタル
可変抵抗の最小抵抗値よりも小さく設定されている構成
である。

【０１３９】上記構成では、各トランジスタのコレクタ
−エミッタ間飽和電圧およびベース電流に起因する誤差
は、いずれもデジタル可変抵抗の抵抗値を増加させる。
したがって、第２抵抗の抵抗値を予め小さく設定するこ
とによって、デジタル可変抵抗の設定可能な抵抗値全般
において、誤差を低減できるという効果を奏する。

【０１４０】請求項７の発明に係る電源装置は、以上の
ように、請求項１、２、３、４、５または６記載のデジ
タル可変抵抗と、上記デジタル可変抵抗の一端に接続さ
れた第３抵抗と、上記デジタル可変抵抗と第３抵抗との
接続点の電位に基づいて、負荷および上記デジタル可変
抵抗の他端へ出力する電圧レベルを増減する電圧調整手
段とを備えている構成である。

【０１４１】上記構成では、外部からのデジタル信号に
対応して、出力電圧の調整が可能な電源装置が、デジタ
ル信号によって出力電圧を調整しない従来の電源装置に
比べて、少ないコストアップおよび外形の増加で実現で
きるという効果を奏する。

【０１４２】加えて、電圧調整手段に設けられたトラン
ジスタや抵抗と、上記デジタル可変抵抗とは、容易に集
積できるので、外部からのデジタル信号によって出力電
圧を調整可能な電源装置を、より小型化できるという効
果を併せて奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、出力電
圧調整回路の要部を示す回路図である。

【図２】上記出力電圧調整回路を備えた電源回路の要部
を示すブロック図である。

【図３】上記電源回路において、レギュレータの要部を
示す構成図である。

【図４】上記出力電圧調整回路において、最大セレクト
電圧と補正電圧との関係の一例を示すグラフである。

【図５】上記出力電圧調整回路の一変形例を示すもので
あり、可変抵抗部を示す回路図である。

【図６】上記電源回路の一変形例を示すものであり、レ
ギュレータ周辺を示すブロック図である。

【図７】従来例を示すものであり、電源回路の要部を示
すブロック図である。

【図８】従来例を示すものであり、出力電圧調整回路の
要部を示すブロック図である。

【符号の説明】

１電源回路（電源装置）３レギュレータ（電圧調整手段）４出力電圧調整回路（デジタル可変抵抗）Ｔｒ１トランジスタＲ１抵抗（第３抵抗）Ｒ２抵抗（第２抵抗）Ｒ３抵抗（第１抵抗）

Claims

【特許請求の範囲】

【請求項１】直列に接続された複数の第１抵抗と、上記
各第１抵抗に対応するトランジスタとを有するデジタル
可変抵抗において、上記第１抵抗のうち、少なくとも２つは、抵抗値が互い
に異なっており、上記各トランジスタは、エミッタが対応する第１抵抗の
一端に、コレクタが当該第１抵抗の他端に接続されてい
ることを特徴とするデジタル可変抵抗。
【請求項２】上記トランジスタは、ＰＮＰ型のトランジ
スタであることを特徴とする請求項１記載のデジタル可
変抵抗。
【請求項３】上記各第１抵抗の抵抗値は、対応するトラ
ンジスタのコレクタ側に接続された上記第１抵抗の抵抗
値に比べて小さく設定されていることを特徴とする請求
項１または２記載のデジタル可変抵抗。
【請求項４】上記各第１抵抗の抵抗値は、次に小さな第
１抵抗の抵抗値の２倍に設定されていることを特徴とす
る請求項１、２、または３記載のデジタル可変抵抗。
【請求項５】コレクタ電流に対するベース電流の比率が
０．１以下であると共に、コレクタ−エミッタ間飽和電圧が、最も抵抗値の小さな
第１抵抗の両端電圧の０．３倍以下であることを特徴と
する請求項４記載のデジタル可変抵抗。
【請求項６】上記第１抵抗に直列に接続された第２抵抗
を備え、上記第２抵抗の抵抗値は、各トランジスタのベース電流
およびコレクタ−エミッタ間飽和電圧に起因する誤差を
補償するように、当該デジタル可変抵抗の最小抵抗値よ
りも小さく設定されていることを特徴とする請求項１、
２、３、４、または５記載のデジタル可変抵抗。
【請求項７】請求項１、２、３、４、５または６記載の
デジタル可変抵抗と、上記デジタル可変抵抗の一端に接続された第３抵抗と、上記デジタル可変抵抗と第３抵抗との接続点の電位に基
づいて、負荷および上記デジタル可変抵抗の他端へ出力
する電圧レベルを増減する電圧調整手段とを備えている
ことを特徴とする電源装置。