JPH01147915A

JPH01147915A - 半導体回路

Info

Publication number: JPH01147915A
Application number: JP62305639A
Authority: JP
Inventors: Takayuki Kawahara; 尊之河原; Ryoichi Hori; 堀　陵一; Yoshinobu Nakagome; 中込　義延; Noriyuki Honma; 本間　紀之; Kiyoo Ito; 清男伊藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-12-04
Filing date: 1987-12-04
Publication date: 1989-06-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体回路に関し、特にカレントスイッチ回
路またはセンス回路を含む回路において、低振幅、低消
費電力で高速に動作する半導体回路に関するものである
。

〔従来の技術〕

従来、低振幅で高速な論理回路として１例えばカレント
スイッチ回路（ＣＭＬ回路）、すなわちエミッタ電流を
切換えてコレクタ電圧を変化させる回路があるが、この
回路では飽和形スイッチ回路の欠点である動作速度の低
下を避けるために、トランジスタスを非飽和領域で動作
させている。

しかし、回路に一定電流を常に流しておくため。

動作速度は速いが、消費電力が高いという問題がある。

そこで、消費電力を低減させるために、動作期間と待機
期間で消費電流を切り換える回路方式が提案されている
（例えば、特公昭５３−３２１９号公報参照）。

第１０図は、従来の上記公報に記載された回路を示す図
である。この回路では、電流制御信号φを用いて、カレ
ントスイッチ回路ＱＩＯＩ、　Ｑｔｏｚとエミッタフォ
ロワ回路０１０１１．Ｑ１０４の電流源Ｑｔｏδ。

Ｑｉｏａ、　Ｑ１０７を制御するｍ　Ｉｓ、Ｉｓは入力
信号、Ｏｔ、Ｏｘは出力信号である。電流制御信号φの
電位が高レベルの時、バイポーラトランジスタＱｔｏａ
ｅ　Ｑｚｏｓｅ　Ｑｔｏｔと抵抗Ｒｔｏｓ、　Ｒｔｏａ
、　Ｒｔｏｓで形成された３個の電流源に所定の電流を
流し、一方、電流制御信号φが低レベルの時には、３個
の電流源をオフにする。このようにして、この回路は、
動作期間（つまり、φが高レベル）のみ電流を消費し、
待機期間（つまり、φが低レベル）には電流消費をゼロ
にすることができるので、消費電力を減少させることが
できる。このような電流制御方法は、メモリＬＳＩある
いは論理ＬＳＩの低電力化に有効である。ここで、電流
制御信号φは、外部からの直接入力信号か、あるいこれ
を用いて内部回路で発生した信号である。

〔発明が解決しようとする問題点〕

上記従来の回路においては、待機期間、つまり電流Ｉｔ
がオフになった時の出力電位や、内部電位については、
何等考慮されていない、このような時には、以下に述べ
る理由により１次段のバイポーラトランジスタの飽和や
、その回路自体の動作速度の低下を招くおそれがある。

すなわち、バイポーラトランジスタのベース・エミッタ
間電圧ＶＢＢは１次式で表わされる。

二こで、ＩＥはエミッタ電流、Ｉｓは逆方向飽和電流、
にはボルツマン定数、Ｔは絶対温度、ｑは電子電荷量で
ある。ＶＢＨの値は１通常の電流が流れた状態では約０
．８ｖであるが、ＩＥが１７１０になると、上式に従っ
て約６０ｍＶ減少する。

従って、待機期間にトランジスタＱｉｏｓ＊　Ｑｔｏｚ
のエミッタ電流がゼロになると、出力Ｏｘ、Ｏｘの電位
は電源電圧Ｖａｃに接近する。

実際には、完全にエミッタ電流はゼロにならず、微少な
接合リーク電流がトランジスタＱｚｏａ。

Ｑ　ｚｏｔに流れるため、出力ＯＡ、Ｏ！の電位は電源
電圧Ｖｃｃより低い値となるが、動作時の正常な高電位
（Ｖｃｃ　−０、８Ｖ）より０．５Ｖ程度高くなる。

また、その電位は、リーク電流に依存するため。

バラツキが大きい。

このように、出力Ｏ１，Ｏｚのレベルが高くなると、次
段のバイポーラトランジスタが飽和し易くなる上、バラ
ツキが大きいので、回路設計が難がしくなる。

また、トランジスタＱｚｏｘ、　Ｑｘｏｚの共通エミッ
タ点の電位も、電流を流さないときには、前述と同じ理
由で入カエエ、Ｉｚの高電位に接近する。このため、待
機期間から動作期間に移行する際の共通エミッタ点の電
位変動が大きくなり、トランジスタＱｕｏｔｅ　Ｑｚｏ
ｘの電流スイッチ動作が遅れるという問題が生じる。

本発明の目的は、このような問題点を改善し、低消費電
力を維持したまま１回路内部の電位および出力電位の上
昇を抑え、回路自体の動作速度の劣化、ならびに次段回
路のバイポーラトランジスタの飽和と応答速度の劣化を
防止することができる半導体回路を提供することにある
。

〔問題点を解決するための手段〕

上記目的は、カレントスイッチ回路またはセンス回路と
エミッタホロワまたはソースホロワを組合せた第１の回
路に於いて、待機時には動作時より小さな電流に切換え
る第２の回路を設け、さらに該電流の値によらず上記回
路の電圧レベルをほぼ確定させる第３の回路を設けるこ
とによって。

達成される。

〔作用〕

本発明においては、上記第１の回路の動作時には、上記
第２の回路によって大電流を流し、上記第３の回路によ
って第１の回路の電圧レベルを設定する。この第３の回
路は、設定した電圧レベルを電流の大きさによらずほぼ
一定にできるため、第１の回路の待機時には、第２の回
路によって小さな電流を流すことができる０以上の手段
と、第１の回路の動作信号の振幅を小さくすることによ
り低電力化を図ることができ、低振幅低消費電力で高速
な半導体回路を実現できる。

〔実施例〕

以下、本発明の実施例を１図面により詳細に説明する。

第１図は１本発明の第１の実施例を示す半導体回路の実
施例である。ここで、Ｑｚｔｔ・・・５ＱＩｎとＱｌｌ
からなるカレントスイッチの電流源回路Ａｔｉと、エミ
ッタホロワＱｚａ、　Ｑｌｇの電流源回路Ａ　１２１Ａ
ＩＪＩは、カレントスイッチ、エミッタホロワの動作時
には信号φによってスイッチＳｚｔ、　５ｚｚｅＳｚａ
をオンし、■ｓ量とＩｐｉ　（ｉ＝１．２．３）の両方
を動作させ大きな電流を流し、待機時には信号φによっ
てスイッチをオフし、Ｉｓｉのみによって小さな電流を
流す回路である５Ｉｓｔの電流の大きさは、Ｉｐｌの電
流の大きさの１／１００〜１／１０００に設定する。Ｂ
はこのような電流の変化によらず、カレントスイッチの
出力ＳｏｎとＳＯｘの電圧の高（ハイ）レベル、低（ロ
ー）レベルをほぼ一定に保つ回路であり、ソースを共通
にした２コのＰチャネルＭＯＳトランジスタＭＰ１１と
ＭＰ１２の各トランジスタのゲートを他方のトランジス
タのドレインに接続し、各トランジスタと並列に図のよ
うにダイオードＤｚ１．Ｄｚｚを接続して構成されてい
る１本実施例は基準電圧ＶＲＥＦとｎ個の入力から成る
ｎ入力ＮＯＲ論理となっている＠　Ｖｃｃは電源電圧で
あり、この値は仮に正（たとえば５Ｖ）として説明する
。なお、信号φはチップ外部で発生してもチップ内部で
発生してもよい、第２図のタイミング図を用いて本回路
の動作を説明する。入力レベルは、ハイレベルをＶｃｃ
−ＶｎＥ、　０−１ｉへ）ｌｉをＶｃａ　−２Ｖａｇニ
設定すル、最初、入力はすべてローレベルＶｃｃ−２Ｖ
ＢＥとし。

ＶＲＩ！Ｆに入力のハイレベルとローレベルの中間値に
設定する。スイッチＳｘｘ＊　５ｘｚｅ　Ｓｔａはφに
よってオフになっていて、Ｉｓｉのみによってエミッタ
電流を流している。この時、Ｑ　ｔ　ｔ　、・・・Ｑ　
１ｍはカットオフ、Ｑｌｌは導通しており、Ｓｏｎの電
圧はダイオードＤ　１　ｔ　ニよッテＶｃｃ−ＶＢＥ、
　Ｓｏｚ　ノミ圧はＰチャネルＭＯＳトランジスタＭＰ
ＩＩがオンすることによってＶｃｃになっている。ここ
で。

ＭＯＳのしきい値電圧をＶａＩ！よりも低いものと仮定
している。ＳＯｚに接続しているＰチャネルＭＯＳトラ
ンジスタＭＰｘｘはソース及びゲートにＶＣＣが印加さ
れているためオフし、またＳＯａに接続されているダイ
オードＤｌｌには電流が流れないためｖＢＥ降下はＯで
ある＊　Ｓ　Ｏｔ　ｅ　Ｓ　Ｏｚの電圧レベルは、エミ
ッタホロワＱｘｘｖ　Ｑｉｓによってレベルシフトされ
、出力Ｏｘ、ＯｘはそれぞれＶｃｃ−２ＶａＥ、　Ｖｃ
ｃ−Ｖａａとなり入力レベルと同じになる。動作時には
、まず、制御パルスφによってスイッチがオンし、待機
時の微少な電流源工ｓｓに加えて、大電流源Ｉｐｓによ
って電流を流し始める。

次に論理入力が変化するが、ここでは工１のみが変化す
る場合を例に説明する。入力Ｉｚがローからハイへ変化
しＶＲ１！Ｐの電圧より高くなると。

Ｑ　Ｘｔは導通し、電流源回路Ａｔｔによって流される
エミッタ電流はＱｌｌからＱ　ｔ　１のコレクタへ流れ
るように切り換えられ、Ｓｏｔの電圧を下げ、Ｓ０２の
電圧を上げる。この時Ａｌｌによって流される電流は十
分大きいので１回路Ｂの状態も反転する。

これによるＳ０１と５Ｏｒａの信号は、エミッタホロワ
Ｑ１＊、ＱｔａによってＯｆ、０２に出力される。

この時、電流源回路ＡｘｚとＡｚａではスイッチｓｉｚ
とＳｒｓがオンしているため、大きなエミッタ電流を流
すことができ出力の負荷駆動能力は高まる。

出力Ｏｎ、Ｏｘの信号が切り換わると、φが変化し。

スイッチ５ｘｘｔ　５ｘｘｅ　Ｓｒｓがオフする。この
ため。

電流源回路Ａ　ｌ　ｔ　、　Ａ　ｘ　ｚ　、　Ａ　ｔ　
ｓは微少電流ＩＳＩのみによってエミッタ電流を流し始
める。このように電流が小さくなっても、回路Ｂのダイ
オード及びエミッタホロワのバイポーラトランジスタの
ＶＢＥの変化は、前述の（１）式に従って１２０ｍＶ〜
１８０＋ｓＶに押えることができ、この結果、Ｓｏｔ。

Ｓ　Ｏｘ、　Ｏｔｅ　Ｏｘの電位の変動を１２０ｍＶ　
〜１８０ｍＶと小さくできる。この程度の電位変動は、
回路設計上、充分に許容できるものであるため、待機時
は上述の微少電流で十分であり、消費電力を大幅に小さ
くできる。このように本発明では、振幅が小さくまた電
流を切り換えさらに電圧レベルがこれによって変動しに
くくなる回路を設けることによって、低振幅低消費電力
の高速半導体回路を実現できる。尚、入カニ１がハイか
らローに切り換わる時も同様である。すなわち、まずφ
が変化し、スイッチ５ｔｔｅ　５１ｚｅ　Ｓｔｓがオン
しＩｐｉとＩｇｔで大電流を流し始める０次に、入カニ
１がハイからローに変わりＶ　ＲＥＦより低い電圧にな
ると。

Ｑｒｚはカットオフし、エミッタ電流はＱｌｌのコレク
タへと切り換えられ、Ｓｏｔの電圧を下げＳｏｘの電圧
を上げる。Ｓ０１の電圧はダイオードＩ）ｚｚによって
Ｖ　ｃｃ　−Ｖ　ａＥになり、Ｂｏｘの電圧はＰチャネ
ルＭＯＳトランジスタＭＰ１ｚによってＶａｃになる。

この時、ＳＯＩにドレインが接続されるＰチャネルＭＯ
ＳトランジスタＭＰｘｚは、ソース。

ゲート両方にＶｃｃが印加されるためオフしており、Ｓ
Ｏｚに接続しているダイオードＤ１工には電流が流れな
いためＶＢＨによる電圧降下はない、これらＳＯＩ、５
０！の信号は、エミッタホロワＱ　１　ｘ　ｅＱｉ８に
よって出力Ｏｔ、Ｏｘの信号となる。

第３図は１本発明の第２の実施例を示す半導体回路の実
施例であり、第４図はこの回路の動作を説明する図であ
る。第３図の特長は、入力は差動入力Ｉｔ、Ｉｔで、電
流源は、制御パルスφの代りに、入力信号の時間変化を
利用して回路内で自動的に発生する内部信号でオン・オ
フが制御されることにある。このため電流源回路Ａａｉ
　（ｉ　＝　１〜４）は、常時流す小さな値の電流源Ｉ
ｓｉとバイポーラとコンデンサとからなる。最初、入カ
ニ１はハイレベルで電圧はＶｃｃ　−ＶＢＥ、　　Ｉ　
ｎはローレベルでＶ　ｃｃ　−２Ｖ　Ｂ１１とする。よ
ってＱδ工は導通しており、Ｑ８！はカットオフであり
、第１図の説明と同様に回路ＢによってＳＯｘの電圧は
Ｖ　ｃｃ　−Ｖ　ｓＥ、Ｓｏｘの電圧はＶｃｃである。

出力Ｏｘ、０１の電圧はＳｏｎ、ＳＯｚの電圧からエミ
ッタホロワ。Ｉ。

ＱｓａによってＶａａ下降したＶｃｃ　−２Ｖｌｌ［！
、　Ｖｃｃ　−ＶＢＥである。この時１回路ＡＢ１の中
のバイポーラのベース電圧ＶＥは定電圧Ｖａｇとすると
、バイポーラはほぼオフ状態にあり、ＩＳｔのみによっ
て電流が流れている６次に入カニ１がハイからローへ。

入力Ｌｚがローからハイに切り換ると、Ｑａｔがカット
オフしＱＩＩ！が導通すると同時に、コンデンサＣｌ１
１によって入カニ１の変化がバイポーラトランジスタＱ
ｓａのベースに伝達されベースの電圧は下がり、反対に
ＱＩＳ１３のベースの電圧はコンデンサＣδ２によって
上昇する。よって、Ｑａａはオフのままだが、Ｑａｅは
オンし、大きなエミッタ電流を流すことができる。これ
は、第１図においてφによってスイッチがオンしＩｐｌ
の電流源を動作させたことと同じ動作をする。これによ
って、Ｓ０１の電圧は上−がりＶｃｃとなり、ＳＯｚの
電圧は下がりＶ　ｃｃ　−Ｖ　ＢＥとなり、回路Ｂは反
転する。このＳ　０１゜Ｓ０２．の信号はエミッタホロ
ワに伝えられる。エミッタホロワのエミツタ電流源回路
Ａ３８１Ａ口も同じものが使われるので、エミッタフォ
ロワの駆動能力を高めな、がら出力０１はＶｃｃ−ＶＢ
Ｅに上昇し、ｏ２はＶｃｃ−２ＶＢＥに下降する。コン
デンサ結合によるバイポーラのベース電圧の変化が終わ
ると、ＶＢＥは定電圧ＶＢＨの値に戻るようにしておけ
ば、バイポーラは最初の状態に戻り、小さな電流源Ｉｓ
＋のみとなる。ここでコンデンサｃ８１の値を適切に選
ぶことによって、特別な外部信号φな　２しに、低振幅
で低消費電力の高速半導体回路が実現できる。１１がハ
イからロー、工２がローがらハイに切り換わる場合の動
作も同様である。

なお、本実施例では待機時において、Ｑ８６゜Ｑａａｙ
　Ｑａ７．　Ｑｓｇによって微少な電流が流れるため、
ＩＳｉは必ずしも必要でない。

第５図は、第３図の実施例を改良した本発明の第３の実
施例である６回路Ｂにおいて、並列に接続したＰチャネ
ルＭＯＳトランジスタＭＰ５１とダイオードＤ５１と直
列にやはり並列に接続した抵抗Ｒ５１，ダイオードＤ５
３を接続し、また、並列に接続したＭＰ５２とＤ５２と
直列にやはり並列に接続したＲ５２．Ｄ５４を接続した
。さらにソースを共通にしたＭＰ５１とＭＰ５２におい
て、ＭＰ５１のゲートをＲ５２と図に示すように接続し
、ＭＰ５２のゲートをＲ５１と図に示すように接続シ、
　Ｓ　Ｏｆ、　Ｓ　ＯｚハＭＰ　５１　、　ＭＰ　５２
のソースから取り出した。これにより、例えば１１がロ
ーからハイへ■２がハイからローへ切り換わり、Ｑｌｌ
ｌがオンし電流が流れたとすると、ＭＰ５２のゲートに
は、ダイオードＤ５１．Ｄ５３がオンするために一時的
にＶｃｃ−２ＶＢＨの電圧が印加されることになり、Ｖ
ｃｃ−Ｖａ２Ｌか印加されない第３図の方法に比べＭＰ
５２の駆動能力を大きくすることができＳＯｘの切り換
えを速くすることができる。バイポーラトランジスタに
比べ。

ＰチャネルＭＯＳトランジスタは駆動能力が小さいため
、この方法によってＰチャネルＭＯＳトランジスタの駆
動能力を上げ、バイポーラトランジスＱ１１１で決まる
ＳＯｔの立ち下げの速度と同等の速度でＳＯｚを立ち上
げることができる。

第６図は、第３図、第５図に用いる電流源回路Ａ内のバ
イポーラのベースに印加する定電圧発生回路の一実施例
である。バイポーラトランジスタＱｅｚ、　Ｑｅｘと電
流源ＩｖＥによってＱｅｓのベースは２Ｖａｇにクラン
プされ、ＶＢにはｖＢＥの定電圧が印加される。ＶＥの
電圧が、第３図または第５図の回路の動作によってＶＢ
Ｉ！より下がるとＱｅｓによってＶＢＨになるように電
流が流れる。ｖＥの電圧がコンデンサによる結合でＶａ
ｐより上がると、Ｑｅａはカットオフの方向となり昇圧
効果が大きくなるが、電圧差Ｖｅ　　ＶＢＩ！に相当す
る電荷が、ベースにｖ１１！が印加されているバイポー
ラのベース電荷として消費され、結局、第４図のＶＢの
ような波形となる。また、Ｑｅａは電流源回路Ａごとに
必要だが、破線で囲った残りの回路は共通化することも
できる。

第７図は、電流源回路Ａの常時流す微少な値の電流源Ｉ
ＳＩの実施例である。ただし理解を容易にするために、
第３図、第５図に示したＩｐｉ用回路もあわせて示した
。（ａ）は抵抗ＲｓｔでＩｓｔを構成した例であり、こ
の抵抗で制御して微少な電流を流すことができる。（ｂ
）はバイポーラトランジスタＱｇｔでＩｓｉを構成した
例であり、ベース電圧Ｖｓｔを適正に設定する。たとえ
ばＶＩＩＢ近傍に設定することで微少な電流を流すこと
ができる。

第８図は１本発明の第３の実施駐である。Ｂは第１図、
第３図と同一の回路であり、Ａは、大電流源Ｉｐｍ（ｉ
＝１〜３）と、これとカレントスイッチ回路もしくはエ
ミッタホロワとの接続を開閉するスイッチＳ＋ｒｉ　（
ｉ　＝　１〜３）とその制御信号φとで構成されている
。また、Ｓｏｔおよび５Ｃ）ａには、それぞれ微少電流
源ｌ５ｚｔ　Ｉｑｚが接続されている。第９図は、第８
図の回路の動作を説明する図であり、この図を用いて本
実施例の特長を説明する。最初入力はすべてローレベル
で、１個の入力Ｉｔのみが変化する場合を例にとる。ま
ず、φの信号によってスイッチＳｍｌ、　Ｓａｚ、　８
８ａがオンし、大電流源Ｉｐｚ、　Ｉｐｚ、　Ｉｐａと
カレントスイッチ回路もしくはエミッタホロワとが接続
される。

次に、１１がローレベルからハイレベルに切り換わると
、ＳＯｓ、ＳＯｚが切り換わり、これを受けて０ｓｅＯ
ｘが切り換わり、以上が終了するとスイッチＳｅ１．５
ｓｚｙ　Ｓａｇはオフする。これらのスイッチがオフし
てもＳＯｘ、Ｓｏｗの信号レベルは、回路Ｂと微少電流
ＩＳＩ、　Ｉｓｚで保たれる０本実施例においては、φ
がオフレベルである状態で、入力Ｉｔが変化しても、第
９図に示すように出力ＯＬ。

Ｏ２が変化しないという利点がある。これは、微少電流
源ＩｓｓとＩ８ｍがそれぞれＳＯｘとＳｏｎとに接続さ
れ、これらと回路Ｂとで信号レベルが保持されており、
信号φによって大電流源ＩＰＩ。

Ｉ　Ｐ！、　Ｉ　ｐｇと接続されない限りは、入力ＩＩ
が変化してもバイポーラトランジスタＱ！１に流れる電
流は変化しないためである。再び、φの信号がオンレベ
ルになると、第９図に示すように、Ｉｉが切り換わると
Ｓ０１．Ｓ０２が切り換り、Ｏｘ、Ｏｘが切り換わる。

なお、本実施例において、第５図に示した回路Ｂを用い
ることもできる。

以上、Ｖｃｃを正として説明してきたが、ＶＣＣを０■
に、グランドを一５■に置き換えることによりＥＣＬ回
路を実現することもできる。この場合入力および出力レ
ベルは−ＶＢＥＩ　−２Ｖａｓである。

また、すべてＢｉＣＭＯ３回路で説明してきたが、本実
施例のバイポーラトランジスタをＭＯＳトランジスタま
たはダイオードに置き換えても同様な効果が期待できる
。

本発明の低振幅・低消費電力で高速な半導体回路はさま
ざまな製品への適用が考えられるが、特に、特願昭６０
−８９７６の第１図に示すようなダイナミック形半導体
メモリの周辺回路に好適である。

本発明を大容量ダイナミック形半導体メモリの周辺回路
（アドレスバッファ・読み出し・書き込み回路、タイミ
ング発生回路）に適用することによって、高速・低消費
電力の大容量ダイナミック形半導体メモリが実現できる
。

〔発明の効果〕

本発明によれば、消費電流をほとんど動作時のみとする
ことができるため低消費電力を図ることができ、また回
路の内部または出力の電圧レベルの変動を押えることが
できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す半導体回路の構成
図、第２図は第１図の回路の動作を説明する図、第３図
は本発明の第２の実施例を示す半導体回路の構成図、第
４図は第３図の回路の動作を説明する図、第５図は本発
明の第３の実施例を示す半導体回路の構成図、第６図は
定電圧発生回路の構成図、第７図は微少な値の電流源の
回路構成図、第８図は本発明の第３の実施例を示す構成
図、第９図は第８図の実施例を説明する図、第１０図は
、従来の技術を説明する図。Ｉ　ｉ〜Ｉ　ｍ”・入力、　０１＊　０１−＋＋出力、
Ｓ０１．ＳＯｓ・・・カレントスイッチ出力、Ａ・・・
電流制御回路、Ｂ・・・ラッチ回路、φ・・・電流制御
信号、Ｖｃｃ・・・電源電登ｌｊ；　　力Ｌン１スイン
ナ４θコ〃￥Ｊ　６　図

Claims

【特許請求の範囲】１、カレントスイッチ回路と出力回路からなる第１の回
路と該第１の回路の電流を制御する第２の回路とを備え
た半導体回路において、上記第２の回路内に第１の回路
の待機時には動作時より小さな電流を流す手段を設け、
さらに該電流の値によらず第１の回路の出力電圧レベル
をほぼ確定させる第３の回路を設けたことを特徴とする
半導体回路。２、上記電流を制御する手段と、常時流す微少電流源と
スイッチ手段によつて開閉できる大電流源を上記第２の
回路内に設け、制御タイミングによつて第１の回路の動
作時は両方の電流源で上記電流を流し、待機時には常時
流す微少電流源のみによつて上記電流を流すことを特徴
とする特許請求の範囲第１項記載の半導体回路。３、上記第３の回路は、共通のソースを持つ２ケのＰチ
ャネルＭＯＳトランジスタのそれぞれのゲートを他方の
ドレインに接続し、それぞれのＰチャネルＭＯＳトラン
ジスタと並列にアノードをドレインにカソードをソース
に接続したダイオードとで構成することを特徴とする特
許請求の範囲第１項記載の半導体回路。４、上記第３の回路内のＰチャネルＭＯＳトランジスタ
のしきい値電圧の絶対値を、該回路内のダイオードの順
方向電圧（Ｖ＿Ｂ＿Ｅ）より小さく設定することを特徴
とする特許請求の範囲第３項記載の半導体回路。