KR102365806B1

KR102365806B1 - 전압 검출 회로

Info

Publication number: KR102365806B1
Application number: KR1020150170074A
Authority: KR
Inventors: 마사카즈 스기우라
Original assignee: 에이블릭 가부시키가이샤
Priority date: 2014-12-09
Filing date: 2015-12-01
Publication date: 2022-02-21
Also published as: US20160161532A1; JP6442262B2; US9917573B2; JP2016109616A; KR20160070004A; TWI663408B; TW201621328A; CN105699735B; CN105699735A

Abstract

(과제) 전원 기동 직후에 있어서의 출력 트랜지스터의 의도하지 않은 온 오프 제어를 회피한 전압 검출 회로를 제공한다.
(해결수단) 피검출 전압과 기준 전압을 비교하는 비교기와, 비교기의 출력에 기초하여 출력 트랜지스터를 구동시키는 인버터를 구비하고, 인버터의 동작 전류를 전류원에 의해 부여하는 구성으로 하였다.

Description

전압 검출 회로{VOLTAGE DETECTION CIRCUIT}

본 발명은, 소정의 전압을 검출하는 전압 검출 회로에 관한 것이다.

도 4 에, 종래의 전압 검출 회로를 나타낸다. 종래의 전압 검출 회로는, 피검출 전압 (VSIG) 이 입력되는 전압 입력 단자 (401) 와, 전압 출력 단자 (407) 와, 피검출 전압 (VSIG) 을 분압하여 출력하는 저항 (402 및 403) 과, 기준 전압 (VREF) 을 출력하는 기준 전압 회로 (404) 와, 피검출 전압 (VSIG) 에 기초하는 전압과 기준 전압 (VREF) 을 비교하는 비교기 (405) 를 구비한 비교 기능부 (410) 와, 비교 기능부 (410) 에 의해 온 오프 제어되는 출력 트랜지스터 (406) 를 구비하고 있다.

출력 트랜지스터 (406) 의 드레인 단자는, 전압 출력 단자 (407) 에 접속되고, 전압 출력 단자 (407) 는, 도시되지 않은 풀업 저항에 의해, 외부 전압으로 풀업된다.

피검출 전압 (VSIG) 과 기준 전압 (VREF) 의 대소 관계에 기초하여, 출력 트랜지스터 (406) 는 온 오프 제어되고, 부 (負) 의 전원 전압 (VSS) 또는 외부 전압에 기초하는 전압을 출력한다.

일본 공개특허공보 평11-135732호

그러나, 도 4 에 나타내는 종래의 전압 검출 회로에서는, 전원 투입시에 있어서, 의도치 않게 출력 트랜지스터 (406) 를 온 오프 제어하여, 전압 출력 단자 (407) 로부터의 출력 전압이 일정하지 않게 되는 것 등의 문제가 있었다.

비교기 (405) 는, 도시되지 않은 정 (正) 의 전원 전압 (VDD) 에 의해 동작한다. 전원 투입시에 있어서, 전원 전압 (VDD) 이 비교기 (405) 의 동작 전압에 도달해 있지 않을 때, 비교기 (405) 의 출력은 일정하지 않게 된다. 그 때문에, 의도치 않게 출력 트랜지스터 (406) 를 온 오프 제어하여, 전압 출력 단자 (407) 로부터의 출력 전압이 일정하지 않게 된다는 경우가 있었다.

전원 투입시에 있어서는, 전압 출력 단자 (407) 의 전압을 받아 동작하는 각종 디바이스의 오동작을 방지하기 위하여, 전압 출력 단자 (407) 에 검출 전압이 출력되지 않는 것이 바람직하다.

본 발명은, 이상과 같은 문제를 해소하기 위하여 이루어진 것이며, 전원 투입시에 있어서도 출력 전압이 안정적인 전압 검출 회로를 제공하는 것이다.

종래의 과제를 해결하기 위하여, 본 발명의 전압 검출 회로는 이하와 같은 구성으로 하였다.

피검출 전압과 기준 전압을 비교하는 비교기와, 비교기의 출력에 기초하여 출력 트랜지스터를 구동시키는 인버터를 구비하고, 인버터의 동작 전류를 전류원에 의해 부여하는 구성으로 하였다.

상기 구성에 의해, 전원 투입시의 소정 기간, 비교기의 출력에 상관없이 인버터의 출력은 정의 전원 전압 (VDD) 혹은 부의 전원 전압 (VSS) 에 고정되고, 전압 출력 단자의 전압이 일정해진다.

본 발명의 전압 검출 회로에 의하면, 전원 투입시에 있어서의 출력 트랜지스터의 의도하지 않은 온 오프 제어를 회피한 전압 검출 회로를 제공하는 것이 가능해진다.

도 1 은 본 실시형태의 전압 검출 회로를 나타내는 회로도이다.
도 2 는 본 실시형태의 전압 검출 회로를 나타내는 회로도이다.
도 3 은 본 실시형태의 전압 검출 회로를 나타내는 회로도이다.
도 4 는 종래의 전압 검출 회로를 나타내는 회로도이다.

이하, 본 실시형태의 전압 검출 회로에 대하여, 도면을 참조하여 설명한다.

도 1 은, 본 실시형태의 전압 검출 회로를 나타내는 회로도이다. 본 실시형태의 전압 검출 회로는, 피검출 전압 (VSIG) 이 입력되는 전압 입력 단자 (101) 와, 전압 출력 단자 (107) 와, 피검출 전압 (VSIG) 을 분압하여 출력하는 저항 (102 및 103) 과, 기준 전압 (VREF) 을 출력하는 기준 전압 회로 (104) 와, 피검출 전압 (VSIG) 에 기초하는 전압과 기준 전압 (VREF) 을 비교하는 비교 기능부 (110) 와, 비교 기능부 (110) 에 의해 온 오프 제어되는 출력 트랜지스터 (106) 를 구비하고 있다. 비교 기능부 (110) 는, 비교기 (115) 와, 비교기 (115) 의 출력에 의해 제어되는 인버터를 이루는 트랜지스터 (117) 및 트랜지스터 (118) 와, 인버터의 동작 전류를 부여하는 전류원 (116) 을 구비하고 있다. 전압 출력 단자 (107) 는, 출력 트랜지스터 (106) 의 드레인 단자에 접속되며, 도시되지 않은 예를 들어 풀업 저항에 의해 외부 전압으로 풀업된다.

다음으로, 본 실시형태의 전압 검출 회로의 동작에 대하여 설명한다. 기본적인 동작은 종래의 전압 검출 회로와 동일한데, 종래의 전압 검출 회로와의 차이는, 비교 기능부 (110) 의 동작에 있다. 비교 기능부 (110) 는, 예를 들어, 피검출 전압 (VSIG) 이 소정의 전압보다 높아진 것을 검출했을 때에, 비교기 (115) 가 L 레벨을 출력한다. 즉, 전압 검출 회로는 전압 출력 단자 (107) 에 L 레벨의 검출 신호를 출력한다.

본 실시형태의 전압 검출 회로의 비교 기능부 (110) 는, 피검출 전압 (VSIG) 과 기준 전압 (VREF) 의 대소 관계에 기초하여, 트랜지스터 (117 및 118) 로 구성되는 인버터를, 비교기 (115) 가 온 오프 제어한다. 인버터는, 출력 트랜지스터 (106) 를 온 제어한 경우에는, 전류원 (116) 의 전류에 기초하여 출력 트랜지스터 (106) 의 게이트 용량이 충전된다.

전원 투입시에 있어서, 일시적으로 전원 전압 (VDD) 이 비교기 (115) 의 동작 전압 미만일 때, 비교기 (115) 의 출력이 일정하지 않게 되고, 비교기 (115) 가 L 레벨을 출력했을 때, 인버터는 전류원 (116) 에 의해 동작을 하기 때문에, 출력 트랜지스터 (106) 의 게이트 전압은 즉시 H 레벨을 나타내지 않는다. 출력 트랜지스터 (106) 는, 전류원 (116) 의 전류에 의해 게이트 용량이 충전되기 때문이다. 즉, 비교기 (115) 의 출력이 일정하지 않게 되어도, 전압 검출 회로는 전압 출력 단자 (107) 에 L 레벨의 검출 신호를 출력하지 않는다.

이상 설명한 전압 검출 회로에 의해, 전원 투입시에 있어서의 출력 트랜지스터의 의도하지 않은 온 오프 제어를 회피한 전압 검출 회로를 제공하는 것이 가능하다.

전류원 (116) 은 자립형의 전류원으로서, 예를 들어 게이트 단자와 소스 단자를 단락시킨 디프레션 트랜지스터를 사용하여 실현하는 것이 가능하다. 또, 전류원 (116) 은, 커런트 미러 회로를 사용하여 실현하는 것이 가능하다.

도 2 는, 전류원 (116) 을, 커런트 미러 회로를 사용하여 실현한 전압 검출 회로의 일례이다. 전류원 (116) 은, 전류원 (202) 과, 용량 (203) 과, 트랜지스터 (201) 및 트랜지스터 (206) 를 구비하고 있다. 트랜지스터 (206) 는, 트랜지스터 (201) 와 커런트 미러를 구성하여, 전류원 (202) 의 전류에 기초한 전류를 흘리고 있다.

전원 투입시에는, 전류원 (202) 이, 트랜지스터 (201) 와 트랜지스터 (206) 로 구성되는 커런트 미러 회로의 용량 (203) 을 포함한 입력 용량을 충전하면서, 커런트 미러 회로를 완만하게 기동한다. 트랜지스터 (206) 의 급전 가능한 전류값, 즉 구동 능력은, 완만하게 높아지게 된다.

전원 투입시에는, 출력 트랜지스터 (106) 의 게이트 용량을 충전하는 전류값은 보다 작은 것이, 출력 트랜지스터 (106) 는 보다 온되기 어렵기 때문에, 출력 트랜지스터 (106) 가 의도치 않게 온되는 경우가 없다.

이상 설명한 바와 같이, 도 2 의 전압 검출 회로에 의해, 전원 투입시에 있어서의 출력 트랜지스터의 의도하지 않은 온 오프 제어를 회피한 전압 검출 회로를 제공하는 것이 가능하다.

커런트 미러 회로의 입력 용량이 충분히 큰 경우, 용량 (203) 을 굳이 구비할 필요는 없다.

도 3 에, 전류원 (116) 을 대신한 트랜지스터 (206) 의 급전 가능한 전류값, 즉 구동납 능력의 완만한 향상 방법으로서 다른 실시예에 의한 전압 검출 회로를 나타낸다. 도 2 와의 차이는, 용량 (203) 이 생략되어 있고, 스위치 (301 및 302) 를 새롭게 구비한 점에 있다. 스위치 (301 및 302) 는, 전원 투입시의 전원 전압 (VDD) 이 아직 낮거나 또는 전원 투입하고 얼마 지나지 않은 동안에는, 저전원 전압 검출 회로나, 전원 기동시에 원샷 펄스를 출력하는 기동 전압 검출 회로 (303) 로부터의 출력에 기초하여 오프 제어된다.

기동 전압 검출 회로 (303) 는, 전원 전압 (VDD) 이 비교기 (115) 의 동작 전압을 초과하면, 스위치 (301 및 302) 온시킨다. 스위치 (301 및 302) 의 양방 또는 어느 일방만이라도 오프되어 있는 한, 인버터에 전류를 급전할 수 없는 것은 분명하다. 인버터의 동작 전류가 적으면, 출력 트랜지스터 (106) 의 게이트 용량을 충전하기 위해서는 시간을 필요로 하기 때문에, 출력 트랜지스터 (106) 는 온 제어되기 어렵다.

이상 설명한 바와 같이, 도 3 의 전압 검출 회로에 의해, 전원 기동 직후에 있어서의 출력 트랜지스터의 의도하지 않은 온 제어를 회피한 전압 검출 회로를 제공하는 것이 가능하다.

스위치 (301 및 302) 대신에, 트랜지스터 (201) 의 게이트·소스 간을 단락하는 스위치를 구비하고, 전원 기동시에는 이것을 온 제어하는 구성으로 해도 된다.

또한, 본 발명의 전압 검출 회로는, 인버터의 동작 전류가 억제되는 수단에 관한 것인 한, 도 1, 도 2, 도 3 의 실시형태에 한정되지는 않는다.

101 : 전압 입력 단자
104 : 기준 전압 회로
106 : 출력 트랜지스터
115 : 비교기
116, 202 : 전류원
117 : 전압 출력 단자
110 : 비교 기능부
303 : 기동 전압 검출 회로

Claims

입력 전압의 전압을 검출하는 전압 검출 회로로서,
상기 입력 전압을 분압한 분압 전압을 출력하는 분할 저항과,
기준 전압을 발생시키는 기준 전압 회로와,
상기 분압 전압과 상기 기준 전압의 대소를 비교하는 비교 기능부와,
출력 트랜지스터를 구비하고,
상기 비교 기능부는, 상기 분압 전압과 상기 기준 전압의 대소를 비교하는 비교기와, 상기 비교기의 출력을 받아 상기 출력 트랜지스터를 구동시키는 인버터와, 상기 인버터의 동작 전류를 부여하는 전류원을 갖는 것을 특징으로 하는 전압 검출 회로.
제 1 항에 있어서,
상기 전류원은 커런트 미러 회로로 구성된 것을 특징으로 하는 전압 검출 회로.
제 2 항에 있어서,
상기 커런트 미러 회로를 구성하는 트랜지스터에 용량이 병렬 접속되어 있는 것을 특징으로 하는 전압 검출 회로.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 전류원은 스위치를 갖고, 상기 비교 기능부에 공급되는 전원 전압이 소정 전압 이하에서는 상기 스위치가 오프되고, 상기 전류원은 전류를 공급하지 않는 것을 특징으로 하는 전압 검출 회로.