JP3420113B2

JP3420113B2 - Ｍｏｓトランジスタ回路

Info

Publication number: JP3420113B2
Application number: JP15330999A
Authority: JP
Inventors: 武三國
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1999-06-01
Filing date: 1999-06-01
Publication date: 2003-06-23
Anticipated expiration: 2019-06-01
Also published as: JP2000341104A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＭＯＳ型トランジス
タで構成される出力回路を含む半導体集積回路に関し、
特に低電圧時での出力の安定化を図ったＭＯＳトランジ
スタ回路に関する。

【０００２】

【従来の技術】出力回路としてＣＭＯＳ出力回路が一般
的に使用されている。例えば、図５に示すように、複数
の入力を論理演算した出力で図外の負荷を駆動するため
の半導体集積回路として、複数の入力信号が入力される
前段のＣＭＯＳ論理回路２１の後段に、ソースを高電位
であるＶＤＤ電位に接続したＰチャネルＭＯＳトランジ
スタ（以下、ＰＭＯＳトランジスタ）ＥＰＭＯＳと、ソ
ースを低電位であるＧＮＤ電位に接続したＮチャネルＭ
ＯＳトランジスタ（以下、ＮＭＯＳトランジスタ）ＥＮ
ＭＯＳの各ドレインを相互に接続した出力回路２２を接
続し、前記ドレインの共通接続点を出力端ＯＵＴとして
負荷を駆動するように構成している。また、前記ＰＭＯ
ＳトランジスタＥＰＭＯＳとＮＭＯＳトランジスタＥＮ
ＭＯＳの各ゲートは共通接続して出力回路２２の入力端
とし、前記ＣＭＯＳ論理回路２１の出力端に接続してい
る。この半導体集積回路では、ＣＭＯＳ論理回路２１の
出力がハイレベルのときには、ＮＭＯＳトランジスタＥ
ＮＭＯＳがオンし、ＰＭＯＳトランジスタＥＰＭＯＳが
オフするため、出力回路２２の出力はロウレベルとな
り、負荷にＧＮＤ電位が供給される。また、ＣＭＯＳ論
理回路２１の出力がロウレベルのときには、ＰＭＯＳト
ランジスタＥＰＭＯＳがオンし、ＮＭＯＳトランジスタ
ＥＮＭＯＳがオフするため、出力回路２２の出力はハイ
レベルとなり、負荷にＶＤＤ電位が供給される。したが
って、出力回路２２は、ＣＭＯＳ論理回路２１の出力に
基づいてＶＤＤレベルで負荷を駆動することが可能とな
る。

【０００３】ところで、前記したＣＭＯＳ出力回路を自
動車電装用のアクセル制御装置に適用した場合を考え
る。図６にその装置のブロック図を示す。この装置では
アクセルペダル１の踏込み量をアクセルセンサ２で検出
し、検出した踏込み量をＡ／Ｄ変換器３でデジタル信号
に変換してマイコン（ＣＰＵ）４に取り込む。また、マ
イコン４は、取り込んだアセクルペダル踏込み量に対応
して制御したデータを出力し、このデータをＤ／Ａ変換
器５で電圧に変換し、アクセル制御回路６に入力信号Ｉ
Ｎとして入力する。前記アクセル制御回路６は、前記ア
クセルペダル１の踏込み量に対応してエンジン７に供給
する燃料量を制御する燃料制御部８を負荷として駆動す
るものであり、いわゆる３ピンのパワーＩＣとして構成
されている。

【０００４】通常、アクセル制御回路６としては、入力
電圧（ＶＤＤ）が所定値（例えば２Ｖ）を越えるまでは
燃料制御装置に信号を出さず、所定値を越えた時点でＶ
ＤＤに比例した出力値を燃料制御装置に出力するように
仕様が決められている。図６のアクセル制御回路６及び
燃料制御部８をさらに具体化した回路を図７に示す。こ
のアクセル制御装置１０では、マイコン４から出力され
るデータに基づいてＤ／Ａ変換器５から対応する電圧が
出力され、この電圧が入力信号ＩＮとしてアクセル制御
回路６に入力され、アクセル制御回路６ではこの入力信
号ＩＮが電源電圧ＶＤＤとなり、このＶＤＤに基づいて
負荷である燃料制御部８を駆動して自動車エンジン７の
燃料を制御する。前記アクセル制御回路６は、バンド・
ギャップ・リファレンス回路部（ＢＧＲ回路部）１１、
スタートアップ回路部（ＳＵ回路部）１２、比較回路部
１３、出力回路部１４とで構成されており、入力信号Ｉ
Ｎとして入力されるＶＤＤの電圧に基づいて前記ＢＧＲ
回路部１１とＳＵ回路部１２のそれぞれから後述するよ
うに互いに比較される参照電圧ＶＡと被参照電圧ＶＢを
出力し、比較回路部１３ではこれら参照電圧ＶＡと被参
照電圧ＶＢとを比較し、その比較結果を出力回路部１４
に入力し、出力回路部１４の出力レベル、すなわち前記
負荷としての燃料制御部８の燃料制御回路８１の電源系
に設けられたドライバＭＯＳトランジスタ８２を駆動す
る制御電圧を出力信号ＯＵＴとして出力するように構成
されている。ここで、前記出力回路部１４は、エンハン
スメント型のＰＭＯＳトランジスタＥＰＭＯＳと、エン
ハスメント型のＮＭＯＳトランジスタＥＮＭＯＳとでＣ
ＭＯＳ回路として構成されている。

【０００５】ここで、前記したＢＧＲ回路部１１、ＳＵ
回路部１２、コンパレータＣＭＰ１、インバータＩＮＶ
１，ＩＮＶ２をそれぞれ構成する図外のＰＭＯＳトラン
ジスタ及びＮＭＯＳトランジスタ、並びに前記出力回路
部１４のＥＰＭＯＳとＥＮＭＯＳの各ＭＯＳトランジス
タのしきい値ＶＴｐ，ＶＴｎはそれぞれ−０．７Ｖ、
０．６５Ｖであるとする。このような前提において、Ｖ
ＤＤが０Ｖから徐々に上がっていく過程での動作は図８
の波形図に示すようになる。コンパレータＣＭＰ１は同
図の通りの比較出力ＣＭＰＯＵＴとなり、これにＩＮＶ
１，ＩＮＶ２が応答して出力Ｃの波形も同図のようにな
る。ここで、出力回路部１４の出力ＯＵＴの波形は、エ
ンハンスメント型ＰＭＯＳトランジスタＥＰＭＯＳに、
初めは出力ＣがロウでＶＤＤが出力Ｃ以上となる電位が
印加されるので、出力ＣとＶＤＤの差がＥＰＭＯＳのＶ
Ｔｐ以下であっても弱反転して出力ＯＵＴが上がり始め
る。その後、出力Ｃと出力ＯＵＴが更に上がり始める
と、今度はＥＰＭＯＳに電流が流れ始める。そうする
と、ＥＰＭＯＳとＥＮＭＯＳのコンダクタンスの関係か
ら、出力ＯＵＴは落ち初める。この結果、ヒゲ（ノイ
ズ）が発生する。その後、ＶＡとＶＢの電位レベルが反
転してＣＭＰ１の出力がロウになると、出力Ｃもロウに
なり、出力回路部１４の出力ＯＵＴはＶＤＤを出力す
る。

【０００６】

【発明が解決しようとする課題】前記したように、仕様
では、ＶＤＤが２Ｖ以下（ＶＡとＶＢが反転するまで）
は燃料制御部に信号を出してはいけないのにヒゲ（ノイ
ズ）が出てしまう。そのため、燃料制御部８のドライバ
ＭＯＳトランジスタ８２のしきい値ＶＴが低めにばらつ
いたときに燃料制御部８が誤動作を起こすことになる。
このため、前記したアクセル制御回路６では、入力信号
ＩＮとしてのＶＤＤが所定の電圧に達するまでの間、す
なわち、アクセルペタル１を踏込み始めてＶＤＤが徐々
に増加する初期の段階で、前記したような出力回路での
出力が不安定になり、負荷としての燃料制御部８での燃
料制御が不安定になって、エンジンの急回転による自動
車の急発進や急加速等の好ましくない状況が生じること
になる。

【０００７】本発明の目的は、このようなＶＤＤの立ち
上がり時における出力レベルの不安定な状況を解消し、
負荷の安定動作が可能なＭＯＳトランジスタ回路を提供
することにある。

【０００８】

【課題を解決するための手段】本発明のＭＯＳトランジ
スタ回路は、高電位源の電位が前記低電位源の電位から
上昇される高電位源と低電位源との間に接続された論理
回路と、前記２つの電位源との間に接続され前記論理回
路の出力を入力とするＣＭＯＳ出力回路とを備えたＭＯ
Ｓトランジスタ回路において、前記ＣＭＯＳ出力回路は
ＰチャネルＭＯＳトランジスタはエンハンスメント型
で、ＮチャネルＭＯＳトランジスタはデプレッション型
で構成され、かつ前記ＰチャネルＭＯＳトランジスタが
強反転したときのコンダクタンスはＮチャネルＭＯＳト
ランジスタのコンダクタンスよりも大きいことを特徴と
する。

【０００９】また本発明のＭＯＳトランジスタ回路は、
前記論理回路は、前記高電位源の電圧から参照電圧を生
成する第１の回路部と、前記高電位源の電圧と相関のあ
る被参照電圧を生成する第２の回路部と、前記被参照電
圧と前記参照電圧と比較し、前記被参照電圧が前記参照
電圧を越えたときに前記出力回路の入力端に前記Ｐチャ
ネルＭＯＳトランジスタをオン動作する信号を出力する
比較回路部とを備えることを特徴とする。前記論理回路
は電源検出回路であり、また、前記論理回路は前記高電
位源の電位が低電位領域のときにその出力がハイインピ
ーダンスになり、さらに、前記論理回路がＣＭＯＳ回路
であることが好ましい。さらに、本発明では、前記各Ｍ
ＯＳトランジスタ回路が、車両のアクセルペダルの操作
に伴って高電位源の電位が低電位源の電位から上昇され
る電位に基づいて当該車両のエンジンの燃料供給量を制
御するアクセル制御回路として構成される。また、前記
各ＭＯＳトランジスタ回路が半導体集積回路として構成
されていることを特徴とする。

【００１０】本発明の前記した特徴により、高電位源の
電圧がＰＭＯＳトランジスタとＮＭＯＳトランジスタの
しきい値の合計電圧よりも低い電圧の場合でも、ＮＭＯ
Ｓトランジスタは常時オン状態となり、出力回路の出力
は低電位源の電位レベルとなる。そのため、出力回路の
出力が不定となることが回避でき、出力を固定して出力
に接続される負荷の不安定な動作を防止する。また、高
電位源の電圧が前記電圧よりも高くなり、出力回路が安
定に動作する状態になったときには、ＰＭＯＳトランジ
スタをオンすることにより、高電位源の電圧を出力する
ことができ、負荷の安定な動作を確保する。

【００１１】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明を図７に示したアクセ
ル制御装置に対応して構成した実施形態を示しており、
図７と同一部分には同一符号を付してある。すなわち、
このアクセル制御装置１０では、マイコン４から出力さ
れるデータに基づいてＤ／Ａ変換器５から対応する電圧
が出力され、この電圧が入力信号ＩＮとしてアクセル制
御回路６に入力され、アクセル制御回路６ではこの入力
信号ＩＮが電源電圧ＶＤＤとなり、このＶＤＤに基づい
て負荷である燃料制御部８を駆動して自動車エンジン７
の燃料を制御するものであることは前記した通りであ
る。前記アクセル制御回路６は、図１のように、バンド
・ギャップ・リファレンス回路部（ＢＧＲ回路部）１
１、スタートアップ回路部（ＳＵ回路部）１２、比較回
路部１３、出力回路部１４とで構成されており、入力信
号ＩＮとして入力されるＶＤＤの電圧に基づいて前記Ｂ
ＧＲ回路部１１とＳＵ回路部１２のそれぞれから後述す
るように互いに比較される参照電圧ＶＡと被参照電圧Ｖ
Ｂを出力し、比較回路部１３ではこれら参照電圧ＶＡと
被参照電圧ＶＢとを比較し、その比較結果を出力回路部
１４に入力し、出力回路部１４の出力レベル、すなわち
前記負荷としての燃料制御部８の燃料制御回路８１の電
源系に設けたドライバＭＯＳトランジスタ８２を駆動す
る制御電圧を出力信号ＯＵＴとして出力するように構成
されている。

【００１２】本発明において特徴とされる前記出力回路
部１４は、図１に示されるように、エンハンスメント型
のＰＭＯＳトランジスタＥＰＭＯＳと、デプレッション
型のＮＭＯＳトランジスタＤＮＭＯＳとで構成されるＣ
ＭＯＳ回路構成とされており、前記ＰＭＯＳトランジス
タＥＰＭＯＳのソースが高電位源であるＶＤＤ電位に接
続され、前記ＮＭＯＳトランジスタＤＮＭＯＳのソース
が低電位源であるＧＮＤに接続され、さらに各ＭＯＳト
ランジスタＥＰＭＯＳ，ＤＮＭＯＳのドレインが互いに
接続されて前記負荷８に接続される出力回路部１４の出
力端として構成されている。ここで、前記ＰＭＯＳトラ
ンジスタＥＰＭＯＳとＮＭＯＳトランジスタＤＮＭＯＳ
は、チャネル幅及びチャネル長等の素子規格を異なる値
にすることで、各トランジスタのコンダクタンスを相違
させており、特にＰＭＯＳトランジスタＥＰＭＯＳのコ
ンダクタンスをＮＭＯＳトランジスタＤＮＭＯＳよりも
大きく設計している。また、前記ＰＭＯＳトランジスタ
ＥＰＭＯＳとＮＭＯＳトランジスタＤＮＭＯＳの各ゲー
トは共通接続して出力回路部１４の入力端とされ、前記
比較回路部１３の出力端に接続されている。なお、前記
出力回路部１４は、入力端にロウレベルが入力されたと
きに、出力がハイレベルとなり、負荷にＶＤＤ電圧を供
給して負荷を駆動する。また、前記比較回路部１３は、
コンパレータＣＭＰ１と、波形整形のための縦続接続さ
れた２つのインバータＩＮＶ１，ＩＮＶ２で構成されて
いる。

【００１３】前記ＢＧＲ回路部１１及びＳＵ回路部１２
の一例を図２に示す。前記ＢＧＲ回路部１１は、ＰＭＯ
ＳトランジスタＰＭＯＳ１、抵抗Ｒ１〜Ｒ４、ダイオー
ドＤ１〜Ｄ４、オペアンプＯＰ１で構成されており、Ｐ
ＭＯＳトランジスタＰＭＯＳ１、抵抗Ｒ１、ダイオード
Ｄ１，Ｄ２を直列にＶＤＤとＧＮＤの間に接続し、抵抗
Ｒ２，Ｒ３，Ｒ４とダイオードＤ３，Ｄ４を直列にＶＤ
ＤとＧＮＤとの間に接続している。そして、前記オペア
ンプＯＰ１の正入力端に抵抗Ｒ３とＲ４の接続点を接続
し、負入力端に抵抗Ｒ１とダイオードＤ１の接続点を接
続し、オペアンプＯＰ１の出力端をＰＭＯＳトランジス
タＰＭＯＳ１のゲートに接続している。このＢＧＲ回路
部１１は、入力されるＶＤＤの電圧に対応して参照電圧
ＶＡを生成する回路であり、ＶＤＤの電圧増加に伴って
参照電圧ＶＡを増大させてゆき、ＶＤＤが１．３Ｖ程度
にまで増加したときに、オペアンプＯＰ１の正入力端と
負入力端が同電位となり、ＰＭＯＳトランジスタＰＭＯ
Ｓ１が回路に定電流を供給しはじめ、本来の参照電圧で
あるＶＡ＝１．２９Ｖを出力する。

【００１４】また、前記ＳＵ回路部１２は、２つのＰＭ
ＯＳトランジスタＰＭＯＳ２，ＰＭＯＳ３、及び複数個
の抵抗Ｒ５，Ｒ６，Ｒ７で構成されており、前記ＰＭＯ
ＳトランジスタＰＭＯＳ２、抵抗Ｒ５，Ｒ６，Ｒ７がＶ
ＤＤとＧＮＤの間に直列接続され、ＰＭＯＳトランジス
タＰＭＯＳ３がＶＤＤと前記抵抗Ｒ５，Ｒ６の接続点に
接続されている。前記ＰＭＯＳトランジスタＰＭＯＳ２
のゲートは、前記ＢＧＲ回路１１のダイオードＤ１とＤ
２の接続点に接続される。また、抵抗Ｒ６とＲ７の接続
点が比較回路部１３のコンパレータＣＭＰ１の負入力端
に接続され、前記ＰＭＯＳトランジスタＰＭＯＳ３のゲ
ートは前記コンパレータＣＭＰ１の出力端に接続されて
いる。前記ＳＵ回路部１２は、入力されるＶＤＤの電圧
に追従して、所定の分圧比で分圧された被参照電圧ＶＢ
を生成する回路である。ただし、抵抗Ｒ５〜Ｒ７で構成
される分圧回路内に介挿されたＰＭＯＳトランジスタＰ
ＭＯＳ２により、ＶＤＤの立ち上がりの初期では前記Ｂ
ＧＲ回路部１１の参照電圧ＶＡに比較してその立ち上が
りが遅れることになる。

【００１５】以上の構成のアクセル制御回路６の動作
を、図３のタイミング図を参照して説明する。ここで使
用しているＰＭＯＳトランジスタ及びＮＭＯＳトランジ
スタの各しきい値電圧ＶＴｐ，ＶＴｎはそれぞれ従来例
と同じである。このような構成において、図６に示した
ように、アクセルペダル１が踏み込まれて、アクセルセ
ンサ２が踏込み量を検出すると、その検出量はＡ／Ｄ変
換器３によってデジタル信号としてマイコン４に入力さ
れる。マイコン４は前記デジタル信号に基づいて燃料制
御部８に内蔵されている燃料バルブの開度を演算し、対
応するデジタルデータを出力する。このデジタルデータ
はＤ／Ａ変換器５で電圧に変換され、この電圧はアクセ
ル制御回路６の入力信号ＩＮ、すなわちアクセル制御回
路６の電源電圧ＶＤＤとして入力される。入力されたＶ
ＤＤは、図３のように、０Ｖから直線的に立ち上がる
が、その立ち上がりに伴い、前記ＢＧＲ回路部１１から
は参照電圧ＶＡが生成されて出力され、前記ＳＵ回路部
１２からは被参照電圧ＶＢが生成されて出力される。参
照電圧ＶＡは、ＶＤＤの立ち上がりに追従して増加され
るが、ＶＤＤが１．３Ｖ程度にまで増加した以降は、
１．２９Ｖの一定電圧に保持される。一方、被参照電圧
ＶＢは、参照電圧ＶＡよりも立ち上がりが遅れた状態で
増加されてゆき、ＶＤＤが約２Ｖ近辺でＶＡと交差す
る。

【００１６】一方、コンパレータＣＭＰ１の出力ＣＭＰ
ＯＵＴは、ＶＤＤとＶＡ及びＶＢの電位変化に応答して
図３に示すようにＶＡとＶＢが交差するまでは略ＶＤＤ
の値を出力し、交差した時点（ＶＤＤが約２Ｖ）でＧＮ
Ｄレベルを出力する。この出力ＣＭＰＯＵＴに応答して
インバータＩＮＶ２の出力Ｃは図示のようになる。以上
の動作は従来技術と同じである。ここで、出力ＣはＶＤ
Ｄの微小領域でＧＮＤレベルから徐々に持ち上がり、Ｖ
ＤＤが４００ｍＶ近辺からＶＤＤの値になる区間におい
て、ＰＭＯＳトランジスタＥＰＭＯＳは前述のように弱
反転をするが、出力回路部１４のＮＭＯＳトランジスタ
ＤＮＭＯＳはデプレッション型なので、この領域ではＮ
ＭＯＳトランジスタＤＮＭＯＳの方がコンダクタンスが
低い。従って、その出力ＯＵＴを図示のようにロウレベ
ル（略ＧＮＤレベル）に強力に引っ張る。その後、出力
ＣがＶＤＤを出力している期間はＰＭＯＳトランジスタ
ＥＰＭＯＳがオフするのでＯＵＴはロウレベルを維持す
る。その後コンパレータＣＭＰ１の出力に応答して出力
Ｃがロウレベルになると、出力回路部１４のＰＭＯＳト
ランジスタＥＰＭＯＳは強反転導通して出力ＯＵＴは略
ＶＤＤを出力する。ここで、出力回路が上述の動作をす
る条件として、ＮＭＯＳトランジスタＤＮＭＯＳのコン
ダクタンスがＰＭＯＳトランジスタＥＰＭＯＳが強反転
した時のコンダクタンスよりも小さくなるように設定す
る必要があることは勿論である。

【００１７】以上のように、本発明では、アクセス制御
回路６に対して入力されるＶＤＤの立ち上がり時に、出
力回路部１４の出力が不定な状態になることはなく、負
荷としての燃料制御部８での燃料制御が不安定になっ
て、エンジンの急回転による自動車の急発進や急加速等
の好ましくない状況が生じることは防止される。

【００１８】ここで、前記実施形態では、本発明をアク
セル制御回路の出力回路部として構成した例を示してい
るが、図５に示した従来回路を改善するものとして、図
４に示すように、ＣＭＯＳ論理回路２１の出力をＶＤＤ
レベルにレベル変換して出力する出力回路２３に適用す
ることも可能である。すなわち、出力回路２３を、エン
ハンスメント型のＰＭＯＳトランジスタＥＰＭＯＳと、
デプレッション型のＮＭＯＳトランジスタＤＮＭＯＳを
ＣＭＯＳ構造に接続した構成とする。この構成により、
ＶＤＤの電位が低い領域で、図５のＣＭＯＳ論理回路２
１や出力回路２２が本来所望の動作でなく、その出力Ｏ
ＵＴがハイインピーダンスになったり、または、ヒゲ
（ノイズ）が生じる場合に、その影響を後段に伝えたく
ない場合には、図４に示すように、ＣＭＯＳ出力回路の
ＮＭＯＳトランジスタＮＭＯＳをデプレッション型にす
ればよい。この場合のＣＭＯＳ出力回路の動作は上述し
た通りである。このような応用分野として、例えば、電
源検出回路が上げられる。例えば、特開平６−７５６６
６号公報に開示されている出力ＣＭＯＳ２やインバータ
８のＮＭＯＳをデプレッション型ＭＯＳで置換すれば、
その図３に示されているようなＶＢが低電圧時のハイイ
ンピーダンス状態を防止できる。一般に、ハイインピー
ダンス状態は外部のノイズの影響を受け易いので、それ
に接続される後段は思わぬ誤動作を引き起こす場合があ
る。本発明を使用することにより、思わぬ誤動作が防止
できる。

【００１９】

【発明の効果】以上説明したように本発明は、高電位源
の電位が前記低電位源の電位から上昇される高電位源Ｖ
ＤＤと低電位源ＧＮＤとの間に接続されるＣＭＯＳ出力
回路において、ＮＭＯＳトランジスタとしてデプレッシ
ョン型を用いているので、ＶＤＤがＧＮＤレベルから徐
々に高電位に遷移する過程においてもデプレッション型
ＮＭＯＳトランジスタがオン状態にある。よって、低電
位領域では、この出力回路の前段回路の出力に関係なく
その出力レベルをロウレベルに固定できる。従って、Ｖ
ＤＤが予め決められた所定値以下では出力を出さず（ロ
ウレベルのまま）、ＶＤＤが所定値以上のときに前段の
出力に対応した値を出力させる出力回路に適用すれば、
後段回路の不安定な動作を防止できる。この動作は、Ｐ
ＭＯＳトランジスタが強反転したときのコンダクタンス
をＮＭＯＳトランジスタのコンダクタンスよりも大きく
することで確保される。また、この出力回路の前段のＣ
ＭＯＳ回路の電源電圧が、その回路を構成するＰＭＯＳ
トランジスタのしきい値電圧とＮＭＯＳトランジスタの
しきい値電圧の和（｜ＶＴｐ｜＋ＶＴｎ）以下で、正常
動作しない領域（例えば、出力がハイインピーダンス状
態）において、出力回路の負荷に誤動作を生じさせたく
ない場合も有効である。

【図面の簡単な説明】

【図１】本発明のＭＯＳトランジスタ回路をアクセル制
御回路に適用した実施形態のブロック回路図である。

【図２】図１のアクセル制御回路の具体的な回路の一例
の回路図である。

【図３】本発明におけるＶＤＤ、ＣＭＰＯＵＴ、出力
Ｃ、参照電圧ＶＡ、被参照電圧ＶＢ、及び出力電圧の関
係を示す波形図である。

【図４】本発明の他の実施形態のブロック回路図であ
る。

【図５】従来のＭＯＳトランジスタ回路の出力回路の一
例を示す回路図である。

【図６】本発明が適用されるアクセル制御装置の概念構
成を示すブロック図である。

【図７】従来のアクセル制御回路と燃料制御部の具体例
を示すブロック回路図である。

【図８】従来におけるＶＤＤ、ＣＭＰＯＵＴ、出力Ｃ、
参照電圧ＶＡ、被参照電圧ＶＢ、及び出力電圧の関係を
示す波形図である。

【符号の説明】

１アクセルペダル２アクセルセンサ３Ａ／Ｄ変換器４マイコン（ＣＰＵ）５Ｄ／Ａ変換器６アクセル制御回路７エンジン８燃料制御部１０アクセル制御装置１１ＢＧＲ回路部１２ＳＵ回路部１３比較回路部１４出力回路部２１ＣＭＯＳ論理回路２２，２３出力回路ＥＰＭＯＳエンハンスメント型ＰＭＯＳトランジスタＤＮＭＯＳデプレッション型ＮＭＯＳトランジスタＥＮＭＯＳエンハンスメント型ＮＭＯＳトランジスタＯＰ１オペアンプＣＭＰ１コンパレータＰＭＯＳ１〜３ＰＭＯＳトランジスタ

Claims

(57)【特許請求の範囲】

【請求項１】高電位源の電位が前記低電位源の電位か
ら上昇される高電位源と低電位源との間に接続された論
理回路と、前記２つの電位源との間に接続され前記論理
回路の出力を入力とするＣＭＯＳ出力回路とを備えたＭ
ＯＳトランジスタ回路において、前記ＣＭＯＳ出力回路
はＰチャネルＭＯＳトランジスタはエンハンスメント型
で、ＮチャネルＭＯＳトランジスタはデプレッション型
で構成され、かつ前記ＰチャネルＭＯＳトランジスタが
強反転したときのコンダクタンスは前記ＮチャネルＭＯ
Ｓトランジスタのコンダクタンスよりも大きいことを特
徴とするＭＯＳトランジスタ回路。
【請求項２】前記論理回路は、前記高電位源の電圧か
ら参照電圧を生成する第１の回路部と、前記高電位源の
電圧と相関のある被参照電圧を生成する第２の回路部
と、前記被参照電圧と前記参照電圧と比較し、前記被参
照電圧が前記参照電圧を越えたときに前記出力回路の入
力端に前記ＰチャネルＭＯＳトランジスタをオン動作す
る信号を出力する比較回路部とを備えることを特徴とす
る請求項１に記載のＭＯＳトランジスタ回路。
【請求項３】前記論理回路は電源検出回路であること
を特徴とする請求項１または２に記載のＭＯＳトランジ
スタ回路
【請求項４】前記論理回路は前記高電位源の電位が低
電位領域のときにその出力がハイインピーダンスになる
ことを特徴とする請求項２に記載のＭＯＳトランジスタ
回路。
【請求項５】前記論理回路がＣＭＯＳ回路であること
を特徴とする請求項１ないし４のいずれかに記載のＭＯ
Ｓトランジスタ回路。
【請求項６】請求項１ないし５に記載のＭＯＳトラン
ジスタ回路が、車両のアクセルペダルの操作に伴って高
電位源の電位が低電位源の電位から上昇される電位に基
づいて当該車両のエンジンの燃料供給量を制御するアク
セル制御回路として構成されていることを特徴とするＭ
ＯＳトランジスタ回路。
【請求項７】請求項１ないし６に記載のＭＯＳトラン
ジスタ回路が半導体集積回路として構成されていること
を特徴とするＭＯＳトランジスタ回路。