JP2023168928A - 過電流保護回路 - Google Patents

Abstract

【課題】起動時に誤動作を抑制した過電流保護回路を提供する。【解決手段】オン駆動回路４が、定電流Ｉ１を供給する電流源４２を有し、定電流Ｉ１をトランジスタＭＳＷのゲートに供給することにより、トランジスタＭＳＷをオンさせる。過電流制御回路５は、負荷電流が第１の参照電流を超えた場合、トランジスタＭＳＷのゲートに供給される電流から負荷電流と第１の参照電流との差分に応じた電流分をシンクして、負荷電流が第１の参照電流で一定となるようにトランジスタＭＳＷを制御する。遅延回路６が、過電流制御回路５によるトランジスタＭＳＷの制御が一定時間継続した場合、トランジスタＭ４をオンして、トランジスタＭＳＷを強制的にオフする。【選択図】図１

Description

本発明は、過電流保護回路に関する。

過電流保護回路としては、負荷と電源との間にトランジスタを設けて、負荷に過電流が流れたときにトランジスタをオフして、過電流から負荷などを保護するものが知られている。しかしながら、負荷には並列に容量性負荷が接続されている。容量性負荷の容量が大きい場合、起動時に容量性負荷が充電されるため、負荷にラッシュ電流が流れる。従来の過電流保護回路は、このラッシュ電流を過電流として誤検出し、トランジスタがオフする誤動作が発生する恐れがあった。

そこで、トランジスタのゲートに容量を追加するなどして、ゲートが立ち上がる際のスルーレートを抑制してラッシュ電流を抑制することが考えられるが、容量を追加した分、トランジスタの起動時間が遅くなる、という課題が生じている。

特開２００６－５０８６５号公報 特開昭６１－２４７２２３号公報

本発明は、上述した事情に鑑みてなされたものであり、その目的は、起動時の誤動作を抑制した過電流保護回路を提供することにある。

前述した目的を達成するために、本発明に係る過電流保護回路は、下記［１］～［７］を特徴としている。
［１］
負荷と電源との間に接続された第１のトランジスタを制御して、前記負荷を過電流から保護する過電流保護回路において、
第１の定電流を供給する第１の電流源を有し、前記第１の定電流を前記第１のトランジスタのゲート又はベースに供給することにより、前記第１のトランジスタをオンさせるオン駆動回路と、
前記負荷に流れる負荷電流が第１の参照電流を超えた場合、前記第１のトランジスタの前記ゲート又は前記ベースに供給される電流から前記負荷電流と前記第１の参照電流との差分に応じた電流分をシンクして、前記負荷電流が前記第１の参照電流で一定となるように前記第１のトランジスタを制御する過電流制御回路と、
前記第１のトランジスタの前記ゲート又は前記ベースとグランドとの間に接続された第２のトランジスタを有し、前記過電流制御回路による前記第１のトランジスタの制御が一定時間継続した場合、前記第２のトランジスタをオンして、前記第１のトランジスタを強制的にオフする遅延回路と、を備えた、
過電流保護回路であること。
［２］
［１］に記載の過電流保護回路において、
前記過電流制御回路は、前記負荷電流を検出するためのセンス抵抗と、前記センス抵抗の両端電圧と前記第１の参照電流に応じた第１の参照電圧との電位差に応じた電圧を出力する差動増幅器と、前記第１のトランジスタの前記ゲート又は前記ベースとグランドとの間に接続された第３のトランジスタと、を有し、
前記第３のトランジスタの前記ゲート又は前記ベースに前記差動増幅器の出力である前記電位差に応じた電圧を供給する、
過電流保護回路であること。
［３］
［１］に記載の過電流保護回路において、
前記遅延回路は、第２の定電流を供給する第２の電流源と、前記過電流制御回路による前記第１のトランジスタの制御中に前記第２の定電流が供給される第１のキャパシタと、前記第１のキャパシタの両端電圧と第２の参照電圧を比較して、比較結果を出力する第１の比較器と、を有し、
前記第１の比較器の出力に応じて前記第２のトランジスタがオンオフ制御される、
過電流保護回路であること。
［４］
［１］に記載の過電流保護回路において、
前記遅延回路は、前記負荷に並列接続された容量性負荷が充電中となる起動中か、前記容量性負荷への充電が終了した起動終了後かを判定する判定回路を有し、前記起動中であると判定された場合、前記過電流制御回路による前記第１のトランジスタの制御が一定時間継続するのを待って前記第２のトランジスタをオンし、前記起動終了後であると判定された場合、前記負荷電流が前記第１の参照電流を超えると直ちに前記第２のトランジスタをオンする、
過電流保護回路であること。
［５］
［４］に記載の過電流保護回路において、
前記判定回路は、前記第１のトランジスタの前記ゲート又は前記ベースの電圧と第３の参照電圧とを比較し、その比較結果を判定結果として出力する第２の比較器を有する、
過電流保護回路であること。
［６］
［１］に記載の過電流保護回路において、
前記遅延回路は、前記第１のトランジスタのゲート・ソース間電圧又はベース・エミッタ間電圧のスルーレートが一定値以上になったことを検出するスルーレート検出回路を有し、前記スルーレートが一定値以上になったことが検出されると、前記第２のトランジスタをオンする、
過電流保護回路であること。
［７］
［６］に記載の過電流保護回路において、
前記スルーレート検出回路は、前記第１のトランジスタのゲートとソースとの間、又は、ベースとエミッタとの間に直列接続された検出抵抗と、第２のキャパシタと、前記検出抵抗の両端電圧と第４の参照電圧との比較結果を検出結果として出力する第３の比較器とを有する、
過電流保護回路であること。

本発明によれば、起動時に誤動作することを抑制した過電流保護回路を提供することができる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

図１は、第１実施形態における本発明の過電流保護回路を組み込んだ電源装置を示す回路図である。 図２は、図１に示す定電流Ｉ１、トランジスタＭＳＷのソース電位、トランジスタＭＳＷのゲート・ソース間電圧、センス抵抗Ｒｓの両端電圧、キャパシタＣＴの両端電圧を示すタイムチャートである。 図３は、第２実施形態における本発明の過電流保護回路を組み込んだ電源装置を示す回路図である。 図４は、図３に示す定電流Ｉ１、トランジスタＭＳＷのソース電位、トランジスタＭＳＷのゲート・ソース間電圧、センス抵抗Ｒｓの両端電圧、キャパシタＣＴの両端電圧を示すタイムチャートである。 図５は、第３実施形態における本発明の過電流保護回路を組み込んだ電源装置を示す回路図である。

（第１実施形態）
本発明に関する第１実施形態について、各図を参照しながら以下に説明する。

図１は、第１実施形態における本発明の過電流保護回路３を組み込んだ電源装置１を示す回路図である。同図に示すように、電源装置１は、電源２から出力される直流電圧Ｖ１を負荷ＲＬに供給する装置である。負荷ＲＬには、容量性負荷ＣＬ１が並列に接続されている。電源装置１は、電源２と負荷ＲＬ、容量性負荷ＣＬ１との間に接続されたトランジスタＭＳＷ（第１のトランジスタ）と、トランジスタＭＳＷのオンオフを制御して、過電流から電源２や負荷ＲＬを保護する過電流保護回路３とを備えている。

トランジスタＭＳＷは、Ｎチャンネルの電界効果トランジスタから構成されている。トランジスタＭＳＷは、負荷ＲＬ、容量性負荷ＣＬ１よりも電源２の正極側に接続されている。トランジスタＭＳＷは、ソースが負荷ＲＬ、容量性負荷ＣＬ１に接続され、ドレインが後述するセンス抵抗Ｒｓを介して電源２の正極に接続されている。

過電流保護回路３は、オン駆動回路４と、過電流制御回路５と、遅延回路６とを有している。オン駆動回路４は、定電流Ｉ１（第１の定電流）を供給する電流源４２（第１の電流源）を有し、定電流Ｉ１をトランジスタＭＳＷのゲートに供給することにより、トランジスタＭＳＷをオンさせる回路である。

過電流制御回路５は、負荷ＲＬに流れる負荷電流が第１の参照電流を越えた場合、トランジスタＭＳＷのゲートに供給される電流から負荷電流と第１の参照電流との差分に応じた電流分をシンクして（吸い出して）、負荷電流が第１の参照電流で一定となるようにトランジスタＭＳＷを制御する回路である。遅延回路６は、過電流制御回路５による制御が一定時間継続した場合、トランジスタＭ４（第２のトランジスタ）をオンして、トランジスタＭＳＷを強制的にオフする回路である。

次に、オン駆動回路４の詳細について説明する。オン駆動回路４は、チャージポンプ回路４１と、電流源４２と、抵抗ＲＧと、ツェナーダイオードＤＺ１とを有している。チャージポンプ回路４１は、直流電圧Ｖ１を昇圧して、電流源４２に供給する回路である。電流源４２は、チャージポンプ回路４１からの電源供給を受けて定電流Ｉ１を出力する回路である。この定電流Ｉ１によりトランジスタＭＳＷのゲート容量が充電され、トランジスタＭＳＷをオンすることができる。抵抗ＲＧは、トランジスタＭＳＷのゲート・ソース間に接続され、定電流Ｉ１がゲート容量に供給されないときに、ゲート容量の電荷を放電する。抵抗ＲＧによってゲート容量が放電されると、トランジスタＭＳＷはオフする。

ツェナーダイオードＤＺ１は、カソードがトランジスタＭＳＷのゲートに接続され、アノードがトランジスタＭＳＷのソースに接続されている。ツェナーダイオードＤＺ１により、トランジスタＭＳＷのゲート・ソース間電圧をツェナー電圧にクランプすることができる。

次に、過電流制御回路５の詳細について説明する。過電流制御回路５は、センス抵抗Ｒｓと、差動増幅器５１と、トランジスタＭ１（第３のトランジスタ）と、抵抗Ｒ１とを有している。センス抵抗Ｒｓは、負荷電流を検出するために設けられている。センス抵抗Ｒｓは、その一端が電源２の正極に接続され、他端がトランジスタＭＳＷのドレインに接続されている。センス抵抗Ｒｓの両端電圧は、トランジスタＭＳＷのドレイン電流（＝負荷電流）に応じた電圧となる。

差動増幅器５１は、反転入力にセンス抵抗ＲｓとトランジスタＭＳＷのドレインとの接続点が接続され、非反転入力に基準電源５２の負極が接続されている。基準電源５２は、参照電圧Ｖｒｅｆ１（第１の参照電圧）を出力し、正極が電源２の正極に接続されている。参照電圧Ｖｒｅｆ１は、センス抵抗Ｒｓに第１の参照電流が流れているときのセンス抵抗Ｒｓの両端電圧に設定されている。差動増幅器５１は、センス抵抗Ｒｓの両端電圧と参照電圧Ｖｒｅｆ１との電位差に応じた電圧を出力する。

トランジスタＭ１は、Ｎチャンネルの電界効果トランジスタから構成され、ドレインがトランジスタＭＳＷのゲートに接続され、ソースが抵抗Ｒ１に接続され、ゲートが差動増幅器５１の出力に接続されている。抵抗Ｒ１は、トランジスタＭ１とグランドとの間に接続されている。差動増幅器５１は、センス抵抗Ｒｓの両端電圧が参照電圧Ｖｒｅｆ１を超えると、センス抵抗Ｒｓの両端電圧と参照電圧Ｖｒｅｆ１との電位差に応じた電圧をトランジスタＭ１のゲートに出力する。

これにより、トランジスタＭ１は、トランジスタＭＳＷのゲートに供給される電流からセンス抵抗Ｒｓの両端電圧と参照電圧Ｖｒｅｆ１との電位差（＝負荷電流と第１の参照電流との差分）に応じた電流分をシンクする。トランジスタＭ１によりシンクされた電流分、電流源４２からトランジスタＭＳＷのゲートに供給される電流が減少する。トランジスタＭ１によるシンク電流が定電流Ｉ１以上となるとトランジスタＭＳＷのゲート・ソース間電圧が下がり、負荷電流を引き下げる。この負帰還動作により、過電流制御回路５は、負荷電流を第１の参照電流で一定となるように制御できる。

次に、遅延回路６について説明する。遅延回路６は、電源６０１を有している。電源６０１は、直流電圧Ｖ２を出力する。また、遅延回路６は、一定時間をカウントするための電流源６０２（第２の定電流源）と、キャパシタＣＴ（第１のキャパシタ）と、比較器６０３（第１の比較器）とを備えている。電流源６０２は、電源６０１からの直流電圧Ｖ２の供給を受けて定電流Ｉ２（第２の定電流）を出力する。電流源６０２とキャパシタＣＴとは直列接続され、電流源６０２はキャパシタＣＴを定電流Ｉ２で充電する。

比較器６０３は、非反転入力に電流源６０２とキャパシタＣＴの接続点が接続され、反転入力に基準電源６０４の正極が接続される。基準電源６０４は、参照電圧Ｖｒｅｆ２（第２の参照電圧）を出力し、負極がグランドに接続される。比較器６０３は、キャパシタＣＴの両端電圧と参照電圧Ｖｒｅｆ２とを比較し、その比較結果をＡＮＤ回路６０５に入力する。即ち、比較器６０３は、キャパシタＣＴの両端電圧が参照電圧Ｖｒｅｆ２以下の場合、Ｌレベルを出力する。また、比較器６０３は、キャパシタＣＴの充電を開始してから一定時間が経過して、キャパシタＣＴの両端電圧が参照電圧Ｖｒｅｆ２を超えると、出力がＬレベルからＨレベルに反転する。

遅延回路６は、過電流制御回路５による制御を検出してキャパシタＣＴの充電を開始させるための抵抗Ｒ２と、トランジスタＭ２と、トランジスタＭ３とを有している。抵抗Ｒ２は、一端が電源６０１の正極に接続されている。トランジスタＭ２は、Ｎチャンネルの電界効果トランジスタから構成され、ドレインが抵抗Ｒ２の他端に接続され、ソースがグランドに接続されている。トランジスタＭ２のゲートは、差動増幅器５１の出力に接続されている。トランジスタＭ３は、ドレインがキャパシタＣＴの一端に接続され、ソースがキャパシタＣＴの他端に接続されている。トランジスタＭ３のゲートは、抵抗Ｒ２とトランジスタＭ２のドレインとの接続点に接続されている。

センス抵抗Ｒｓの両端電圧が参照電圧Ｖｒｅｆ１以下であり、差動増幅器５１からＬレベルが出力されている間は、トランジスタＭ１、Ｍ２がオフする。トランジスタＭ２がオフすると、トランジスタＭ２のドレイン電圧がＨレベル（直流電圧Ｖ２）となり、トランジスタＭ３がオンする。トランジスタＭ３がオンすると、キャパシタＣＴの両端が短絡されて、キャパシタＣＴには電流源６０２による充電が行われない。

一方、センス抵抗Ｒｓの両端電圧が参照電圧Ｖｒｅｆ１を超えると、差動増幅器５１からはセンス抵抗Ｒｓの両端電圧と参照電圧Ｖｒｅｆ１との電位差に応じた電圧が出力され、トランジスタＭ１、Ｍ２がオンする。トランジスタＭ２がオンすると、トランジスタＭ２のドレイン電圧がＬレベル（グランド電位）となり、トランジスタＭ３がオフする。トランジスタＭ３がオフすると、電流源６０２からキャパシタＣＴへの充電が開始される。

遅延回路６は、さらにＡＮＤ回路６０５と、インバータ回路６０６と、フリップフロップ回路６０７と、トランジスタＭ４、Ｍ５とを有している。ＡＮＤ回路６０５は、比較器６０３の出力と、インバータ回路６０６の出力とが入力され、出力がフリップフロップ回路６０７のＳ入力に接続される。インバータ回路６０６は、トランジスタＭ２のドレイン電圧が入力され、出力がＡＮＤ回路６０５の入力に接続されている。フリップフロップ回路６０７は、Ｑ出力がトランジスタＭ４、Ｍ５のゲートに接続される。

トランジスタＭ４（第２のトランジスタ）は、Ｎチャンネルの電界効果トランジスタから構成され、ドレインがトランジスタＭＳＷのゲート、ソースがグランドに接続される。トランジスタＭ５は、Ｎチャンネルの電界効果トランジスタから構成され、ドレインがキャパシタＣＴの一端に接続され、ソースがキャパシタＣＴの他端に接続される。

センス抵抗Ｒｓの両端電圧が参照電圧Ｖｒｅｆ１以下であり、トランジスタＭ２がオフの間は、トランジスタＭ２のドレイン電圧はＨレベルとなり、インバータ回路６０６はＬレベルを出力する。このとき、キャパシタＣＴも充電されないため、比較器６０３の出力もＬレベルとなり、ＡＮＤ回路６０５からはＬレベルが出力される。ＡＮＤ回路６０５からＬレベルが出力されると、フリップフロップ回路６０７のＱ出力からは、Ｌレベルが出力され、トランジスタＭ４、Ｍ５がオフされる。

一方、センス抵抗Ｒｓの両端電圧が参照電圧Ｖｒｅｆ１を超えると、トランジスタＭ２がオンして、トランジスタＭ２のドレイン電圧はＬレベルとなり、インバータ回路６０６はＨレベルを出力する。また、キャパシタＣＴの充電が開始され、一定時間が経過して比較器６０３の出力がＨレベルとなると、ＡＮＤ回路６０５の出力はＬレベルからＨレベルに反転する。ＡＮＤ回路６０５からＨレベルが出力されると、フリップフロップ回路６０７のＱ出力からは、Ｈレベルが出力され、トランジスタＭ４、Ｍ５がオンされる。

トランジスタＭ４がオンされると、トランジスタＭＳＷがオフされる。トランジスタＭＳＷがオフされると、差動増幅器５１の出力がＬレベルとなり、トランジスタＭ２がオフされ、インバータ回路６０６の出力はＬレベルに反転する。また、トランジスタＭ５がオンされると、キャパシタＣＴの両端が短絡され、キャパシタＣＴに蓄積された電荷が放電される。これにより、キャパシタＣＴの両端電圧が参照電圧Ｖｒｅｆ２を下回り、比較器６０３の出力がＬレベルに反転する。

インバータ回路６０６の出力、比較器６０３の出力がＬレベルに反転すると、ＡＮＤ回路６０５の出力はＬレベルに反転するが、フリップフロップ回路６０７によりＱ出力は、Ｒ入力にリセット信号が入力されるまでＨレベルが保持されるため、トランジスタＭ４、Ｍ５のオンを維持することができる。

上述した構成の電源装置１の動作について図２に示すタイムチャートを参照して以下説明する。図２は、電流源４２が定電流Ｉ１を流し始め、トランジスタＭＳＷのゲート電圧が次第に上昇していく際の各部の電圧を表している。図２においては、動作説明のため、ゲート電圧が立ち上がる際に過電流制御回路５が動作するには十分な容量性負荷ＣＬ１の容量を設定しているとする。

起動時に電流源４２が定電流Ｉ１を流し始めると、トランジスタＭＳＷのゲート・ソース間電圧が増加し、トランジスタＭＳＷがオンする。トランジスタＭＳＷがオンすると、ソース電位が上昇する。また、トランジスタＭＳＷがオンすると、負荷ＲＬ、容量性負荷ＣＬ１に対して電流が供給され、容量性負荷ＣＬ１への充電が開始される。

容量性負荷ＣＬ１への充電が開始されると、ラッシュ電流が流れ、センス抵抗Ｒｓの両端電圧が増加し、参照電圧Ｖｒｅｆ１を超える。参照電圧Ｖｒｅｆ１を超えると、過電流制御回路５の制御によりトランジスタＭＳＷに流れる電流が第１の参照電流で一定となり、センス抵抗Ｒｓの両端電圧が参照電圧Ｖｒｅｆ１で一定となる。過電流制御回路５が、制御を開始すると遅延回路６がキャパシタＣＴへの充電を開始する。

この例において、キャパシタＣＴの両端電圧が参照電圧Ｖｒｅｆ２に達する前に、容量性負荷ＣＬ１の充電が終了して、トランジスタＭＳＷのソース電圧がチャージポンプ回路４１の出力電圧まで上がる。このため、センス抵抗Ｒｓの両端電圧が参照電圧Ｖｒｅｆ１を下回り、キャパシタＣＴの充電は停止される。その後、短絡などによる過電流が発生すると、まず過電流制御回路５による電流制御により負荷電流は一定電流に抑えられる。これにより、キャパシタＣＴの充電が開始され、キャパシタＣＴの両端電圧が上昇する。過電流が解消されず、一定時間経過すると、キャパシタＣＴの両端電圧が参照電圧Ｖｒｅｆ２を超えて、遅延回路６がトランジスタＭ４、Ｍ５をオンして、トランジスタＭＳＷをオフにする。

上述した実施形態によれば、過電流制御回路５が、負荷電流が第１の参照電流で一定となるようにトランジスタＭＳＷを制御し、遅延回路６が、過電流制御回路５によるトランジスタＭＳＷの制御が一定時間継続した場合、トランジスタＭ４をオンして、トランジスタＭＳＷを強制的にオフする。これにより、容量性負荷ＣＬ１の容量が大きい場合でも、起動時にラッシュ電流を抑えて一定にでき、ラッシュ電流によりトランジスタＭＳＷがオフとなる誤動作を抑制することができる。

また、トランジスタＭＳＷのゲートに容量を追加する必要もないため、より早い起動時間に設定することができる。また、キャパシタＣＴの容量を変更することで、トランジスタＭＳＷのゲート容量や許容損失に合わせて定電流で動作する時間を設定することができる。

（第２実施形態）
次に、第２実施形態の電源装置１Ｂについて図３を参照して以下説明する。なお、図３において、上述した第１実施形態で説明した図１に示す電源装置１と同等の部分には同一符号を付してその詳細な説明を省略する。

第１実施形態と第２実施形態とで大きく異なる点は、遅延回路６Ｂの構成である。第２実施形態の遅延回路６Ｂは、第１実施形態で説明した部品に加えて、判定回路として機能する比較器６０８（第２の比較器）と、基準電源６０９と、を有している。比較器６０８は、反転入力に電源２の正極が接続され、非反転入力に基準電源６０９の負極が接続されている。基準電源６０９は、参照電圧Ｖｒｅｆ３を出力し、正極がトランジスタＭＳＷのゲートに接続されている。

これにより、比較器６０８は、トランジスタＭＳＷのゲート電圧と、電源２が出力する直流電圧Ｖ１と参照電圧Ｖｒｅｆ３を加算した電圧（Ｖ１＋Ｖｒｅｆ３）（第３の参照電圧）とを比較し、その比較結果をフリップフロップ回路６１０のＳ入力に出力する。即ち、比較器６０８は、起動中（容量性負荷ＣＬ１が充電中となる状態）であり、トランジスタＭＳＷのゲート電圧が低い間（電圧（Ｖ１＋Ｖｒｅｆ３）以下）はＬレベルを出力する。比較器６０８は、起動が終了し（容量性負荷ＣＬ１の充電が終了した状態）、トランジスタＭＳＷのゲート電圧が高くなると（即ち、電圧（Ｖ１＋Ｖｒｅｆ３）を超えると）Ｈレベルを出力する。

遅延回路６Ｂは、さらにフリップフロップ回路６１０と、ＯＲ回路６１１とをさらに有している。フリップフロップ回路６１０は、Ｑ出力がＯＲ回路６１１の入力に接続されている。ＯＲ回路６１１の入力には、さらに比較器６０３の出力が接続されている。ＯＲ回路６１１の出力は、ＡＮＤ回路６０５の入力に接続されている。

上述した構成の電源装置１Ｂの動作について図４に示すタイムチャートを参照して以下説明する。起動時の動作は、トランジスタＭＳＷのゲート電圧は低いため、比較器６０８の出力がＬレベルとなり、フリップフロップ回路６１０のＱ出力はＬレベルとなる。このため、ＯＲ回路６１１の出力は、比較器６０３の出力がＨレベルならＨレベルとなり、比較器６０３の出力がＬレベルならＬレベルとなる。このため、電源装置１Ｂは、起動時は第１実施形態と同様に動作する。

起動が終了して、トランジスタＭＳＷのゲート電圧が高くなると、比較器６０８の出力がＨレベルとなり、フリップフロップ回路６１０のＱ出力はＨレベルに反転する。フリップフロップ回路６１０のＱ出力がＨレベルとなると、ＯＲ回路６１１の出力がＨレベルとなる。

よって、起動が終了した後は、ＡＮＤ回路６０５は、インバータ回路６０６の出力に応じた出力となる。このため、過電流が流れてセンス抵抗Ｒｓの両端電圧が参照電圧Ｖｒｅｆ１を超えると、キャパシタＣＴの両端電圧が参照電圧Ｖｒｅｆ２を超えるのを待たずにすぐにトランジスタＭ４、Ｍ５をオフして、トランジスタＭＳＷをオフすることができる。

（第３実施形態）
次に、第３実施形態の電源装置１Ｃについて図５を参照して以下説明する。なお、図５において、上述した第２実施形態で説明した図３に示す電源装置１と同等の部分には同一符号を付してその詳細な説明を省略する。

また、第２実施形態と第３実施形態とで大きく異なる点は、遅延回路６Ｃの構成である。第３実施形態の遅延回路６Ｃは、第２実施形態で説明した部品に加えて、スルーレート検出回路として機能する抵抗ＲＤＥＴ（検出抵抗）と、キャパシタＣ１（第２のキャパシタ）と、比較器６１３（第３の比較器）と、基準電源６１４とを有している。抵抗ＲＤＥＴ及びキャパシタＣ１は直列に接続され、トランジスタＭＳＷのゲート・ソース間に接続されている。抵抗ＲＤＥＴは、後述するトランジスタＭＳＷのドレイン・ゲート間の寄生容量Ｃｇｄに流れる電流を電圧に変換し、検出電圧として比較器６１３の反転入力に入力する。キャパシタＣ１は、寄生容量Ｃｇｄに流れる電流により充電され、検出電圧を保持する。

比較器６１３は、反転入力に抵抗ＲＤＥＴとキャパシタＣ１の接続点が接続され、非反転入力に基準電源６１４の負極が接続され、出力はＯＲ回路６１１の入力に接続される。基準電源６１４は、参照電圧Ｖｒｅｆ４を出力し、正極がトランジスタＭＳＷのゲートに接続されている。

第１実施形態及び第２実施形態では、起動中に負荷ＲＬの短絡が発生した場合、トランジスタＭＳＷの電流は定電流に制御されるが、その状態が一定時間以上継続してキャパシタＣＴの両端電圧が参照電圧Ｖｒｅｆ２を超えないとトランジスタＭＳＷをオフできなかった。第３実施形態は、この点を改善し、起動中に負荷ＲＬの短絡が発生した場合、直ちにトランジスタＭＳＷをオフできる構成としている。

起動中にある程度、トランジスタＭＳＷのゲート電圧、ソース電圧が上がった状態で負荷ＲＬが短絡状態となるとゲート電圧、ソース電圧は急激に引き下げられる。この時、トランジスタＭＳＷのドレイン・ゲート間の電位差が急激に増加するため、寄生容量Ｃｇｄを通して電流がトランジスタＭＳＷのゲートに流れ、ゲート・ソース間電圧は電流源４２で引き上げられる場合に比較して急激に増加する。増加した電流により、キャパシタＣ１へ充電されると共に抵抗ＲＤＥＴの両端電圧が増加する。抵抗ＲＤＥＴの両端電圧が参照電圧Ｖｒｅｆ４を超えると比較器６１３の出力がＬレベルからＨレベルに切り替わり、キャパシタＣＴの両端電圧が参照電圧Ｖｒｅｆ２以下であってもフリップフロップ回路６０７のＱ出力がＨレベルになり、即座にトランジスタＭＳＷをオフにすることができる。

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。

上述した実施形態では、トランジスタＭＳＷ、Ｍ１～Ｍ５は、電界効果トランジスタから構成されていたが、これに限ったものではない。トランジスタＭＳＷとしては、バイポーラトランジスタから構成されていてもよい。

２ 電源
３ 過電流保護回路
４ オン駆動回路
５ 過電流制御回路
６ 遅延回路
４２ 電流源（第１の電流源）
５１ 差動増幅器（第１の差動増幅器）
６０２ 電流源（第２の電流源）
６０３ 比較器（第１の比較器）
６０８ 比較器（第２の比較器、判定回路）
６０９ 基準電源（判定回路）
６１３ 比較器（第３の比較器、スルーレート検出回路）
６１４ 基準電源（スルーレート検出回路）
Ｉ１ 定電流（第１の定電流）
Ｉ２ 定電流（第２の定電流）
Ｃ１ キャパシタ（第２のキャパシタ、スルーレート検出回路）
ＣＬ１ 容量性負荷
ＣＴ キャパシタ（第１のキャパシタ）
Ｍ１ トランジスタ（第３のトランジスタ）
Ｍ４ トランジスタ（第２のトランジスタ）
ＭＳＷ トランジスタ（第１のトランジスタ）
ＲＤＥＴ 抵抗（検出抵抗、スルーレート検出回路）
ＲＬ 負荷
Ｒｓ センス抵抗
Ｖｒｅｆ１ 参照電圧（第１の参照電圧）
Ｖｒｅｆ２ 参照電圧（第２の参照電圧）
Ｖ１＋Ｖｒｅｆ３ 電圧（第３の参照電圧）
Ｖｒｅｆ４ 参照電圧（第４の参照電圧）

Claims (7)

1. 負荷と電源との間に接続された第１のトランジスタを制御して、前記負荷を過電流から保護する過電流保護回路において、
   第１の定電流を供給する第１の電流源を有し、前記第１の定電流を前記第１のトランジスタのゲート又はベースに供給することにより、前記第１のトランジスタをオンさせるオン駆動回路と、
   前記負荷に流れる負荷電流が第１の参照電流を超えた場合、前記第１のトランジスタの前記ゲート又は前記ベースに供給される電流から前記負荷電流と前記第１の参照電流との差分に応じた電流分をシンクして、前記負荷電流が前記第１の参照電流で一定となるように前記第１のトランジスタを制御する過電流制御回路と、
   前記第１のトランジスタの前記ゲート又は前記ベースとグランドとの間に接続された第２のトランジスタを有し、前記過電流制御回路による前記第１のトランジスタの制御が一定時間継続した場合、前記第２のトランジスタをオンして、前記第１のトランジスタを強制的にオフする遅延回路と、を備えた、
   過電流保護回路。
2. 請求項１に記載の過電流保護回路において、
   前記過電流制御回路は、前記負荷電流を検出するためのセンス抵抗と、前記センス抵抗の両端電圧と前記第１の参照電流に応じた第１の参照電圧との電位差に応じた電圧を出力する差動増幅器と、前記第１のトランジスタの前記ゲート又は前記ベースとグランドとの間に接続された第３のトランジスタと、を有し、
   前記第３のトランジスタの前記ゲート又は前記ベースに前記差動増幅器の出力である前記電位差に応じた電圧を供給する、
   過電流保護回路。
3. 請求項１に記載の過電流保護回路において、
   前記遅延回路は、第２の定電流を供給する第２の電流源と、前記過電流制御回路による前記第１のトランジスタの制御中に前記第２の定電流が供給される第１のキャパシタと、前記第１のキャパシタの両端電圧と第２の参照電圧を比較して、比較結果を出力する第１の比較器と、を有し、
   前記第１の比較器の出力に応じて前記第２のトランジスタがオンオフ制御される、
   過電流保護回路。
4. 請求項１に記載の過電流保護回路において、
   前記遅延回路は、前記負荷に並列接続された容量性負荷が充電中となる起動中か、前記容量性負荷への充電が終了した起動終了後かを判定する判定回路を有し、前記起動中であると判定された場合、前記過電流制御回路による前記第１のトランジスタの制御が一定時間継続するのを待って前記第２のトランジスタをオンし、前記起動終了後であると判定された場合、前記負荷電流が前記第１の参照電流を超えると直ちに前記第２のトランジスタをオンする、
   過電流保護回路。
5. 請求項４に記載の過電流保護回路において、
   前記判定回路は、前記第１のトランジスタの前記ゲート又は前記ベースの電圧と第３の参照電圧とを比較し、その比較結果を判定結果として出力する第２の比較器を有する、
   過電流保護回路。
6. 請求項１に記載の過電流保護回路において、
   前記遅延回路は、前記第１のトランジスタのゲート・ソース間電圧又はベース・エミッタ間電圧のスルーレートが一定値以上になったことを検出するスルーレート検出回路を有し、前記スルーレートが一定値以上になったことが検出されると、前記第２のトランジスタをオンする、
   過電流保護回路。
7. 請求項６に記載の過電流保護回路において、
   前記スルーレート検出回路は、前記第１のトランジスタのゲートとソースとの間、又は、ベースとエミッタとの間に直列接続された検出抵抗と、第２のキャパシタと、前記検出抵抗の両端電圧と第４の参照電圧との比較結果を検出結果として出力する第３の比較器とを有する、
   過電流保護回路。

Images