JP7359016B2 - 駆動回路 - Google Patents

Description

本発明は、駆動回路に関する。

制御する対象となる被制御装置を駆動させる駆動回路についての研究、開発が行われている。

これに関し、電界効果トランジスタを介して被制御装置を駆動させる駆動回路が知られている（特許文献１参照）。

特開２０１０－０５１１０５号公報

特許文献１に記載されたような駆動回路は、電界効果トランジスタのゲート端子へのパルス信号の入力により、被制御装置を駆動させる。ここで、当該駆動回路は、当該ゲート端子へのパルス信号の入力を遅延させるため、遅延回路を備える場合がある。しかしながら、当該駆動回路は、遅延回路によって当該入力を遅延させる場合、パルス信号の電圧が降下し、所望のタイミングで被制御装置を駆動させることができない場合があった。

本発明は、このような事情を考慮してなされたもので、駆動信号の電圧が降下してしまうことを抑制することができる駆動回路を提供することを課題とする。

本発明の一態様は、制御する対象となる装置を駆動させる第１電界効果トランジスタのゲート端子に入力するパルス信号を駆動信号として信号出力端子から出力する駆動信号出力回路と、前記ゲート端子と前記信号出力端子との間に接続されており、前記ゲート端子と前記信号出力端子との間の通電状態を切り替えるスイッチング素子と、蓄積した電荷に応じた電圧を前記スイッチング素子の信号端子へ印加する静電容量とを有するスイッチング回路と、前記スイッチング素子の状態をオン状態とオフ状態との間で切り替え、前記ゲート端子への前記駆動信号の入力を遅延させる遅延回路と、前記静電容量から前記駆動信号出力回路への電流の逆流を抑制する逆流抑制部と、を備える駆動回路である。

本発明によれば、駆動信号の電圧が降下してしまうことを抑制することができる。

実施形態に係る駆動回路１の構成の一例を示す図である。 駆動回路１の動作時のタイミングチャートの一例を示す図である。

＜実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。ここで、実施形態では、直流電力に応じた電気信号、又は交流電力に応じた電気信号を伝送する導体のことを、伝送路と称して説明する。伝送路は、例えば、基板上にプリントされた導体であってもよく、導体が線状に形成された導線であってもよく、他の導体であってもよい。また、実施形態では、電圧と称した場合、所定の基準となる電位からの電位差を意味し、基準となる電位についての図示及び説明を省略する。ここで、基準となる電位は、如何なる電位であってもよい。実施形態では、一例として、基準となる電位がグラウンド電位である場合について説明する。また、実施形態では、説明の便宜上、ある電界効果トランジスタのゲート端子に印加される電圧を、当該電界効果トランジスタのゲート電圧と称して説明する。

＜駆動回路の概要＞
まず、実施形態に係る駆動回路の概要について説明する。当該駆動回路は、駆動信号出力回路と、スイッチング回路と、遅延回路と、逆流抑制部を備える。駆動信号出力回路は、第１電界効果トランジスタのゲート端子に入力するパルス信号を駆動信号として信号出力端子から出力する回路である。第１電界効果トランジスタは、制御する対象となる装置を駆動させる電界効果トランジスタである。スイッチング回路は、当該ゲート端子と当該信号出力端子との間に接続されている。スイッチング回路は、スイッチング素子と、静電容量とを有する回路である。スイッチング素子は、当該ゲート端子と当該信号出力端子との間の通電状態を切り替える。静電容量は、蓄積した電荷に応じた電圧をスイッチング素子の信号端子へ印加する。遅延回路は、スイッチング素子の状態をオン状態とオフ状態との間で切り替え、当該ゲート端子への駆動信号の入力を遅延させる回路である。逆流抑制部は、静電容量から駆動信号出力回路への電流の逆流を抑制する。

これにより、実施形態に係る駆動回路は、駆動信号の電圧が降下してしまうことを抑制することができる。以下では、当該駆動回路の回路構成について詳しく説明する。

＜駆動回路の回路構成＞
以下、図１を参照し、実施形態に係る駆動回路１の回路構成について説明する。図１は、実施形態に係る駆動回路１の構成の一例を示す図である。

駆動回路１は、前述の駆動回路の一例である。図１に示した例では、駆動回路１は、第１電界効果トランジスタのゲート端子Ｇ１と接続されている。第１電界効果トランジスタは、被制御装置を駆動させる電界効果トランジスタのことである。被制御装置は、駆動回路１が制御する対象となる装置のことである。すなわち、駆動回路１は、接続された第１電界効果トランジスタを介して、被制御装置を駆動させる回路である。

被制御装置は、例えば、モーターである。なお、被制御装置は、モーターに代えて、駆動回路１によって駆動可能な他の装置であってもよい。図１では、図が煩雑になるのを防ぐため、第１電界効果トランジスタは、ゲート端子Ｇ１以外の構成について省略されている。

駆動回路１は、例えば、駆動信号出力回路ＰＳと、スイッチング回路ＳＣと、抵抗素子Ｒ１と、抵抗素子Ｒ２と、遅延回路ＤＣと、逆流抑制部Ｄ１を備える。なお、駆動回路１は、以下において説明する駆動回路１の機能を損なわせない範囲内において、他の素子、他の回路、他の装置等を備える構成であってもよい。

駆動信号出力回路ＰＳは、第１端子ＰＳＥ１と、第２端子ＰＳＥ２を有する。スイッチング回路ＳＣは、第１端子ＳＣＥ１と、第２端子ＳＣＥ２と、第３端子ＳＣＥ３と、第４端子ＳＣＥ４と、第５端子ＳＣＥ５を有する。遅延回路ＤＣは、第１端子ＤＣＥ１と、第２端子ＤＣＥ２と、第３端子ＤＣＥ３と、第４端子ＤＣＥ４と、第５端子ＤＣＥ５を有する。

駆動信号出力回路ＰＳの第１端子ＰＳＥ１は、抵抗素子Ｒ１が有する２つの端子のうちの一方と、伝送路を介して接続されている。また、抵抗素子Ｒ１が有する２つの端子のうちの他方は、スイッチング回路ＳＣの第１端子ＳＣＥ１と、伝送路を介して接続されている。

また、遅延回路ＤＣの第１端子ＤＣＥ１は、駆動信号出力回路ＰＳと抵抗素子Ｒ１とを接続する伝送路と、他の伝送路を介して接続されている。また、遅延回路ＤＣの第２端子ＤＣＥ２は、抵抗素子Ｒ２が有する２つの端子のうちの一方と、伝送路を介して接続されている。また、抵抗素子Ｒ２が有する２つの端子のうちの他方は、逆流抑制部Ｄ１が有する２つの端子のうちの一方と、伝送路を介して接続されている。また、逆流抑制部Ｄ１が有する２つの端子のうちの他方は、スイッチング回路ＳＣの第２端子ＳＣＥ２と、伝送路を介して接続されている。なお、図１に示した例では、逆流抑制部Ｄ１は、ダイオードである。このため、当該例では、抵抗素子Ｒ２は、逆流抑制部Ｄ１のアノードと接続されている。また、当該例では、スイッチング回路ＳＣの第２端子ＳＣＥ２は、逆流抑制部Ｄ１のカソードと接続されている。

また、スイッチング回路ＳＣの第３端子ＳＣＥ３は、遅延回路ＤＣの第３端子ＤＣＥ３と、伝送路を介して接続されている。また、逆流抑制部Ｄ１とスイッチング回路ＳＣの第２端子ＳＣＥ２とを接続する伝送路は、スイッチング回路ＳＣの第３端子ＳＣＥ３と遅延回路ＤＣの第３端子ＤＣＥ３とを接続する伝送路と、他の伝送路を介して接続されている。また、スイッチング回路ＳＣの第４端子ＳＣＥ４は、遅延回路ＤＣの第４端子ＤＣＥ４と、伝送路を介して接続されている。また、遅延回路ＤＣの第５端子ＤＣＥ５は、駆動信号出力回路ＰＳの第２端子ＰＳＥ２と、伝送路を介して接続されている。また、遅延回路ＤＣの第５端子ＤＣＥ５と駆動信号出力回路ＰＳの第２端子ＰＳＥ２とを接続する伝送路は、他の伝送路を介してグラウンドに接地されている。そして、スイッチング回路ＳＣの第５端子ＳＣＥ５は、第１電界効果トランジスタのゲート端子Ｇ１と、伝送路を介して接続されている。

ここで、スイッチング回路ＳＣは、スイッチング素子Ｓ１と、コンデンサＣ１と、コンデンサＣ２を有する。

スイッチング素子Ｓ１は、例えば、電界効果トランジスタである。なお、スイッチング素子Ｓ１は、電界効果トランジスタに代えて、バイポーラトランジスタ等の他のトランジスタであってもよい。また、スイッチング素子Ｓ１は、他のスイッチング素子であってもよい。ただし、当該他のスイッチング素子は、電界効果トランジスタにおけるゲート端子、バイポーラトランジスタにおけるベース端子のような、当該他のスイッチング素子のスイッチングを制御する電圧が印加される信号端子を有する。

スイッチング素子Ｓ１のゲート端子は、スイッチング回路ＳＣの第２端子ＳＣＥ２と、伝送路を介して接続されている。また、スイッチング素子Ｓ１のドレイン端子は、スイッチング回路ＳＣの第１端子ＳＣＥ１と、伝送路を介して接続されている。また、スイッチング素子Ｓ１のソース端子は、スイッチング回路ＳＣの第５端子ＳＣＥ５と、伝送路を介して接続されている。また、スイッチング素子Ｓ１のソース端子とスイッチング回路ＳＣの第５端子ＳＣＥ５とを接続する伝送路は、コンデンサＣ２が有する２つの端子のうちの一方と、他の伝送路を介して接続されている。また、コンデンサＣ２が有する２つの端子のうちの他方は、スイッチング回路ＳＣの第４端子ＳＣＥ４と、伝送路を介して接続されている。また、スイッチング素子Ｓ１とスイッチング回路ＳＣの第５端子ＳＣＥ５とを接続する伝送路は、コンデンサＣ１が有する２つの端子のうちの一方と、他の伝送路を介して接続されている。また、コンデンサＣ１が有する２つの端子のうちの他方は、スイッチング回路ＳＣの第３端子ＳＣＥ３と、伝送路を介して接続されている。

また、遅延回路ＤＣは、スイッチング素子Ｓ２と、コンデンサＣ３と、抵抗素子Ｒ３を有する。

スイッチング素子Ｓ２は、例えば、電界効果トランジスタである。なお、スイッチング素子Ｓ２は、電界効果トランジスタに代えて、バイポーラトランジスタ等の他のトランジスタであってもよい。また、スイッチング素子Ｓ２は、他のスイッチング素子であってもよい。ただし、当該他のスイッチング素子は、電界効果トランジスタにおけるゲート端子、バイポーラトランジスタにおけるベース端子のような、当該他のスイッチング素子のスイッチングを制御する電圧が印加される信号端子を有する。

スイッチング素子Ｓ２のゲート端子は、コンデンサＣ３が有する２つの端子のうちの一方と、伝送路を介して接続されている。また、コンデンサＣ３が有する２つの端子のうちの他方は、遅延回路ＤＣの第１端子ＤＣＥ１と、伝送路を介して接続されている。また、遅延回路ＤＣの第１端子ＤＣＥ１とコンデンサＣ３とを接続する伝送路は、遅延回路の第２端子ＤＣＥ２と、他の伝送路を介して接続されている。また、スイッチング素子Ｓ２のゲート端子とコンデンサＣ３とを接続する伝送路は、抵抗素子Ｒ３が有する２つの端子のうちの一方と、他の伝送路を介して接続されている。また、抵抗素子Ｒ３が有する２つ端子のうちの他方は、遅延回路ＤＣの第５端子ＤＣＥ５と、伝送路を介して接続されている。また、スイッチング素子Ｓ２のソース端子は、遅延回路ＤＣの第４端子ＤＣＥ４と、伝送路を介して接続されている。また、遅延回路ＤＣの第５端子ＤＣＥ５と抵抗素子Ｒ３とを接続する伝送路は、スイッチング素子Ｓ２のソース端子と遅延回路ＤＣの第４端子ＤＣＥ４とを接続する伝送路と、他の伝送路を介して接続されている。また、スイッチング素子Ｓ２のドレイン端子は、遅延回路ＤＣの第３端子ＤＣＥ３と、伝送路を介して接続されている。

ここで、駆動信号出力回路ＰＳは、例えば、パルス信号を出力するＩＣ（Integrated Circuit）である。なお、駆動信号出力回路ＰＳは、ＩＣに代えて、パルス信号を出力可能な他の回路、他の装置等であってもよい。駆動信号出力回路ＰＳは、第１電界効果トランジスタのゲート端子Ｇ１に入力するパルス信号を、駆動信号として第１端子ＰＳＥ１から出力する。

また、スイッチング素子Ｓ１は、図１に示したように、第１電界効果トランジスタのゲート端子Ｇ１と、駆動信号出力回路ＰＳの第１端子ＰＳＥ１との間に接続されている。このため、スイッチング素子Ｓ１は、ゲート端子Ｇ１と第１端子ＰＳＥ１との間の通電状態を切り替えるスイッチング素子である。スイッチング素子Ｓ１のゲート電圧が所定の閾値Ｖｔｈ１以上である場合、スイッチング素子Ｓ１は、ゲート端子Ｇ１と第１端子ＰＳＥ１との間を電気的に通電させる。換言すると、当該場合、スイッチング素子Ｓ１の状態は、オン状態である。また、スイッチング素子Ｓ１のゲート電圧が閾値Ｖｔｈ１未満である場合、スイッチング素子Ｓ１は、ゲート端子Ｇ１と第１端子ＰＳＥ１との間を電気的に絶縁させる。換言すると、当該場合、スイッチング素子Ｓ１の状態は、オフ状態である。ここで、閾値Ｖｔｈ１は、スイッチング素子Ｓ１の特性に応じて決まる値である。

コンデンサＣ１は、所定の静電容量を有するコンデンサである。コンデンサＣ１は、この静電容量に蓄積した電荷に応じた電圧を、スイッチング素子Ｓ１のゲート端子へ印加する。なお、スイッチング素子Ｓ１の寄生容量が、コンデンサＣ１の静電容量以上である場合、スイッチング回路ＳＣは、コンデンサＣ１を有さない構成であってもよい。これは、当該場合、スイッチング素子Ｓ１の寄生容量は、コンデンサＣ１の静電容量の代わりとして機能するためである。以下では、説明の便宜上、コンデンサＣ１の静電容量と、スイッチング素子Ｓ１の寄生容量とを、まとめてスイッチング回路ＳＣの静電容量と称して説明する。

コンデンサＣ２は、スイッチング素子Ｓ１のゲート端子へ印加する電圧を、スイッチング素子Ｓ１の寄生容量及びコンデンサＣ１の静電容量との容量分圧によって、スイッチング素子Ｓ１の寄生容量及びコンデンサＣ１の静電容量に蓄積する電荷に応じた電圧を所定の閾値Ｖｔｈ１以上にする。なお、スイッチング回路ＳＣは、第１電界効果トランジスタのゲート端子と第１電界効果トランジスタのソース端子との間の寄生容量が十分大きい場合、コンデンサＣ２を備えない構成であってもよい。

ここで、スイッチング回路ＳＣの静電容量によって、スイッチング回路ＳＣの第３端子ＳＣＥ３の電圧は、駆動信号出力回路ＰＳの第１端子ＰＳＥ１の電圧よりも高くなる場合がある。この場合、第３端子ＳＣＥ３から第１端子ＰＳＥ１への電流の逆流が発生する。換言すると、当該場合、スイッチング回路ＳＣの静電容量から駆動信号出力回路ＰＳへの電流の逆流が発生する。逆流抑制部Ｄ１は、このようなスイッチング回路ＳＣの静電容量から駆動信号出力回路ＰＳへの電流の逆流を抑制する。図１に示した例では、逆流抑制部Ｄ１は、前述した通り、ダイオードである。なお、逆流抑制部Ｄ１は、ダイオードに代えて、スイッチング回路ＳＣの静電容量から駆動信号出力回路ＰＳへの電流の逆流を抑制可能な他の素子（例えば、スイッチング素子等）であってもよい。

遅延回路ＤＣは、スイッチング素子Ｓ１の状態をオン状態とオフ状態との間で切り替える。より具体的には、遅延回路ＤＣは、スイッチング素子Ｓ２の状態に応じて、スイッチング素子Ｓ１の状態をオン状態とオフ状態との間で切り替える。これにより、遅延回路ＤＣは、第１電界効果トランジスタのゲート端子Ｇ１への駆動信号出力回路ＰＳからの駆動信号の入力を遅延させる。

このように、遅延回路ＤＣと逆流抑制部Ｄ１は、第１端子ＰＳＥ１とスイッチング素子Ｓ１のゲート端子との間に接続されている。

以上のような回路構成により、駆動回路１は、駆動信号の電圧が降下してしまうことを抑制する。以下では、図２を参照し、駆動回路１の動作について、より詳細に説明する。なお、駆動回路１は、抵抗素子Ｒ１と抵抗素子Ｒ２とのうちの少なくとも一方を備えない構成であってもよい。

＜駆動回路の動作＞
図２は、駆動回路１の動作時のタイミングチャートの一例を示す図である。図２には、駆動信号グラフＳＧ、ゲート電圧グラフＧＧ１、ゲート電圧グラフＧＧ２、ゲート電圧グラフＧＧ３のそれぞれが、図２の上から下に向かって順に並べられている。ここで、駆動信号グラフＳＧは、駆動信号出力回路ＰＳの第１端子ＰＳＥ１から駆動信号として出力されるパルス信号の電圧値の変化を示すグラフのことである。ゲート電圧グラフＧＧ１は、スイッチング素子Ｓ２のゲート電圧の電圧値の変化を示すグラフのことである。ゲート電圧グラフＧＧ２は、スイッチング素子Ｓ１のゲート電圧の電圧値の変化を示すグラフのことである。ゲート電圧グラフＧＧ３は、第１電界効果トランジスタのゲート電圧の電圧値の変化を示すグラフのことである。なお、駆動信号グラフＳＧ、ゲート電圧グラフＧＧ１、ゲート電圧グラフＧＧ２、ゲート電圧グラフＧＧ３それぞれの縦軸は、電圧値を示す。また、駆動信号グラフＳＧ、ゲート電圧グラフＧＧ１、ゲート電圧グラフＧＧ２、ゲート電圧グラフＧＧ３それぞれの縦軸は、経過時間を示す。また、ゲート電圧グラフＧＧ３では、第１電界効果トランジスタの動作を明確に示すため、第１電界効果トランジスタのゲート電圧の電圧値の変化のうち当該電圧値についての閾値を超えない程度の変化については、省略している。ここで、当該閾値は、当該ゲート電圧の電圧値のうち、第１電界効果トランジスタの状態をオフ状態からオン状態に切り替わる境界の電圧値のことである。

ここで、以下では、説明の便宜上、駆動信号グラフＳＧにおける当該電圧値の最大値（例えば、４．５［Ｖ］）を、電圧値Ｈ１と称して説明する。また、以下では、説明の便宜上、当該電圧値の最小値を、電圧値Ｌ１と称して説明する。また、以下では、説明の便宜上、ゲート電圧グラフＧＧ１における当該電圧値の最大値を、電圧値Ｈ２と称して説明する。また、以下では、説明の便宜上、当該電圧値の最小値を、電圧値Ｌ２と称して説明する。また、以下では、説明の便宜上、ゲート電圧グラフＧＧ２における当該電圧値の最大値を、電圧値Ｈ３と称して説明する。また、以下では、説明の便宜上、当該電圧値の最小値を、電圧値Ｌ３と称して説明する。また、以下では、説明の便宜上、ゲート電圧グラフＧＧ３における当該電圧値の最大値（例えば、３．５［Ｖ］以上）を、電圧値Ｈ４と称して説明する。また、以下では、説明の便宜上、当該電圧値の最小値を、電圧値Ｌ４と称して説明する。

駆動回路１では、前述した通り、スイッチング素子Ｓ１のゲート電圧の電圧値が閾値Ｖｔｈ１以上である場合、スイッチング素子Ｓ１の状態は、オン状態である。一方、当該電圧値が閾値Ｖｔｈ１未満である場合、スイッチング素子Ｓ１の状態は、オフ状態である。また、駆動回路１では、スイッチング素子Ｓ２のゲート電圧の電圧値が閾値Ｖｔｈ２以上である場合、スイッチング素子Ｓ２の状態は、オン状態である。一方、当該電圧値が閾値Ｖｔｈ２未満である場合、スイッチング素子Ｓ２の状態は、オフ状態である。そして、駆動回路１では、駆動信号出力回路ＰＳが駆動信号を出力することにより、スイッチング回路ＳＣの静電容量には、電荷が蓄積される。

ここで、スイッチング回路ＳＣの静電容量に電荷が蓄積されている場合、且つ、スイッチング素子Ｓ２の状態がオフ状態である場合、スイッチング回路ＳＣの静電容量に蓄積された電荷がグラウンドへと流れる経路は、駆動回路１において存在しない。このため、駆動回路１では、スイッチング回路ＳＣの静電容量に電荷が蓄積されている場合、スイッチング素子Ｓ１の状態は、スイッチング素子Ｓ２の状態がオフ状態である限り、スイッチング素子Ｓ１のゲート電圧の立ち上がり時を除いて、オン状態のまま保持される。その結果として、図２に示したタイミングチャートでは、スイッチング素子Ｓ１のゲート電圧の電圧値は、スイッチング素子Ｓ２のゲート電圧の電圧値が閾値Ｖｔｈ２未満である場合において、スイッチング素子Ｓ１のゲート電圧の立ち上がり時を除いて、電圧値Ｈ３のまま保持されている。

また、駆動回路１では、遅延回路ＤＣのスイッチング素子Ｓ２のゲート電圧の電圧値は、駆動信号出力回路ＰＳによる第１端子ＰＳＥ１からの駆動信号の出力の立ち上がりに応じて増大し始める。そして、当該電圧値が閾値Ｖｔｈ２以上になると、スイッチング素子Ｓ２の状態がオン状態となる。しかしながら、遅延回路ＤＣのスイッチング素子Ｓ２のゲート電圧の電圧値の増大は、駆動信号出力回路ＰＳにより出力された駆動信号の高周波成分がコンデンサＣ３を通り、抵抗素子Ｒ３に流れる電流が増大することによって生じる。このため、遅延回路ＤＣのスイッチング素子Ｓ２のゲート電圧の電圧値は、コンデンサＣ３を通る高周波成分が減少し始めるとともに、抵抗素子Ｒ３に流れる電流が減少し、降下し始める。このような理由により、図２では、当該電圧値は、当該電圧値が閾値Ｖｔｈ２を超えている期間内において、上に凸の形状で変化している。図２では、このような高周波成分のコンデンサＣ３の通過によってスイッチング素子Ｓ２の状態がオン状態となっている期間が、「Ｄｅｌａｙ Ｔｉｍｅ（Ｄｅａｄ Ｔｉｍｅ）」として示されている。以下では、説明の便宜上、当該期間を、遅延期間と称して説明する。

また、駆動回路１では、スイッチング素子Ｓ２のゲート電圧の電圧値の立ち上がりに応じて、スイッチング素子Ｓ１のゲート電圧の電圧値は、電圧値Ｌ３まで減少する。その結果、スイッチング素子Ｓ１の状態は、オフ状態となる。このため、遅延期間内では、スイッチング素子Ｓ１の状態は、スイッチング素子Ｓ２のゲート電圧の電圧値の立ち上がり時を除いて、オフ状態のまま保持される。ここで、遅延期間は、駆動信号出力回路ＰＳによる第１端子ＰＳＥ１からの駆動信号の出力の立ち上がりに応じて開始される。すなわち、駆動回路１は、駆動信号出力回路ＰＳが駆動信号を出力した場合、当該駆動信号が出力されたタイミングから遅延期間が経過するまでの間、第１電界効果トランジスタのゲート電圧の電圧値を電圧値Ｌ４のまま保持する。換言すると、駆動回路１は、第１電界効果トランジスタのゲート端子への駆動信号の入力を、当該タイミングから遅延期間が経過するまでの間、遅延させる。

そして、遅延期間の後、スイッチング素子Ｓ２のゲート電圧の電圧値は、閾値Ｖｔｈ２未満となる。このため、スイッチング素子Ｓ１のゲート電圧の電圧値は、電圧値Ｈ３へと増大する。その結果、第１電界効果トランジスタのゲート電圧の電圧値は、閾値Ｖｔｈ１を超えて、電圧値Ｈ４へと増大する。その結果、駆動回路１は、遅延期間が経過した後、第１電界効果トランジスタのゲート端子Ｇ１に、電圧値がＨ４の電圧のパルス信号を入力する。なお、駆動回路１では、当該ゲート電圧の電圧値が電圧値Ｈ４のまま保持される期間は、駆動信号出力回路ＰＳから出力される駆動信号のパルス幅を調整することにより調整することができる。すなわち、当該パルス幅を調整することにより、駆動回路１は、パルス幅が所望のパルス幅に調整された後の駆動信号を第１電界効果トランジスタのゲート端子Ｇ１へ入力することができる。以下では、パルス幅が所望のパルス幅に調整された後の駆動信号を、有効駆動信号と称して説明する。

また、スイッチング回路ＳＣの静電容量から駆動信号出力回路ＰＳへと電流が逆流してしまうと、有効駆動信号の電圧は、降下してしまう。その結果、ゲート端子Ｇ１に有効駆動信号が入力した場合であっても、第１電界効果トランジスタの状態がオン状態にならない場合がある。しかしながら、駆動回路１では、逆流抑制部Ｄ１により、スイッチング回路ＳＣの静電容量から駆動信号出力回路ＰＳへと電流が逆流してしまうことは、抑制されている。すなわち、駆動回路１では、スイッチング回路ＳＣの静電容量から駆動信号出力回路ＰＳへと電流が逆流してしまうことによって有効駆動信号の電圧が降下してしまうことがない。その結果、駆動回路１は、所望のタイミングで第１電界効果トランジスタの状態をオフ状態からオン状態に切り替えることができなくなってしまうことを抑制することができる。

このように、駆動回路１は、有効駆動信号の電圧が降下してしまうことを抑制することができる。その結果、例えば、駆動回路１は、駆動信号の電圧の電圧値が低い場合であっても、パルス抜けを抑制し、所望のタイミングで第１電界効果トランジスタの状態をオフ状態からオン状態に切り替えることができる。

また、駆動回路１と異なる駆動回路では、例えば、駆動信号出力回路ＰＳのようなＩＣによって駆動信号が生成される。しかしながら、ＩＣが生成可能な最小のパルス幅は、ＩＣの特性に応じて個体毎に決まっている。このため、当該駆動回路は、当該駆動回路によって駆動される装置へと過剰に電力を供給してしまうことがあった。その結果、当該装置には、不具合が生じることもあった。これに対し、駆動回路１は、前述した通り、所望のパルス幅の有効駆動信号を第１電界効果トランジスタのゲート端子Ｇ１へ入力することができる。これはすなわち、駆動回路１が、駆動信号出力回路ＰＳが生成可能な最小のパルス幅のパルス信号よりも短いパルス信号を、有効駆動信号としてゲート端子Ｇ１へ入力することができることを意味する。その結果、駆動回路１は、第１電界効果トランジスタによって駆動される装置へと過剰に電力を供給してしまうことを抑制することができる。なお、図２において「Ｍｉｎ Ｏｎ Ｔｉｍｅ」によって示される期間は、駆動信号出力回路ＰＳが生成可能な最小のパルス幅の一例を示す。このため、図２に示した例では、有効駆動信号のパルス幅は、駆動信号出力回路ＰＳが生成可能な最小のパルス幅よりも短いパルス幅となっている。

以上のような構成及び動作により、駆動回路１は、駆動信号の電圧が降下してしまうことを抑制することができる。なお、駆動回路１は、駆動信号出力回路ＰＳの第１端子ＰＳＥ１とスイッチング回路ＳＣの第１端子ＳＣＥ１との間を接続する伝送路を通るパルス信号と、第１端子ＰＳＥ１と遅延回路ＤＣの第１端子ＤＣＥ１との間を接続する伝送路を通るパルス信号との２つのパルス信号によって、有効駆動信号の生成及び有効駆動信号の第１電界効果トランジスタのゲート端子Ｇ１への供給を行う回路と見做すこともできる。このように見做した場合、実施形態に係る駆動回路１は、これら２つのパルス信号を１つのパルス信号から分岐させて生成している場合における駆動回路１の一例である。なお、当該場合、これら２つのパルス信号は、互いに異なる信号源から出力されてもよい。

なお、上記において説明した駆動回路１は、遅延回路ＤＣによる遅延期間の調整と、駆動信号出力回路ＰＳによる駆動信号のパルス幅の調整とを行うことにより、例えば、他の回路が出力する信号と同期しつつ、所望のパルス幅の駆動信号を被制御装置へと出力することもできる。

以上のように、実施形態に係る駆動回路（上記において説明した例では、駆動回路１）は、制御する対象となる装置（上記において説明した例では、被制御装置）を駆動させる第１電界効果トランジスタのゲート端子（上記において説明した例では、ゲート端子Ｇ１）に入力するパルス信号を駆動信号として信号出力端子（上記において説明した例では、第１端子ＰＳＥ１）から出力する駆動信号出力回路（上記において説明した例では、駆動信号出力回路ＰＳ）と、ゲート端子と信号出力端子との間に接続されており、ゲート端子と信号出力端子との間の通電状態を切り替えるスイッチング素子（上記において説明した例では、スイッチング素子Ｓ１）と、蓄積した電荷に応じた電圧をスイッチング素子の信号端子（上記において説明した例では、スイッチング素子Ｓ１のゲート端子、又は、スイッチング素子Ｓ１のベース端子）へ印加する静電容量（上記において説明した例では、スイッチング回路ＳＣの静電容量）とを有するスイッチング回路（上記において説明した例では、スイッチング回路ＳＣ）と、スイッチング素子の状態をオン状態とオフ状態との間で切り替え、ゲート端子への駆動信号の入力を遅延させる遅延回路（上記において説明した例では、遅延回路ＤＣ）と、静電容量から駆動信号出力回路への電流の逆流を抑制する逆流抑制部（上記において説明した例では、逆流抑制部Ｄ１）と、を備える。これにより、駆動回路は、駆動信号の電圧が降下してしまうことを抑制することができる。

また、駆動回路では、スイッチング素子は、第２電界効果トランジスタ（上記において説明した例では、電界効果トランジスタである場合のスイッチング素子Ｓ１）であり、信号端子は、第２電界効果トランジスタのゲート端子である、構成が用いられてもよい。

また、駆動回路では、スイッチング素子は、トランジスタ（上記において説明した例では、バイポーラトランジスタ等の電界効果トランジスタと異なるトランジスタである場合のスイッチング素子Ｓ１）であり、信号端子は、トランジスタのベース端子である、構成が用いられてもよい。

また、駆動回路では、スイッチング回路は、スイッチング素子と別体のコンデンサ（上記において説明した例では、コンデンサＣ１）を有し、スイッチング回路が有する静電容量は、コンデンサの静電容量を含む、構成が用いられてもよい。

また、駆動回路では、スイッチング回路の静電容量は、スイッチング素子の寄生容量を含む、構成が用いられてもよい。

また、駆動回路では、遅延回路と逆流抑制部は、信号出力端子と信号端子との間に接続されており、逆流抑制部は、ダイオードである、構成が用いられてもよい。

以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない限り、変更、置換、削除等されてもよい。

１…駆動回路、Ｃ１、Ｃ２、Ｃ３…コンデンサ、Ｄ１…逆流抑制部、ＤＣ…遅延回路、ＤＣＥ１、ＳＣＥ１…第１端子、ＤＣＥ２、ＳＣＥ２…第２端子、ＤＣＥ３、ＳＣＥ３…第３端子、ＤＣＥ４、ＳＣＥ４…第４端子、ＤＣＥ５、ＳＣＥ５…第５端子、Ｇ１…ゲート端子、ＧＧ１、ＧＧ２、ＧＧ３…ゲート電圧グラフ、Ｈ１、Ｈ２、Ｈ３、Ｈ４、Ｌ１、Ｌ２、Ｌ３、Ｌ４…電圧値、ＰＳ…駆動信号出力回路、ＰＳＥ１…第１端子、ＰＳＥ２…第２端子、Ｒ１、Ｒ２、Ｒ３…抵抗素子、Ｓ１、Ｓ２…スイッチング素子、ＳＣ…スイッチング回路、ＳＧ…駆動信号グラフ、Ｖｔｈ１、Ｖｔｈ２…閾値

Claims (6)

1. パルス信号から分岐された第１パルス信号を出力する第１パルス端子と、前記パルス信号から分岐された第２パルス信号を出力する第２パルス端子とを有する駆動信号出力回路と、
   スイッチング素子を有するスイッチング回路と、
   逆流抑制部と、
   遅延回路と、
   を備え、
   前記スイッチング素子は、第１端子と、第２端子と、制御端子とを有し、且つ、前記第２端子と前記制御端子との間に静電容量を有し、
   前記第１端子は、前記第１パルス端子と電気的に接続し、前記第１パルス端子から出力された前記第１パルス信号が入力され、
   前記第２端子は、制御する対象となる装置を駆動させる第１電界効果トランジスタのゲート端子と電気的に接続し、前記第１電界効果トランジスタのゲート端子に前記第１パルス信号を出力し、
   前記制御端子は、前記第２パルス端子と電気的に接続し、前記第２パルス端子から出力された前記第２パルス信号が入力され、前記第１端子と前記第２端子との導通状態を制御し、
   前記逆流抑制部は、前記第２パルス端子と前記制御端子との間に電気的に接続され、前記制御端子から前記駆動信号出力回路への電流の逆流を抑制し、
   前記遅延回路は、前記第２パルス端子から前記逆流抑制部を通って前記制御端子に入力される前記第２パルス信号を遅延させる、
   駆動回路。
2. 前記スイッチング素子は、第２電界効果トランジスタであり、
   前記制御端子は、前記第２電界効果トランジスタのゲート端子である、
   請求項１に記載の駆動回路。
3. 前記スイッチング素子は、トランジスタであり、
   前記制御端子は、前記トランジスタのベース端子である、
   請求項１に記載の駆動回路。
4. 前記スイッチング回路は、前記スイッチング素子と別体のコンデンサを有し、
   前記スイッチング回路が有する静電容量は、前記コンデンサの静電容量を含む、
   請求項１から３のうちいずれか一項に記載の駆動回路。
5. 前記スイッチング回路の静電容量は、前記スイッチング素子の寄生容量を含む、
   請求項１から４のうちいずれか一項に記載の駆動回路。
6. 前記遅延回路と前記逆流抑制部は、前記駆動信号出力回路と前記制御端子との間に接続され
   ており、
   前記逆流抑制部は、ダイオードである、
   請求項１から５のうちいずれか一項に記載の駆動回路。

Images