JP2017085318A - スイッチ駆動回路、スイッチ回路、および電源装置 - Google Patents

Abstract

【課題】制御信号の形式に関わらずスイッチ素子を精度良く駆動することが容易となるスイッチ駆動回路を提供する。【解決手段】制御端子に入力される電圧に応じてオン／オフが切替わるスイッチ素子、を駆動するスイッチ駆動回路であって、前記切替の制御に用いる制御信号が入力される信号入力端と、前記信号入力端と前記制御端子を結ぶラインの導通／遮断を切替える第１スイッチを有し、前記スイッチ素子のターンオフ時に、第１スイッチを用いて前記ラインを遮断する遮断動作を行う遮断回路と、第１スイッチより前記制御端子側に位置する前記ライン上の所定点と基準電位点との間の導通／遮断を切替える第２スイッチを有し、前記ターンオフ時に、第２スイッチを用いて前記所定点を基準電位点へ導通させる導通動作を行う導通回路と、を備えたスイッチ駆動回路とする。【選択図】図１

Description

本発明は、スイッチ素子を駆動するスイッチ駆動回路、スイッチ回路、および電源装置に関する。

従来、例えばＩＰＤ［Intelligent Power Device］用のローサイドスイッチを駆動するスイッチ駆動回路が、広く利用されている。なおローサイドスイッチとしては、一般的に、ＭＯＳＦＥＴ［Metal-Oxide-Semiconductor Field-Effect Transistor］等のスイッチ素子が利用される。

図８は、上述したスイッチ駆動回路とスイッチ素子を有するスイッチ回路の構成を例示している。図８に示す構成のスイッチ回路１０１−１は、ローサイドスイッチとして用いられるスイッチ素子１０１ａ（Ｎチャネル型ＭＯＳＦＥＴ）、抵抗１０１ｂ、および各端子（Ｔ１、Ｔ２）を備えている。スイッチ回路１０１−１において、スイッチ素子１０１ａのゲートは抵抗１０１ｂを介して端子Ｔ１に接続されており、ドレインは端子Ｔ２に接続されており、ソースは接地されている。また電源ＶＢと端子Ｔ２の間には、負荷１０３が設けられている。

スイッチ回路１０１−１を利用する場合には、スイッチ素子１０１ａの制御に用いる制御信号Ｓｃとして、例えば５Ｖ／０Ｖの信号（５Ｖのオンを示す状態と０Ｖのオフを示す状態が交互に現れる信号）が端子Ｔ１へ入力されるように構成される。これにより、スイッチ素子１０１ａのオン／オフの切替が適切に制御され得る。

すなわち、制御信号Ｓｃが０Ｖから５Ｖへ遷移したときには、端子Ｔ１側からスイッチ素子１０１ａの入力容量への充電が進行し、スイッチ素子１０１ａのターンオンが達成される。一方で制御信号Ｓｃが５Ｖから０Ｖへ遷移したときには、スイッチ素子１０１ａの入力容量から端子Ｔ１側への放電が進行し、スイッチ素子１０１ａのターンオフが達成される。なお抵抗１０１ｂの抵抗値の調節により、スイッチ素子１０１ａのオン／オフ切替のスルーレートを調節しておくことも可能である。

但し、スイッチ回路１０１−１によれば、制御信号Ｓｃとして例えば５Ｖ／ＯＰＥＮの信号（５Ｖのオンを示す状態とＯＰＥＮのオフを示す状態が交互に現れる信号）が用いられる場合、制御信号Ｓｃが５ＶからＯＰＥＮへ遷移したときに、スイッチ素子１０１ａの入力容量からの放電が適切に行われない。そのため、スイッチ素子１０１ａのオン／オフ切替を適切に行うことが出来ない。

一方で、このような制御信号Ｓｃにも対応し得るスイッチ回路が例えば特許文献１に開示されている。図９は、特許文献１に開示されているスイッチ回路の構成を示している。図９に示す構成のスイッチ回路１０１−２では、端子Ｔ１が抵抗１０１ｃ（プルダウン抵抗）および端子Ｔ３を介して接地されている。

スイッチ回路１０１−２は、５Ｖ／０Ｖの制御信号ＳｃがＭＰＵ１０４から供給されて用いられる場合において、制御信号Ｓｃが５Ｖから０Ｖへ遷移したときには、主に図９中の太破線矢印で示す経路（抵抗１０１ｃを介さない経路）により、スイッチ素子１０１ａの入力容量からの放電が行われる。またスイッチ回路１０１−２は、５Ｖ／ＯＰＥＮの制御信号ＳｃがＭＰＵ１０４から供給されて用いられる場合において、制御信号Ｓｃが５ＶからＯＰＥＮへ遷移したときには、主に図９中の細破線矢印で示す経路（抵抗１０１ｃを介する経路）により、スイッチ素子１０１ａの入力容量からの放電が行われる。

このようにスイッチ回路１０１−２によれば、５Ｖ／０Ｖと５Ｖ／ＯＰＥＮの何れの制御信号Ｓｃが用いられる場合であっても、スイッチ素子１０１ａの入力容量からの放電が可能であり、スイッチ素子１０１ａのターンオフが達成される。

特開２０１３−２５１４６０号公報（図１） 特開平９−１８６５６８号公報 特開平６−３５０４２５号公報

上述したスイッチ回路１０１−２によれば、５Ｖ／０Ｖと５Ｖ／ＯＰＥＮの何れの形式の制御信号Ｓｃを用いる場合であっても、スイッチ素子１０１ａのオン／オフの切替が制御され得る。この観点からスイッチ回路１０１−２は、スイッチ回路１０１−１に比べて汎用性が高いと言える。

しかしながら、５Ｖ／０Ｖの制御信号Ｓｃが用いられる場合には、スイッチ素子１０１ａのターンオフ時におけるスルーレートは、抵抗１０１ｂと抵抗１０６に依存する。一方で、５Ｖ／ＯＰＥＮの制御信号Ｓｃが用いられる場合には、当該スルーレートは、抵抗１０１ｂと抵抗１０１ｃに依存する。

このような違いからスイッチ回路１０１−２によれば、何れの形式の制御信号Ｓｃが用いられるかによって、スイッチ素子１０１ａのターンオフ時間の差が比較的大きくなってしまう。制御信号Ｓｃの形式によるターンオフ時間の差が大きいと、スイッチ素子１０１ａを精度良く駆動すること等が難しくなる。

本発明は上述した問題に鑑み、制御信号の形式に関わらずスイッチ素子を精度良く駆動することが容易となるスイッチ駆動回路、ならびにこれを用いたスイッチ回路、電源装置、および車両の提供を目的とする。

本発明に係るスイッチ駆動回路は、制御端子に入力される電圧に応じてオン／オフが切替わるスイッチ素子、を駆動するスイッチ駆動回路であって、前記切替の制御に用いる制御信号が入力される信号入力端と、前記信号入力端と前記制御端子を結ぶラインの導通／遮断を切替える第１スイッチを有し、前記スイッチ素子のターンオフ時に、第１スイッチを用いて前記ラインを遮断する遮断動作を行う遮断回路と、第１スイッチより前記制御端子側に位置する前記ライン上の所定点と基準電位点との間の導通／遮断を切替える第２スイッチを有し、前記ターンオフ時に、第２スイッチを用いて前記所定点を基準電位点へ導通させる導通動作を行う導通回路と、を備えた構成とする。

本構成によれば、制御信号の形式に関わらずスイッチ素子を精度良く駆動することが容易となる。

また上記構成としてより具体的には、前記信号入力端と第１スイッチとの接続点が、第１抵抗を介して基準電位点へ接続されており、前記遮断回路は、前記信号入力端の電圧値が所定値以下となったときに、前記遮断動作を行う構成としてもよい。

また上記構成としてより具体的には、第１抵抗は、前記信号入力端の電圧を分圧するように形成されており、前記遮断回路は、前記分圧された電圧の値と基準値との比較結果に基づいて、第１スイッチを制御する構成としてもよい。本構成によれば、遮断動作を容易に行うことが可能となる。

また上記構成としてより具体的には、第１スイッチと前記所定点の間に、第２抵抗が設けられている構成としてもよい。本構成によれば、スイッチ素子のスルーレートの調節等に、第２抵抗を利用することが可能となる。

また上記構成としてより具体的には、第１スイッチと第２抵抗との接続点が、第３抵抗を介して基準電位点へ接続されている構成としてもよい。また上記構成としてより具体的には、前記導通回路は、前記所定点が第４抵抗を介して基準電位点へ導通するように、前記導通動作を行う構成としてもよい。

また本発明に係るスイッチ回路は、上記構成のスイッチ駆動回路と、ローサイドスイッチとして用いられる前記スイッチ素子と、を備えた構成とする。また当該構成としてより具体的には、前記スイッチ素子は、ゲートを前記制御端子とするＭＯＳＦＥＴである構成としてもよい。

また本発明に係る電源装置は、電源と、上記構成のスイッチ回路と、を備え、前記電源と前記スイッチ素子の間に設けられた負荷に、電力を供給する構成とする。また本発明に係る車両は、当該構成の電源装置と、前記信号入力端に前記制御信号を入力する制御部と、を有する構成とする。

本発明に係るスイッチ駆動回路によれば、制御信号の形式に関わらずスイッチ素子を精度良く駆動することが容易となる。また本発明に係るスイッチ回路、電源装置、および車両によれば、本発明に係るスイッチ駆動回路の利点を享受することが可能となる。

本実施形態に係るスイッチ回路およびその周辺の概略的な構成図である。 ５Ｖ／０Ｖの制御信号を出力する制御部に関する説明図である。 ５Ｖ／ＯＰＥＮの制御信号を出力する制御部に関する説明図である。 第１スイッチの具体的構成に関する説明図である。 制御信号の状態等に関するタイミングチャートである。 ゲート電荷の放電経路に関する説明図である。 本実施形態に係る電源装置を搭載した車両の一例の外観図である。 従来のスイッチ回路に関する説明図である。 特許文献１に開示されているスイッチ回路に関する説明図である。

本発明の実施形態について、各図面を参照しながら以下に説明する。

［スイッチ回路等の構成］
図１は、本実施形態に係るスイッチ回路Ｘおよびその周辺の構成図である。本図に示すようにスイッチ回路Ｘは、スイッチ駆動回路１、スイッチ素子２、および、外部との接続に用いられる各端子（Ｔ１、Ｔ２）を備えている。なおスイッチ回路Ｘは、例えば各部品がパッケージ化された半導体装置として実現され得る。

スイッチ駆動回路１は、入力される制御信号Ｓｃに応じてスイッチ素子２を駆動する回路である。スイッチ素子２は、ローサイドスイッチとして用いられるスイッチ素子であり、本実施形態では一例としてＮチャネル型のパワーＭＯＳＦＥＴであるとする。スイッチ素子２は、ドレインが端子Ｔ２に接続されており、ソースが接地点（基準電位点の一形態であり、０Ｖに固定された点）に接続されている。

端子Ｔ１（信号入力端）には、制御部４が接続されている。制御部４は、スイッチ素子２のオン／オフ切替の制御に用いる制御信号Ｓｃを生成してスイッチ駆動回路１へ出力することにより、スイッチ素子２のオン／オフ切替を制御する機能部である。例えばスイッチ回路Ｘが車載用の場合には、車に搭載されるＥＣＵ［Electronic Control Unit］等が、制御部４に該当し得る。

なおスイッチ駆動回路１は、制御信号Ｓｃとして、５Ｖ／０Ｖの信号（５Ｖのオンを示す状態と０Ｖのオフを示す状態が交互に現れる信号）が端子Ｔ１へ入力されても良く、５Ｖ／ＯＰＥＮの信号（５Ｖのオンを示す状態とＯＰＥＮのオフを示す状態が交互に現れる信号）が端子Ｔ１へ入力されても良い。

すなわちスイッチ駆動回路１は、制御部４として、図２に例示するタイプのもの（「制御部４ａ」とする）と図３に例示するタイプのもの（「制御部４ｂ」とする）の何れにも対応可能である。制御部４としては、例えば製品の仕様や用途等に応じて、これらのうちの任意のものが採用され得る。

制御部４ａは、５Ｖ／０Ｖのパルス信号を出力するマイコン４ａ１を有した構成となっており、このパルス信号を制御信号Ｓｃとする。制御部４ａが端子Ｔ１に接続される場合には、５Ｖ／０Ｖの制御信号Ｓｃがスイッチ駆動回路１へ入力されることになる。

制御部４ｂは、Ｈ［High］レベル／Ｌ［Low］レベルのパルス信号を出力するマイコン４ｂ１と、Ｐチャネル型のＭＯＳＦＥＴ４ｂ２（ゲートに当該パルス信号が入力され、ソースが５Ｖの電源に接続されている）を有しており、ＭＯＳＦＥＴ４ｂ２のドレインから制御信号Ｓｃを出力する構成となっている。制御部４ｂが端子Ｔ１に接続される場合には、５Ｖ／ＯＰＥＮの制御信号Ｓｃがスイッチ駆動回路１へ入力されることになる。

なお上述した「５Ｖ」や「０Ｖ」は、制御信号Ｓｃの具体的な値の一例であり、例えばスイッチ回路Ｘの仕様等に応じて、他の値に設定されていても構わない。またＭＯＳＦＥＴ４ｂ２については、ＰＮＰ型のトランジスタ等が代用され得る。

図１に戻り、端子Ｔ２には、負荷３を介して電源ＶＢが接続されている。すなわち負荷３は、電源ＶＢとスイッチ素子２の間に設けられており、電源ＶＢから電力が供給される。スイッチ素子２がオンのときに、負荷３から端子Ｔ２とスイッチ素子２を介して、接地点へ電流が流れることになる。

またスイッチ駆動回路１は、端子Ｔ１の他、ラインＬＮ、各抵抗（Ｒ１ａ、Ｒ１ｂ、Ｒ２〜Ｒ４）、第１スイッチＳＷ１、第２スイッチＳＷ２、コンパレータＣＰ、およびインバータＩＮＶを有している。

なお本実施形態では一例として、第１スイッチＳＷ１は、図４に示す構成のアナログスイッチであるとする。すなわち本実施形態の第１スイッチＳＷ１は、Ｐチャネル型のＭＯＳＦＥＴ１１とＮチャネル型のＭＯＳＦＥＴ１２を組合せた構成となっており、これらのＭＯＳＦＥＴのゲートへの入力に応じて、ラインＬＮの導通／遮断を切替える。また本実施形態では一例として、第２スイッチＳＷ２はＰチャネル型ＭＯＳＦＥＴであるとする。

図１に示すように、端子Ｔ１とスイッチ素子２のゲートを結ぶラインＬＮ上には、第１スイッチＳＷ１が設けられている。そして第１スイッチＳＷ１よりもスイッチ素子２側に位置するラインＬＮ上の所定点Ｐは、第２スイッチＳＷ２のソースに接続されている。第２スイッチＳＷ２のドレインは、抵抗Ｒ４を介して接地点に接続されている。

また端子Ｔ１と第１スイッチＳＷ１との接続点Ｐａは、抵抗Ｒ１ａと抵抗Ｒ１ｂを順に介して接地されている。抵抗Ｒ１ａと抵抗Ｒ１ｂの接続点は、コンパレータＣＰの反転入力端に接続されている。コンパレータＣＰの非反転入力端は、基準電圧ＶＲＥＦが入力されるように設定されている。

コンパレータＣＰの出力端は、第１スイッチＳＷ１におけるＰチャネル型ＭＯＳＦＥＴ１１のゲートへ接続されるとともに、インバータＩＮＶを介して第１スイッチＳＷ１におけるＮチャネル型ＭＯＳＦＥＴ１２のゲートへ接続されている。

第１スイッチＳＷ１と点Ｐの間には、抵抗Ｒ２が設けられている。そして更に第１スイッチＳＷ１と抵抗Ｒ２との接続点Ｐｂは、抵抗Ｒ３を介して接地点に接続されている。また端子Ｔ１は、第２スイッチＳＷ２のゲートに接続されている。なお端子Ｔ１は、抵抗を介して第２スイッチＳＷ２のゲートに接続されていても良い。

なおスイッチ駆動回路１における端子Ｔ１の電圧を電圧Ｖinとし、電圧Ｖinを抵抗Ｒ１ａと抵抗Ｒ１ｂを用いて分圧した電圧を電圧Ｖin´とする。またスイッチ素子２のゲートにおける電圧を、ゲート電圧Ｖｇとする。

［スイッチ駆動回路等の動作］
次に、スイッチ駆動回路１等の動作について、図５を参照しながら説明する。なお図５は、制御信号Ｓｃ、第１スイッチＳＷ１、第２スイッチＳＷ２、およびゲート電圧Ｖｇの状態のタイミングチャートを表している。

時刻Ｔ０の直前において、制御信号Ｓｃは０Ｖ（但し制御部４ａの代わりに制御部４ｂが用いられる場合は、ＯＰＥＮとする。以下同様。）であり、第１スイッチＳＷ１および第２スイッチＳＷ２はオフであり、ゲート電圧Ｖｇは０Ｖである。そして時刻Ｔ０において制御信号Ｓｃが０Ｖから５Ｖに遷移すると、電圧Ｖin´が電圧ＶＲＥＦを上回り、第１スイッチＳＷ１がオンになる。

時刻Ｔ０から時刻Ｔ１の間、端子Ｔ１側からスイッチ素子２の入力容量への充電が進行し、ゲート電圧Ｖｇが上昇する。この過程において、スイッチ素子２のターンオンが達成されることになる。なおこのターンオンにおけるスルーレートは、抵抗Ｒ２に依存する。

その後、時刻Ｔ２において制御信号Ｓｃが５Ｖから０Ｖに遷移すると、電圧Ｖin´が電圧ＶＲＥＦを下回り、第１スイッチＳＷ１がオフになる。これによりラインＬＮが遮断され、電圧Ｖinが速やかに低下する。また電圧Ｖinの低下により、第２スイッチＳＷ２がオンとなり、スイッチ素子２のゲートが抵抗Ｒ４を介して接地点に接続される。

時刻Ｔ２から時刻Ｔ３の間、図６に示す経路Ｄ１（抵抗Ｒ４を通る経路）および経路Ｄ２（抵抗Ｒ２と抵抗Ｒ３を通る経路）を介して、スイッチ素子２の入力容量からの放電（ゲート電荷の放電）が進行する。経路Ｄ２だけでなく経路Ｄ１を放電経路とすることにより、当該放電の速度を調整することが可能となっている。

この放電がある程度進行し、時刻Ｔ３において、ゲート電圧Ｖｇと電圧Ｖinの差（第２スイッチＳＷ２のゲート−ソース間電圧）が既定値を下回ると、第２スイッチＳＷ２はオフとなる。その後の時刻Ｔ３から時刻Ｔ４の間は、経路Ｄ１は遮断されるため、経路Ｄ２を介して放電が進行する。

上述した時刻Ｔ２以降の過程において、スイッチ素子２のターンオフが達成されることになる。このターンオフにおけるスルーレートは、スイッチ素子ＳＷ２のオン抵抗、抵抗Ｒ２、抵抗Ｒ３、および抵抗Ｒ４に依存する。その後、時刻Ｔ５において、制御信号Ｓｃが０Ｖから５Ｖに遷移する。時刻Ｔ５以降は、既に説明した時刻Ｔ０以降の場合と同様の動作が繰り返される。

ここでターンオフ時間Ｔoff（スイッチ素子２のターンオフに要する時間）に着目すると、本実施形態では、５Ｖ／０Ｖと５Ｖ／ＯＰＥＮの何れの形式の制御信号Ｓｃが用いられる場合であっても、ターンオフ時間Ｔoffはほぼ同等となる。換言すれば、制御部４として、制御部４ａと制御部４ｂの何れが採用される場合であっても、ターンオフ時間Ｔoffはほぼ同等となる。

その主な理由としては、制御信号Ｓｃの形式が何れであっても、時刻Ｔ２以降において同等の経路（先述した経路Ｄ１や経路Ｄ２）を介したゲート電荷の放電が行われ、ターンオフにおけるスルーレートが同等になることが挙げられる。すなわち本実施形態では、制御信号Ｓｃの形式の違いによる放電経路の変動が抑制されるため、この変動に起因するターンオフ時間Ｔoffの差異が抑えられる。

なおこのような放電経路の変動の抑制は、スイッチ素子２のターンオフ時に第１スイッチＳＷ１を用いてラインＬＮを遮断し、端子Ｔ１や抵抗Ｒ１ｂを介するゲート電荷の放電を抑えることにより可能となっている。

また本実施形態では、スイッチ素子２のターンオフ時に第２スイッチＳＷ２を用いて点Ｐを接地点へ導通させ、ゲート電荷の放電を促すようになっている。そのため、第１スイッチＳＷ１を用いたラインＬＮの遮断が行われても、スイッチ素子２のターンオフ時間を調整することが可能である。

［各抵抗等について］
スイッチ駆動回路１に設けられている抵抗Ｒ１ａと抵抗Ｒ１ｂ（第１抵抗）は、端子Ｔ１の電圧Ｖinを分圧する役割を果たす。この分圧された電圧Ｖin´は、コンパレータＣＰの反転入力端に入力される。これにより、コンパレータＣＰによって電圧Ｖin´の値と電圧ＶＲＥＦの値（基準値）が比較され、この比較結果に基づいて、第１スイッチＳＷ１が制御されることになる。

より具体的に説明すると、電圧Ｖin´が電圧ＶＲＥＦより大きいときには、第１スイッチＳＷ１はラインＬＮを導通させる状態となり、電圧Ｖin´が電圧ＶＲＥＦより小さいときには、第１スイッチＳＷ１はラインＬＮを遮断する状態となる。なお抵抗Ｒ１ａと抵抗Ｒ１ｂは、ＵＶＬＯ［Under Voltage Lock Out］機能を発揮させるための入力電圧検出用の抵抗としても利用され得る。

抵抗Ｒ２（第２抵抗）は、スイッチ素子２のスルーレート（特にターンオン時のスルーレート）の主な調整用抵抗としての役割等を果たす。スイッチ駆動回路１における抵抗Ｒ２を中心とした各抵抗の抵抗値は、当該スルーレートが所望の値となるように予め適切に設定される。

抵抗Ｒ３（第３抵抗）は、制御信号ＳｃがＯＰＥＮとなる状況に対応するためのプルダウン抵抗としての役割等を果たす。また点Ｐｂから抵抗Ｒ３を介して接地点に繋がる経路は、先述した通りゲート電荷を放電するためにも利用され、特に、第２スイッチＳＷ２がオフとなった後もゲート電荷を十分に放電させる経路として機能する。

抵抗Ｒ４（第４抵抗）は、時刻Ｔ２から時刻Ｔ３の間におけるゲート電荷の放電に大きく影響する。抵抗Ｒ４は、抵抗Ｒ３より抵抗値を小さく設定しておき、第２スイッチＳＷ２がオンのときにスイッチ素子２のゲートへ直結されるようにしておけば良い。なおこの場合、スイッチ素子２のターンオン時のスルーレートは、主として抵抗Ｒ２の抵抗値に依存し、ターンオフ時のスルーレートは、主として抵抗Ｒ４の抵抗値に依存する。このような点を考慮して、スイッチ素子２のターンオン時とターンオフ時のスルーレートを合わせるように、スイッチ駆動回路１における各抵抗の抵抗値を設定しておくことも可能である。

［その他］
以上に説明した通りスイッチ駆動回路１は、スイッチ素子２（ゲートに入力される電圧に応じてオン／オフが切替わる）を駆動するように形成されている。そしてスイッチ駆動回路１は、スイッチ素子２のオン／オフ切替の制御に用いる制御信号Ｓｃが入力される端子Ｔ１に加えて、遮断回路および導通回路を備えている。

遮断回路は、ラインＬＮの導通／遮断を切替える第１スイッチＳＷ１を有し、スイッチ素子２のターンオフ時に、第１スイッチＳＷ１を用いてラインＬＮを遮断する遮断動作を行う回路である。また導通回路は、ラインＬＮ上の所定点Ｐと接地点との間の導通／遮断を切替える第２スイッチＳＷ２を有し、スイッチ素子２のターンオフ時に、第２スイッチＳＷ２を用いて所定点Ｐを接地点へ導通させる導通動作を行う回路である。

そのためスイッチ駆動回路１によれば、制御信号Ｓｃの形式が異なってもターンオフ時間Ｔoffをほぼ同等とし、制御信号Ｓｃの形式に関わらずスイッチ素子２を精度良く駆動することが容易となっている。

なお端子Ｔ１と第１スイッチＳＷ１との接続点Ｐａは、抵抗Ｒ１ａと抵抗Ｒ１ｂを介して接地点へ接続されており、遮断回路は、端子Ｔ１の電圧値Ｖinが所定値以下となったときに、遮断動作を行うようになっている。

また抵抗Ｒ１ａと抵抗Ｒ１ｂは、端子Ｔ１の電圧Ｖinを分圧するように形成されており、遮断回路は、この分圧された電圧の値（Ｖin´）と基準値（ＶＲＥＦ）との比較結果に基づいて、第１スイッチＳＷ１を制御するようになっている。これにより、遮断動作を容易に行うことが可能となっている。

またスイッチ回路Ｘは、スイッチ駆動回路１と、ローサイドスイッチとして用いられるスイッチ素子２と、を備えている。なお図１に示す形態のスイッチ回路Ｘは、負荷３に電力を供給する電源装置の一部として利用される。この電源装置は、電源ＶＢとスイッチ回路Ｘを備え、電源ＶＢとスイッチ素子２の間に設けられた負荷３に電力を供給するようになっている。

またスイッチ回路Ｘは車載用のＩＰＤとしても利用され得る。この場合にスイッチ回路Ｘは、車載用の電源装置の一部として機能する。図７は、このような電源装置を搭載した車両の一例の外観図である。

本図に示すようにスイッチ回路Ｘは、車両５の所定位置（例えばエンジンルームの近傍）に設置される。そして車両５に備えられたバッテリ等が電源ＶＢとして用いられ、車両５に搭載されたＥＣＵ等が制御部４として機能する。また車両５に搭載されたソレノイド、ランプ、およびモーター等が、負荷３に該当し得る。

また本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば車載用の電源装置等に利用することができる。

１ スイッチ駆動回路
２ スイッチ素子
３ 負荷
４ 制御部
４ａ 制御部（５Ｖ／０Ｖの制御信号を出力するタイプ）
４ａ１ マイコン
４ｂ 制御部（５Ｖ／ＯＰＥＮの制御信号を出力するタイプ）
４ｂ１ マイコン
４ｂ２ Ｐチャネル型のＭＯＳＦＥＴ
５ 車両
１１ Ｐチャネル型のＭＯＳＦＥＴ
１２ Ｎチャネル型のＭＯＳＦＥＴ
ＣＰ コンパレータ
ＩＮＶ インバータ
ＬＮ ライン
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
Ｔ１ 端子（信号入力端）
Ｔ２ 端子
ＶＢ 電源
Ｘ スイッチ回路
Ｒ１ａ、Ｒ１ｂ 抵抗（第１抵抗）
Ｒ２ 抵抗（第２抵抗）
Ｒ３ 抵抗（第３抵抗）
Ｒ４ 抵抗（第４抵抗）

Claims (10)

1. 制御端子に入力される電圧に応じてオン／オフが切替わるスイッチ素子、を駆動するスイッチ駆動回路であって、
   前記切替の制御に用いる制御信号が入力される信号入力端と、
   前記信号入力端と前記制御端子を結ぶラインの導通／遮断を切替える第１スイッチを有し、前記スイッチ素子のターンオフ時に、第１スイッチを用いて前記ラインを遮断する遮断動作を行う遮断回路と、
   第１スイッチより前記制御端子側に位置する前記ライン上の所定点と基準電位点との間の導通／遮断を切替える第２スイッチを有し、前記ターンオフ時に、第２スイッチを用いて前記所定点を基準電位点へ導通させる導通動作を行う導通回路と、
   を備えたことを特徴とするスイッチ駆動回路。
2. 前記信号入力端と第１スイッチとの接続点が、第１抵抗を介して基準電位点へ接続されており、
   前記遮断回路は、
   前記信号入力端の電圧値が所定値以下となったときに、前記遮断動作を行うことを特徴とする請求項１に記載のスイッチ駆動回路。
3. 第１抵抗は、前記信号入力端の電圧を分圧するように形成されており、
   前記遮断回路は、
   前記分圧された電圧の値と基準値との比較結果に基づいて、第１スイッチを制御することを特徴とする請求項２に記載のスイッチ駆動回路。
4. 第１スイッチと前記所定点の間に、第２抵抗が設けられていることを特徴とする請求項１から請求項３の何れかに記載のスイッチ駆動回路。
5. 第１スイッチと第２抵抗との接続点が、第３抵抗を介して基準電位点へ接続されていることを特徴とする請求項４に記載のスイッチ駆動回路。
6. 前記導通回路は、
   前記所定点が第４抵抗を介して基準電位点へ導通するように、前記導通動作を行うことを特徴とする請求項１から請求項５の何れかに記載のスイッチ駆動回路。
7. 請求項１から請求項６の何れかに記載のスイッチ駆動回路と、
   ローサイドスイッチとして用いられる前記スイッチ素子と、
   を備えたことを特徴とするスイッチ回路。
8. 前記スイッチ素子は、
   ゲートを前記制御端子とするＭＯＳＦＥＴであることを特徴とする請求項７に記載のスイッチ回路。
9. 電源と、
   請求項７または請求項８に記載のスイッチ回路と、を備え、
   前記電源と前記スイッチ素子の間に設けられた負荷に、電力を供給することを特徴とする電源装置。
10. 請求項９に記載の電源装置と、
    前記信号入力端に前記制御信号を入力する制御部と、
    を有することを特徴とする車両。

Images