JP2003188699A - 電流制御型半導体素子用駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】ターンオフする際に、ベース端子−エミッタ端
子間電圧が振動することを防止するようにした電流制御
型半導体素子用駆動回路を提供する。 【解決手段】トランジスタＴｒ１をターンオフする際、
低インピーダンスのキャリア引き抜き経路Ｍ２１、Ｄ２
２でトランジスタＴｒ１のベース端子からキャリアを引
き抜き、トランジスタＴｒ１がターンオフする直前に、
高インピーダンスのキャリア引き抜き経路Ｒ、Ｍ２３で
トランジスタＴｒ１のベース端子からキャリアを引き抜
く。ターンオフ直前にキャリア引き抜き経路のＲＬＣ共
振現象のダンピングファクタのＲ成分を大きくすること
で、トランジスタＴｒ１は、ベース端子−エミッタ端子
間電圧Ｖｂｅが徐々に低下してターンオフする。これに
より、ターンオフ後に再び誤ってターンオンすることが
ない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御端子に流入す
る電流を制御してターンオン／ターンオフする電流制御
型半導体素子に用いられる駆動回路に関する。

【０００２】

【従来の技術】誘導性負荷を駆動する電流制御型スイッ
チングトランジスタ素子として、たとえば、特開平６−
２５２４０８号公報に開示されているものが知られてい
る。図７は、このような電流制御型半導体素子を使用し
て誘導性負荷を駆動する従来の駆動回路を示している。
トランジスタＴｒ１は、駆動回路からベース端子に流さ
れる電流に応じてオン／オフされ、トランジスタＴｒ１
に接続されている不図示の誘導性負荷を駆動する。

【０００３】駆動回路は、パルス電源と、制御回路９２
と、Ｎ型ＭＯＳトランジスタ９３および９４とによって
構成される。パルス電源は、パルス発生回路９１と、直
流電源Ｖｓと、ダイオードＤｓ１およびＤｓ２と、スイ
ッチＳＷ１およびＳＷ２と、トランスＴとによって構成
される。トランスＴには、一次巻き線Ｐと二次巻き線Ｓ
とが巻かれている。

【０００４】トランスＴの一次巻き線Ｐ側の回路には、
直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ド
ットに向かう上向き)に印加するためにスイッチＳＷ１
およびＳＷ２が直列に接続されている。また、一次巻き
線Ｐに流れる電流を環流させる向きに、ダイオードＤｓ
１およびＤｓ２が直列に接続されている。パルス発生回
路９１は、スイッチＳＷ１およびＳＷ２の組を所定の周
期でオン／オフするようにパルス状の制御信号Ｖｇ９１
を出力する。

【０００５】トランスＴの二次巻き線Ｓ側の回路には、
内蔵されるボディダイオードの極性が互いに逆になるよ
うに、Ｎ型ＭＯＳトランジスタ９３および９４が直列に
接続されている。ボディダイオードＤ９３は、Ｎ型ＭＯ
Ｓトランジスタ９３に内蔵される。ボディダイオードＤ
９４は、Ｎ型ＭＯＳトランジスタ９４に内蔵される。制
御回路９２は、Ｎ型ＭＯＳトランジスタ９３および９４
のいずれか一方をオンし、他方をオフするように制御信
号Ｖｇ９３およびＶｇ９４を出力する。なお、トランジ
スタＴｒ１のベース端子に電流を供給する二次巻き線Ｓ
側の電流経路には、寄生インダクタンスＬｓが存在す
る。

【０００６】上述した駆動回路の動作タイミングを説明
する。図８は、図７の駆動回路各部の動作タイミングを
説明するタイミングチャートである。図８において、パ
ルス発生回路９１から出力される制御信号Ｖｇ９１、二
次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジ
スタ９４のゲート端子に印加される制御信号Ｖｇ９４、
Ｎ型ＭＯＳトランジスタ９３のゲート端子に印加される
制御信号Ｖｇ９３、トランジスタＴｒ１のベース端子に
流れ込む電流Ｉ２、トランジスタＴｒ１のベース端子−
エミッタ端子間電圧Ｖｂｅ、およびトランジスタＴｒ１
のコレクタ端子−エミッタ端子間電圧Ｖｃｅの波形がそ
れぞれ示されている。

【０００７】制御信号Ｖｇ９１は、上述したように、所
定の周期でオン／オフが繰り返される。制御信号Ｖｇ９
１がＨレベルになると、スイッチＳＷ１およびＳＷ２が
オンされる。このとき、トランスＴの一次巻き線Ｐに流
れる電流が増加し、二次巻き線Ｓに誘起される電圧Ｖ２
は正の向きになる。制御信号Ｖｇ９１がＬレベルになる
と、スイッチＳＷ１およびＳＷ２がオフされる。このと
き、トランスＴの一次巻き線Ｐに流れる電流は、ダイオ
ードＤｓ１およびＤｓ２を介して環流されて減少し、二
次巻き線Ｓに誘起される電圧Ｖ２は負の向きになる。

【０００８】タイミングｔ１において、制御回路９２が
制御信号Ｖｇ９４をＨレベルにするとともに制御信号Ｖ
ｇ９３をＬレベルにすると、Ｎ型ＭＯＳトランジスタ９
４がオン、Ｎ型ＭＯＳトランジスタ９３がオフされる。
二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９
３のボディダイオードＤ９３で半波整流された電流が、
Ｎ型ＭＯＳトランジスタ９４を介してトランジスタＴｒ
１のベース端子へ流れ込む。これにより、トランジスタ
Ｔｒ１は、トランジスタＴｒ１内にキャリア注入されて
ターンオンする。上述した寄生インダクタンスＬｓの存
在により、トランジスタＴｒ１のベース端子に流れる電
流Ｉ２は徐々に増加し、その波形は右上がりの傾きを有
するパルス状波形になる。

【０００９】タイミングｔ２において、制御回路９２が
制御信号Ｖｇ９４をＬレベルにするとともに制御信号Ｖ
ｇ９３をＨレベルにすると、Ｎ型ＭＯＳトランジスタ９
４がオフ、Ｎ型ＭＯＳトランジスタ９３がオンされる。
二次巻き線Ｓ側の回路には、Ｎ型ＭＯＳトランジスタ９
４のボディダイオードＤ９４で半波整流された電流が、
Ｎ型ＭＯＳトランジスタ９３を介して二次巻き線Ｓのド
ット側（図７）へ流れる。これにより、トランジスタＴ
ｒ１はベース端子からキャリアを抜かれてターンオフす
る。

【００１０】

【発明が解決しようとする課題】トランジスタＴｒ１が
ターンオフするとき、次の理由によりベース端子−エミ
ッタ端子間電圧Ｖｂｅが図８に示すように振動し、トラ
ンジスタＴｒ１が誤ってターンオンすることがある。一
般に、ベース電流を流す電流経路には寄生インダクタン
スＬｓの他、たとえばＮ型ＭＯＳトランジスタ９３およ
び９４のオン抵抗や配線抵抗、および寄生の容量成分が
存在する。トランジスタＴｒ１が電流駆動型素子である
場合は、大きなベース電流を流している状態から極めて
短い時間でターンオフさせるため、寄生インダクタンス
Ｌｓにたまったエネルギを急激に放出する必要がある。
このエネルギ放出の際に寄生要素によるＲＬＣ共振現象
が発生すると、ベース電圧端子−エミッタ端子間電圧Ｖ
ｂｅが激しく振動する。ベース電圧がトランジスタＴｒ
１のオン電圧（約０．７Ｖ）まで上昇すると、トランジ
スタＴｒ１は誤ってターンオンしてコレクタ電流を流
す。この結果、コレクタ端子−エミッタ端子間電圧Ｖｃ
ｅも大きく振動する。図８において、電流Ｉ２はベース
電流の波形を表し、＋側はベース端子へ流れ込む電流、
−側はベース端子からキャリアが引き抜かれるときに流
れる電流である。

【００１１】なお、ベース端子からのキャリア引き抜き
が急激に行われないように、Ｎ型ＭＯＳトランジスタ９
３のオン抵抗を大きくするとベース電圧の振動を抑制で
きるが、タイミングｔ２でトランジスタＴｒ１のターン
オフ制御を開始してから実際にトランジスタＴｒ１がタ
ーンオフするまでの時間（ストレージ時間ｔｓ）が長く
なってしまう。

【００１２】本発明の目的は、ストレージ時間を長くす
ることなくターンオフ時の制御端子の信号の振動を抑制
し、誤ってターンオンすることを防止するようにした電
流制御型半導体素子用駆動回路を提供することにある。

【００１３】

【課題を解決するための手段】（１）請求項１に記載の
発明による電流制御型半導体素子用駆動回路は、正のパ
ルス状電流および負のパルス状電流を交互に発生するパ
ルス電流発生手段と、パルス電流発生手段と電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
正のパルス状電流を供給する第１のスイッチ手段と、パ
ルス電流発生手段と電流制御型トランジスタの制御端子
との間に介挿され、制御端子に負のパルス状電流を供給
するとともに、制御端子から電流制御型トランジスタ内
の電荷を引き抜く第２のスイッチ手段と、電流制御型ト
ランジスタの制御端子から第２のスイッチ手段を介さず
に電流制御型トランジスタ内の電荷を引き抜く電荷引き
抜き手段と、電流制御型トランジスタのターンオフの兆
候を検出する検出手段と、(1)電流制御型トランジスタ
をオンする期間に、第１のスイッチ手段に正のパルス状
電流の供給を指示し、(2)電流制御型トランジスタをオ
フする期間に、第２のスイッチ手段に負のパルス状電流
の供給および電荷の引き抜きを指示するとともに、電荷
引き抜き手段に電荷の引き抜きを指示し、検出手段で兆
候が検出されたとき、第２のスイッチ手段に負のパルス
電流の供給および電荷の引き抜きの停止を指示する制御
回路とを備えることにより、上述した目的を達成する。 （２）請求項２に記載の発明による電流制御型半導体素
子用駆動回路は、正のパルス状電流および負のパルス状
電流を交互に発生するパルス電流発生手段と、パルス電
流発生手段と電流制御型トランジスタの制御端子との間
に介挿され、制御端子に正のパルス状電流を供給する第
１のスイッチ手段と、パルス電流発生手段と電流制御型
トランジスタの制御端子との間に介挿され、制御端子に
負のパルス状電流を供給するとともに、制御端子から電
流制御型トランジスタ内の電荷を引き抜く第２のスイッ
チ手段と、第２のスイッチ手段より高インピーダンスで
あって電流制御型トランジスタの制御端子から第２のス
イッチ手段を介さずに電流制御型トランジスタ内の電荷
を引き抜く電荷引き抜き手段と、電流制御型トランジス
タのターンオフの兆候を検出する検出手段と、(1)電流
制御型トランジスタをオンする期間に、第１のスイッチ
手段に正のパルス状電流の供給を指示し、(2)電流制御
型トランジスタをオフする期間に、第２のスイッチ手段
に負のパルス状電流の供給および電荷の引き抜きを指示
し、検出手段で兆候が検出されたとき、第２のスイッチ
手段に負のパルス電流の供給および電荷の引き抜きの停
止を指示するとともに、電荷引き抜き手段に電荷の引き
抜きを指示する制御回路とを備えることにより、上述し
た目的を達成する。 （３）請求項３に記載の発明は、請求項１または２に記
載の電流制御型半導体素子用駆動回路において、検出手
段は、電流制御型トランジスタの主電流端子の電圧もし
くは電流に応じて兆候を検出することを特徴とする。 （４）請求項４に記載の発明は、請求項１または２に記
載の電流制御型半導体素子用駆動回路において、検出手
段は、電流制御型トランジスタの制御端子の電圧もしく
は電流に応じて兆候を検出することを特徴とする。

【００１４】

【発明の効果】（１）請求項１、３、４に記載の発明に
よれば、正負のパルス状電流を交互に発生するパルス電
流発生手段からのパルス状電流を、電流制御型トランジ
スタをオンする期間に第１のスイッチ手段で整流して電
流制御型トランジスタの制御端子に正のパルス状電流を
供給し、電流制御型トランジスタをオフする期間に第２
のスイッチ手段で整流して電流制御型トランジスタの制
御端子に負のパルス状電流を供給する。電流制御型トラ
ンジスタをオフする期間は、第２のスイッチ手段と電荷
引き抜き手段とで電流制御型トランジスタの制御端子か
ら電荷引き抜きを行い、電流制御型トランジスタのター
ンオフが検出されると、第２のスイッチ手段による負の
パルス状電流の供給と第２のスイッチ手段による電荷引
き抜きとを停止させる。この結果、電流制御型半導体素
子の制御端子における振動を防止できる。 （２）請求項２〜４に記載の発明によれば、正負のパル
ス状電流を交互に発生するパルス電流発生手段からのパ
ルス状電流を、電流制御型トランジスタをオンする期間
に第１のスイッチ手段で整流して電流制御型トランジス
タの制御端子に正のパルス状電流を供給し、電流制御型
トランジスタをオフする期間に第２のスイッチ手段で整
流して電流制御型トランジスタの制御端子に負のパルス
状電流を供給する。電流制御型トランジスタをオフする
期間は、第２のスイッチ手段で電流制御型トランジスタ
の制御端子から電荷引き抜きを行い、電流制御型トラン
ジスタのターンオフが検出されると、第２のスイッチ手
段による負のパルス状電流の供給と第２のスイッチ手段
による電荷引き抜きとを停止させ、電荷引き抜き手段に
電流制御型トランジスタの制御端子から電荷を引き抜か
せる。この結果、電流制御型半導体素子の制御端子にお
ける振動を防止できる。

【００１５】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 −第一の実施の形態− 図１は、本発明の第一の実施の形態による電流制御型半
導体素子の駆動回路を示す図である。トランジスタＴｒ
１は、駆動回路からベース端子に流されるパルス電流Ｉ
Ｂに応じてオン／オフされ、トランジスタＴｒ１に接続
されている不図示の誘導性負荷を駆動する。駆動回路
は、パルス電源と、制御回路１２と、Ｎ型ＭＯＳトラン
ジスタＭ２１、Ｍ２２およびＭ２３と、Ｖｃｅ検知回路
１３とによって構成される。パルス電源は、パルス発生
回路１１と、直流電源Ｖｓと、ダイオードＤｓ１および
Ｄｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴ
とによって構成される。トランスＴには、一次巻き線Ｐ
と二次巻き線Ｓとが巻かれている。

【００１６】トランスＴの一次巻き線Ｐ側の回路には、
直流電源Ｖｓの電圧を一次巻き線Ｐに正の向き(図中ド
ットに向かう上向き)に印加するためにスイッチＳＷ１
およびＳＷ２が一次巻き線Ｐと直列に接続されている。
また、一次巻き線Ｐに流れる電流を環流させる向きに、
ダイオードＤｓ１およびＤｓ２が一次巻き線Ｐと直列に
接続されている。パルス発生回路１１は、スイッチＳＷ
１およびＳＷ２を所定の周期でオン／オフするようにパ
ルス状の制御信号Ｖｇ１１を出力する。

【００１７】トランスＴの二次巻き線Ｓ側の回路には、
内蔵されるボディダイオードの極性が互いに逆になるよ
うに、Ｎ型ＭＯＳトランジスタＭ２１およびＭ２２が直
列に接続されている。ボディダイオードＤ２１は、Ｎ型
ＭＯＳトランジスタＭ２１に内蔵される。ボディダイオ
ードＤ２２は、Ｎ型ＭＯＳトランジスタＭ２２に内蔵さ
れる。トランジスタＴｒ１のベース端子−エミッタ端子
間には、抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ２３
が直列に接続されている。制御回路１２は、Ｎ型ＭＯＳ
トランジスタＭ２１およびＭ２２のいずれか一方をオン
し、他方をオフするように制御信号Ｖｇ２１およびＶｇ
２２を出力する。制御回路１２はさらに、Ｎ型ＭＯＳト
ランジスタＭ２３をオン／オフする制御信号Ｖｇ２３を
出力する。Ｖｃｅ検知回路１３は、トランジスタＴｒ１
のコレクタ端子−エミッタ端子間電圧Ｖｃｅを検出す
る。なお、トランジスタＴｒ１のベース端子に電流を供
給する二次巻き線Ｓ側の電流経路には、寄生インダクタ
ンスＬｓが存在する。

【００１８】上述した駆動回路の動作タイミングを説明
する。図２は、図１の駆動回路各部の動作タイミングを
説明するタイミングチャートである。図２において、パ
ルス発生回路１１から出力される制御信号Ｖｇ１１、二
次巻き線Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジ
スタＭ２２のゲート端子に印加される制御信号Ｖｇ２
２、Ｎ型ＭＯＳトランジスタＭ２３のゲート端子に印加
される制御信号Ｖｇ２３、Ｎ型ＭＯＳトランジスタＭ２
１のゲート端子に印加される制御信号Ｖｇ２１、トラン
ジスタＴｒ１のベース端子に流れ込む電流ＩＢ、トラン
ジスタＴｒ１のベース端子−エミッタ端子間電圧Ｖｂ
ｅ、およびトランジスタＴｒ１のコレクタ端子−エミッ
タ端子間電圧Ｖｃｅの波形がそれぞれ示されている。

【００１９】制御信号Ｖｇ１１は、上述したように、所
定の周期でオン／オフが繰り返される。制御信号Ｖｇ１
１がＨレベルになると、スイッチＳＷ１およびＳＷ２が
オンされる。このとき、トランスＴの一次巻き線Ｐに流
れる電流が増加し、二次巻き線Ｓに誘起される電圧Ｖ２
は正の向きになる。制御信号Ｖｇ１１がＬレベルになる
と、スイッチＳＷ１およびＳＷ２がオフされる。このと
き、トランスＴの一次巻き線Ｐに流れる電流は、ダイオ
ードＤｓ１およびＤｓ２を介して環流されて減少し、二
次巻き線Ｓに誘起される電圧Ｖ２は負の向きになる。

【００２０】タイミングｔ１において、制御回路１２が
制御信号Ｖｇ２２をＨレベルにするとともに、制御信号
Ｖｇ２３およびＶｇ２１をＬレベルにすると、Ｎ型ＭＯ
ＳトランジスタＭ２２がオン、Ｎ型ＭＯＳトランジスタ
Ｍ２３およびＭ２１がそれぞれオフされる。二次巻き線
Ｓ側の回路には、Ｎ型ＭＯＳトランジスタＭ２１のボデ
ィダイオードＤ２１で半波整流された電流が、Ｎ型ＭＯ
ＳトランジスタＭ２２を介してトランジスタＴｒ１のベ
ース端子へ流れ込む。この結果、トランジスタＴｒ１は
キャリア注入されてターンオンする。

【００２１】トランジスタＴｒ１がターンオンして不図
示の負荷に対する駆動電流がトランジスタＴｒ１のコレ
クタ端子からエミッタ端子へ流れると、トランジスタＴ
ｒ１のコレクタ−エミッタ間電圧Ｖｃｅが低下する。

【００２２】なお、上述した寄生インダクタンスＬｓの
存在により、トランジスタＴｒ１のベース端子に流れる
電流ＩＢは徐々に増加し、その波形は右上がりの傾きを
有するパルス状波形になる。パルス発生回路１１による
制御信号Ｖｇ１１のパルス周期は、トランジスタＴ１の
中のキャリアのライフタイムより十分小さくされるの
で、トランジスタＴ１のベース端子に流れる電流ＩＢが
パルス状の駆動電流であっても、トランジスタＴ１をタ
ーンオンさせることができる。

【００２３】タイミングｔ２において、制御回路１２が
制御信号Ｖｇ２２をＬレベルにするとともに、制御信号
Ｖｇ２３およびＶｇ２１をＨレベルにすると、Ｎ型ＭＯ
ＳトランジスタＭ２２がオフ、Ｎ型ＭＯＳトランジスタ
Ｍ２３およびＭ２１がオンされる。二次巻き線Ｓ側の回
路には、Ｎ型ＭＯＳトランジスタＭ２２のボディダイオ
ードＤ２２で半波整流された電流が、Ｎ型ＭＯＳトラン
ジスタＭ２１を介して二次巻き線Ｓのドット側（図１）
へ流れる。これにより、トランジスタＴｒ１のベース端
子からトランジスタＴｒ１内のキャリアの引き抜きが開
始される。このとき、抵抗器ＲおよびＮ型ＭＯＳトラン
ジスタＭ２３を介する経路によるキャリア引き抜きも行
われる。

【００２４】トランジスタＴｒ１内のキャリアが枯渇し
てくると、トランジスタＴｒ１のコレクタ端子−エミッ
タ端子間電圧Ｖｃｅが徐々に上昇する。トランジスタＴ
ｒ１がターンオフする直前のタイミングｔ３において、
Ｖｃｅ検知回路１３は、コレクタ端子−エミッタ端子間
電圧Ｖｃｅが所定値まで上昇するとこれを検知して検出
信号を制御回路１２へ出力する。制御回路１２が入力さ
れた検出信号に応じて制御信号Ｖｇ２１をＬレベルにす
ると、Ｎ型ＭＯＳトランジスタＭ２１がオフされる。こ
れにより、ボディダイオードＤ２２およびＮ型ＭＯＳト
ランジスタＭ２１を介する経路によるトランジスタＴｒ
１内のキャリア引き抜きが停止され、抵抗器ＲおよびＮ
型ＭＯＳトランジスタＭ２３を介する経路によるキャリ
ア引き抜きが継続される。抵抗器ＲおよびＮ型ＭＯＳト
ランジスタＭ２３を介するキャリア引き抜き経路のイン
ピーダンスは、ボディダイオードＤ２２およびＮ型ＭＯ
ＳトランジスタＭ２１を介するキャリア引き抜き経路の
インピーダンスに比べて抵抗器Ｒによって高くされてい
るので、ベース端子から流れ出る電流ＩＢは、タイミン
グｔ３以前よりタイミングｔ３以降の方が小さく絞られ
る。

【００２５】タイミングｔ３以降にトランジスタＴｒ１
のベース端子から流れ出るキャリア引き抜き電流ＩＢを
制限することは、ＲＬＣ共振現象のダンピングファクタ
のＲ成分を大きくしてベース端子における電圧振動を抑
えることにつながる。これにより、トランジスタＴｒ１
は、ベース端子−エミッタ端子間電圧Ｖｂｅが徐々に低
下してターンオフし、ターンオフ後に再び誤ってターン
オンすることがない。

【００２６】以上説明した第一の実施の形態によれば、
以下の作用効果が得られる。 （１）トランジスタＴｒ１をターンオンさせるとき、ト
ランスＴの二次巻き線Ｓのドット側から流れ出る正の向
き（順バイアス方向）のパルス電流を用いて、トランジ
スタＴ１内にキャリアを注入する。トランジスタＴｒ１
をターンオフさせるとき、トランスＴの二次巻き線Ｓの
ドット側に流れ込む負の向き（逆バイアス方向）のパル
ス電流を用いて、トランジスタＴ１内に蓄積されている
キャリアを引き抜く。二次巻き線Ｓから正のパルス電流
を出力させるには、Ｎ型ＭＯＳスイッチＭ２２をオン、
Ｎ型ＭＯＳスイッチＭ２１をオフしてボディダイオード
Ｄ２１で半波整流する。二次巻き線Ｓから負のパルス電
流を出力させるには、Ｎ型ＭＯＳスイッチＭ２１をオ
ン、Ｎ型ＭＯＳスイッチＭ２２をオフしてボディダイオ
ードＤ２２で整流する。この結果、１組のトランスＴお
よび従出力回路から時分割で正負両方向のパルス電流を
出力させることができるので、回路の小型化およびコス
ト削減の効果がある。 （２）トランジスタＴｒ１のターンオフ直前の状態（タ
イミングｔ３）を、Ｖｃｅ検知回路１３によってコレク
タ端子−エミッタ端子間電圧Ｖｃｅの上昇から検出す
る。トランジスタＴｒ１をターンオフする際、タイミン
グｔ２からタイミングｔ３までの間、トランジスタＴｒ
１のベース端子から低インピーダンスのキャリア引き抜
き経路（ボディダイオードＤ２２およびＮ型ＭＯＳトラ
ンジスタＭ２１を介する経路）を介してトランジスタＴ
ｒ１内のキャリアを抜き、タイミングｔ３以降は、トラ
ンジスタＴｒ１のベース端子から高インピーダンスのキ
ャリア引き抜き経路（抵抗器ＲおよびＮ型ＭＯＳトラン
ジスタＭ２３を介する経路）を介してトランジスタＴｒ
１内のキャリアを抜くようにした。したがって、タイミ
ングｔ２からタイミングｔ３までの間にキャリア引き抜
きを速やかに行い、タイミングｔ３以降はキャリア引き
抜き電流ＩＢを抑えてトランジスタＴｒ１のベース端子
における電圧振動を抑制できる。この結果、トランジス
タＴｒ１がターンオフするまでのストレージ時間Ｔｓを
長くすることなく、ターンオフ時の誤ターンオンを防止
できる。

【００２７】抵抗器ＲおよびＮ型ＭＯＳトランジスタＭ
２３を介するキャリア引き抜き経路は、抵抗器Ｒによっ
てインピーダンスを高めるようにしたが、抵抗器Ｒを省
略してＮ型ＭＯＳトランジスタＭ２３のオン抵抗を高め
るようにしてもよい。Ｎ型ＭＯＳトランジスタＭ２３の
オン抵抗は、印加する制御信号Ｖｇ２３のＨレベル時の
電圧値を下げることによって高められる。

【００２８】Ｖｃｅ検知回路１３でコレクタ端子−エミ
ッタ端子間電圧Ｖｃｅを検知する代わりに、コレクタ電
流を検知してトランジスタＴｒ１のターンオフ直前の状
態（タイミングｔ３）を検出するようにしてもよい。こ
の場合には、トランジスタＴｒ１のコレクタ端子に流れ
込むコレクタ電流の値が所定値以下になると検出信号を
制御回路１２へ出力すればよい。

【００２９】タイミングｔ２からタイミングｔ３までの
間、トランジスタＴｒ１のベース端子から低インピーダ
ンスのキャリア引き抜き経路（ボディダイオードＤ２２
およびＮ型ＭＯＳトランジスタＭ２１を介する経路）
と、高インピーダンスのキャリア引き抜き経路（抵抗器
ＲおよびＮ型ＭＯＳトランジスタＭ２３を介する経路）
との両方を介してトランジスタＴｒ１内のキャリアを抜
くようにした。この代わりに、低インピーダンスのキャ
リア引き抜き経路のみを用いるようにしてもよい。この
場合には、タイミングｔ２からタイミングｔ３までの
間、低インピーダンスのキャリア引き抜き経路のみをオ
ンさせ、タイミングｔ３以降、高インピーダンスのキャ
リア引き抜き経路のみをオンさせるようにキャリア引き
抜き経路を切り換えてトランジスタＴｒ１内のキャリア
を抜くようにする。

【００３０】−第二の実施の形態− 図３は、第二の実施の形態による電流制御型半導体素子
の駆動回路を示す図である。図３において、図１と共通
するものは図１と同じ符号を記して説明を省略する。第
二の実施の形態では、第一の実施の形態に比べてＶｃｅ
検知回路１３が省略され、ＩＢ検知回路１３Ｂが追加さ
れる。また、制御回路１２の代わりに制御回路１２Ｂが
設けられる。ＩＢ検知回路１３Ｂは、トランジスタＴｒ
１のベース端子から流れ出る負の向きの電流ＩＢの減少
を検出し、検出信号を制御回路１２Ｂへ出力する。

【００３１】図４は、図３の駆動回路各部の動作タイミ
ングを説明するタイミングチャートである。パルス発生
回路１１から出力される制御信号Ｖｇ１１、二次巻き線
Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジスタＭ２
２のゲート端子に印加される制御信号Ｖｇ２２、Ｎ型Ｍ
ＯＳトランジスタＭ２３のゲート端子に印加される制御
信号Ｖｇ２３、Ｎ型ＭＯＳトランジスタＭ２１のゲート
端子に印加される制御信号Ｖｇ２１、トランジスタＴｒ
１のベース端子に流れ込む電流ＩＢ、トランジスタＴｒ
１のベース端子−エミッタ端子間電圧Ｖｂｅ、およびト
ランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧
Ｖｃｅの波形がそれぞれ示されている。

【００３２】タイミングｔ１〜タイミングｔ２までは、
上述した図２の場合と同じである。タイミングｔ２にお
いて、トランジスタＴｒ１のベース端子からキャリアの
引き抜きが開始され、トランジスタＴｒ１内のキャリア
が枯渇してくると、トランジスタＴｒ１のベース端子か
ら流れ出るベース電流ＩＢが徐々に減少する。トランジ
スタＴｒ１がターンオフする直前のタイミングｔ３にお
いて、ＩＢ検知回路１３Ｂは、ベース電流ＩＢが所定値
まで減少するとこれを検知して検出信号を制御回路１２
Ｂへ出力する。制御回路１２Ｂが入力された検出信号に
応じて制御信号Ｖｇ２１をＬレベルにすると、Ｎ型ＭＯ
ＳトランジスタＭ２１がオフされる。これにより、トラ
ンジスタＴｒ１のベース端子から流れ出る電流ＩＢは、
タイミングｔ３以前よりタイミングｔ３以降の方が小さ
く絞られる。

【００３３】以上説明したように第二の実施の形態によ
れば、トランジスタＴｒ１をターンオフする際、ベース
端子から流れ出る電流ＩＢの減少をＩＢ検知回路１３Ｂ
で検出することにより、トランジスタＴｒ１のターンオ
フ直前の状態（タイミングｔ３）を検出するようにし
た。この結果、第一の実施の形態と同様に、ストレージ
時間Ｔｓを長びかせることなく、ターンオフ時の誤ター
ンオンを防止できる。

【００３４】−第三の実施の形態− 図５は、第三の実施の形態による電流制御型半導体素子
の駆動回路を示す図である。図５において、図１と共通
するものは図１と同じ符号を記して説明を省略する。第
三の実施の形態では、第一の実施の形態に比べてＶｃｅ
検知回路１３が省略され、Ｖｂｅ検知回路１３Ｃが追加
される。また、制御回路１２の代わりに制御回路１２Ｃ
が設けられる。Ｖｂｅ検知回路１３Ｃは、トランジスタ
Ｔｒ１のベース端子−エミッタ端子間電圧Ｖｂｅの減少
を検出し、検出信号を制御回路１２Ｃへ出力する。

【００３５】図６は、図５の駆動回路各部の動作タイミ
ングを説明するタイミングチャートである。パルス発生
回路１１から出力される制御信号Ｖｇ１１、二次巻き線
Ｓに誘起される電圧Ｖ２、Ｎ型ＭＯＳトランジスタＭ２
２のゲート端子に印加される制御信号Ｖｇ２２、Ｎ型Ｍ
ＯＳトランジスタＭ２３のゲート端子に印加される制御
信号Ｖｇ２３、Ｎ型ＭＯＳトランジスタＭ２１のゲート
端子に印加される制御信号Ｖｇ２１、トランジスタＴｒ
１のベース端子−エミッタ端子間電圧Ｖｂｅ、トランジ
スタＴｒ１のベース端子に流れ込む電流ＩＢ、およびト
ランジスタＴｒ１のコレクタ端子−エミッタ端子間電圧
Ｖｃｅの波形がそれぞれ示されている。

【００３６】タイミングｔ１〜タイミングｔ２までは、
上述した図２の場合と同じである。タイミングｔ２にお
いて、トランジスタＴｒ１のベース端子からキャリアの
引き抜きが開始され、トランジスタＴｒ１内のキャリア
が枯渇してくると、トランジスタＴｒ１のベース端子−
エミッタ端子間電圧Ｖｂｅが徐々に減少する。トランジ
スタＴｒ１がターンオフする直前のタイミングｔ３にお
いて、Ｖｂｅ検知回路１３Ｃは、ベース端子−エミッタ
端子間電圧Ｖｂｅが所定値まで減少するとこれを検知し
て検出信号を制御回路１２Ｃへ出力する。制御回路１２
Ｃが入力された検出信号に応じて制御信号Ｖｇ２１をＬ
レベルにすると、Ｎ型ＭＯＳトランジスタＭ２１がオフ
される。これにより、トランジスタＴｒ１のベース端子
から流れ出る電流ＩＢは、タイミングｔ３以前よりタイ
ミングｔ３以降の方が小さく絞られる。

【００３７】以上説明したように第三の実施の形態によ
れば、トランジスタＴｒ１をターンオフする際、ベース
端子−エミッタ端子間電圧Ｖｂｅの減少をＶｂｅ検知回
路１３Ｃで検出することにより、トランジスタＴｒ１の
ターンオフ直前の状態（タイミングｔ３）を検出するよ
うにした。この結果、第一の実施の形態および第二の実
施の形態と同様に、ストレージ時間Ｔｓを長びかせるこ
となく、ターンオフ時の誤ターンオンを防止できる。

【００３８】本発明による駆動回路は、一般的なバイポ
ーラトランジスタだけに使用されるものではなく、ベー
ス端子からキャリアを引き抜いてターンオフさせるとき
に、キャリア引き抜き速度が速すぎてベース信号が振動
を起こすような種々の半導体素子に適用できる。とく
に、トランジスタの動作が速く、電流の時間的変化が大
きいことによるサージが発生しやすい半導体素子に対し
て本発明による駆動方法が有効である。

【００３９】特許請求の範囲における各構成要素と、発
明の実施の形態における各構成要素との対応について説
明する。パルス電流発生手段は、たとえば、パルス発生
回路１１と、直流電源Ｖｓと、ダイオードＤｓ１および
Ｄｓ２と、スイッチＳＷ１およびＳＷ２と、トランスＴ
とによって構成される。制御端子は、たとえば、ベース
端子が対応する。第１のスイッチ手段は、たとえば、ボ
ディダイオードＤ２１およびＮ型ＭＯＳトランジスタＭ
２２によって構成される。第２のスイッチ手段は、たと
えば、ボディダイオードＤ２２およびＮ型ＭＯＳトラン
ジスタＭ２１によって構成される。電荷は、キャリアが
対応する。電荷引き抜き手段は、たとえば、抵抗器Ｒお
よびＮ型ＭＯＳトランジスタＭ２３によって構成され
る。検出手段は、たとえば、Ｖｃｅ検知回路１３（ＩＢ
検知回路１３ＢもしくはＶｂｅ検知回路１３Ｃ）によっ
て構成される。主電流端子は、たとえば、コレクタ端子
が対応する。なお、本発明の特徴的な機能を損なわない
限り、各構成要素は上記構成に限定されるものではな
い。

【図面の簡単な説明】

【図１】第一の実施の形態による電流制御型半導体素子
の駆動回路を示す図である。

【図２】図１の駆動回路各部の動作タイミングを説明す
るタイミングチャートである。

【図３】第二の実施の形態による電流制御型半導体素子
の駆動回路を示す図である。

【図４】図３の駆動回路各部の動作タイミングを説明す
るタイミングチャートである。

【図５】第三の実施の形態による電流制御型半導体素子
の駆動回路を示す図である。

【図６】図５の駆動回路各部の動作タイミングを説明す
るタイミングチャートである。

【図７】従来の技術による電流制御型半導体素子の駆動
回路を示す図である。

【図８】図８の駆動回路各部の動作タイミングを説明す
るタイミングチャートである。

【符号の説明】

１１…パルス発生回路、 １２…制御回
路、１３…Ｖｃｅ検知回路、 １３Ｂ…Ｉ
Ｂ検知回路、１３Ｃ…Ｖｂｅ検知回路、 Ｌ
…誘導性負荷、Ｍ２１〜Ｍ２３…Ｎ型ＭＯＳトランジス
タ、Ｔｒ１…トランジスタ、 Ｖｓ…直流
電源

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H740 AA04 BA11 BC01 BC02 JB01 LL01 MM01 NN05 5J055 AX04 AX55 AX66 BX16 CX13 DX04 DX22 DX55 EX01 EX06 EX07 EX11 EY01 EY12 EY17 EY21 EZ00 FX12 FX17 FX36 GX00 GX01

Claims (4)

【特許請求の範囲】
1. 【請求項１】正のパルス状電流および負のパルス状電流
   を交互に発生するパルス電流発生手段と、 前記パルス電流発生手段と電流制御型トランジスタの制
   御端子との間に介挿され、前記制御端子に前記正のパル
   ス状電流を供給する第１のスイッチ手段と、 前記パルス電流発生手段と前記電流制御型トランジスタ
   の制御端子との間に介挿され、前記制御端子に前記負の
   パルス状電流を供給するとともに、前記制御端子から前
   記電流制御型トランジスタ内の電荷を引き抜く第２のス
   イッチ手段と、 前記電流制御型トランジスタの制御端子から前記第２の
   スイッチ手段を介さずに前記電流制御型トランジスタ内
   の電荷を引き抜く電荷引き抜き手段と、 前記電流制御型トランジスタのターンオフの兆候を検出
   する検出手段と、(1)前記電流制御型トランジスタをオ
   ンする期間に、前記第１のスイッチ手段に前記正のパル
   ス状電流の供給を指示し、(2)前記電流制御型トランジ
   スタをオフする期間に、前記第２のスイッチ手段に前記
   負のパルス状電流の供給および前記電荷の引き抜きを指
   示するとともに、前記電荷引き抜き手段に前記電荷の引
   き抜きを指示し、前記検出手段で前記兆候が検出された
   とき、前記第２のスイッチ手段に前記負のパルス電流の
   供給および前記電荷の引き抜きの停止を指示する制御回
   路とを備えることを特徴とする電流制御型半導体素子用
   駆動回路。
2. 【請求項２】正のパルス状電流および負のパルス状電流
   を交互に発生するパルス電流発生手段と、 前記パルス電流発生手段と電流制御型トランジスタの制
   御端子との間に介挿され、前記制御端子に前記正のパル
   ス状電流を供給する第１のスイッチ手段と、 前記パルス電流発生手段と前記電流制御型トランジスタ
   の制御端子との間に介挿され、前記制御端子に前記負の
   パルス状電流を供給するとともに、前記制御端子から前
   記電流制御型トランジスタ内の電荷を引き抜く第２のス
   イッチ手段と、 前記第２のスイッチ手段より高インピーダンスであって
   前記電流制御型トランジスタの制御端子から前記第２の
   スイッチ手段を介さずに前記電流制御型トランジスタ内
   の電荷を引き抜く電荷引き抜き手段と、 前記電流制御型トランジスタのターンオフの兆候を検出
   する検出手段と、(1)前記電流制御型トランジスタをオ
   ンする期間に、前記第１のスイッチ手段に前記正のパル
   ス状電流の供給を指示し、(2)前記電流制御型トランジ
   スタをオフする期間に、前記第２のスイッチ手段に前記
   負のパルス状電流の供給および前記電荷の引き抜きを指
   示し、前記検出手段で前記兆候が検出されたとき、前記
   第２のスイッチ手段に前記負のパルス電流の供給および
   前記電荷の引き抜きの停止を指示するとともに、前記電
   荷引き抜き手段に前記電荷の引き抜きを指示する制御回
   路とを備えることを特徴とする電流制御型半導体素子用
   駆動回路。
3. 【請求項３】請求項１または２に記載の電流制御型半導
   体素子用駆動回路において、 前記検出手段は、前記電流制御型トランジスタの主電流
   端子の電圧もしくは電流に応じて前記兆候を検出するこ
   とを特徴とする電流制御型半導体素子用駆動回路。
4. 【請求項４】請求項１または２に記載の電流制御型半導
   体素子用駆動回路において、 前記検出手段は、前記電流制御型トランジスタの制御端
   子の電圧もしくは電流に応じて前記兆候を検出すること
   を特徴とする電流制御型半導体素子用駆動回路。