JP3281834B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JP3281834B2 JP3281834B2 JP08818297A JP8818297A JP3281834B2 JP 3281834 B2 JP3281834 B2 JP 3281834B2 JP 08818297 A JP08818297 A JP 08818297A JP 8818297 A JP8818297 A JP 8818297A JP 3281834 B2 JP3281834 B2 JP 3281834B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- circuit
- driven semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、インバータ等の電
力変換装置に用いられる半導体スイッチング素子のゲー
ト駆動回路に関する。
力変換装置に用いられる半導体スイッチング素子のゲー
ト駆動回路に関する。
【０００２】
【従来の技術】図４には、インバータ等の電力変換装置
に用いられる半導体スイッチング素子、例えばＧＴＯ素
子１のオン／オフを制御する、従来技術を用いたゲート
駆動回路の一例を示している。
に用いられる半導体スイッチング素子、例えばＧＴＯ素
子１のオン／オフを制御する、従来技術を用いたゲート
駆動回路の一例を示している。
【０００３】従来技術を用いたゲート駆動回路は、図４
に示すように、動作速度の速い電圧駆動型半導体素子２
１，２２と、制御回路７の指令信号を受けて電圧駆動型
半導体素子２１，（２２）のゲートに、順バイアス用直
流電圧源回路３３，（３４）の出力電圧、または逆バイ
アス用直流電圧源回路３５、（３６）の出力電圧のいず
れかを切換えて印加するゲートバイアス回路３１，（３
２）と、ＧＴＯ素子スイッチング時に必要な電荷を蓄え
るコンデンサ４１，４２と、ＧＴＯ素子のオン状態を保
つ電流値を決める抵抗５１と、直流電圧源６１，６２に
より構成されている。
に示すように、動作速度の速い電圧駆動型半導体素子２
１，２２と、制御回路７の指令信号を受けて電圧駆動型
半導体素子２１，（２２）のゲートに、順バイアス用直
流電圧源回路３３，（３４）の出力電圧、または逆バイ
アス用直流電圧源回路３５、（３６）の出力電圧のいず
れかを切換えて印加するゲートバイアス回路３１，（３
２）と、ＧＴＯ素子スイッチング時に必要な電荷を蓄え
るコンデンサ４１，４２と、ＧＴＯ素子のオン状態を保
つ電流値を決める抵抗５１と、直流電圧源６１，６２に
より構成されている。
【０００４】ＧＴＯ素子１をオフ状態に保つとき、制御
回路７の出力指令により、ゲートバイアス回路３１から
電圧駆動型半導体素子２１のゲートに逆バイアスを印加
させてオフ状態とし、ゲートバイアス回路３２から電圧
駆動型半導体素子２２のゲートに順バイアスを印加して
オン状態とする。これにより、ＧＴＯ素子１のゲート
は、直流電圧源回路６２の出力電圧で逆バイアスされて
オフ状態を保つ。
回路７の出力指令により、ゲートバイアス回路３１から
電圧駆動型半導体素子２１のゲートに逆バイアスを印加
させてオフ状態とし、ゲートバイアス回路３２から電圧
駆動型半導体素子２２のゲートに順バイアスを印加して
オン状態とする。これにより、ＧＴＯ素子１のゲート
は、直流電圧源回路６２の出力電圧で逆バイアスされて
オフ状態を保つ。
【０００５】ＧＴＯ素子１のターンオン時は、電圧駆動
型半導体素子２２をオフ、電圧駆動型半導体素子２１を
オンにする。このとき、コンデンサ４１の電荷が半導体
素子２１を介してＧＴＯ素子１のゲートに注入され、Ｇ
ＴＯ素子１がオン状態になる。同時に直流電圧源６１か
ら抵抗５１、半導体素子２１を介してＧＴＯ素子１のオ
ン維持電流が供給される。
型半導体素子２２をオフ、電圧駆動型半導体素子２１を
オンにする。このとき、コンデンサ４１の電荷が半導体
素子２１を介してＧＴＯ素子１のゲートに注入され、Ｇ
ＴＯ素子１がオン状態になる。同時に直流電圧源６１か
ら抵抗５１、半導体素子２１を介してＧＴＯ素子１のオ
ン維持電流が供給される。
【０００６】ＧＴＯ素子１のターンオフ時は、電圧駆動
型半導体素子２１をオフ、電圧駆動型半導体素子２２を
オンにする。このとき、ＧＴＯ素子１のゲートから半導
体素子２２を介してコンデンサ４２へ電荷が引き抜か
れ、ＧＴＯ素子１がオフ状態になる。
型半導体素子２１をオフ、電圧駆動型半導体素子２２を
オンにする。このとき、ＧＴＯ素子１のゲートから半導
体素子２２を介してコンデンサ４２へ電荷が引き抜か
れ、ＧＴＯ素子１がオフ状態になる。
【０００７】
【発明が解決しようとする課題】ゲート駆動回路は、Ｇ
ＴＯ素子１をオン／オフさせる場合、急峻なゲート電流
上昇率および下降率が必要である。このため、コンデン
サ４１，４２からＧＴＯ素子１のゲートに至る配線距離
を短くするため、コンデンサ４１，４２、電圧駆動型半
導体素子２１，２２、ＧＴＯ素子１とは近接して配置さ
れる。
ＴＯ素子１をオン／オフさせる場合、急峻なゲート電流
上昇率および下降率が必要である。このため、コンデン
サ４１，４２からＧＴＯ素子１のゲートに至る配線距離
を短くするため、コンデンサ４１，４２、電圧駆動型半
導体素子２１，２２、ＧＴＯ素子１とは近接して配置さ
れる。
【０００８】また、電圧駆動型半導体素子２１，２２を
オン／オフさせる場合も、急峻なゲート電圧上昇率およ
び下降率が必要であるので、ゲートバイアス回路３１，
３２は直近に配置される。
オン／オフさせる場合も、急峻なゲート電圧上昇率およ
び下降率が必要であるので、ゲートバイアス回路３１，
３２は直近に配置される。
【０００９】一方、半導体素子（ＧＴＯ素子１、電圧駆
動型半導体素子２１，２２）は、スイッチング動作時に
多大なノイズを発生し、またゲートバイアス回路３１，
３２はノイズに弱く、誤動作しやすい。しかしながら、
前述のように、ゲートバイアス回路３１，３２の周辺部
にノイズを発生する電子部品が配置されているために、
ゲート駆動回路は、ノイズの影響によって誤動作するこ
とがあった。
動型半導体素子２１，２２）は、スイッチング動作時に
多大なノイズを発生し、またゲートバイアス回路３１，
３２はノイズに弱く、誤動作しやすい。しかしながら、
前述のように、ゲートバイアス回路３１，３２の周辺部
にノイズを発生する電子部品が配置されているために、
ゲート駆動回路は、ノイズの影響によって誤動作するこ
とがあった。
【００１０】本発明は前記のような事情を考慮してなさ
れたもので、耐ノイズ性に優れたノイズによる誤動作を
回避することが可能なゲート駆動回路を提供することを
目的とする。
れたもので、耐ノイズ性に優れたノイズによる誤動作を
回避することが可能なゲート駆動回路を提供することを
目的とする。
【００１１】
【課題を解決するための手段】本発明は、半導体スイッ
チング素子のゲート駆動回路において、正負両極性にそ
れぞれ所定のパルス状の電圧を発生するパルス発生回路
と、前記パルス発生回路の出力端が１次巻線に接続され
るトランスと、前記トランスの２次巻線に接続される逆
並列接続したダイオード対と、前記ダイオード対と直列
接続されてゲートへの印加に応じて前記半導体スイッチ
ング素子を制御する電圧駆動型半導体素子と、前記ダイ
オード対の両端に接続されて所定のタイミングで運転及
び停止される、前記電圧駆動型半導体素子のゲート順バ
イアス用直流電圧源回路及びゲート逆バイアス用直流電
圧源回路とを具備したことを特長とする。
チング素子のゲート駆動回路において、正負両極性にそ
れぞれ所定のパルス状の電圧を発生するパルス発生回路
と、前記パルス発生回路の出力端が１次巻線に接続され
るトランスと、前記トランスの２次巻線に接続される逆
並列接続したダイオード対と、前記ダイオード対と直列
接続されてゲートへの印加に応じて前記半導体スイッチ
ング素子を制御する電圧駆動型半導体素子と、前記ダイ
オード対の両端に接続されて所定のタイミングで運転及
び停止される、前記電圧駆動型半導体素子のゲート順バ
イアス用直流電圧源回路及びゲート逆バイアス用直流電
圧源回路とを具備したことを特長とする。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本実施形態に係わる
スイッチング素子（ＧＴＯ素子１）のゲート駆動回路の
構成例を示す図である。
施の形態について説明する。図１は本実施形態に係わる
スイッチング素子（ＧＴＯ素子１）のゲート駆動回路の
構成例を示す図である。
【００１３】図１に示すように、本実施形態におけるゲ
ート駆動回路は、電圧駆動型半導体素子２１，２２、コ
ンデンサ４１，４２、抵抗５１、直流電圧源６１，６
２、制御回路１００、ゲート回路１０１，１０２、パル
ス発生回路１１１，１１２、インバータ電源回路１２
１，１２２（順バイアス用）、インバータ電源回路１３
１，１３２（逆バイアス用）によって構成されている。
なお、図４に示す構成と同一部分については同じ符号を
付している。
ート駆動回路は、電圧駆動型半導体素子２１，２２、コ
ンデンサ４１，４２、抵抗５１、直流電圧源６１，６
２、制御回路１００、ゲート回路１０１，１０２、パル
ス発生回路１１１，１１２、インバータ電源回路１２
１，１２２（順バイアス用）、インバータ電源回路１３
１，１３２（逆バイアス用）によって構成されている。
なお、図４に示す構成と同一部分については同じ符号を
付している。
【００１４】電圧駆動型半導体素子２１，２２は、動作
速度が速いものが用いられ、そのゲートには、それぞれ
ゲート回路１０１，１０２が接続されている。ゲート回
路１０１には、パルス発生回路１１１、インバータ電源
回路１２１、インバータ電源回路１３１が接続されてい
る。ゲート回路１０１は、パルス発生回路１１１、イン
バータ電源回路１２１、インバータ電源回路１３１の出
力電圧を、それぞれ内部に設けたトランスを介して受け
取り、電圧駆動型半導体素子２１のゲートに印加する。
ゲート回路１０１の詳細な構成については後述する（図
２）。
速度が速いものが用いられ、そのゲートには、それぞれ
ゲート回路１０１，１０２が接続されている。ゲート回
路１０１には、パルス発生回路１１１、インバータ電源
回路１２１、インバータ電源回路１３１が接続されてい
る。ゲート回路１０１は、パルス発生回路１１１、イン
バータ電源回路１２１、インバータ電源回路１３１の出
力電圧を、それぞれ内部に設けたトランスを介して受け
取り、電圧駆動型半導体素子２１のゲートに印加する。
ゲート回路１０１の詳細な構成については後述する（図
２）。
【００１５】同様にして、ゲート回路１０２には、パル
ス発生回路１１２、インバータ電源回路１２２、インバ
ータ電源回路１３２が接続されている。ゲート回路１０
２は、パルス発生回路１１２、インバータ電源回路１２
２、インバータ電源回路１３２の出力電圧を、それそれ
内部に設けたトランスを介して受け取り、電圧駆動型半
導体素子２２のゲートに印加する。ゲート回路１０２
は、ゲート回路１０１と同様の構成を有し、ゲート回路
１０１の詳細な構成についての説明によって説明を省略
する。
ス発生回路１１２、インバータ電源回路１２２、インバ
ータ電源回路１３２が接続されている。ゲート回路１０
２は、パルス発生回路１１２、インバータ電源回路１２
２、インバータ電源回路１３２の出力電圧を、それそれ
内部に設けたトランスを介して受け取り、電圧駆動型半
導体素子２２のゲートに印加する。ゲート回路１０２
は、ゲート回路１０１と同様の構成を有し、ゲート回路
１０１の詳細な構成についての説明によって説明を省略
する。
【００１６】パルス発生回路１１１，１１２は、制御回
路１００の指令信号を受けて、電圧駆動型半導体素子２
１，２２をターンオンおよびターンオフさせるために、
正負両極性にそれぞれ所定の大きさ、期間、タイミング
でパルス状の電圧を発生して、それぞれ対応するゲート
回路１０１，１０２に出力する。
路１００の指令信号を受けて、電圧駆動型半導体素子２
１，２２をターンオンおよびターンオフさせるために、
正負両極性にそれぞれ所定の大きさ、期間、タイミング
でパルス状の電圧を発生して、それぞれ対応するゲート
回路１０１，１０２に出力する。
【００１７】インバータ電源回路１２１，１２２は、電
圧駆動型半導体素子２１，２２の順バイアス用であり、
制御回路１００からの指令信号を受けて所定のタイミン
グで運転／停止するもので、インバータ電源回路１３
１，１３２が停止されている期間に電圧を発生して、そ
れぞれ対応するゲート回路１０１，１０２に出力する。
圧駆動型半導体素子２１，２２の順バイアス用であり、
制御回路１００からの指令信号を受けて所定のタイミン
グで運転／停止するもので、インバータ電源回路１３
１，１３２が停止されている期間に電圧を発生して、そ
れぞれ対応するゲート回路１０１，１０２に出力する。
【００１８】インバータ電源回路１３１，１３２は、電
圧駆動型半導体素子２１，２２の逆バイアス用であり、
制御回路１００からの指令信号を受けて所定のタイミン
グで運転／停止するもので、インバータ電源回路１２
１，１２２が停止されている期間に電圧を発生して、そ
れぞれ対応するゲート回路１０１，１０２に出力する。
圧駆動型半導体素子２１，２２の逆バイアス用であり、
制御回路１００からの指令信号を受けて所定のタイミン
グで運転／停止するもので、インバータ電源回路１２
１，１２２が停止されている期間に電圧を発生して、そ
れぞれ対応するゲート回路１０１，１０２に出力する。
【００１９】コンデンサ４１，４２は、ＧＴＯ素子スイ
ッチング時に必要な電荷を蓄えるためのものである。コ
ンデンサ４１は、ＧＴＯ素子１のターンオン時に、電圧
駆動型半導体素子２１を介してＧＴＯ素子１のゲートに
注入し、コンデンサ４２は、ＧＴＯ素子１のターンオフ
時に、電圧駆動型半導体素子２２を介してＧＴＯ素子１
のゲートから電荷を引き抜くためにそれぞれ用いられ
る。
ッチング時に必要な電荷を蓄えるためのものである。コ
ンデンサ４１は、ＧＴＯ素子１のターンオン時に、電圧
駆動型半導体素子２１を介してＧＴＯ素子１のゲートに
注入し、コンデンサ４２は、ＧＴＯ素子１のターンオフ
時に、電圧駆動型半導体素子２２を介してＧＴＯ素子１
のゲートから電荷を引き抜くためにそれぞれ用いられ
る。
【００２０】抵抗５１は、ＧＴＯ素子１のオン状態を保
つ電流値を決めるもので、直流電圧源６１と電圧駆動型
半導体素子２１との間に設けられる。直流電圧源６１
は、抵抗５１を介して電圧駆動型半導体素子２１とコン
デンサ４１の一端とが接続される。直流電圧源６２は、
直流電圧源６１と直列に接続されると共に、コンデンサ
４１の他端、コンデンサ４２、ＧＴＯ素子１とが接続さ
れる。
つ電流値を決めるもので、直流電圧源６１と電圧駆動型
半導体素子２１との間に設けられる。直流電圧源６１
は、抵抗５１を介して電圧駆動型半導体素子２１とコン
デンサ４１の一端とが接続される。直流電圧源６２は、
直流電圧源６１と直列に接続されると共に、コンデンサ
４１の他端、コンデンサ４２、ＧＴＯ素子１とが接続さ
れる。
【００２１】ＧＴＯ素子１をオフ状態に保つとき、制御
回路１００の出力指令により、インバータ電源回路１３
１からゲート回路１０１を介して電圧駆動型半導体素子
２１のゲートに逆バイアスを印加させてオフ状態とし、
インバータ電源回路１２２からゲート回路１０２を介し
て電圧駆動型半導体素子２２のゲートに順バイアスを印
加してオン状態とする。これにより、ＧＴＯ素子１のゲ
ートは、直流電圧源回路６２の出力電圧で逆バイアスさ
れてオフ状態を保つ。
回路１００の出力指令により、インバータ電源回路１３
１からゲート回路１０１を介して電圧駆動型半導体素子
２１のゲートに逆バイアスを印加させてオフ状態とし、
インバータ電源回路１２２からゲート回路１０２を介し
て電圧駆動型半導体素子２２のゲートに順バイアスを印
加してオン状態とする。これにより、ＧＴＯ素子１のゲ
ートは、直流電圧源回路６２の出力電圧で逆バイアスさ
れてオフ状態を保つ。
【００２２】ＧＴＯ素子１のターンオン時は、電圧駆動
型半導体素子２２をオフ、電圧駆動型半導体素子２１を
オンにする。このとき、コンデンサ４１の電荷が半導体
素子２１を介してＧＴＯ素子１のゲートに注入され、Ｇ
ＴＯ素子１がオン状態になる。同時に直流電圧源６１か
ら抵抗５１、半導体素子２１を介してＧＴＯ素子１のオ
ン維持電流が供給される。
型半導体素子２２をオフ、電圧駆動型半導体素子２１を
オンにする。このとき、コンデンサ４１の電荷が半導体
素子２１を介してＧＴＯ素子１のゲートに注入され、Ｇ
ＴＯ素子１がオン状態になる。同時に直流電圧源６１か
ら抵抗５１、半導体素子２１を介してＧＴＯ素子１のオ
ン維持電流が供給される。
【００２３】ＧＴＯ素子１のターンオフ時は、電圧駆動
型半導体素子２１をオフ、電圧駆動型半導体素子２２を
オンにする。このとき、ＧＴＯ素子１のゲートから半導
体素子２２を介してコンデンサ４２へ電荷が引き抜か
れ、ＧＴＯ素子１がオフ状態になる。
型半導体素子２１をオフ、電圧駆動型半導体素子２２を
オンにする。このとき、ＧＴＯ素子１のゲートから半導
体素子２２を介してコンデンサ４２へ電荷が引き抜か
れ、ＧＴＯ素子１がオフ状態になる。
【００２４】図２には電圧駆動型半導体素子２１のゲー
ト回路１０１の詳細な構成例を示している。なお、電圧
駆動型半導体素子２２のゲート回路１０２も同様の構成
をしているものとして説明を省略する。
ト回路１０１の詳細な構成例を示している。なお、電圧
駆動型半導体素子２２のゲート回路１０２も同様の構成
をしているものとして説明を省略する。
【００２５】パルス発生回路１１１の出力端は、トラン
ス１５０の１次側に接続される。トランス１５０の２次
側には、逆並列接続したダイオード１９１およびダイオ
ード１９２と、電圧駆動型半導体素子２１のゲートとが
直列接続される。
ス１５０の１次側に接続される。トランス１５０の２次
側には、逆並列接続したダイオード１９１およびダイオ
ード１９２と、電圧駆動型半導体素子２１のゲートとが
直列接続される。
【００２６】逆バイアス用のインバータ電源回路１３１
の出力端は、逆バイアス用のトランス１５２を介して整
流回路１６２およびコンデンサ１７２に接続して直流電
圧源を構成し、その出力にダイオード１８２，１９２を
直列接続する。
の出力端は、逆バイアス用のトランス１５２を介して整
流回路１６２およびコンデンサ１７２に接続して直流電
圧源を構成し、その出力にダイオード１８２，１９２を
直列接続する。
【００２７】順バイアス用のインバータ電源回路１２１
の出力は、順バイアス用のトランス１５１を介して整流
回路１６１およびコンデンサ１７１に接続して直流電圧
源を構成し、その出力にダイオード１８１，１９１を直
列接続する。
の出力は、順バイアス用のトランス１５１を介して整流
回路１６１およびコンデンサ１７１に接続して直流電圧
源を構成し、その出力にダイオード１８１，１９１を直
列接続する。
【００２８】また、電圧降下のバランスをとるため、ダ
イオード１９２の順電圧降下とダイオード１８１と整流
回路１６１の順電圧降下の和、および、ダイオード１９
１の順電圧降下とダイオード１８２と整流回路１６２の
順電圧降下の和はそれぞれ等しくなるようになってい
る。
イオード１９２の順電圧降下とダイオード１８１と整流
回路１６１の順電圧降下の和、および、ダイオード１９
１の順電圧降下とダイオード１８２と整流回路１６２の
順電圧降下の和はそれぞれ等しくなるようになってい
る。
【００２９】図３には電圧駆動型半導体素子２１に対応
するゲート回路１０１の出力波形を示している。電圧駆
動型半導体素子２１をオフ状態に保つとき、図３（ｅ）
に示すように、逆バイアス用のインバータ電源１３１を
動作させて、コンデンサ１７２の両端に直流電圧を発生
させる。このとき、ダイオード１９２の順電圧降下が電
圧駆動型半導体素子ゲートの逆バイアスとして印加され
る。
するゲート回路１０１の出力波形を示している。電圧駆
動型半導体素子２１をオフ状態に保つとき、図３（ｅ）
に示すように、逆バイアス用のインバータ電源１３１を
動作させて、コンデンサ１７２の両端に直流電圧を発生
させる。このとき、ダイオード１９２の順電圧降下が電
圧駆動型半導体素子ゲートの逆バイアスとして印加され
る。
【００３０】電圧駆動型半導体素子２１のターンオン時
は、図３（ｃ）に示すように、パルス発生回路１１１か
ら所定時間のオン電圧パルスを出力し、図３（ａ）に示
すように、電圧駆動型半導体素子ゲートに急峻な立ち上
がりのパルス電圧を発生させる。
は、図３（ｃ）に示すように、パルス発生回路１１１か
ら所定時間のオン電圧パルスを出力し、図３（ａ）に示
すように、電圧駆動型半導体素子ゲートに急峻な立ち上
がりのパルス電圧を発生させる。
【００３１】これと同時に、逆バイアス用インバータ電
源１３１を停止し（図３（ｅ））、図３（ｄ）に示すよ
うに、順バイアス用インバータ電源１２１を動作させ
て、コンデンサ１７１の両端に直流電圧を発生させる。
これにより、ダイオード１９１の順電圧降下が電圧駆動
型半導体素子ゲートの順バイアスとして印加され、図３
（ａ）に示すように、電圧駆動型半導体素子のオン状態
が維持される。
源１３１を停止し（図３（ｅ））、図３（ｄ）に示すよ
うに、順バイアス用インバータ電源１２１を動作させ
て、コンデンサ１７１の両端に直流電圧を発生させる。
これにより、ダイオード１９１の順電圧降下が電圧駆動
型半導体素子ゲートの順バイアスとして印加され、図３
（ａ）に示すように、電圧駆動型半導体素子のオン状態
が維持される。
【００３２】電圧駆動型半導体素子２１のターンオフ時
は、図３（ｃ）に示すように、パルス発生回路１１１か
ら所定時間のオフ電圧パルスを出力し、図３（ａ）に示
すように、電圧駆動型半導体素子ゲートに急峻な立ち下
がりのパルス電圧を発生させる。
は、図３（ｃ）に示すように、パルス発生回路１１１か
ら所定時間のオフ電圧パルスを出力し、図３（ａ）に示
すように、電圧駆動型半導体素子ゲートに急峻な立ち下
がりのパルス電圧を発生させる。
【００３３】これと同時に、順バイアス用インバータ電
源１２１を停止し（図３（ｄ））、図３（ｅ）に示すよ
うに、逆バイアス用インバータ電源１３１を動作させ
て、電圧駆動型半導体素子ゲートを逆バイアスする。
源１２１を停止し（図３（ｄ））、図３（ｅ）に示すよ
うに、逆バイアス用インバータ電源１３１を動作させ
て、電圧駆動型半導体素子ゲートを逆バイアスする。
【００３４】以上のように本実施例のゲート駆動回路で
は、ターンオン時には直前にパルス発生回路１１１から
所定幅のオフ電圧パルスを出力し、トランス１５０にオ
ン方向の励磁エネルギーを蓄えた後、瞬時にオン電圧パ
ルスに切り換える。
は、ターンオン時には直前にパルス発生回路１１１から
所定幅のオフ電圧パルスを出力し、トランス１５０にオ
ン方向の励磁エネルギーを蓄えた後、瞬時にオン電圧パ
ルスに切り換える。
【００３５】これにより、オン電圧パルスに切り換えた
ときにトランスのフライバックにより電圧駆動型半導体
素子２１のゲートに急峻に電荷を注入できるので、電圧
立ち上がりも急峻にできる。また同時に、ターンオンパ
ルス出力終了後にトランスの励磁電流による電圧駆動型
半導体素子の誤消弧を防ぐことができる。
ときにトランスのフライバックにより電圧駆動型半導体
素子２１のゲートに急峻に電荷を注入できるので、電圧
立ち上がりも急峻にできる。また同時に、ターンオンパ
ルス出力終了後にトランスの励磁電流による電圧駆動型
半導体素子の誤消弧を防ぐことができる。
【００３６】タ一ンオフ時には直前にパルス発生回路１
１１から所定幅のオン電圧パルスを出力し、トランス１
５０にオフ方向の励磁エネルギーを蓄えた後、瞬時にオ
フ電圧パルスに切り換える。
１１から所定幅のオン電圧パルスを出力し、トランス１
５０にオフ方向の励磁エネルギーを蓄えた後、瞬時にオ
フ電圧パルスに切り換える。
【００３７】これにより、上記と同様の効果で、電圧駆
動型半導体素子２１のゲートから急峻に電荷を引き抜け
るので、電圧立ち下がりも急峻にでき、また同時に、タ
ーンオフパルス出力終了後にトランスの励磁電流による
電圧駆動型半導体素子２１の誤動作を防ぐことができ
る。
動型半導体素子２１のゲートから急峻に電荷を引き抜け
るので、電圧立ち下がりも急峻にでき、また同時に、タ
ーンオフパルス出力終了後にトランスの励磁電流による
電圧駆動型半導体素子２１の誤動作を防ぐことができ
る。
【００３８】このようにして、ＧＴＯ素子１や電圧駆動
型半導体素子２１，２２の近傍に配置される電子回路
は、図２に示すように、トランス、ダイオード等ノイズ
に強い部品のみで構成され、ノイズに弱い電子回路部は
トランスの１次側に、ＧＴＯ素子１や電圧駆動型半導体
素子２１，２２から隔離配置されるので、耐ノイズ性に
優れたＧＴＯ素子１のゲート駆動回路を提供することが
できる。
型半導体素子２１，２２の近傍に配置される電子回路
は、図２に示すように、トランス、ダイオード等ノイズ
に強い部品のみで構成され、ノイズに弱い電子回路部は
トランスの１次側に、ＧＴＯ素子１や電圧駆動型半導体
素子２１，２２から隔離配置されるので、耐ノイズ性に
優れたＧＴＯ素子１のゲート駆動回路を提供することが
できる。
【００３９】
【発明の効果】以上詳述したように本発明によれば、電
圧駆動型半導体素子をターンオンおよびターンオフさせ
るのに必要なパルス電圧の発生回路をトランス１次側に
接続して、トランスの２次巻線と、逆並列接続したダイ
オード対を直列接続して電圧駆動型半導体素子のゲート
に接続し、逆並列ダイオード対の両端に、所定のタイミ
ングで運転、停止が可能な、電圧駆動型半導体素子のゲ
ート順バイアス用直流電源回路およびゲート逆バイアス
用直流電圧源回路とを接続することで、スイッチング素
子の周辺部をノイズに強い電子部品で構成しているの
で、耐ノイズ性に優れた、ノイズによる誤動作を回避す
ることが可能なゲート駆動回路を提供することができ
る。
圧駆動型半導体素子をターンオンおよびターンオフさせ
るのに必要なパルス電圧の発生回路をトランス１次側に
接続して、トランスの２次巻線と、逆並列接続したダイ
オード対を直列接続して電圧駆動型半導体素子のゲート
に接続し、逆並列ダイオード対の両端に、所定のタイミ
ングで運転、停止が可能な、電圧駆動型半導体素子のゲ
ート順バイアス用直流電源回路およびゲート逆バイアス
用直流電圧源回路とを接続することで、スイッチング素
子の周辺部をノイズに強い電子部品で構成しているの
で、耐ノイズ性に優れた、ノイズによる誤動作を回避す
ることが可能なゲート駆動回路を提供することができ
る。
【図１】本発明の実施形態によるスイッチング素子のゲ
ート駆動回路の構成例を示す図。
ート駆動回路の構成例を示す図。
【図２】図１中に示すゲート回路１０１の構成例を示す
図。
図。
【図３】図２に示したゲート回路１０１の各部における
動作波形を示す図。
動作波形を示す図。
【図４】従来技術によるスイッチング素子ゲート駆動回
路の構成例を示す図。
路の構成例を示す図。
１ ＧＴＯ素子 ２１，２２ 電圧駆動型半導体素子 ４１，４２ コンデンサ ５１ 抵抗 ６１，６２ 直流電圧源 １００ 制御回路 １０１，１０２ ゲート回路 １１１，１１２ パルス発生回路 １２１，１２２ インバータ電源回路 １３１，１３２ インバータ電源回路 １５０，１５１，１５２ トランス
フロントページの続き (56)参考文献 特開 平９−149626（ＪＰ，Ａ) 特開 昭59−158127（ＪＰ，Ａ) 特開 昭62−147952（ＪＰ，Ａ) 実開 昭60−181930（ＪＰ，Ｕ) 実開 昭60−114436（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 1/06 H03K 17/73
Claims (1)
- 【請求項１】 半導体スイッチング素子のゲート駆動回
路において、 正負両極性にそれぞれ所定のパルス状の電圧を発生する
パルス発生回路と、 前記パルス発生回路の出力端が１次巻線に接続されるト
ランスと、 前記トランスの２次巻線に接続される逆並列接続したダ
イオード対と、 前記ダイオード対と直列接続されてゲートへの印加に応
じて前記半導体スイッチング素子を制御する電圧駆動型
半導体素子と、 前記ダイオード対の両端に接続されて所定のタイミング
で運転及び停止される、前記電圧駆動型半導体素子のゲ
ート順バイアス用直流電圧源回路及びゲート逆バイアス
用直流電圧源回路とを具備したことを特長とする半導体
スイッチング素子のゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08818297A JP3281834B2 (ja) | 1997-04-07 | 1997-04-07 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08818297A JP3281834B2 (ja) | 1997-04-07 | 1997-04-07 | ゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10285908A JPH10285908A (ja) | 1998-10-23 |
| JP3281834B2 true JP3281834B2 (ja) | 2002-05-13 |
Family
ID=13935775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08818297A Expired - Fee Related JP3281834B2 (ja) | 1997-04-07 | 1997-04-07 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3281834B2 (ja) |
-
1997
- 1997-04-07 JP JP08818297A patent/JP3281834B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10285908A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061255A (en) | Drive circuit for synchronous rectifiers in isolated forward converter | |
| GB2143998A (en) | Converter with lossless snubbing components | |
| US5379206A (en) | Low loss snubber circuit with active recovery switch | |
| KR940008458A (ko) | 공진형 전원 회로 | |
| WO2006057365A1 (ja) | 高電圧パルス発生回路 | |
| JP4003833B2 (ja) | 電界制御型半導体素子の駆動回路 | |
| JP3281834B2 (ja) | ゲート駆動回路 | |
| JP2005507628A (ja) | 同期整流回路 | |
| JP3019093B1 (ja) | スイッチング電源装置 | |
| JP2003348817A (ja) | ゲート駆動回路 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JP3333614B2 (ja) | ゲートターンオフサイリスタ制御装置 | |
| JP3659222B2 (ja) | 電流制御型半導体素子用駆動回路 | |
| JPH09140122A (ja) | Ｉｇｂｔ駆動の逆バイアス回路 | |
| JPH0583934A (ja) | 電源回路 | |
| JP3393990B2 (ja) | スイッチング電源装置 | |
| JP2003052166A (ja) | スイッチング電源回路 | |
| JP2854755B2 (ja) | スイッチング電源装置 | |
| JP3445721B2 (ja) | 正負パルス式高電圧電源 | |
| JP3345162B2 (ja) | Ｆｅｔのゲート駆動回路 | |
| RU2013860C1 (ru) | Магнитно-транзисторный ключ | |
| JP3298289B2 (ja) | インバータ制御装置 | |
| JP2022135911A (ja) | バイポーラパルス電圧ゲートドライバ | |
| JPH04334978A (ja) | インバータ装置の出力電流極性検出回路 | |
| JPH0564448A (ja) | スイツチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| LAPS | Cancellation because of no payment of annual fees |