JP2005507628A

JP2005507628A - 同期整流回路

Info

Publication number: JP2005507628A
Application number: JP2003541117A
Authority: JP
Inventors: ヘルムート、ミューラー
Original assignee: Minebea Co Ltd
Current assignee: Minebea Co Ltd
Priority date: 2001-10-26
Filing date: 2002-10-17
Publication date: 2005-03-17
Also published as: NO20032930D0; WO2003038976A3; NO20032930L; US7009855B2; US20050002209A1; WO2003038976A2; EP1438784B1; CN1539193A; EP1438784A2

Abstract

本発明は、第１及び第２の一次巻線領域を含む一次側並びに第１及び第２の二次巻線領域を含む二次側とを有する電力変圧器と、前記電力変圧器の二次側にある整流回路とを備えた同期整流回路に関し、前記整流回路は、前記第１又は第２の二次巻線領域に付属する第１及び第２のＭＯＳＦＥＴと、前記第１又は第２の二次巻線領域に付属する第１及び第２の変流器装置と、前記第１又は第２のＭＯＳＦＥＴのための第１及び第２の駆動回路とを備えている。本発明によれば、各々の前記変流器装置は、前記電力変圧器の付属の前記二次巻線領域の電流に依存して決まる第１及び第２の電流を生成する。各々の前記駆動回路は、前記変流器装置において生成される第１又は第２の電流を受け取る第１の分路及び第２の分路を有しており、第１の分路は、ダイオードと、半周期トランスダクターチョークとを有しており、第２の分路も、ダイオードを有している。

Description

【技術分野】
【０００１】
本発明は、プッシュプルＤＣ／ＤＣコンバータにおいて使用するための同期整流回路に関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータは、入力部の直流電圧をできるだけ高い効率で、他の値を有する出力直流電圧に変換するという役割を担っている。この出力値は、入力値より大きい場合も小さい場合もあり、かつ、調整可能であり得る。入力直流電圧は、ＤＣ／ＤＣコンバータの中で、先ず、方形に推移する交流電圧に変換され、このときに切換段が用いられる。この「チョッピング」された交流電圧は、ターンオン時間中には磁気エネルギーとしてチョークに蓄えられ、ターンオフ時間中にはＤＣ／ＤＣコンバータの出力部において自己誘導電圧として作用する。このような原理に基づいて動作するＤＣ／ＤＣコンバータは、チョーク型コンバータと称される。チョーク型コンバータでは、入力部と出力部とが電気的に相互に分離されていない。電位分離を実現するために、従来の技術では変圧器が用いられる。この変圧器では、誘導される電圧は二次巻線に発生し、このときの変圧比は、巻数によって規定することができる。変圧器型コンバータと称されるこのようなＤＣ／ＤＣコンバータが図１に示されている。
【０００３】
図１は、入力切換段１０と、電力変圧器１２と、整流器１４と、出力フィルタ１６とを備えている変圧器型コンバータの基本要素を示している。従来の技術では、シングルエンドコンバータとプッシュプルコンバータとが区別されている。シングルエンドコンバータは、電子制御される単純なスイッチとみなすことができ、それに対して、プッシュプルコンバータでは、切換プロセスが発生し、２個の一次巻線を有する変圧器１２が必要となる場合がある。プッシュプルコンバータは、２個のシングルエンドコンバータの並列回路から導き出すことができ、電子的な切換は２個の切換段によって具体化され、両方の一次巻線の一方が常に通電状態にある。本発明は、このプッシュプルコンバータの分野に関わるものである。
【０００４】
実際にこのようなプッシュプルコンバータは、例えば、遠隔通信用途のためのサーバーアーキテクチャにおけるスイッチング電源、ＰＣ、工業用の用途、及び、その他の多くの分野において利用されている。本発明は、複数段が相前後して接続された分散型のエネルギー供給システムにおいて格別に有利である。新たなサーバーアーキテクチャでは、例えば、定格電圧が先ず約４８乃至５０Ｖのバス電圧に変換される電源が用いられる。サーバーサブシステムの内部において、例えば＋１２Ｖへの第２の変換が行われる。マイクロプロセッサ、ＲＡＭ等の様々な構成要素のための専用電圧は、１２Ｖレールと接続されたいわゆる電圧調整器モジュールにより局所的に生成される。
【０００５】
様々な電力段が直列回路になっているため、これらのコンバータ段の各々は、できる限り効率的に動作しなければならない。スイッチング電源の効率を最高にするためには、あらゆるソースに関わるエネルギー損失に関して、スイッチング電源を最適化しなければならない。エネルギー損失は、シングルエンドコンバータやプッシュプルコンバータといったコンバータ型式の種類に左右されるとともに、主として整流回路の動作形式に左右される。
【０００６】
プッシュプルコンバータの大きな利点は、インダクタンスがよく活用され、変成器が正及び負の方向において制御されることにある。さらに別の利点は、コンバータの効率が高く、出力電力が大きいことである。
【０００７】
二次側で整流をするためのショットキーダイオードを備えているプッシュプルコンバータの原理図が、図２に示されている。図２のプッシュプル・フォワードコンバータは、従来の技術において公知であり、その機能は、例えば、ビリングス、キース（Billings，Keith）による「スイッチ・モード電力供給ハンドブック（Switch Mode Power Supply Handbook）」第２版、ニューヨーク、マグローヒル（McGraw-Hill）、１９９９に記載されている。このコンバータは、一次側１８ａと二次側１８ｂとを備えている電力変圧器１８を有している。一次側１８ａと二次側１８ｂとは、それぞれ二つの巻線領域を有している。一次側１８ａにある両方の巻線領域には、制御のための２個のパワートランジスタ２０、２２が付属している。二次側１８ｂにある両方の巻線領域には、図２に示すように、蓄積チョーク２８及び蓄積コンデンサ３０からなる出力フィルタ段と接続された、２個の二次ダイオード２４及び２６が付属している。パワートランジスタ２０、２２は、例えば、図示しない制御ＩＣによって制御される。
【０００８】
トランジスタ２２が駆動されると、電力変圧器１８の付属の巻線領域を介して、及び、トランジスタ２２を介して、電流が流れる。電力変圧器１８の二次側１８ｂにある付属の巻線領域の極性は、ダイオード２６を遮断させる。それと同時に二次側１８ｂの他方の巻線領域でも電圧が誘導され、その結果として、蓄積チョーク２８を介してダイオード２４の通電が生じる。一次側から二次側へ十分なエネルギー伝達が行われた後、トランジスタ２２が遮断される。次のサイクルでは、トランジスタ２０が駆動される。このとき、一次側１８ａの第２の巻線領域を通って流れる電流は、二次側１８ｂにある付属の巻線の極性の逆転を引き起こす。ダイオード２４が遮断され、ダイオード２６が導通状態になり、第１のサイクルと同じく、チョーク２８を介しての通電を可能にする。両方のパワートランジスタ２０、２２が同時に導通状態にならないことを保証するために、前述した第１のサイクルと第２のサイクルとの間に、強制休止、いわゆるフリーホイーリング段階が挿入される。このフリーホイーリング段階の間、変圧器１８の二次側１８ｂでは、蓄積チョーク２８と、蓄積コンデンサ３０と、導通状態にある両方のダイオード２４及び２６と、接続されている電力消費部（図示せず）とによって電気回路が形成される。
【０００９】
図３は、電力変圧器１８の二次側１８ｂにある両方の巻線領域における出力電圧ｕ_０１、ｕ_０２の理想化した波形と、ダイオード２４及び２６を通る順方向電流ｉ_０１、ｉ_０２と、蓄積チョーク２８を通る出力電流ｉ_０とを示している。
【００１０】
時間インターバルｔ_１からｔ_２の間に、正の電圧ｕ_０１が生成される。ダイオード２４は、導通する。総ての出力電流ｉ_０が、このダイオードと、電力変圧器１８の上側の二次巻線領域とを通って出力部へと導通される。出力電流の増大は、電圧差ｕ_０１−ｕ_０（出力電圧）と、二次回路のインダクタンスの合計とによって規定される。
【００１１】
第２の時間インターバルｔ_２からｔ_３は、いわゆるフリーホイーリング段階に相当している。電力変圧器１８の出力電圧ｕ_０１及びｕ_０２はゼロである。電流ｉ_０は、二次回路のインダクタンスによって規定される。二次側１８ｂにおける上側の巻線領域と下側の巻線領域とが同一であれば、出力電流ｉ_０は二つの部分に分割される。各々のダイオード２４、２６が出力電流ｉ_０のそれぞれ半分を導通する。この時間インターバルの間、出力電流は常に低下していく。
【００１２】
第３の時間インターバルｔ_３からｔ_４の間には、正の電圧ｕ_０２が生成され、ダイオード２６が導通する。このことは、第１の時間インターバルに相当する挙動につながる。
【００１３】
周期Ｔの最後の時間インターバルｔ_４からｔ_５の間は、両方のパワートランジスタ２０、２２がターンオフされる。電圧ｕ_０１及びｕ_０２は再びゼロになり、これはフリーホイーリング段階に相当する。
【００１４】
図２に示すＤＣ／ＤＣコンバータの実施の形態では、二次整流器がダイオードにより構成されている。整流ダイオードは、ダイオード２４、２６の順方向電圧に依存して決まる、ダイオードの順損失と切換損失とを合わせた損失を生じる。
【００１５】
ダイオードの順損失Ｐ_ＤＣは、そのダイオードの順方向電圧降下ｕ_Ｆと順方向電流ｉ_Ｄを掛け合わせることによって与えられる（図４も参照）。
Ｐ_ＤＣ＝ｕ_Ｆ・ｉ_Ｄ
順方向電圧は、負荷が増加するにつれて上昇し、ダイオード型式に応じて０．５Ｖから１．５Ｖの間である。コンバータの出力電圧が、例えばプロセッサ電圧に相当する３．３Ｖであれば、それだけで電圧の約３０％が整流ダイオードにおいて低下する。コンバータの出力電圧がこれよりも高い場合、例えば、遠隔通信の用途向けに４８Ｖである場合、ダイオードでの電圧降下は比較的少なくなるが、それでも依然として無視することはできない。
【００１６】
ダイオードのスイッチング損失は、次式によって見積もることができる。
【数１】

【００１７】
上に説明した順方向損の低減は、電圧降下を少なくすることによってしか実現することができない。
【００１８】
一つの解決策は、ダイオードと並列にＭＯＳＦＥＴを使用することにある。その様子を図４に示す。ＭＯＳＦＥＴは、電流が順方向においてダイオードに印加されるとターンオンされ、逆方向電流が印加されるとターンオフされる。これは同期整流と呼ばれる。スイッチング回路のダイオード、例えばダイオード２４、２６を、ＭＯＳＦＥＴで置き換えることが可能である。垂直構造を有するＭＯＳＦＥＴの場合、その逆並列ダイオード又はインバースダイオード（ボディダイオード）が利用される。その様子が図５に示されており、同じ構成要素には、図１と同じ符号が付されている。図５は、ＭＯＳＦＥＴをベースとする同期整流回路３２において、ダイオード整流器１４を置き換えた様子を模式的に示している。
【００１９】
図４及び図５を参照すると明らかなように、ＭＯＳＦＥＴにおける電圧降下ｕ_ＤＳは、ＭＯＳＦＥＴのターンオン抵抗Ｒ_{ＤＳ（ＯＮ）}と、ダイオード電流ｉ_Ｄに等しくなければならない実際のドレイン電流とによって規定される。エネルギー損失の低減を実現するためには、次式が成り立たなくてはならない。
｜ｕ_ＤＳ｜＝｜Ｒ_{ＤＳ（ＯＮ）}・ｉ_Ｄ｜＞ｕ_Ｆ
このように、順方向抵抗Ｒ_{ＤＳ（ＯＮ）}の低いＭＯＳＦＥＴを選択することによって、順方向損を低減することができる。
【００２０】
ＭＯＳＦＥＴは、ターンオン及びターンオフをするための制御信号が必要である。制御信号の生成が、スイッチング挙動に対して決定的に影響する。このスイッチング回路におけるエネルギー損失も考慮しなければならない。従来の技術では、ＭＯＳＦＥＴを備えている同期整流器に対する種々の制御方法が公知であり、大きく分けて自己制御型、ＩＣ制御型、電流制御型に分類することができる。
【００２１】
図６は、自己制御型の同期整流回路の二次側の簡略化した回路図を示しており、図２と対応する構成要素には同じ符号が付されている。図２に示すパワーダイオード２４、２６は、ＭＯＳＦＥＴ３４及び３６により置き換えられている。二次側１８ｂの第１の巻線領域には符号Ｌ_Ｓ１、第２の巻線領域には符号Ｌ_Ｓ２が付されている。
【００２２】
図５に示す自己制御型の同期整流器では、電力変圧器１８の出力電圧がＭＯＳＦＥＴ３４、３６の制御に用いられる。この回路の利点は、ＭＯＳＦＥＴ３４、３６の制御に追加の駆動回路が必要ないので、回路コストが低いことである。
【００２３】
図３を援用して言えば、時間インターバルｔ_１からｔ_２では、第１の巻線領域Ｌ_Ｓ１における出力電圧ｕ_０１は正であり、第２の巻線領域Ｌ_Ｓ２における出力電圧ｕ_０２は負である。この条件の下では、ＰチャネルＭＯＳＦＥＴ３４がターンオンされる。そのゲート電圧が負だからである。時間インターバルｔ_３からｔ_４では、上記に対応するスイッチング挙動がＰチャネルＭＯＳＦＥＴ３６について成り立つ。即ち、ＭＯＳＦＥＴ３４はターンオフされ、ＭＯＳＦＥＴ３６がターンオンされる。この両方の時間インターバルの間、ＭＯＳＦＥＴスイッチ３４、３６は満足のできる動作をする。しかし、フリーホイーリング段階の間は、制御電圧が生成されない。電流は、ＭＯＳＦＥＴのインバースダイオードを通って流れ、それによって順方向損が必要以上に生成されてしまう。
【００２４】
自己制御型の同期整流回路のさらに別の欠点は、同等のＮチャネルＭＯＳＦＥＴよりもはるかに高価で順方向抵抗が大きいＰチャネルＭＯＳＦＥＴが必要になることである。しかも、変圧器出力電圧の範囲が、ＭＯＳＦＥＴ３４、３６のゲート電圧によって制限される。このゲート電圧は、閾値電圧より高くなくてはならず、かつ、ＭＯＳＦＥＴの最大限許容される約３０Ｖのゲート電圧よりも低くなければならない。
【００２５】
図７は、ＩＣ制御が行われる同期整流器の二次側の模式的な回路図を示しており、図６と同じ構成要素には同一の符号が付されている。この同期整流回路では、ＭＯＳＦＥＴ３４、３６を制御するために制御ＩＣ３８、４０が利用される。このように特殊な同期整流器用の制御ＩＣを供給している製造者はわずかしかない。制御ＩＣ３８、４０は、変圧器１８の二次電圧を走査して、電圧の推移に応じてＭＯＳＦＥＴ３４、３６をオン又はオフに切り換える。電子制御によって、同期整流器の同期したターンオンとターンオフとが保証される。しかしながら、制御ＩＣ３８、４０の使用に対しては、市場での入手が困難なことや、比較的費用が高いこと、そして、制御ＩＣ３８、４０の接続と電力供給のためのコストが増加するといったマイナス要因がある。
【００２６】
図８は、電流制御型の同期整流器の二次側の模式的な回路図を示しており、図８では、第１の二次巻線領域Ｌ_Ｓ１を含む、二次側１８ｂの上側部分だけが図示されており、第２の二次巻線領域Ｌ_Ｓ２を含む下側部分はこれと鏡像対称に構成される。
【００２７】
電流制御型の同期整流器では、パワーＭＯＳＦＥＴ３４（及び３６。図８には図示せず）は、変流器４２を介して制御される。変流器４２は、電力変圧器１８の二次側１８ｂの上側の巻線領域Ｌ_Ｓ１とＭＯＳＦＥＴ３４との間に直列に接続されており、一次巻線４２ａと二次巻線４２ｂとを有している。二次巻線４２ｂは、２個の抵抗４４、４６からなる分圧器を介して、ＭＯＳＦＥＴ３４のゲートと接続されている。
【００２８】
二次側１８ｂの巻線領域Ｌ_Ｓ１を通って電流が流れるように変圧器１８が制御されると、ＭＯＳＦＥＴ３４のインバースダイオードにも電流が流れ、変流器４２が二次巻線４２ｂに電流を生成する。この電流は、ＭＯＳＦＥＴ３４のゲート電圧と等しい電圧降下を抵抗４６に生じさせる。この電圧降下の値は、両方の抵抗４４、４６の比率によって設定することができる。
【００２９】
ＭＯＳＦＥＴ３４は、時間インターバルｔ_１からｔ_３の間にターンオンされ、即ち、フリーホイーリング段階の間もターンオンされている。電流が逆方向に流れると、変流器４２の二次側４２における出力電圧が負になり、ＭＯＳＦＥＴ３４がターンオフされる。正負記号を逆にした上記に準ずる挙動が、図８には図示しない、電力変圧器１８の第２の区域Ｌ_Ｓ２及び第２のＭＯＳＦＥＴ３６について当てはまる。
【００３０】
しかしながら、図８に示すような変流器を用いた同期整流器の制御では、いくつかの欠点が生じる。ＭＯＳＦＥＴは、一方では、ターンオンのために高い電流パルスが必要であり、このことは、変流器の巻数比ｎ２／ｎ１が低くなければならないことを意味している。また、他方では、ターンオン状態の間にはＭＯＳＦＥＴのゲート電流を無視することができ、このことは、変流器の高い巻数比ｎ２／ｎ１を必要とする。
【００３１】
以上の説明に類似してはいるが、変流器により同期整流が行われるシングルエンド・フォワードコンバータを対象とする従来の技術が、Ｙ．クボタ（Y. Kubota）らによる「変流器を用いた同期整流回路（Synchronous Rectification Circuit Using A Current Transformer）」、ＮＴＥＬＣ会議議事録（NTELC Conference Proceedings）、２０００年９月、２６７頁乃至２７３頁に記載されている。
【発明の開示】
【発明が解決しようとする課題】
【００３２】
以上の従来の技術を前提とする本発明の課題は、ＭＯＳＦＥＴの可能な限り迅速なスイッチングを実現すると同時に、可能な限り少ない損失出力しか生じさせない、プッシュプルコンバータのための同期整流回路を提供することである。この目的は、特に、インバースダイオードの通過時間を可能な限り短く抑制するために、ＭＯＳＦＥＴに対して一層高いターンオン電流が生成され、また、損失出力を最低限に抑制するために、ＭＯＳＦＥＴのターンオン状態の間に制御電流が可能な限り低いことによって実現されるのが望ましい。
【課題を解決するための手段】
【００３３】
この課題は、請求項１の構成要件を備える同期整流回路によって解決される。
本発明は、上に説明した設計形態に基づく変流器を備えている同期整流回路において、付属のＭＯＳＦＥＴを２段階で制御するために、第１及び第２の二次巻線を有するように変圧変流器を構成することを意図している。第１の二次巻線は比較的高い電流増幅を生成し、第２の二次巻線は比較的低い電流増幅を生成する。従って、第１の二次巻線は、ＭＯＳＦＥＴの迅速なターンオンのために用いることができ、この場合、ＭＯＳＦＥＴのゲートキャパシタンスは、比較的高いターンオン電流によって迅速にチャージされる。第２段階では、ターンオンされたＭＯＳＦＥＴが比較的低い電流増幅でターンオン状態に保持され、そのためには低い電流しか必要ない。それにより、ＭＯＳＦＥＴを迅速に制御することができ、ターンオンの後に少ない損失でその切換状態を保持することができる。
【００３４】
本発明の有利な実施の形態では、同期整流回路の電子スイッチとしてＭＯＳＦＥＴトランジスタが設けられる。従って、本発明は、このようなＭＯＳＦＥＴの脈絡において説明している。但し、電子スイッチは、バイポーラトランジスタやその他の適当なスイッチにより具現化することもできる。
【００３５】
これに加えて本発明は、変流器４２の二次側４２ｂをリセットするために、切換プロセス後の変流器４２のリセット又は減磁を促進するトランスダクターチョークを意図している。
【００３６】
トランスダクターチョークは従来の技術において基本的には公知であるが、従来は同期整流器では使用されておらず、変流器をリセットするためにも使用されていない。トランスダクターチョークを備えている変流器の二次側の特別な配線によって、変流器のリセットプロセスを明らかに短縮することができ、その結果、フリーホイーリング段階をより短く選択することができる。このことは、プッシュプルコンバータを全体として一層高い周波数で、及び／又は、デューティ比の可変性が大きくなるように、よりよく活用することができるという利点をもたらす。伝達されるべきエネルギーに応じて、フリーホイーリング段階が短縮されれば、コンバータのデューティ比を一層フレキシブルに設定することができる。フリーホイーリング段階の短縮によって効率も向上する。
【００３７】
本発明の有利な実施の形態は、従属請求項に記載されている。
【発明を実施するための最良の形態】
【００３８】
次に、図面を参照しながら、有利な実施の形態を用いて本発明を詳細に説明する。
図９は、本発明に係る同期整流器の二次側の上側半分の模式的な回路図を示している。二次側の下側半分はこれと鏡像対称である。一次側は、従来の技術と同様に構成されていてよい。
【００３９】
図６乃至図８の回路と対応する構成要素には、同じ符号が付されている。
【００４０】
本発明に係る同期整流回路は、二次側に、変圧変流器４８及びパワーＭＯＳＦＥＴ３４と直列に接続された、電力変圧器１８の第１の二次巻線領域Ｌ_Ｓ１を含んでいる。変圧変流器４８は、一次巻線４８ａと、二つの巻線領域４８ｂ１、４８ｂ２に分割された二次巻線４８ｂとを含んでいる。第１の二次巻線領域４８ｂ１は、図８に示す実施の形態では、ダイオード５０とトランスダクターチョーク５２とを含む第１の分路と接続されており、第２の二次巻線領域４８ｂ２は、ダイオード５４と抵抗器５６とを含む第２の分路と接続されている。トランスダクターチョーク５２は、従来の技術では「磁気増幅器」又は「マグアンプ」とも称されている。
【００４１】
第１及び第２の分路は、さらに別の抵抗器５８を介して、同期整流回路の共通の基準電位と接続されている。
【００４２】
同期整流回路の出力部には、従来の技術の場合と同じく、蓄積チョーク２８及び蓄積コンデンサ３０が、図８に示すように、出力フィルタ段を構成するために設けられている。
【００４３】
本発明に係る同期整流回路の機能は、原則として、以下に説明する回路挙動に基づいている。即ち、ＭＯＳＦＥＴ３４をターンオンするために、比較的高い電流が第２の二次巻線領域４８ｂ２を介して生成され、それと同時に、第１の二次巻線領域４８ｂ１を通って、及び、トランスダクターチョーク５２を備える第１の分路を通って、比較的低い電流が流れる。そのために、第１及び第２の二次巻線領域４８ｂ１、４８ｂ２と一次巻線４８ａとの巻数比が適宜選択される。特に、高いスイッチング電流を生成し、ＭＯＳＦＥＴ３４を極めて迅速にターンオンするために、第２の二次巻線領域４８ｂ２と一次巻線４８ａとの１０：１程度の低い巻数比ｎ_２１／ｎ_１が選択される。そして、第１の二次巻線領域４８ｂ１と一次巻線４８ａとの１００：１程度の高い巻数比ｎ_２２／ｎ_１と、トランスダクターチョークの高いインダクタンスとが、第１の分路におけるゆっくりとした電流上昇を引き起こし、電流の上昇につれてトランスダクターチョーク５２のインダクタンスが低下し（トランスダクターチョーク５２が「ターンオン」され）、それによって抵抗器５６を通る電流が再び非常に小さくなる。
【００４４】
このような切換挙動は、電流が低いときは、インダクタンスが高く、開放されたスイッチのように作用し、電流が増えるとインダクタンスが低下し、ついには接続されたスイッチのように作用する、トランスダクターチョーク５２の特性に依拠している。このような切換挙動が本発明により有利に利用される。
【００４５】
実際問題としては、切換回路のターンオフ挙動は、上に説明した他の事例よりも若干複雑である。従って、実際の具現化にあたっては、以下に説明するように、理想的ではないトランスダクターチョークとの関連においていくつか追加の構成要素が必要であり、又は好ましい。
【００４６】
図１０乃至図１２は、本発明に係る同期整流回路の詳細な回路図を示している。二次整流器の主要な構成要素は、相変わらず変圧変流器４８及びＭＯＳＦＥＴ３４であり、変圧変流器４８は、トランスダクターチョーク５２及びダイオード５０を備える第１の出力分路と、ダイオード５４及び抵抗器５６を備える第２の出力分路とを有している。図９の回路に追加して、図１０乃至図１２には、抵抗器５６と並列に接続されたダイオード６０と、抵抗器５８と並列に接続された別のダイオード６２とが示されている。第１及び第２の分路は、ダイオード６２及び抵抗器５８を介して、並びに、これらと並列に接続されたトランジスタ６４を介して、特にバイポーラＰＮＰトランジスタを介して、変圧変流器４８の二次巻線４８ｂをＭＯＳＦＥＴ３４のゲートと接続している。
【００４７】
さらに図１０乃至図１２には、第１の分路にある第１の巻線５２ａと、ダイオード６６及び抵抗器６８と直列に接続された第２の巻線５２ｂとを備えるトランスダクターチョーク５２が示されており、この直列回路は、図１０乃至図１２に示すように、第１及び第２の分路と並列に接続されている。
【００４８】
次に、図１０乃至図１２の本発明に係る同期整流回路の動作について、図１３に示す波形を参照しながら詳細に説明する。図１３の理想的な波形は、電力変圧器１８の二次側１８ｂの上側の巻線領域Ｌ_Ｓ１の出力電圧ｕ_０１と、この巻線領域Ｌ_Ｓ１の出力電流ｉ_０１と、ＭＯＳＦＥＴ３４のドレイン・ソース電圧ｕ_ＤＳと、変圧変流器４８及びトランスダクターチョーク５２をリセットするためのリセット電流ｉ_ＲＥＳ（図１２参照）とを示している。
【００４９】
時間インターバルｔ_０乃至ｔ_１の間（図１３参照）、出力電圧ｕ_０１はゼロである。フリーホイーリング段階に相当するこの期間においては、両方のＭＯＳＦＥＴスイッチ３４、３６（図面には示していないが、図１０乃至図１２の図面と鏡像対称）は導通状態にある。
【００５０】
時点ｔ_０において、ＭＯＳＦＥＴ３４（図１０）のインバースダイオード及び変圧変流器４８を通って電流ｉ_０１が流れる。それに応じてダイオード５４を通って電流が流れ、ＭＯＳＦＥＴ３４の入力キャパシタンスのチャージが開始される。この電流は、先ず第一に、変圧変流器４８の第２の二次巻線領域４８ｂ２と一次巻線４８ａの巻数比ｎ_２１／ｎ_１に依存しており、かつ、負荷に依存している。
【００５１】
第１の時間インターバルＴ_Ｄの間には（図１３参照）、無視できるほど小さい電流もトランスダクターチョーク５２に流れる。変圧変流器４８の第２の二次巻線領域４８ｂ２と一次巻線４８ａとの巻数比ｎ_２２／ｎ_１、トランスダクターチョーク５２自体、及び、負荷は、ＭＯＳＦＥＴ３４のターンオン挙動に影響を及ぼす（図１１参照）。この巻数比ｎ_２２／ｎ_１は、トランスダクターチョーク５２に依存して、制御損失が最低限に抑制されるように選択されなければならない。時間インターバルＴ_Ｄの最後においてトランスダクターチョーク５２が飽和し、ＭＯＳＦＥＴ３４が完全にターンオンされる（図１３参照）。
【００５２】
ダイオード６０及び抵抗器５６は、ＭＯＳＦＥＴ３４のゲート・ソース電圧の大きさを規定する。抵抗器５８は、ゲート回路における振動を減衰する役目を果たす。
【００５３】
時点ｔ_１において、ＭＯＳＦＥＴは導通状態のままであるのに対し、別のＭＯＳＦＥＴ３６（図面には図示せず）はターンオフされる。従って、出力電流全体がＭＯＳＦＥＴ３４を通って流れる。
【００５４】
フリーホイーリング段階の間、即ちｔ_２乃至ｔ_３までの時間インターバルにおいては、スイッチング回路の挙動は、上に説明したのと同様である。時点ｔ_３を起点として、二次巻線領域Ｌ_Ｓ１における電圧ｕ_０１は負になる。このことは、ＭＯＳＦＥＴ３４を通る電流の低下につながる。それにより、変圧変流器４８の二次巻線領域４８ｂ１及び４８ｂ２における電圧が逆転し、トランジスタ６４が導通状態になり、ＭＯＳＦＥＴ３４のターンオフを促進する。
【００５５】
電流器４８の二次巻線領域４８ｂ１、４８ｂ２における負の電圧は、トランスダクターチョーク５２のリセットプロセスを開始させる。リセット電流ｉ_ＲＥＳは、抵抗器６８及びダイオード６６を通って流れ、変圧変流器４８及びトランスダクターチョーク５２をリセットする（図１２参照）。
【００５６】
抵抗器６８は、リセット電流を制限する。ダイオード６６は、この時間インターバルの間だけ電流が流れることを保証する。遅くとも時点ｔ_４においては、即ち、フリーホイーリング段階の開始とともに、リセット電流ｉ_ＲＥＳはもはや流れなくなる。
【００５７】
同期整流器のターンオン時に両方のＭＯＳＦＥＴ３４、３６が導通状態でない場合、それぞれのインバースダイオードは、電力変圧器１８の二次巻線１８ｂを通って電流が流れ始めたときに、通電を引き受ける。それと同時に、変圧変流器４８の一次巻線４８ａにも電流が流れ、それに伴って、第１及び第２の二次巻線領域４８ｂ１、４８ｂ２にも電流が流れる。トランスダクターチョーク５２が第１の分路の通電を妨げるが、ＭＯＳＦＥＴ３４、３６のゲート容量をチャージする役目を果たす第２の分路のダイオード５４には電流が流れる。変圧変流器４８の第２の二次巻線領域４８ｂ２と一次巻線４８ａの１０対１程度の低い巻数比により、比較的大きなスイッチング電流が生成され、ＭＯＳＦＥＴ３４、３６の駆動を著しく加速させる。この迅速なチャージは、ひいてはインバースダイオードを介しての通電時間を短縮する。ＭＯＳＦＥＴ３４、３６の閾値電圧に達すると、このＭＯＳＦＥＴは導通状態になり、このとき抵抗器５６、５８は電流制限の役目をし、ダイオード６０は電圧制限の役目を果たす。トランジスタ２４はこの時点では遮断されている。前述したように、この第１のターンオン期間の間、トランスダクターチョーク５２も遮断されている。
【００５８】
トランスダクターチョーク５２は、このスイッチング回路では磁気スイッチとしての作用をし、ある程度のチャージ時間の後で初めてトランスダクターチョーク５２が飽和に達し、このことは閉じたスイッチ状態に相当しており、その結果、ダイオード５０を介してＭＯＳＦＥＴ３４、３６のゲート容量が完全にチャージされ、それによって同期整流器が完全に制御される。変圧変流器４８の一次巻線４８ａと第１の二次巻線領域４８ｂ１との間で１対１００程度の大きな巻数比を選択することによって、チャージ電流が一層小さくなり、それに伴って同期整流器の制御損失も少なくなる。
【００５９】
既に述べたように、本発明の一つの有利な特徴は、トランスダクターチョーク５２及び変圧変流器４８を、スイッチングプロセスの後で迅速かつ簡単に再びリセット又は減磁できることである。この目的のために、図１０乃至図１２に示すように、トランスダクターチョークには、例えば四つの巻回を備える第２の巻線５２ｂが設けられている。その巻線方向は、トランスダクターチョークの第１の巻線５２ａと反対向きである。この第２の巻線５２ｂは、電流制限の役目を果たす抵抗器６８と、逆方向への通電を防止するダイオード６６とを介して給電される。トランスダクターチョーク５２及び変圧変流器４８のリセットプロセスは、それぞれＭＯＳＦＥＴ３４、３６の遮断期間中に行われる。この時間期間のとき、電力変圧器１８の二次側１８ｂにある付属の巻線領域における電圧は負である。この負の電位に基づいて、抵抗器６８、ダイオード６６、トランスダクターチョーク５２及び変圧変流器４８の二次巻線４８ｂを介して通電が生じる。変流器の二次側の電圧が負の電位に転換し、これに続く通電の減衰によって、変流器とトランスダクターチョークとは反対方向に磁化される。電力変圧器１８の二次側、例えばＬ_Ｓ１における電圧が再び０ボルトになると（フリーホイーリング段階）、リセット電流ｉ_ＲＥＳ（図１３）が消滅する。トランスダクターチョーク５２及び変圧変流器４８の両方のインダクタンスは、このプロセスの後に減磁され、磁界のスイッチングプロセスに備えた準備がなされる。
【００６０】
本発明に係る同期整流回路の様々な構成要素の選択及び設定については、次のような指針を適用することができる。
【００６１】
パワーＭＯＳＦＥＴの選択は、先ず第一に、低い順方向抵抗という観点から行われ、有利には、順方向抵抗Ｒ_ＤＳ＜５０ｍΩと、所望の出力電圧及び出力電流に依存して決まるドレイン・ソース電圧及びドレイン電流とにより行われる。
【００６２】
変圧変流器の最善の変流比は、利用ケースに応じて実験により求めるのが望ましく、テストでは、一次巻線４８ａと第１の二次巻線領域４８ｂ１と第２の二次巻線領域４８ｂ２との巻数比１：５０：５及び１：１００：１０が、この構成では良い結果を残している。
【００６３】
トランスダクターチョーク５２は、整流回路においてスイッチの機能を担っており、ある程度の時間Ｔ_Ｄの後で、前述したようにＭＯＳＦＥＴの制御の第２段階が行われることについて責任を負う。
【００６４】
トランスダクターチョークは、基本的に、１個又は複数個の巻線を備える、飽和可能な軟磁性の環状鉄心により構成される。鉄心のヒステリシス曲線はほぼ方形である。以下において、トランスダクターチョークの挙動について手短に説明する。チョークに電圧が印加されたとき、チョークのインダクタンスは最初の瞬間には非常に大きく、コイルには電流が流れない。時間Ｔ_Ｄが経過した後、チョークは飽和して非常に小さいインダクタンスしか有さなくなる。この状態では、トランスダクターチョークの巻線に電流が流れ、磁気スイッチが閉じられる。この通電中、磁束密度はほぼ一定に保持される。チョークを通る通電が消滅すると磁場強度は低下し、磁束密度は相変わらず一定である。そのときに逆方向に電流が流れると（リセット電流）、又は、負の電圧が印加されると、チョークのインダクタンスが低下してゼロに向かい、その結果、トランスダクターチョークが減磁される。リセット電流が十分に長い時間流れると、トランスダクターチョークは完全に減磁され、従って、リセットされる。リセット電流が引き続き流れれば、トランスダクターチョークは逆方向に磁化され、磁気スイッチが再び開く。
【００６５】
その他の個々の構成要素の機能は、次の通りである。
【００６６】
ダイオード５０、５４及び５８は、ＭＯＳＦＥＴ３４、３６の遮断期間中に帰還電流の流れを妨げる。例えば、順方向電圧が低いので比較的損失が少なく、比較的大きな電流を許容するショットキーダイオードを選択することができる。
【００６７】
抵抗器５６及びツェナーダイオード６０は、ゲート・ソース電圧を調整する役目を果たす。抵抗器５８は、振動を抑圧するためのゲート抵抗としての役目を果たす。さらに、トランジスタ６４の前段に抵抗器５８を配置することによって、ＭＯＳＦＥＴ３４のターンオフが短縮されるので、回路全体の効率が一層向上する。トランジスタ６４は、ＭＯＳＦＥＴ３４、３６のゲートキャパシタンスを放電する役目を果たす。抵抗器６８及びダイオード６６は、トランスダクターチョーク５２及び変圧変流器４８を減磁させる役目を果たす。
【００６８】
以上の説明、特許請求の範囲及び図面の中に開示されている構成要件は、単独でも任意の組み合せの形でも、本発明を様々な実施の形態において具現化するために有意義であり得る。
【００６９】
本発明は、格別に高い効率と迅速なスイッチング特性とを備える、プッシュプルコンバータにおいて使用するための同期整流器を提供するものである。それにより、一方では、本発明の回路を特に多段スイッチング電源でも利用することが可能であり、又は、それと同時に、高い周波数で動作し、及び／又は、デューティ比に関してフレキシブルなスイッチング電源を得ることが可能である。本発明は、ダイオード整流器の損失が著しく大きくなる、出力電圧が例えば＜２４Ｖと低いスイッチング電源にとって特に有利である。一例としての用途は、遠隔通信設備やコンピュータのスイッチング電源等の産業上の用途、プロセッサコアへの電圧供給、及び、特に低い電圧と高い電流とが要求されるあらゆる用途である。
【図面の簡単な説明】
【００７０】
【図１】本発明において採用することができるプッシュプルコンバータ回路のブロック図である。
【図２】ダイオード型整流器を備えているプッシュプルコンバータを示す模式的な回路図である。
【図３】図２のプッシュプルコンバータの出力電圧及び出力電流の理想化された波形である。
【図４】図２のダイオードの代わりに用いることができるＭＯＳＦＥＴの等価回路図である。
【図５】ＭＯＳＦＥＴを備えている同期整流器による、図１のダイオード型整流器の代替をブロック図の形態において示す図である。
【図６】自己制御型の同期整流器の二次側の模式的な回路図である。
【図７】ＩＣ制御型の同期整流器の二次側の模式的な回路図である。
【図８】変流器を備えている同期整流器の二次側の上側半分の模式的な回路図であり、下側半分はこれと鏡像対称である。
【図９】本発明に係る同期整流器の二次側の上側半分の模式的な回路図であり、下側半分はこれと鏡像対称である。
【図１０】第１の動作段階をより詳細に示す、図９の回路図と類似する本発明に係る同期整流器の二次側の上側半分の模式的な回路図である。
【図１１】第２の動作段階を示す、図１０と類似する回路図である。
【図１２】第３の動作段階を示す、図１０及び図１１と類似する回路図である。
【図１３】図１０乃至図１２の同期整流回路の出力電圧及び出力電流の理想的な波形である。
【符号の説明】
【００７１】
１０入力切換段
１２電力変圧器
１４整流器
１６出力フィルタ
１８電力変圧器
１８ａ電力変圧器の一次側
１８ｂ電力変圧器の二次側
２０パワートランジスタ
２２パワートランジスタ
２４二次ダイオード
２６二次ダイオード
２８蓄積チョーク
３０蓄積コンデンサ
３２同期整流回路
３４ＭＯＳＦＥＴ、電子スイッチ
３６ＭＯＳＦＥＴ、電子スイッチ
３８制御ＩＣ
４０制御ＩＣ
４２変流器
４２ａ変流器の一次巻線
４２ｂ変流器の二次巻線
４４抵抗器
４６抵抗器
４８変圧変流器
４８ａ変圧変流器の一次巻線
４８ｂ変圧変流器の二次巻線
４８ｂ１第１の二次巻線領域
４８ｂ２第２の二次巻線領域
５０ダイオード
５２トランスダクターチョーク
５２ａトランスダクターチョークの第１の巻線
５２ｂトランスダクターチョークの第２の巻線
５４ダイオード
５６抵抗器
５８抵抗器
６０ダイオード
６２ダイオード
６４トランジスタ
６６ダイオード
６８抵抗器

Claims

同期整流回路であって、第１及び第２の一次巻線領域を備えている一次側（１８ａ）と、第１及び第２の二次巻線領域を備えている二次側（１８ｂ）とを有する電力変圧器（１２；１８）と、
前記電力変圧器（１２；１８）の二次側にある整流回路（３２）とを備えており、前記整流回路は、前記第１又は第２の二次巻線領域（１８ｂ）に付属する第１及び第２の電子スイッチ（３４、３６）を有しており、さらに前記同期整流回路は、前記第１又は第２の二次巻線領域に付属する第１及び第２の変流器装置（４８）と、前記第１又は第２の電子スイッチ（３４、３６）のための第１及び第２の制御回路（５０−５８）とを備えており、各々の前記変流器装置（４８）は、前記電力変圧器（１８）の付属の前記二次巻線領域（１８ｂ）の電流に依存して決まる第１及び第２の電流を生成し、各々の前記制御回路（５０−５８）は、前記変流器装置（４８）において生成される第１又は第２の電流を受け取る第１の分路（５０、５２）及び第２の分路（５４、５６）を有しており、第１の分路はトランスダクターチョーク（５２）を有していることを特徴とする同期整流回路。
各々の前記変流器装置は、一次巻線（４８ａ）と、第１及び第２の二次巻線（４８ｂ）とを備えている変圧変流器（４８）を有しており、前記制御回路の前記第１及び第２の分路は、前記変圧変流器（４８）の第１又は第２の二次巻線に付属していることを特徴とする請求項１に記載の同期整流回路。
前記電子スイッチ（３４、３６）は、それぞれＭＯＳＦＥＴを有していることを特徴とする請求項２に記載の同期整流回路。
前記第１の変流器装置（４８）の前記一次巻線（４８ａ）は、前記電力変圧器（１８）の前記第１の二次巻線領域（１８ｂ）と直列に接続されており、前記第２の変流器装置の前記一次巻線は、前記電力変圧器（１８）の前記第２の二次巻線領域と直列に接続されていることを特徴とする請求項２又は３に記載の同期整流回路。
前記第１のスイッチ（３４）は、前記電力変圧器（１８）の前記第１の二次巻線領域（１８ｂ）と直列に接続されており、前記第２のスイッチ（３６）は、前記電力変圧器（１８）の前記第２の二次巻線領域（１８ｂ）と直列に接続されていることを特徴とする請求項３又は４に記載の同期整流回路。
前記第１の分路は、前記変圧変流器（４８）の前記第１の二次巻線（４８ｂ１）を、ダイオード（５０）及び前記トランスダクターチョーク（５２）を介して付属の前記ＭＯＳＦＥＴ（３４）のゲートと接続し、前記第２の分路は、前記変圧変流器（４８）の前記第２の二次巻線（４８ｂ２）を、ダイオード（５６）を介して付属の前記ＭＯＳＦＥＴ（３４）のゲートと接続することを特徴とする請求項３乃至５のいずれか一項に記載の同期整流回路。
前記第１及び第２の分路は、切換部材（６４）を介して付属の前記ＭＯＳＦＥＴ（３４）のゲートと接続されていることを特徴とする請求項６に記載の同期整流回路。
前記切換部材（６４）は、バイポーラトランジスタであることを特徴とする請求項７に記載の同期整流回路。
前記変圧変流器（４８）の前記第１の二次巻線（４８ｂ１）は、前記変圧変流器（４８）の前記第２の二次巻線（４８ｂ２）よりも多い巻数を有していることを特徴とする請求項２乃至８のいずれか一項に記載の同期整流回路。
前記変圧変流器（４８）の前記一次巻線（４８ａ）と前記第１の二次巻線（４８ｂ１）と前記第２の二次巻線（４８ｂ２）の巻数比（ｎ_１：ｎ_２２：ｎ_２１）は、約１：１００：１０であることを特徴とする請求項９に記載の同期整流回路。
前記トランスダクターチョーク（５２）は、切換巻線（５２ａ）とリセット巻線（５２ｂ）とを有しており、前記切換巻線（５２ａ）は、前記第１の分路に位置しており、前記リセット巻線（５２ｂ）は、これと並列なリセット分路に位置していることを特徴とする請求項１乃至１０のいずれか一項に記載の同期整流回路。
前記切換巻線（５２ａ）と前記リセット巻線（５２ｂ）との巻数比は、約１：４であることを特徴とする請求項１１に記載の同期整流回路。
前記リセット分路は、ダイオード（６６）を含んでいることを特徴とする請求項１２に記載の同期整流回路。
前記電力変圧器（１８）に入力切換段（１０）が前置されていることを特徴とする請求項１乃至１３のいずれか一項に記載の同期整流回路。
前記整流回路（３２）に出力フィルタ段（１６）が後置されていることを特徴とする請求項１乃至１４のいずれか一項に記載の同期整流回路。
請求項１乃至１５のいずれか一項に記載の同期整流回路を備えていることを特徴とするプッシュプルコンバータ。