JP2017079511A - スイッチング電源装置 - Google Patents

Abstract

【課題】シンプルな構成のスナバ回路を有し、スナバ回路の補助スイッチング素子を適切なシーケンスで的確に駆動できるスイッチング電源装置を提供する。【解決手段】主スイッチング素子２０がオンの期間に励磁され、その励磁エネルギーをオフの期間に出力に放出する出力インダクタ２２と、前記励磁エネルギーが放出される際の電流経路となる出力ダイオード２４とを備える。主スイッチング素子２０は臨界モードで制御される。出力ダイオード２４のスナバ回路１２は、出力ダイオード２４のアノードに一端が接続された補助コンデンサ３０と、補助コンデンサ３０の他端にソースが接続され、出力ダイオード２４のカソードにドレインが接続されたＮチャネルのＭＯＳ型ＦＥＴで成る補助スイッチング素子３２とを備える。さらに、補助スイッチング素子３２のゲートと出力ダイオード２４のアノードとの間を正方向にバイアスする直流バイアス回路３４を備える。【選択図】図１

Description

本発明は、入力電圧を所望の直流電圧に変換して負荷に電力を供給するスイッチング電源装置に関し、特にスナバ回路を備えたスイッチング電源装置に関する。

従来、特許文献１に開示されているように、主スイッチング素子（主発振素子）をオン・オフさせて出力電圧を制御するスイッチング電源装置であって、同期整流素子及び出力ダイオード（付加ダイオード）と並列の位置に、補助コンデンサと補助スイッチング素子（補助スイッチ素子）の直列回路から成るスナバ回路（整流補助回路）が接続されたスイッチング電源装置があった。補助スイッチング素子は、例えばＮチャネルのＭＯＳ型ＦＥＴが使用される。このスイッチング電源装置によれば、補助スイッチング素子を所定のタイミングでオン・オフさせることによって、出力ダイオードのリカバリ動作に起因して発生するクロス損失やスイッチングノイズ等（電磁波ノイズ、電圧サージやリンギング等）を低減できるという効果、主スイッチング素子がターンオフするときに発生するスイッチングノイズ等を低減できるという効果、主スイッチング素子がターンオンするときにＺＶＳ（ゼロボルトスイッチング）を行って主スイッチング素子のクロス損失やスイッチングノイズ等を低減できるという効果等が得られる。

特開２００９−２７３２３０号公報

特許文献１のスイッチング電源装置が有するスナバ回路は、主スイッチング素子のオン・オフのタイミングに対し、補助スイッチング素子のオン・オフのシーケンスを適切に制御することや、微妙な動作遅延を的確に制御すること等が重要である。しかし、特許文献１には、補助スイッチング素子の駆動回路について具体的な回路構成が開示されていない。

電力変換回路には様々な構成があり、補助スイッチング素子と主スイッチング素子がハイサイド側とローサイド側に分かれるケースが少なくない。この場合、各スイッチング素子を互いに絶縁された２つの信号で駆動するため、信号絶縁用の駆動トランスや、ハイサイド及びローサイド駆動用の２出力ドライバＩＣ等を使用する構成にするのが一般的である。したがって、この種のスナバ回路は、シンプルかつ安価に構成するのが難しいという問題があった。

本発明は、シンプルな構成のスナバ回路を有し、スナバ回路の補助スイッチング素子を適切なシーケンスで的確に駆動できるスイッチング電源装置を提供することを目的とする。

本発明は、入力電源に直列接続されて入力電圧を断続する主スイッチング素子と、前記主スイッチング素子がオンの期間に前記入力電源により励磁され、オンの期間に蓄えた励磁エネルギーを前記主スイッチング素子がオフの期間に出力に放出する出力インダクタと、前記主スイッチング素子がオフの期間に導通し、前記励磁エネルギーが出力に放出される際の電流経路となる出力ダイオードとを有し、出力に接続された負荷に対して電力を供給する電力変換回路と、前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備えたスイッチング電源装置であって、
前記電力変換回路にはスナバ回路が設けられ、前記スナバ回路は、前記出力ダイオードのアノードに一端が接続された補助コンデンサと、前記補助コンデンサの他端にソースが接続され、前記出力ダイオードのカソードにドレインが接続されたＮチャネルのＭＯＳ型ＦＥＴで成る補助スイッチング素子と、前記補助スイッチング素子のゲートと前記出力ダイオードのアノードとの間を所定の直流電圧で正方向にバイアスする直流バイアス回路とを備え、前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、速やかに前記主スイッチン素子をオフからオンに反転させる臨界モードの制御を行い、
前記補助スイッチング素子は、前記主スイッチング素子がオフした後、前記補助コンデンサの電圧が低下することによって自己のゲート・ソース間電圧が上昇し、当該ゲート・ソース間電圧がオン閾値を超えたタイミングでオフからオンに反転し、その後、前記主スイッチング素子がオンする前に、前記補助コンデンサの電圧が上昇することによって自己のゲート・ソース間電圧が低下し、当該ゲート・ソース間電圧がオン閾値を下回ったタイミングでオンからオフに反転するスイッチング電源装置である。

前記直流バイアス回路の出力と前記補助スイッチング素子のゲートとの間に、カソードが前記直流バイアス回路の側に配された引き抜きダイオードとゲート抵抗との並列回路が挿入され、前記ゲート抵抗は、前記補助スイッチング素子のゲートに流入する電流を制限することによって前記補助スイッチング素子がオフからオンに反転するタイミングを遅延させる構成にすることが好ましい。

前記直流バイアス回路は、前記補助スイッチング素子のドレインに一端が接続された充電抵抗と、前記充電抵抗の他端と前記出力ダイオードのアノードとの間に接続された平滑コンデンサと、前記充電抵抗の他端にカソードが接続され、前記出力ダイオードのアノードにアノードが接続されたツェナダイオードとを備え、前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記充電抵抗と前記平滑コンデンサの接続点から出力する構成にすることができる。この場合、前記充電抵抗と直列の位置に、前記平滑コンデンサからの放電電流を阻止する放電阻止ダイオードが挿入されている構成にすることが好ましい。

あるいは、前記直流バイアス回路は、前記補助スイッチング素子のドレインに一端が接続されたカップリングコンデンサと、前記カップリングコンデンサの他端にカソードが接続され、前記出力ダイオードのアノードにアノードが接続されたツェナダイオードと、前記ツェナダイオードのカソードにアノードが接続された逆流防止ダイオードと、前記逆流防止ダイオードのカソードと前記出力ダイオードのアノードとの間に接続された平滑コンデンサとを備え、前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記逆流防止ダイオードと前記平滑コンデンサの接続点から出力する構成にすることができる。

また、本発明は、入力電源に直列接続されて入力電圧を断続する主スイッチング素子と、前記主スイッチング素子がオンの期間に前記入力電源により励磁され、オンの期間に蓄えた励磁エネルギーを前記主スイッチング素子がオフの期間に出力に放出する出力インダクタと、前記主スイッチング素子がオフの期間に導通し、前記励磁エネルギーが出力に放出される際の電流経路となる出力ダイオードとを有し、出力に接続された負荷に対して電力を供給する電力変換回路と、前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備えたスイッチング電源装置であって、
前記電力変換回路にはスナバ回路が設けられ、前記スナバ回路は、前記出力ダイオードのカソードに一端が接続された補助コンデンサと、前記補助コンデンサの他端にソースが接続され、前記出力ダイオードのアノードにドレインが接続されたＰチャネルのＭＯＳ型ＦＥＴで成る補助スイッチング素子と、前記補助スイッチング素子のゲートと前記出力ダイオードのカソードとの間を所定の直流電圧で負方向にバイアスする直流バイアス回路とを備え、前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、速やかに前記主スイッチン素子をオフからオンに反転させる臨界モードの制御を行い、
前記補助スイッチング素子は、前記主スイッチング素子がオフした後、前記補助コンデンサの電圧が低下することによって自己のゲート・ソース間電圧が上昇し、当該ゲート・ソース間電圧がオン閾値を超えたタイミングでオフからオンに反転し、その後、前記主スイッチング素子がオンする前に、前記補助コンデンサの電圧が上昇することによって自己のゲート・ソース間電圧が低下し、当該ゲート・ソース間電圧がオン閾値を下回ったタイミングでオンからオフに反転するスイッチング電源装置である。

前記直流バイアス回路の出力と前記補助スイッチング素子のゲートとの間に、アノードが前記直流バイアス回路の側に配された引き抜きダイオードとゲート抵抗との並列回路が挿入され、前記ゲート抵抗は、前記補助スイッチング素子のゲートから流出する電流を制限することによって前記補助スイッチング素子がオフからオンに反転するタイミングを遅延させる構成にすることが好ましい。

前記直流バイアス回路は、前記補助スイッチング素子のドレインに一端が接続された充電抵抗と、前記充電抵抗の他端と前記出力ダイオードのカソードとの間に接続された平滑コンデンサと、前記充電抵抗の他端にアノードが接続され、前記出力ダイオードのカソードにカソードが接続されたツェナダイオードとを備え、前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記充電抵抗と前記平滑コンデンサの接続点から出力する構成にすることができる。この場合、前記充電抵抗と直列の位置に、前記平滑コンデンサからの放電電流を阻止する放電阻止ダイオードが挿入されている構成にすることが好ましい。

あるいは、前記直流バイアス回路は、前記補助スイッチング素子のドレインに一端が接続されたカップリングコンデンサと、前記カップリングコンデンサの他端にアノードが接続され、前記出力ダイオードのカソードにカソードが接続されたツェナダイオードと、前記ツェナダイオードのアノードにカソードが接続された逆流防止ダイオードと、前記逆流防止ダイオードのアノードと前記出力ダイオードのカソードとの間に接続された平滑コンデンサとを備え、前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記逆流防止ダイオードと前記平滑コンデンサの接続点から出力する構成にすることができる。

前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、前記主スイッチング素子の両端電圧が所定電圧まで低下したタイミングで前記主スイッチン素子をオフからオンに反転させる構成にすることが好ましい。また、前記補助スイッチング素子のドレイン・ソース間に、付加コンデンサが接続されている構成にしてもよい。

前記電力変換回路は、前記主スイッチング素子がオンの期間、前記入力電源から前記負荷への電力供給を行うと共に前記入力電源により前記出力インダクタを励磁し、前記主スイッチング素子がオフの期間、前記出力インダクタに蓄えた前記励磁エネルギーを出力に放出して前記負荷への電力供給を行うものである。あるいは、前記電力変換回路は、前記主スイッチング素子がオンの期間、前記入力電源から出力への電力供給を行わずに前記入力電源により前記出力インダクタを励磁し、前記主スイッチング素子がオフの期間、前記出力インダクタに蓄えた前記励磁エネルギーを出力に放出して前記負荷への電力供給を行うものである。

本発明のスイッチング電源装置は、いわゆる臨界モードで動作するので、出力ダイオードのリカバリ動作に起因するクロス損失やスイッチングノイズ等（電磁波ノイズ、電圧サージやリンギング等）がほとんど発生しない。また、独特なスナバ回路が設けられているので、主スイッチング素子がターンオフする時のスイッチングノイズ等を小さく抑えることができる。また、主スイッチング素子のＺＶＳを容易に実現することができ、主スイッチング素子がターンオンする時のクロス損失やスイッチングノイズ等を大幅に低減することができる。さらに、補助スイッチング素子のＺＶＳを容易に実現することができ、補助スイッチング素子がターンオンする時のクロス損失やスイッチングノイズ等を小さく抑えることができる。

スナバ回路は構成が非常にシンプルなので、スナバ回路の実装スペースやコストの増加が最小限に抑えられる。さらに、上述した低ノイズ化、低損失化の効果により、ノイズフィルタやパワー半導体の放熱器を小さくできるので、電源装置全体の大幅な小型化と低コスト化が可能になる。

また、このスナバ回路は、補助スイッチング素子と主スイッチング素子のグランド電位が異なる場合でも問題なく使用できるので、昇圧チョッパ、降圧チョッパ等の非絶縁型コンバータや、フライバックコンバータ等の絶縁型コンバータ等、様々な構成の電力変換回路に適用することができる。

本発明のスイッチング電源装置の第一の実施形態を示す回路図である。 図１の直流バイアス回路の内部構成を示す回路図（ａ）、各部の電圧及び電流の符号を示す図（ｂ）である。 第一の実施形態のスイッチング電源装置の動作を示すタイムチャートである。 図３の期間ｔ１における動作状態を示す等価回路（ａ）、期間ｔ２における動作状態を示す等価回路（ｂ）である。 図３の期間ｔ３における動作状態を示す等価回路（ａ）、期間ｔ４における動作状態を示す等価回路（ｂ）である。 図３の期間ｔ５における動作状態を示す等価回路（ａ）、期間ｔ６における動作状態を示す等価回路（ｂ）である。 図３の期間ｔ７における動作状態を示す等価回路（ａ）、期間ｔ８における動作状態を示す等価回路（ｂ）である。 図３の期間ｔ９における動作状態を示す等価回路である。 図２のスナバ回路の一変形例を示す回路図である。 図２の直流バイアス回路の内部構成の第一の変形例を示す回路図（ａ）、第二の変形例を示す回路図（ｂ）である。 図２の直流バイアス回路の内部構成の第三の変形例を示す回路図（ａ）、第四の変形例を示す回路図（ｂ）である。 本発明のスイッチング電源装置の第二の実施形態を示す回路図である。 本発明のスイッチング電源装置の第三の実施形態を示す回路図である。 本発明のスイッチング電源装置の第四の実施形態を示す回路図である。 本発明のスイッチング電源装置の第五の実施形態を示す回路図である。 本発明のスイッチング電源装置の第六の実施形態を示す回路図（ａ）、直流バイアス回路の内部構成を示す回路図（ｂ）である。 図１６（ｂ）のスナバ回路の一変形例を示す回路図である。 図１６（ｂ）の直流バイアス回路の内部構成の第一の変形例を示す回路図（ａ）、第二の変形例を示す回路図（ｂ）である。 図１６（ｂ）の直流バイアス回路の内部構成の第三の変形例を示す回路図である。 その他のスイッチング電源装置の構成を示す回路図である。

以下、本発明の第一の実施形態のスイッチング電源装置について、図１〜図１１に基づいて説明する。第一の実施形態のスイッチング電源装置１０は、図１に示すように、スナバ回路１２を有する昇圧チョッパ型の電力変換回路１４と、電力変換回路１４の動作を制御する制御回路１６とで構成されている。

電力変換回路１４は、入力電源１８に直列接続されて入力電圧Viを断続する主スイッチング素子２０を備えている。主スイッチング素子２０は、例えばＮチャネルのＭＯＳ型ＦＥＴであり、ソースが入力電源１８のマイナス側に接続され、ドレインが出力インダクタ２２を介して入力電源１８のプラス側に接続されている。ＭＯＳ型ＦＥＴなので、ゲート・ソース間電圧がハイレベルのときにオンし、ローレベルのときにオフする。出力インダクタ２２と主スイッチング素子２０の接続点には、出力ダイオード２４のアノードが接続され、出力ダイード２４のカソードと主スイッチング素子２０のソースの間に出力コンデンサ２６が接続されている。出力コンデンサ２６の両端は電力変換回路１４の出力であり、電力変換回路１４は、出力に接続された負荷２８に対して出力電圧Voと出力電流Ioを供給する。

制御回路１６は、主スイッチング素子２０の駆動パルスを生成する回路で、例えば出力電圧Voを目標値に近づけるようにハイレベルの時間（オン時間）及びローレベルの時間（オフ時間）を決定し、生成した駆動パルスを主スイッチング素子２０のゲート・ソース間に出力する。

出力インダクタ２２は、主スイッチング素子２０がオンの期間に入力電源１８により励磁され、オンの期間に蓄えた励磁エネルギーを主スイッチング素子２０がオフ期間に出力に放出する。出力ダイオード２４は、主スイッチング素子２０がオフの期間に導通し、励磁エネルギーが出力に放出される際の電流経路となる。また、制御回路１６は、出力インダクタ２２の励磁エネルギーが出力ダイオード２４を通じて全て放出された後、速やかに主スイッチン素子２０をオフからオンに反転させる臨界モードの制御を行う。ここで、「主スイッチング素子２０がオンの期間」とは、後述する寄生ダイオード２０ｂが導通している期間及びＦＥＴ２０ａがオンしている期間のことである（図３における期間t8，t9，t1）。

スナバ回路１２は、補助コンデンサ３０、補助スイッチング素子３２、及び直流バイアス回路３４で構成されている。補助コンデンサ３０は、出力ダイオード２４のアノードに一端が接続されている。補助スイッチング素子３２は、ＮチャネルのＭＯＳ型ＦＥＴであり、補助コンデンサ３０の他端にソースが接続され、出力ダイオード２４のカソードにドレインが接続されている。直流バイアス回路３４は、補助スイッチング素子３２のゲートと出力ダイオード２４のアノードの間を、所定の直流電圧で正方向にバイアスする回路である。

直流バイアス回路３４の内部構成は、図２（ａ）に示すように、補助スイッチング素子３２のドレインに一端が接続された充電抵抗３６と、充電抵抗３６の他端と出力ダイオード２４のアノードとの間に接続された平滑コンデンサ３８と、充電抵抗３６の他端にカソードが接続され、出力ダイオード２４のアノードにアノードが接続されたツェナダイオード４０（ツェナ電圧Vz40）とで構成されている。直流バイアス回路３４は、出力ダイオード２４の両端のパルス電圧を充電抵抗３６及び平滑コンデンサ３８で略平均化する動作を行い、平滑コンデンサ３８の両端にツェナ電圧Vz40で規定されるほぼ直流の電圧V38を発生させ、補助スイッチング素子３２のゲートと出力ダイオード２４のアノードとの間を電圧V38でバイアスする。

次に、スイッチング電源装置１０の動作について、図３のタイムチャートに基づいて説明する。図３に示す電流I22、電圧Vds20、電流Id20は、それぞれ図１に示すように、出力インダクタ２２に流れる電流、主スイッチング素子２０のドレイン・ソース間に発生する電圧、主スイッチング素子２０のドレインに流れる電流である。図３に示す電圧V38、電圧V30、電圧Vgs32、電圧Vds32、電流Id32は、それぞれ図２（ｂ）に示すように、平滑コンデンサ３８の両端電圧、補助コンデンサ３０の両端電圧、補助スイッチング素子３２のゲート・ソース間に発生する電圧、補助スイッチング素子３２のドレイン・ソース間に発生する電圧、補助スイッチング素子３２のドレインに流れる電流である。

図３は、スイッチング動作の１周期を期間t1〜t9に分け、各期間の波形を模式的に描いたものであり、ここでは波形を見やすくするため、期間t2，t3，t4の時間軸を少し拡大して描いてある。図３では、期間t2，t3，t4の合計時間が期間t1の約1/2に描いてあるが、実際は、期間t1の約1/10程度の短い時間である。

以下、期間t1〜t9の各動作について、図４〜図８の等価回路を用いて順に説明する。なお、等価回路では、ＮチャネルのＭＯＳ型ＦＥＴである補助スイッチング素子３２を、ＦＥＴ３２ａ（オン・オフの状態をスイッチで示している）、ドレイン・ソース間の寄生ダイオード３２ｂ、ドレイン・ソース間の寄生コンデンサ３２ｃに分けて表記している。電流Id32は、ＦＥＴ３２ａ、寄生ダイオード３２ｂ及び寄生コンデンサ３２ｃに流れる電流を合成した波形である。同様に、ＮチャネルのＭＯＳ型ＦＥＴである主スイッチング素子２０は、ＦＥＴ２０ａ（オン・オフの状態をスイッチで示している）、ドレイン・ソース間の寄生ダイオード２０ｂ、ドレイン・ソース間の寄生コンデンサ２０ｃに分けて表記している。電流Id20は、ＦＥＴ２０ａ、寄生ダイオード２０ｂ及び寄生コンデンサ２０ｃに流れる電流を合成した波形である。

また、説明を容易にするため、各部のダイオード素子に順方向電流が流れたときの電圧降下は十分小さいとして無視する。また、補助スイッチング素子３２のオン・オフが切り替わるゲート閾値電圧をVth32とする。また、補助コンデンサ３０の容量は、寄生コンデンサ２０ｃ，３２ｃよりも十分大きく、出力コンデンサ２６よりも十分小さいとする。

期間t1は、図３、図４（ａ）に示すように、主スイッチング素子２０のＦＥＴ２０ａがオンしている。出力インダクタ２２の電流I22は右肩上がりに増加しており、電流I22は、入力電源１８、出力インダクタ２２、ＦＥＴ２０ａの経路に流れ、出力インダクタ２２が励磁される。ＦＥＴ２０ａがオンして電圧Vds20がほぼゼロになっているので、出力ダイオード２４は、両端に逆電圧Voが印加されて非導通となっている。直流バイアス回路３４の平滑コンデンサ３８は、充電抵抗３６により充電され、電圧V38はツェナ電圧Vz40になっている。補助コンデンサ３０の電圧V30の値は、V30pとなっている。電圧値V30pは電圧V30のピーク値であり、後述する期間t7の動作により決定される。期間t1は、「Vgs32＝V38―V30＝Vz40−V30p＜Vth32」の関係が成立し、補助スイッチング素子３２のＦＥＴ３２ａはオフしている。負荷２８に流れる出力電流Ioは、出力コンデンサ２６から供給される。期間t1は、制御回路１６の制御により、主スイッチング素子２０のＦＥＴ２０ａがオフに転じた時に終了する。

期間t2は、図３、図４（ｂ）に示すように、出力インダクタ２２が期間t1の終了時の電流I22を継続して流そうとする動作を行い、電流I22が、出力インダクタ２２、寄生コンデンサ２０ｃ、入力電源１８の経路と、出力インダクタ２２、補助コンデンサ３０、寄生コンデンサ３２ｃ、出力コンデンサ２６、入力電源１８の経路に分流する。前者の経路に流れる電流は、電流Id20の波形に現れる正の電流であり、これによって寄生コンデンサ２０ｃが充電され、電圧Vds20が急峻に上昇する。後者の経路に流れる電流は、電流Id32の波形に現れる負の電流であり、これによって寄生コンデンサ３２ｃが放電されて電圧Vds32が急峻に低下し、補助コンデンサ３０も少し放電されて電圧V30が緩やかに低下する。

主スイッチング素子２０の電圧Vds20が上昇することによって、充電抵抗３６を通じて平滑コンデンサ３８を充電する電流が徐々に減少し、直流バイアス回路３４は、平滑コンデンサ３８の電圧V38をツェナ電圧Vz40に保持する能力が弱くなる。また、補助スイッチング素子３２のゲート・ソース間に図示しない寄生コンデンサが存在するので、補助コンデンサ３０の電圧V30が低下することにより、平滑コンデンサ３８が放電される。したがって、電圧V38がツェナ電圧Vz40を保持できず、途中で僅かに低下している。しかし、期間t2は「Vgs32＝V38―V30＜Vth32」の関係が成立しており、補助スイッチング素子３２のＦＥＴ３２ａはオフしている。期間t2は、電圧Vds32がゼロボルトまで低下し、補助スイッチング素子３２の寄生ダイオード３２ｂが導通し始めた時に終了する。このとき、電圧Vds20は、出力電圧Voから補助コンデンサ３０の電圧V30を差し引いた値まで上昇している。

期間t3は、図３、図５（ａ）に示すように、出力インダクタ２２が期間t2の終了時の電流I22を継続して流そうとする動作を行い、電流I22が、出力インダクタ２２、寄生コンデンサ２０ｃ、入力電源１８の経路と、出力インダクタ２２、補助コンデンサ３０、寄生ダイオード３２ｂ、出力コンデンサ２６、入力電源１８の経路に分流する。後者の経路に流れる電流は、期間t2と同様に電流Id32の波形に現れる負の電流であるが、寄生コンデンサ３２ｃではなく、インピーダンスが低い寄生ダイオード３２ｂに流れるようになるので、電流I22の大部分がこの経路に流れるようになり、補助コンデンサ３０の放電が加速されて電圧V30の低下速度が速くなる。前者の経路に流れる電流は、期間t2と同様に、電流Id20の波形に現れる正の電流であり、電流量は期間t2よりも少ないが、寄生コンデンサ２０ｃが徐々に充電され、電圧Vds20が緩やかに上昇する。

また、期間t3に入ると、充電抵抗３６には、平滑コンデンサ３８を放電する向きに電流が流れるようになる。また、補助スイッチング素子３２のゲート・ソース間に寄生容量が存在するので、補助コンデンサ３０の電圧V30の低下に伴って平滑コンデンサ３８も放電され、電圧V38もやや低下する。期間t3は、電圧V30の顕著な低下により「Vgs32＝V38―V30≧Vth32」となって、補助スイッチング素子３２のＦＥＴ３２ａがオンに転じた時に終了する。

期間t4は、図３、図５（ｂ）に示すように動作する。期間t3との違いは、補助スイッチング素子３２の寄生ダイオード３２ｂに流れていた電流がＦＥＴ３２ａに流れるようになるという点であるが、寄生ダイオード３２ｂとＦＥＴ３２ａは共にインピーダンスが低い素子なので、各部の波形に大きな変化は現れない。

ここで特徴的なのは、ＦＥＴ３２ａが、電圧Vds32がほぼゼロボルトの時にオフからオンに反転する点であり、いわゆるＺＶＳにより補助スイッチング素子３２のクロス損失が小さく抑えられるという効果が得られる。また、スナバ回路１２が無ければ電圧Vds20に大きいサージ電圧が発生するところ、期間t3，t4の間に、補助コンデンサ３０がサージ電圧のエネルギーを吸収するので、電圧Vds20にほとんどサージ電圧が発生しない。期間t4は、主スイッチング素子の電圧Vds20が出力電圧Voに達し、出力ダイオード２４が導通し始めた時に終了する。このとき、電圧V30はほぼゼロボルトまで低下しているが、電圧V38は所定の電圧に保持されている。

期間t5は、出力インダクタ２２が励磁エネルギーを出力に向けて放出する期間であり、図３、図６（ａ）に示すように、励磁エネルギーを放出する右肩下がりの電流I22が、出力インダクタ２２、出力ダイオード２４、出力コンデンサ２６及び負荷２８、入力電源１８の経路に流れる。したがって、負荷２８に流れる出力電流Ioは、出力インダクタ２２及び出力コンデンサ２６から供給されることになる。充電抵抗３６には、平滑コンデンサ３８を放電する向きに小さい電流が流れ続けるが、電圧V38はあまり低下せず所定の値に保持される。期間t5は、出力インダクタ２２の電流I22がゼロアンペアに達して出力ダイオード２４が非導通になった時に終了する。

期間t6は、図３、図６（ｂ）に示すように、出力インダクタ２２、入力電源１８、出力コンデンサ２６、ＦＥＴ３２ａ、補助コンデンサ３０の経路と、出力インダクタ２２、入力電源１８、寄生コンデンサ２０ｃを通る経路に電流が流れる。出力インダクタ２２の電流I22の波形に現れる負の電流は、前者の経路と後者の経路に分流している各電流を合成したものである。

前者の経路に流れる電流は、電流Id32の波形に現れる正の電流であり、この電流によって補助コンデンサ３０が充電されて電圧V30が上昇する。後者の経路に流れる電流は、電流Id20の波形に現れる負の電流であり、寄生コンデンサ２０ｃを放電する電流であるが、寄生コンデンサ２０ｃの容量が補助コンデンサ３０よりも十分小さいので、その電流量は非常に小さく、電圧Vds20は緩やかに少しだけ低下する。また、電圧Vds20が低下することによって、充電抵抗３６に、平滑コンデンサ３８を充電する方向の電流が流れ、電圧V38が少し上昇する。

ここで特徴的なのは、いわゆる臨界モードの制御により、出力ダイオード２４の順方向電流がゼロアンペアになった時に出力ダイオード２４に逆電圧が印加される点と、電圧Vds20の低下が緩やかなため、出力ダイオード２４の逆電圧が急激に大きくならないという点である。これらの特徴的な動作により、出力ダイオード２４のリカバリ動作がほとんど発生しないので、リカバリ動作に起因するスイッチングノイズやクロス損失が大幅に低減される。期間t6は、電圧V30の顕著な上昇により「Vgs32＝V38―V30≦Vth32」となって、補助スイッチング素子３２のＦＥＴ３２ａがオフに転じた時に終了する。

期間t7は、図３、図７（ａ）に示すように、出力インダクタ２２が期間t6の終了時の電流I22を継続して流そうとする動作を行い、電流I22が、出力インダクタ２２、入力電源１８、出力コンデンサ２６、寄生コンデンサ３２ｃ、補助コンデンサ３０の経路と、出力インダクタ２２、入力電源１８、寄生コンデンサ２０ｃの経路に分流する。前者の経路に流れる電流は、期間t6と同様に、電流Id32の波形に現れる負の電流であるが、ＦＥＴ３２ａではなく、インピーダンスが高い寄生コンデンサ３２ｃに流れるようになるので、電流I22のうちの後者の経路に流れる電流量が増加するようになり、補助コンデンサ３０の充電が緩やかになって電圧V30の上昇が緩やかになる。後者の経路に流れる電流は、期間t6と同様に、電流Id20の波形に現れる正の電流であり、電流量が期間t6よりも多くなり、寄生コンデンサ２０ｃが充電されて電圧Vds20が急峻に低下する。

また、電圧Vds20が低下すると、充電抵抗３６を通じて十分な電流が平滑コンデンサ３８及びツェナダイオード４０に流れ、電圧V38がツェナ電圧Vz40に保持される。期間t7は、電圧Vds20がゼロボルトまで低下し、主スイッチング素子２０の寄生ダイオード２０ｂが導通し始めた時に終了する。寄生ダイオード２０ｂが導通し始めるのは、主スイッチング素子２０がオンの期間（期間t8，t9，t1）に出力インダクタ２２に蓄えられた励磁エネルギーが全て放出されたタイミングである。また、補助コンデンサ３０の電圧V30はV30pまで上昇しており、「Vgs32＝V38―V30＝Vz40−V30p＜Vth32」の関係が成立している。

期間t8は、寄生ダイオード２０ｂが導通することによって主スイッチング素子２０がオンし、図３、図７（ｂ）に示すように、電流I22が、出力インダクタ２２、入力電源１８、寄生ダイオード２０ｂを通る経路に流れ、出力インダクタ２２が励磁される。この経路は非常にインピーダンスが低いので、電流I22は、期間t7における出力インダクタ２２、入力電源１８、出力コンデンサ２６、寄生コンデンサ３２ｃ、補助コンデンサ３０の経路には分流しなくなり、補助コンデンサ２０の電圧V30は、期間t7の終了時のV30pに保持される。平滑コンデンサ３８の電圧V38は、期間t7と同様にツェナ電圧Vz40に保持される。期間t8は、制御回路１６の制御により、主スイッチング素子２０のＦＥＴ２０ａがオンに転じた時に終了する。

期間t9は、図３、図８に示すように動作する。期間t8との違いは、寄生ダイオード２０ｂに流れていた電流がＦＥＴ２０ａに流れるようになるという点であるが、寄生ダイオード２０ｂとＦＥＴ２０ａは共にインピーダンスが低い素子なので、各部の波形に大きな変化は現れない。また、期間t9と期間t1を比べると電流I22，Id20の波形が負か正かという違いがあるが、期間t9の実質的な動作は期間t1と同様である。

ここで特徴的なのは、ＦＥＴ２０ａが、電圧Vds20がほぼゼロボルトの時にオフからオンに反転する点であり、いわゆるＺＶＳにより主スイッチング素子２０のクロス損失が小さく抑えられるという効果が得られる。期間t9は、電流I22，Id20が負から正方向に切り替わったタイミングで終了し、その後、上述した期間t1〜t9の動作を繰り返す。

上述した一連の動作の中で、期間t6は、補助コンデンサ３０が充電されて電圧V30が上昇し、「V30≧V38−Vth32」になるまでの期間であり、例えば、補助コンデンサ３０の容量を大きくすることによって、期間t6の時間を長くすることができる。期間t6の時間を長くすると、出力電流Ioが小さい時にスイッチング周波数が高くなり過ぎるのを防止することができ、半導体のクロス損失の増大を抑制できる等の利点がある。しかし、期間t6の時間を長くし過ぎると、電流I22の波形に現れる負の電流（入力への回生電流）が大きくなって、負荷２８への電力供給に関係ない損失が増加する可能性があるので注意が必要である。したがって、補助コンデンサ３０の容量は、電流I22の波形に現れる負の電流のピーク値が、正の電流（出力電力となる電流）のピーク値の1/10〜1/3程度になるように設定するのが好ましい。

また、期間t4の開始時に補助スイッチング素子３２のＦＥＴ３２ａをＺＶＳさせるためには、期間t1が終了した後、補助コンデンサ３０の電圧V30が低下して「V30≦V38−Vth32」になるまで、所定の時間を設ける必要がある（期間t2，t3の時間）。期間t2，t3の時間は、例えば、期間t7における電圧V30の上昇幅を大きくすることによって長くすることができる。期間t7は、図７（ａ）に示すように、出力インダクタ２２の電流I22が２つの経路に分流する期間であり、電圧V30の上昇幅は、補助コンデンサ３０を充電する経路の電流量の多い少ないによって決まる。電流I22の分流比は、２つの経路のインピーダンスの比、つまり補助スイッチング素子３２の寄生コンデンサ３２ｃと主スイッチング素子２０の寄生コンデンサ２０ｃの容量比によってほぼ決まるので、期間t7における電圧V30の上昇分を大きくしたいときは、寄生コンデンサ３２ｃの容量が大きい補助スイッチング素子３２を選択することが好ましい。補助スイッチング素子３２を変更できないときは、寄生コンデンサ３２ｃと並列の位置に付加コンデンサを接続して容量比を調節してもよい。

また、図３では、主スイッチング素子２０の寄生ダイオード２０ｂが導通して電圧Vds20がほぼゼロボルトになり（期間t8）、その後、ＦＥＴ２０ａがオンする（期間t9）という動作を行い、主スイッチング素子２０のＺＶＳを実現している。しかし、ＦＥＴ２０ａがオンするタイミングは、寄生ダイオード２０ｂが導通する前でもよく、電圧Vds20が一定以下の低い電圧になったタイミングでオンするように設定すれば、主スイッチング素子２０のクロス損失を小さく抑えることができる。同様に、図３では、補助スイッチング素子３２の寄生ダイオード３２ｂが導通して電圧Vds32がほぼゼロボルトになり（期間t3）、その後、ＦＥＴ３２ａがオンする（期間t4）という動作を行い、補助スイッチング素子３２のＺＶＳを実現している。しかし、ＦＥＴ３２ａがオンするタイミングは、寄生ダイオード３２ｂが導通する前でもよく、電圧Vds32が一定以下の低い電圧になったタイミングでオンするように設定すれば、補助スイッチング素子３２のクロス損失を小さく抑えることができる。

また、補助スイッチング素子３２は、寄生ダイオード３２ｂの順方向電圧が大きい場合、期間t3に電流が流れて導通損失が発生し、小型パッケージの部品を使用すると発熱が大きくなるので、例えば、寄生ダイオード３２ｂと並列の位置に順方向電圧の小さい付加ダイオードを接続し、ＭＯＳ型ＦＥＴと付加ダイオードを組み合わせて補助スイッチング素子３２としてもよい。

以上説明したように、スイッチング電源装置１０は、いわゆる臨界モードで動作するので、出力ダイオード２４のリカバリ動作に起因するクロス損失やスイッチングノイズ等（電磁波ノイズ、電圧サージやリンギング等）がほとんど発生しない。また、独特なスナバ回路１２を備えているので、主スイッチング素子２０がターンオフする時のスイッチングノイズ等を小さく抑えることができる。また、主スイッチング素子２０と補助スイッチング素子３２がＺＶＳしているので、各スイッチング素子２０、３２がターンオンする時にクロス損失やスイッチングノイズ等がほとんど発生しない。

また、スナバ回路１２は構成が非常にシンプルなので、スナバ回路１２の実装スペースやコストの増加は最小限に抑えられる。さらに、上述した低ノイズ化、低損失化の効果により、ノイズフィルタやパワー半導体の放熱器を小さくできるので、装置全体の大幅な小型化と低コスト化が可能になる。

次に、スイッチング電源装置１０のスナバ回路１２の一変形例について、図９に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この変形例のスナバ回路４２は、図２（ａ）に示すスナバ回路１２の構成に加え、直流バイアス回路３４の出力と補助スイッチング素子３２のゲートとの間に、カソードが直流バイアス回路３４の側に配された引き抜きダイオード４４とゲート抵抗４６との並列回路が挿入されている。ゲート抵抗４６は、補助スイッチング素子３２のゲートに流入する電流（ゲート・ソース間の寄生コンデンサ３２ｄを充電する電流）を制限し、ＦＥＴ３２ａがオフからオンに反転するタイミングを遅延させる働きをする。引き抜きダイオード４４は、補助スイッチング素子３２のゲートから流出する電流（寄生コンデンサ３２ｄを放電する電流）がゲート抵抗４６によって制限されるのを防止し、ＦＥＴ３２ａがオンからオフに反転するタイミングが遅延しないようにする働きをする。ゲート抵抗４６を設けることによって、寄生ダイオード３２ｂが導通した後でＦＥＴ３２ａをオンさせるよう設定するのが容易になり、補助スイッチング素子３２のＺＶＳをより確実に実現することができる（図３の期間t3，t4）。

次に、スイッチング電源装置１０の直流バイアス回路３４の変形例について、図１０、図１１に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。

第一の変形例の直流バイアス回路４８は、図１０（ａ）に示すように、図２（ａ）に示す直流バイアス回路３４の構成に加え、充電抵抗３６と直列の位置に、平滑コンデンサ３８からの放電電流を阻止する放電阻止ダイオード５０が挿入されている。放電阻止ダイオード５０を設けることによって、期間t3〜t7の期間における電圧V38の低下幅を小さくすることができ、補助スイッチング素子３２のＦＥＴ３２ａがオン・オフするタイミングの設定が容易になる。

第二の変形例の直流バイアス回路５２は、図１０（ｂ）に示すように、補助スイッチング素子３２のドレインに一端が接続されたカップリングコンデンサ５４と、カップリングコンデンサ５４の他端にカソードが接続され、出力ダイオード２４のアノードにアノードが接続されたツェナダイオード４０とを備え、さらに、ツェナダイオード４０のカソードにアノードが接続された逆流防止ダイオード５６と、逆流防止ダイオード５６のカソードと出力ダイオード２４のアノードとの間に接続された平滑コンデンサ３８とを備えている。直流バイアス回路５２は、特に出力ダイオード２４の両端に発生する逆電圧が非常に高い場合に好適であり、上記の直流バイアス回路３４，４８の場合は充電抵抗３６にある程度の損失が発生するところ、直流バイアス回路５２の場合、損失を小さくできるという利点がある。

第三の変形例の直流バイアス回路５８は、図１１（ａ）に示すように、直流バイアス回路４８の充電抵抗３６及び放電阻止ダイオード５０の直列回路の一端を、補助スイッチング素子３２のドレインではなくソースに接続し、さらに、補助スイッチング素子３２のドレインとツェナダイオード４０のカソードとの間に起動用抵抗６０を設けた構成になっている。起動用抵抗６０は、入力電源１８を投入したとき、補助スイッチング素子３２を最初にオンさせるための抵抗であり、直流バイアス回路４８の充電抵抗３６とは役割が異なる。したがって、起動用抵抗６０は、抵抗値を非常に大きくすることが可能であり、起動用抵抗６０に発生する損失を低減できるという利点がある。補助スイッチング素子３２が最初にオンした後は、平滑コンデンサ３８は充電抵抗３６を通じて充電され、起動用抵抗６０に関係なく、必要な電圧V38が確保される。充電抵抗３６の両端電圧は一定以下の低い電圧しか発生しないので、損失は非常に小さい。

第四の変形例の直流バイアス回路１０２は、第一の変形例の直流バイアス回路４８の一部の構成を変更したものであり、図１１（ａ）に示すように、補助スイッチング素子３２のドレインに一端が接続されたコンデンサ１０４と、コンデンサ１０４の他端にカソードが接続され、補助スイッチング素子３２のソースにアノードが接続されたツェナダイオード１０６とが設けられ、放電阻止ダイオード５０のアノードがコンデンサ１０４とツェナダイオード１０６との接続点に接続され、放電阻止ダイオード５０のカソードがツェナダイオード４０のカソードに接続され、充電抵抗３６が省略されている。コンデンサ１０４の容量は、補助コンデンサ３０と平滑コンデンサ３８よりも十分小さい。

直流バイアス回路１０２は、特に、出力ダイオード２４の両端に発生する逆電圧が非常に高い場合（例えば、数百ボルトの場合）に好適である。上記の直流バイアス回路４８の場合、充電抵抗３６や逆流阻止ダイオード５０の両端に高い電圧が発生するので、充電抵抗３６に一定の損失が発生するという問題や、小型で高耐圧のダイオード素子が入手しにくい等の問題が考えられる。これに対して、直流バイアス回路１０２の場合、放電阻止ダイオード５０の両端に低い電圧（ツェナダイオード１０６のツェナ電圧に近い電圧）しか発生しないので、入手しやすい小型で低耐圧のダイオード素子を使用でき、充電抵抗３６も不要になるので損失も抑えられるという利点がある。

なお、図１０（ｂ）に示す直流バイアス回路５２、図１１（ｂ）に示す直流バイアス回路１０２は、内部の各コンデンサにサージ電流が繰り返し流れる可能性があるので、サージ電流のピーク値を抑えるため、抵抗値の小さい抵抗素子を適宜の位置に挿入することが好ましい。

次に、本発明のスイッチング電源装置の他の実施形態について、図１２〜図１９に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第二の実施形態のスイッチング電源装置６２は、図１２に示すように、降圧チョッパ型の電力変換回路６４を備え、出力ダイオード２４の両端にスナバ回路１２が設けられている。制御回路１６が臨界モードの制御を行う点は同様である。 上述した昇圧チョッパ型の電力変換回路１４の場合、主スイッチング素子２０がオンの期間、入力電源１８から出力への電力供給を行わずに入力電源１８により出力インダクタ２２を励磁し、主スイッチング素子２０がオフの期間、出力インダクタ２２に蓄えた励磁エネルギーを出力に放出して負荷２８への電力供給を行う。これに対して、降圧チョッパ型の電力変換回路６４は、主スイッチング素子２０がオンの期間、入力電源１８から負荷２８への電力供給を行うと共に入力電源１８により出力インダクタ２２を励磁し、主スイッチング素子２０がオフの期間、出力インダクタ２２に蓄えた励磁エネルギーを出力に放出して負荷２８への電力供給を行う動作上の違いがある。

しかしながら、降圧チョッパ型のスイッチング電源装置６２も、制御回路１６が臨界モードの制御を行い、スナバ回路１２が動作することによって、スイッチング電源装置１０と同様の優れた効果が得られる。

第三の実施形態のスイッチング電源装置６６は、図１３に示すように、昇降圧チョッパ型の電力変換回路６８を備え、出力ダイオード２４の両端に上記のスナバ回路１２が設けられている。制御回路１６が臨界モードの制御を行う点は同様である。

昇降圧チョッパ型の電力変換回路６８は、上述した昇圧チョッパ型の電力変換回路１４と同様に、主スイッチング素子２０がオンの期間、入力電源１８から出力への電力供給を行わずに入力電源１８により出力インダクタ２２を励磁し、主スイッチング素子２０がオフの期間、出力インダクタ２２に蓄えた励磁エネルギーを出力に放出して負荷２８への電力供給を行う。昇降圧チョッパ型のスイッチング電源装置６６も、制御回路１６が臨界モードの制御を行い、スナバ回路１２が動作することによって、スイッチング電源装置１０等と同様の優れた効果が得られる。

第四の実施形態のスイッチング電源装置７０は、図１４に示すように、Ｈブリッジコンバータと呼ばれる昇降圧チョッパ型の電力変換回路７２を備えている。電力変換回路７２は、互いに同位相でオン・オフする２つの主スイッチング素子２０(1)，２０(2)と、互いに同位相で導通・非導通となる２つの出力ダイオード２４(1)，２４(2)を有し、出力インダクタ２２を中央に配置してブリッジ状に接続されている。そして、出力ダイオード２４(1)，２４(2)の両端に、上記と同様のスナバ回路１２(1)，１２(2)が設けられている。制御回路１６が臨界モードの制御を行う点は同様である。

昇降圧チョッパ型の電力変換回路７２は、上述した昇降圧チョッパ型の電力変換回路６８と同様に、主スイッチング素子２０がオンの期間、入力電源１８から出力への電力供給を行わずに入力電源１８により出力インダクタ２２を励磁し、主スイッチング素子２０がオフの期間、出力インダクタ２２に蓄えた励磁エネルギーを出力に放出して負荷２８への電力供給を行う。電力変換回路７２の場合、電力変換回路６８とは異なり、入力電圧Viと出力電圧Voのグランドを同電位にできる等の特徴がある。

昇降圧チョッパ型のスイッチング電源装置７０も、制御回路１６が臨界モードの制御を行い、スナバ回路１２(1)，１２(2)が動作することによって、スイッチング電源装置１０等と同様の優れた効果が得られる。

第五の実施形態のスイッチング電源装置７４は、図１５に示すように、フライバックコンバータと呼ばれる絶縁型の電力変換回路７６を備え、出力ダイオード２４の両端に上記のスナバ回路１２が設けられている。電力変換回路７６は、互いに磁気結合した２つの巻線２２(1)，２２(2)を有するトランスが出力インダクタ２２となる。制御回路１６が臨界モードの制御を行う点は同様である。

絶縁型の電力変換回路７６は、上述した昇圧チョッパ型の電力変換回路１４と同様に、主スイッチング素子２０がオンの期間、入力電源１８から出力への電力供給を行わずに入力電源１８により出力インダクタ２２を励磁し、主スイッチング素子２０がオフの期間、出力インダクタ２２に蓄えた励磁エネルギーを出力に放出して負荷２８への電力供給を行う。電力変換回路７６の場合は、出力インダクタ２２を励磁する動作が巻線２２(1)を通じて行われ、励磁エネルギ―を放出する動作が巻線２２(2)を通じて行われるという特徴がある。

スイッチング電源装置７４も、制御回路１６が臨界モードの制御を行い、スナバ回路１２が動作することによって、スイッチング電源装置１０等と同様の優れた効果が得られる。

第六の実施形態のスイッチング電源装置７８は、図１６（ａ）に示すように、昇圧チョッパ型の電力変換回路１４を備え、出力ダイオード２４の両端に新規なスナバ回路８０が設けられている。制御回路１６が臨界モードの制御を行う点は同様である。

スナバ回路８０は、補助コンデンサ３０、補助スイッチング素子８２、及び直流バイアス回路８４で構成されている。補助コンデンサ３０は、出力ダイオード２４のカソードに一端が接続されている。補助スイッチング素子８２は、ＰチャネルのＭＯＳ型ＦＥＴであり、補助コンデンサ３０の他端にソースが接続され、出力ダイオード２４のアノードにドレインが接続されている。直流バイアス回路８４は、補助スイッチング素子８２のゲートと出力ダイオード２４のカソードの間を、所定の直流電圧で負方向にバイアスする回路である。

直流バイアス回路８４の内部構成は、図１６（ｂ）に示すように、補助スイッチング素子８２のドレインに一端が接続された充電抵抗３６と、充電抵抗３６の他端と出力ダイオード２４のカソードとの間に接続された平滑コンデンサ３８と、充電抵抗３６の他端にアノードが接続され、出力ダイオード２４のカソードにカソードが接続されたツェナダイオード４０（ツェナ電圧Vz40）とが設けられている。直流バイアス回路８４は、出力ダイオード２４の両端のパルス電圧を充電抵抗３６及び平滑コンデンサ３８で略平均化する動作を行い、平滑コンデンサ３８の両端に、ツェナ電圧Vz40で規定されるほぼ直流の電圧V38（負の電圧）を発生させ、補助スイッチング素子３２のゲートと出力ダイオード２４のカソードとの間をバイアスする。

スナバ回路８０は、ＮチャネルのＭＯＳ型ＦＥＴを用いたスナバ回路１２のコンプリメンタリ回路であり、基本な動作は同様である。したがって、スイッチング電源装置７８も、制御回路１６が臨界モードの制御を行い、スナバ回路８０が動作することによって、スイッチング電源装置１０等と同様の優れた効果が得られる。

図１７は、スナバ回路８０の一変形例を示している。この変形例のスナバ回路８６は、直流バイアス回路８４の出力と補助スイッチング素子８２のゲートとの間に、アノードが直流バイアス回路８４の側に配された引き抜きダイオード４４とゲート抵抗４６との並列回路が挿入されている。このスナバ回路８６は、図９に示すスナバ回路４２のコンプリメンタリ回路であり、同様の作用効果が得られるものである。

図１８（ａ）は、直流バイアス回路８４の第一の変形例を示している。第一の変形例の直流バイアス回路８８は、直流バイアス回路８４の構成に加え、充電抵抗３６と直列の位置に、平滑コンデンサ３８からの放電電流を阻止する放電阻止ダイオード５０が挿入されている。この直流バイアス回路８８は、図１０（ａ）に示す直流バイアス回路４８のコンプリメンタリ回路であり、同様の作用効果が得られるものである。

図１８（ｂ）は、直流バイアス回路８４の第二の変形例を示している。第二の変形例の直流バイアス回路９０は、補助スイッチング素子８２のドレインに一端が接続されたカップリングコンデンサ５４と、カップリングコンデンサ５４の他端にアノードが接続され、出力ダイオード２４のカソードにカソードが接続されたツェナダイオード４０とを備え、さらに、ツェナダイオード４０のアノードにカソードが接続された逆流防止ダイオード５６と、逆流防止ダイオード５６のアノードと出力ダイオード２４のカソードとの間に接続された平滑コンデンサ３８とを備えている。この直流バイアス回路９０は、図１０（ｂ）に示す直流バイアス回路５２のコンプリメンタリ回路であり、同様の作用効果が得られるものである。

さらに、図１９は、直流バイアス回路８４の第三の変形例を示している。第三の変形例の直流バイアス回路９２は、直流バイアス回路８８の充電抵抗３６及び放電阻止ダイオード５０の直列回路の一端を、補助スイッチング素子８２のドレインではなくソースに接続し、さらに、補助スイッチング素子８２のドレインとツェナダイオード４０のアノードとの間に起動用抵抗６０を設けた構成になっている。この直流バイアス回路９２は、図１１に示す直流バイアス回路５８のコンプリメンタリ回路であり、同様の作用効果が得られるものである。

なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、電力変換回路は、所定の主スイッチング素子、出力ダイオード、及び出力インダクタを備え、制御回路が臨界モードの制御を行うことができるよう構成された回路であればよく、上記実施形態の電力変換回路以外の構成にしてもよい。

主スイッチング素子はＭＯＳ型ＦＥＴが好適であるが、双方向に導通可能な他のトランジスタ素子を使用してもよい。バイポーラトランジスタのように一方向にしか導通しない素子を用いる場合は、逆方向に電流を流すための並列ダイオードと組み合わせて１つの主スイッチング素子とすることができる。

スナバ回路の補助スイッチング素子は、Ｎ又はＰチャネルのＭＯＳ型ＦＥＴが好適であるが、条件が合えば、バイポーラトランジスタ、ＩＧＢＴ、ＳＣＲ等の他の半導体を使用して同様の動作を実現することができる。例えば、図２０に示すように、ＮＰＮ型のバイポーラトランジスタ９４、ダイオード９６、ベース抵抗９８、補助コンデンサ３０、直流バイアス回路３４を組み合わせたスナバ回路１００により、スナバ回路１２と同様の動作を実現できる。ただ、スナバ回路１００の場合、スナバ回路１２よりも部品点数が増加し、また、バイポーラトランジスタ９４に特有の課題（例えば、スイッチング周波数が非常に高い場合、バイポーラトランジスタ９４を適切なタイミングで高速にターンオフさせるのが容易ではないこと等）が想定されるので、各素子の定数を設定する際に注意が必要である。その他の半導体を使用した場合も、同様の注意が必要である。

スナバ回路に設けられる直流バイアス回路は、上述した平滑コンデンサ３８の電圧V38に対応する所定の直流電圧を発生する回路であればよく、上記実施形態及び変形例の構成以外の構成に変更することができる。例えば、何らかの目的で出力インダクタに別巻線が設けられている場合、その別巻線に発生する電圧を整流平滑することによって、電圧V38に対応する直流電圧を生成する構成にすることができる。また、昇圧チョッパのように主スイッチング素子がローサイド側で補助スイッチング素子がハイサイド側に設けられている場合、主スイッチング素子を駆動するＩＣ等に供給される直流電圧を、ダイオードとコンデンサ等を用いてブートストラップすることにより、電圧V38に対応する直流電圧を生成してもよい。

１０，６２，６６，７０，７４，７８ スイッチング電源装置
１２，１２(1)，１２(2)，４２，６８，７２，７６，８０，８６ スナバ回路
１４，６４ 電力変換回路
１６ 制御回路
１８ 入力電源
２０，２０(1)，２０(2) 主スイッチング素子
２２ 出力インダクタ
２４，２４(1)，２４(2) 出力ダイオード
３０，３０(1)，３０(2) 補助コンデンサ
３２，３２(1)，３２(2)，８２ 補助スイッチング素子
３４，３４(1)，３４(2)，４８，５２，５８，８４，８８，９０，９２，１０２ 直流バイアス回路
３６ 充電抵抗
３８ 平滑コンデンサ
４０ ツェナダイオード
４４ 引き抜きダイオード
４６ ゲート抵抗
５０ 放電阻止ダイオード
５４ カップリングコンデンサ
５６ 逆流防止ダイオード
６０ 起動用抵抗

Claims (14)

1. 入力電源に直列接続されて入力電圧を断続する主スイッチング素子と、前記主スイッチング素子がオンの期間に前記入力電源により励磁され、オンの期間に蓄えた励磁エネルギーを前記主スイッチング素子がオフの期間に出力に放出する出力インダクタと、前記主スイッチング素子がオフの期間に導通し、前記励磁エネルギーが出力に放出される際の電流経路となる出力ダイオードとを有し、出力に接続された負荷に対して電力を供給する電力変換回路と、
   前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備えたスイッチング電源装置において、
   前記電力変換回路にはスナバ回路が設けられ、
   前記スナバ回路は、前記出力ダイオードのアノードに一端が接続された補助コンデンサと、前記補助コンデンサの他端にソースが接続され、前記出力ダイオードのカソードにドレインが接続されたＮチャネルのＭＯＳ型ＦＥＴで成る補助スイッチング素子と、前記補助スイッチング素子のゲートと前記出力ダイオードのアノードとの間を所定の直流電圧で正方向にバイアスする直流バイアス回路とを備え、
   前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、速やかに前記主スイッチン素子をオフからオンに反転させる臨界モードの制御を行い、
   前記補助スイッチング素子は、前記主スイッチング素子がオフした後、前記補助コンデンサの電圧が低下することによって自己のゲート・ソース間電圧が上昇し、当該ゲート・ソース間電圧がオン閾値を超えたタイミングでオフからオンに反転し、その後、前記主スイッチング素子がオンする前に、前記補助コンデンサの電圧が上昇することによって自己のゲート・ソース間電圧が低下し、当該ゲート・ソース間電圧がオン閾値を下回ったタイミングでオンからオフに反転することを特徴とするスイッチング電源装置。
2. 前記直流バイアス回路の出力と前記補助スイッチング素子のゲートとの間に、カソードが前記直流バイアス回路の側に配された引き抜きダイオードとゲート抵抗との並列回路が挿入され、
   前記ゲート抵抗は、前記補助スイッチング素子のゲートに流入する電流を制限することによって前記補助スイッチング素子がオフからオンに反転するタイミングを遅延させる請求項１記載のスイッチング電源装置。
3. 前記直流バイアス回路は、
   前記補助スイッチング素子のドレインに一端が接続された充電抵抗と、前記充電抵抗の他端と前記出力ダイオードのアノードとの間に接続された平滑コンデンサと、前記充電抵抗の他端にカソードが接続され、前記出力ダイオードのアノードにアノードが接続されたツェナダイオードとを備え、
   前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記充電抵抗と前記平滑コンデンサの接続点から出力する請求項１又は２記載のスイッチング電源装置。
4. 前記充電抵抗と直列の位置に、前記平滑コンデンサからの放電電流を阻止する放電阻止ダイオードが挿入されている請求項３記載のスイッチング電源装置。
5. 前記直流バイアス回路は、
   前記補助スイッチング素子のドレインに一端が接続されたカップリングコンデンサと、前記カップリングコンデンサの他端にカソードが接続され、前記出力ダイオードのアノードにアノードが接続されたツェナダイオードと、前記ツェナダイオードのカソードにアノードが接続された逆流防止ダイオードと、前記逆流防止ダイオードのカソードと前記出力ダイオードのアノードとの間に接続された平滑コンデンサとを備え、
   前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記逆流防止ダイオードと前記平滑コンデンサの接続点から出力する請求項１又は２記載のスイッチング電源装置。
6. 入力電源に直列接続されて入力電圧を断続する主スイッチング素子と、前記主スイッチング素子がオンの期間に前記入力電源により励磁され、オンの期間に蓄えた励磁エネルギーを前記主スイッチング素子がオフの期間に出力に放出する出力インダクタと、前記主スイッチング素子がオフの期間に導通し、前記励磁エネルギーが出力に放出される際の電流経路となる出力ダイオードとを有し、出力に接続された負荷に対して電力を供給する電力変換回路と、
   前記主スイッチング素子のオン時間及びオフ時間を制御する制御回路とを備えたスイッチング電源装置において、
   前記電力変換回路にはスナバ回路が設けられ、
   前記スナバ回路は、前記出力ダイオードのカソードに一端が接続された補助コンデンサと、前記補助コンデンサの他端にソースが接続され、前記出力ダイオードのアノードにドレインが接続されたＰチャネルのＭＯＳ型ＦＥＴで成る補助スイッチング素子と、前記補助スイッチング素子のゲートと前記出力ダイオードのカソードとの間を所定の直流電圧で負方向にバイアスする直流バイアス回路とを備え、
   前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、速やかに前記主スイッチン素子をオフからオンに反転させる臨界モードの制御を行い、
   前記補助スイッチング素子は、前記主スイッチング素子がオフした後、前記補助コンデンサの電圧が低下することによって自己のゲート・ソース間電圧が上昇し、当該ゲート・ソース間電圧がオン閾値を超えたタイミングでオフからオンに反転し、その後、前記主スイッチング素子がオンする前に、前記補助コンデンサの電圧が上昇することによって自己のゲート・ソース間電圧が低下し、当該ゲート・ソース間電圧がオン閾値を下回ったタイミングでオンからオフに反転することを特徴とするスイッチング電源装置。
7. 前記直流バイアス回路の出力と前記補助スイッチング素子のゲートとの間に、アノードが前記直流バイアス回路の側に配された引き抜きダイオードとゲート抵抗との並列回路が挿入され、
   前記ゲート抵抗は、前記補助スイッチング素子のゲートから流出する電流を制限することによって前記補助スイッチング素子がオフからオンに反転するタイミングを遅延させる請求項６記載のスイッチング電源装置。
8. 前記直流バイアス回路は、
   前記補助スイッチング素子のドレインに一端が接続された充電抵抗と、前記充電抵抗の他端と前記出力ダイオードのカソードとの間に接続された平滑コンデンサと、前記充電抵抗の他端にアノードが接続され、前記出力ダイオードのカソードにカソードが接続されたツェナダイオードとを備え、
   前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記充電抵抗と前記平滑コンデンサの接続点から出力する請求項６又は７記載のスイッチング電源装置。
9. 前記充電抵抗と直列の位置に、前記平滑コンデンサからの放電電流を阻止する放電阻止ダイオードが挿入されている請求項８記載のスイッチング電源装置。
10. 前記直流バイアス回路は、
    前記補助スイッチング素子のドレインに一端が接続されたカップリングコンデンサと、前記カップリングコンデンサの他端にアノードが接続され、前記出力ダイオードのカソードにカソードが接続されたツェナダイオードと、前記ツェナダイオードのアノードにカソードが接続された逆流防止ダイオードと、前記逆流防止ダイオードのアノードと前記出力ダイオードのカソードとの間に接続された平滑コンデンサとを備え、
    前記ツェナダイオードのツェナ電圧により規定される前記所定の直流電圧を、前記逆流防止ダイオードと前記平滑コンデンサの接続点から出力する請求項６又は７記載のスイッチング電源装置。
11. 前記制御回路は、前記出力インダクタの前記励磁エネルギーが前記出力ダイオードを通じて放出された後、前記主スイッチング素子の両端電圧が所定電圧まで低下したタイミングで前記主スイッチン素子をオフからオンに反転させる請求項１乃至１０のいずれか記載のスイッチング電源装置。
12. 前記補助スイッチング素子のドレイン・ソース間に、付加コンデンサが接続されている請求項１乃至１１のいずれか記載のスイッチング電源装置。
13. 前記電力変換回路は、
    前記主スイッチング素子がオンの期間、前記入力電源から前記負荷への電力供給を行うと共に前記入力電源により前記出力インダクタを励磁し、
    前記主スイッチング素子がオフの期間、前記出力インダクタに蓄えた前記励磁エネルギーを出力に放出して前記負荷への電力供給を行う請求項１乃至１２のいずれか記載のスイッチング電源装置。
14. 前記電力変換回路は、
    前記主スイッチング素子がオンの期間、前記入力電源から出力への電力供給を行わずに前記入力電源により前記出力インダクタを励磁し、
    前記主スイッチング素子がオフの期間、前記出力インダクタに蓄えた前記励磁エネルギーを出力に放出して前記負荷への電力供給を行う請求項１乃至１２のいずれか記載のスイッチング電源装置。

Images