JP6433453B2 - スイッチング電源装置及びその制御方法 - Google Patents

Description

本発明は、臨界モードで動作するフライバック方式のスイッチング電源装置及びその制御方法に関する。

フライバック方式のスイッチング電源装置で臨界モード制御が行われると、主スイッチング素子がオンの期間にトランスに励磁エネルギーを蓄積し、その後主スイッチング素子がオフし、励磁エネルギーが出力整流素子を通じて放出された後、速やかに主スイッチング素子がオンに転じるという動作を行う。この種のスイッチング電源装置は、従来から広く使用されており、主スイッチング素子のオンオフの制御方法や制御回路の具体的な構成が複数提案されている。

例えば、特許文献１に従来技術として開示されているように、励磁エネルギーが出力整流素子を通じて放出された後、主スイッチング素子の両端に印加される電圧の最低点で主スイッチング素子をターンオンさせる擬似共振型のスイッチング電源があった（特許文献１の図３、図４）。このスイッチング電源の場合、主スイッチング素子のターンオンは、まず、トランスに設けた補助巻線の両端から、出力整流素子が導通している期間に正電圧になるトランス電圧信号を取り出して、零クロス検出回路ＺＣＤでトランス電圧信号がゼロクロスするタイミングを検出する。さらに、遅延回路ＤＬＹ及び波形整形回路ＷＳを通じてゼロクロスから所定時間（１／４共振周期に相当する期間）だけ遅れたタイミングを検出し、このタイミングで制御回路ＣＴＬが主スイッチング素子をターンオンさせる。主スイッチング素子のターンオフは、制御回路ＣＴＬが出力電圧信号を取得し、主スイッチング素子のオン時間が出力電圧に応じた長さになるように、制御回路ＣＴＬが主スイッチング素子をターンオフさせる。擬似共振型は、主スイッチング素子のスイッチング損失やスイッチングノイズを低減できる等の効果がえられる。

また、特許文献２に開示されているように、擬似共振型のスイッチング電源装置に使用される集積回路ＩＣであって、主スイッチング素子の両端に印加される電圧のボトムを検出するためのボトム検出回路及びワンショット回路、出力電圧のフィードバック信号とスイッチング電流信号と比較してパルス幅制御を行うための電流コンパレータ及びフリップフロップ回路等で構成されたスイッチング電源制御回路があった。このスイッチング電源制御回路の場合、主スイッチング素子をターンオンさせるための主要な構成は、ボトム検出回路及びワンショット回路であり、この２つの回路が協働し、特許文献１の零クロス検出回路ＺＣＤ、遅延回路ＤＬＹ及び整形回路ＷＳが行うのと類似した動作を行う。主スイッチング素子のターンオフさせるための主要な構成は、電流コンパレータ及びフリップフロップ回路である。

特開平７−２６４８５０号公報 特開２００７−２１５３１６号公報

フライバック方式のスイッチング電源装置を臨界モードで動作させる場合、上記のように、主スイッチング素子を適切なタイミングでターンオンさせ、ターンオフさせることが重要であり、近年、主スイッチング素子の適切な制御を、よりシンプルで安価な制御回路又は制御方法により実現することが課題になっている。

しかし、特許文献１には、主スイッチン素子のターンオフのタイミングを決定する制御回路ＣＴＬの内部の構成が具体的に記載されておらず、主スイッチング素子をオンオフさせる駆動パルスを生成する部分の構成も記載されていない。

また、特許文献２のスイッチング電源制御回路は、構成が非常に複雑である。また、ワンショット回路やフリップフロップ回路を備えているので、電源装置の小型化のためスイッチング周波数を高く設定すると、回路電流が非常に大きくなってしまう。しかも、高速動作させるため特殊なプロセス（例えば、Ｂｉ−ＣＭＯＳプロセス等）で製造された高価な集積回路ＩＣが必要になる。

本発明は、上記背景技術に鑑みて成されたものであり、シンプルで安価なスイッチング制御回路により、適切な臨界モード制御を容易に実現できるスイッチング電源装置及びその制御方法を提供することを目的とする。

本発明は、主スイッチング素子、入力巻線と出力巻線とを有するトランス、出力整流素子、及び出力平滑コンデンサが設けられ、前記主スイッチング素子がオンオフすることによって、入力電圧を所定の出力電圧に変換するフライバック方式の電力変換回路と、前記出力電圧を目標値に近づけるように前記主スイッチング素子のオン時間及びオフ時間を制御する回路であって、前記主スイッチング素子がオンの期間に前記トランスに蓄積された励磁エネルギーが前記出力整流素子を通じて放出された後、速やかに前記主スイッチング素子をオフからオンに反転させる臨界モード制御を行うスイッチング制御回路とを備えたスイッチング電源装置であって、
前記トランスには、自己の両端にトランス電圧信号を発生する補助巻線が設けられ、前記補助巻線は、前記出力整流素子が導通している期間に前記トランス電圧信号が正方向になるように接続され、
前記スイッチング制御回路には、反転入力側に入力された前記トランス電圧信号と非反転入力側に入力されたトランス電圧閾値とを比較し、これに対応した第一パルスを出力する第一の比較回路と、前記出力電圧と前記目標値に対応した基準電圧との差を反転増幅した電圧制御信号を生成する電圧制御信号生成回路と、前記主スイッチング素子に流れるスイッチング電流と波形が相似形の電圧信号であるスイッチング電流信号を出力するスイッチング電流信号生成回路と、非反転入力側に入力された前記電圧制御信号と反転入力側に入力された前記スイッチング電流信号とを比較し、これに対応した第二パルスを、直流電圧にプルアップされたオープンコレクタ型の出力段から出力する第二の比較回路と、前記第二の比較回路の出力とグランドとの間に接続され、前記第二パルスがローレベルからハイレベルに変化する立ち上がりを緩やかにするためのラッチ用コンデンサと、前記第二パルスが入力され、前記第二パルスが所定の閾値を超えている期間にハイレベルになる第三パルスを出力するバッファ回路と、前記第一及び第三パルスが入力され、これに対応した第四パルスを出力するＡＮＤ回路とが設けられ、
前記主スイッチング素子は、前記第四パルスがハイレベルの期間にオン、ローレベルの期間にオフし、前記ラッチ用コンデンサの容量は、前記第二パルスがローレベルから立ち上がって前記バッファ回路の前記閾値に達するタイミングが、前記第一パルスがハイレベルからローレベルに反転するタイミングよりも後になるように設定されているスイッチング電源装置である。

さらに、前記補助巻線の両端に積分回路が設けられ、前記トランス電圧信号は、前記積分回路により移相されて前記第一の比較回路に入力される構成にすることが好ましい。

また、本発明は、主スイッチング素子、入力巻線と出力巻線とを有するトランス、出力整流素子、及び出力平滑コンデンサが設けられ、前記主スイッチング素子がオンオフすることによって、入力電圧を所定の出力電圧に変換するフライバック方式の電力変換回路を備え、前記出力電圧が目標値に近づくように前記主スイッチング素子のオン時間及びオフ時間が制御されるとともに、前記主スイッチング素子がオンの期間に前記トランスに蓄積された励磁エネルギーが前記出力整流素子を通じて放出された後、速やかに前記主スイッチング素子をオフからオンに反転する臨界モード制御が行われるスイッチング電源装置の制御方法であって、
前記出力巻線の発生電圧と波形が相似形の電圧信号であって、前記出力整流素子が導通している期間に正電圧になるトランス電圧信号を取得し、前記トランス電圧信号が所定のトランス電圧閾値より高い期間はローレベルになり、前記トランス電圧信号が所定のトランス電圧閾値より低い期間はハイレベルになる第一パルスを生成する第一パルス生成処理と、
前記出力電圧と前記目標値に対応した基準電圧との差を反転増幅した電圧制御信号を取得するとともに、前記主スイッチング素子に流れるスイッチング電流と波形が相似形の電圧信号であるスイッチング電流信号を取得し、前記電圧制御信号が前記スイッチング電流信号より低い期間はローレベルになり、前記電圧制御信号が前記スイッチング電流信号より高い期間は緩やかに立ち上がってハイレベルになる第二パルスを生成し、さらに、前記第二パルスが所定の閾値以下の期間にローレベルになり、前記閾値を超えている期間にハイレベルになる第三パルスを生成する第三パルス生成処理と、
前記第一パルスと前記第三パルスの両方がハイレベルの期間に前記主スイッチング素子をオンさせ、ローレベルの期間に前記主スイッチング素子をオフさせる主スイッング素子駆動処理とを設け、
前記第一パルス生成処理、前記第三パルス生成処理及び前記主スイッチング素子駆動処理により、前記第二パルスがローレベルから立ち上がって前記閾値に達するタイミングが、前記第一パルス生成処理における前記第一パルスがハイレベルからローレベルに反転するタイミングよりも後になるように、前記第二パルスの立ち上がり速度を調節するスイッチング電源装置の制御方法である。

さらに、前記第一パルス生成処理において、前記トランス電圧信号を取得し、その位相を遅らせた後、そのトランス電圧信号と前記トランス電圧閾値とを比較することが好ましい。

本発明のスイッチング電源装置及びその制御方法によれば、シンプルで安価なスイッチング制御回路により、臨界モード制御を良好に行うことができる。特に、電源装置の小型化のためスイッチング周波数を高く設定する場合でも、スイッチング制御回路内に格段に高速動作させる素子がないので、汎用的なプロセス（例えば、バイポーラプロセス等）で製造された安価なＩＣを使用することも可能である。

また、積分回路等を用いてトランス電圧信号の位相を遅らせることにより、擬似共振型の動作を容易に実現することができ、主スイッチング素子のスイッチング損失を低減したり、スイッチングノイズの発生を抑制したりすることができる。

本発明のスイッチング電源装置の第一の実施形態を示す回路図である。 図１に示すＡＮＤ回路及び駆動回路の具体的な構成を示す回路図である。 図１に示すスイッチング電源装置の動作波形である。 本発明のスイッチング電源装置の第二の実施形態を示す回路図である。 図４に示すスイッチング電源装置の動作波形である。 図１及び図４に示す第一の比較回路の内部構成の例を示す回路図（ａ）、（ｂ）、（ｃ）である。 図１及び図４に示す第一の比較回路の内部構成の例を示す回路図（ａ）、（ｂ）である。 図１及び図４に示すスイッチング電流信号生成回路の内部構成の例を示す回路図（ａ）、（ｂ）である。 図２に示すＡＮＤ回路及び駆動回路の変形例を示す回路図である。

以下、本発明のスイッチング電源装置及びその制御方法の第一の実施形態について、図１〜図４に基づいて説明する。この実施形態のスイッチング電源装置１０は、図１に示すように、入力電源１２から入力された直流の入力電圧Viを直流の出力電圧Voに変換し、外部接続された負荷１４に出力電圧Vo及び出力電流Ioを供給するＤＣ−ＤＣコンバータであり、電力変換回路１６とスイッチング制御回路１８とを備えている。

電力変換回路１６は、入力電源１２の両端に、トランス２０の入力巻線２０ａ及び主スイッチング素子２２の直列回路が接続されている。主スイッチング素子２２は、例えばＮチャネルのＭＯＳ型ＦＥＴであり、ドレインが入力巻線２０ａの一端に接続され、ソースが入力電源１２のマイナス側（以下、グランドと称する。）に接続されている。主スイッチング素子２２のゲート・ソース間には、後述するスイッチング制御回路１８が出力する駆動パルスVgが入力され、主スイッチング素子２２は、駆動パルスVgがハイレベルの期間にオンし、ローレベルの期間にオフする。

トランス２０は、互いに磁気結合した入力巻線２０ａ、出力巻線２０ｂ及び補助巻線２０ｃを有している。各巻線に付したドットは極性であり、入力巻線２０ａは、一端が主スイッチング素子２２に接続され、他端が入力電源１２のプラス側に接続されている。ここでは、入力巻線２０ａの他端にドットを付し、これを基準に他の巻線の極性を表している。トランス２０は、主スイッチング素子２２がオンの期間、入力電圧Viが入力巻線２０ａに印加されて励磁エネルギーが蓄積され、オフの期間にこれを出力巻線２０ｂから放出する動作を行う。

出力巻線２０ｂのドットが付してない一端に、ダイオードである出力整流素子２４のアノードが接続されている。出力整流素子２４は、主スイッチング素子２２がオフの期間に導通し、出力巻線２０ｂに発生する電圧を整流すると共に、トランス２０が励磁エネルギーを放出する電流の経路になる。さらに、出力整流素子２４のカソードと出力巻線２０ｂのドットが付された他端との間に、出力平滑コンデンサ２６が接続されている。出力平滑コンデンサ２６は、出力整流素子２４が出力した整流電圧を平滑し、直流の出力電圧Voを生成する。

上記の補助巻線２０ｃは、ドットを付した一端がグランドに接続され、他端から、出力整流素子２４が導通している期間に正電圧となる電圧V20cを出力する。

このように、電力変換回路１６は、トランス２０、主スイッチング素子２２、出力整流素子２４及び出力平滑コンデンサ２６で構成されたフライバック方式のコンバータである。

スイッチング制御回路１８は、主スイッチング素子２２がターンオンするタイミングを決定するための回路ブロックとして、第一の比較回路２８を備えている。第一の比較回路２８は、例えばプッシュプル型の出力段を有する比較器であり、反転入力側は、電流制限抵抗３０を介して補助巻線２０ｃに接続され、トランス電圧信号Vot（≒V20c）が入力される。非反転入力側は、所定のトランス電圧閾値Vdrに保持されている。トランス電圧閾値Vdrは、ゼロボルトよりも僅かに高い電圧であり、例えば約0.1Vである。第一の比較回路２８は、トランス電圧信号Votとトランス電圧閾値Vdrとを比較し、これに対応した第一パルスV1を出力する。詳しい動作は後で説明するが、第一パルスV1がローレベルからハイレベルに反転するタイミングが、主スイッチング素子２２がターンオンするタイミングとなる。なお、ダイオード２８ａは、第一の比較回路２８の反転入力側に負電圧が入力されるのを防止するための素子で、第一の比較回路２８を保護するために設けられている。

また、スイッチング制御回路１８は、主スイッチング素子２２がターンオフするタイミングを決定するための回路ブロックとして、電圧制御信号生成回路３２、スイッチング電流信号生成回路３４及び第二の比較回路３６を備えている。電圧制御信号生成回路３２は、反転増幅回路３２ａと絶縁素子３２ｂとで構成され、反転増幅回路３２ａで出力電圧Voと基準電圧Vorとの差を反転増幅して電圧制御信号Vfbを生成し、フォトカプラ等の絶縁素子３２ｂを通じて出力する。基準電圧Vorは、出力電圧Voの目標値に対応した電圧である。

スイッチング電流信号生成回路３４は、主スイッチング素子２２に流れるスイッチング電流Idと波形が相似形の電圧信号であるスイッチング電流信号Vidを出力する回路である。例えば、スイッチング電流Idが流れる経路にカレントトランスを挿入して設けられる。

第二の比較回路３６は、オープンコレクタ型の出力段を有する比較器３６ａと、比較器３６ａの出力を直流電圧Vccにプルアップするためのプルアップ抵抗３６ｂとで構成され、反転入力側にはスイッチング電流信号Vidが入力され、非反転入力側は電圧制御信号Vfbが入力される。第二の比較回路３６は、スイッチング電流信号Vidと電圧制御信号Vfbとを比較し、これに対応した第二パルスV2を出力する。詳しい動作は後で説明するが、第二パルスV2がハイレベルからローレベルに反転するタイミングが、主スイッチング素子２２がターンオフするタイミングとなる。

なお、直流電圧Vccは、スイッチング制御回路１８の動作用に供給される電圧で、例えば、補助巻線２０ｃの両端にダイオードとコンデンサとで成る補助整流平滑回路３８を設け、補助巻線２０ｃの電圧を整流平滑することによって生成される（この場合、直流電圧Vccは、出力電圧Voに略比例した一定の電圧になる）。

さらに、スイッチング制御回路１８は、主スイッチング素子２２をオンオフさせる駆動パルスVgを生成するための回路ブロックとして、ラッチ用コンデンサ４０、バッファ回路４２、ＡＮＤ回路４４及び駆動回路４６を備えている。ラッチ用コンデンサ４０は、第二の比較回路３６の出力とグランドとの間に接続され、第二パルスV2がローレベルからハイレベルに変化する立ち上がりを緩やかにする働きをする。

バッファ回路４２は、いわゆる非反転バッファであり、第二パルスV2が入力され、第二パルスV2が所定の閾値Vthを超えている期間にハイレベルになる第三パルスV3を出力する。

ＡＮＤ回路４４は、第一パルスV1と第三パルスV3とが入力され、これに対応した第四パルスV4を出力する論理積回路である。また、ＡＮＤ回路４４は、駆動回路４６と協働し、主スイッチング素子２２をオンオフさせるための駆動パルスVgを生成する。駆動パルスVgは、第四パルスV4と同位相のパルスである。

図２は、ＡＮＤ回路４４及び駆動回路４６の具体的な構成を示している。ＡＮＤ回路４４は、ＮＡＮＤ素子４８と電流増幅用の反転バッファ５０とで構成され、ハイパワーの第四パルスV4を出力する。駆動回路４６は、抵抗５２ａと、抵抗５２ｂ及びダイオード５４の直列回路とで構成され、これらは互いに並列接続され、ＡＮＤ回路４４の出力と主スイッチング素子２２のゲートとの間に挿入される。駆動回路４６は、第四パルスV4がハイレベルになって主スイッチング素子２２をオンさせるとき、抵抗５２ａ（抵抗値R52a）を通じて主スイッチング素子２２のゲート容量を充電し、第四パルスV4がローレベルになってオフさせるとき、抵抗５２ａ及び抵抗５２ｂ（合成した抵抗値R52a//R52b）を通じてゲート容量を放電する。したがって、充電電流と放電電流の各ピーク値を比較すると、充電電流のピーク値の方が小さくなるので、駆動パルスVgの立ち上がりの方が相対的に緩やかになり、その結果、主スイッチング素子２２のターンオンのスピードが適度に遅くなって不要なスイッチングノイズの発生が抑制される。その一方で、放電電流のピーク値の方が相対的に大きくなるので、駆動パルスVgの立ち下がりが急峻になり、その結果、ターンオフのスピードが速くなってスイッチング損失を低減することができる。

次に、スイッチング電源装置１０の動作を説明する。ここで、スイッチング電源装置１０が有する各トランジスタ及びダイオードは、導通して電流が流れたときの電圧降下が無視できる程度に小さいとする。図３に示すTsw(1)，Tsw(2)は、それぞれスイッチングの１周期であり、スイッチング電源装置１０の動作は、スイッチングの１周期を期間T1〜T5に分けて説明することができる。

期間T1は、主スイッチング素子２２がオンした時に開始し、主スイッチング素子２２のドレイン・ソース間の電圧Vdはほぼゼロボルトになる。また、入力巻線２０ａにはドットの側に入力電圧Viが印加され、出力巻線２０ｂに接続された出力整流素子２４が逆バイアスされるので、出力整流素子２４は非導通となり、出力整流素子２４の電流Ifはゼロアンペアになる。そして、入力電源１２、入力巻線２０ａ、主スイッチング素子２２の経路に、ゼロアンペアから所定の傾きで増加するスイッチング電流Idが流れ始め、トランス２０に励磁エネルギーが蓄積される。なお、スイッチング電流Idの波形は図３では省略してあるが、スイッチング電流信号Vidの波形とほぼ相似形である。

補助巻線２０ｃの電圧V20cは、入力電圧Viに比例した負電圧になる。そして、トランス電圧信号Votは、ダイオード２８ａが導通してぼぼゼロボルトになり、第一の比較回路２８の反転入力側に入力される。一方、非反転入力側のトランス電圧閾値Vdrは約0.1Vである。この期間T1は「Vot＜Vdr」なので、第一の比較回路２８が出力する第一パルスV1はハイレベルとなる。

電圧制御信号生成回路３２が生成する電圧制御信号Vfbはほぼ一定の電圧であり、第二の比較回路３６の非反転入力側に入力される。また、スイッチング電流生成回路３４が生成するスイッチング電流信号Vidは、ゼロボルトから所定の傾きで上昇する波形となり、第二の比較回路３６の反転入力側に入力される。この期間T1は「Vfb＞Vid」なので、第二の比較回路３６が出力する第二パルスV2はハイレベルとなる。さらに、第二パルスV2がバッファ回路４２の閾値Vthより高いので、バッファ回路４２が出力する第三パルスV3もハイレベルとなる。

このように、期間T1の間は、第一パルスV1と第三パルスV3がともにハイレベルなので、ＡＮＤ回路４４が出力する第四パルスV4はハイレベルとなり、駆動パルスVgもハイレベルとなって主スイッチング素子２２がオン状態となる。期間T1は、スイッチング電流信号Vidが電圧制御信号Vfbに達した時に終了する。

期間T2の開始直後のごく短い期間、「Vfb＜Vid」になるので、第二の比較回路３６がラッチ用コンデンサ４０を瞬時に放電し、第二及び第三パルスV2，V3がローレベルに転じる。一方、第一パルスV1は、「Vot＜Vdr」が継続しているので、ハイレベルに保持される。したがって、第四パルスV4及び駆動パルスVgがローレベルに転じ、主スイッチング素子２２がターンオフする。主スイッチング素子２２がオフするとスイッチング電流Idが流れなくなるので、スイッチング電流信号Vidがほぼゼロボルトまで瞬時に低下し、再び「Vfb＞Vid」に戻る。

「Vfb＞Vid」に戻ると、第二の比較回路３６が第二パルスV2をローレベルに保持する動作を停止する。しかし、第二の比較回路３６の出力段はオープンコレクタ型であり、ラッチ用コンデンサ４０を充電する電流がプルアップ抵抗３６ｂによって制限されるので、第二パルスV2は、ハイレベル向かって緩やかに立ち上がる。この期間T2は「V2＜Vth」なので、第三パルスV3はローレベルに保持される。

主スイッチング素子２２がターンオフすると、主スイッチング素子２２の電圧Vdが急峻に上昇し、補助巻線２０ｃの電圧V20cがゼロボルトに向かって上昇する。出力整流素子２４は、逆バイアスされたまま非導通の状態が継続する。この期間T2は「V20c＜0」なので、トランス電圧信号Votはゼロボルトであり、「Vot＜Vdr」が維持されるので、第一パルスV1はハイレベルに保持される。

このように、期間T2の間は、第一パルスV1がハイレベルで、第三パルスV3がローレベルなので、第四パルスV4及び駆動パルスVgがローレベルとなり、主スイッチング素子２２がオフ状態になる。期間T2は、電圧V20cがほぼゼロクロスした時に終了する。

期間T3は、補助巻線２０ｃの電圧V20cが正方向に上昇し続け、これに伴ってトランス電圧信号Votが上昇して「Vot＞Vdr」になるので、第一パルスV1はローレベルになる。一方、「Vfb＞Vid」は継続しており、第二パルスV2が上昇し続けるが、この期間T3は「V2＜Vth」なので、第三パルスV3はローレベルに保持される。

このように、期間T3の間は、第一パルスV1がローレベルで、第三パルスV3がローレベルなので、第四パルスV4及び駆動パルスVgがローレベルとなり、主スイッチング素子２２がオフ状態となる。出力整流素子２４は、逆バイアスされたまま非導通の状態が継続しており、期間T3は、この逆バイアスが順バイアスに切り替わった時に終了する。

期間T4は、出力整流素子２４が順バイアスされて導通し、補助巻線２０ｃの電圧V20cが出力電圧Voにほぼ比例した一定の電圧になり、主スイッチング素子２２の電圧Vdも一定の電圧になる。出力整流素子２４には、トランス２０に蓄積された励磁エネルギーが放出される電流、すなわち、電流If波形に示すように、所定の傾きで減少する電流が流れる。

第一パルスV1について見ると、この期間T4は「Vot＞Vdr」なので、第一パルスV1はローレベルに保持される。一方、第三パルスV3について見ると、この期間T4は「Vfb＞Vid」が継続し、第二パルスV2が上昇し続けるが、期間T4の開始からtaの時点までは「V2＜Vth」なので、第三パルスV3はローレベルに保持される。しかし、Taの時点を過ぎると「V2＞Vth」になるので、第三パルスV3はハイレベルになる。

このように、期間T4の間は、途中で第三パルスV3がローレベルからハイレベルに変化するが、第一パルスV1がローレベルに保持されるので、第四パルスV4及び駆動パルスVgがローレベルとなり、主スイッチング素子２２がオフ状態となる。期間T4は、出力整流素子２４の電流Idが減少してゼロアンペアになり、トランス２０の励磁エネルギーを放出する動作が終了した時に終了する。

期間T5は、第一乃至第四パルスV1〜V4及び駆動パルスVgの状態が、期間T4の終了時の状態に保持され、主スイッチング素子２２はオフ状態になる。さらに、出力整流素子２４も非導通になるので、トランス２０の各巻線の電圧は固定されず、トランス２０のインダクタンス成分とトランス２０の周辺のコンデンサ成分との間で自由共振が発生し、補助巻線２０ｃの電圧V20cが正弦波状に低下し、これに伴ってトランス電圧信号Votも正弦波状に低下する。また、主スイッチング素子２２の電圧Vdも正弦波状に低下する。期間T5は、トランス電圧信号Votがトランス電圧閾値Vdrに達した時に終了する。

次の期間T1が始まると、「Vot＜Vdr」になるので、第一パルスV1はハイレベルに転じる。一方、第二及び第三パルスV2，V3は、「Vfb＞Vid」が継続しているので、ハイレベルに保持される。したがって、第四パルスV4及び駆動パルスVgがハイレベルに転じ、主スイッチング素子２２がターンオンする。以降、上述した期間T1〜T5の動作を繰り返す。

ここで、ラッチ用コンデンサ４０の容量の設定ついて説明する。第二パルスV2は、期間T2から期間T4の途中までの間、緩やかに上昇しているが、この上昇速度は適度に遅くなければならない。具体的には、第二パルスV2が立ち上がってバッファ回路４２の閾値Vthに達するタイミング（第三パルスV3がハイレベルに転じるタイミング）が、第一パルスV1がハイレベルからローレベルに反転するタイミング（期間T3が開始するタイミング）よりも後になるように、上昇速度を適度に遅くしなければならない。なぜなら、期間T2の途中で第三パルスV3がハイレベルに戻ると、第一及び第三パルスV1，V3がともにハイレベルになるので、第四パルスV4及び駆動パルスVgがハイレベルになってしまい、期間T2の間、主スイッチング素子２２をオフ状態に保持できなくなるからである
第二パルスV2の上昇速度は、ラッチ用コンデンサ４０とプルアップ抵抗３６ｂの時定数（容量と抵抗値を乗算した値）により決定され、時定数を相対的に大きくすれば上昇速度を遅くすることができる。したがって、例えば、プルアップ抵抗３６ｂの抵抗値は、比較器３６ａに流れ込む電流を適切に制限できる値に設定し、ラッチ用コンデンサ４０の容量を調節することによって、第二パルスV2の上昇速度が適度な遅さになるように設定するのが好ましい。

この実施形態のスイッチング電源装置の制御方法は、第一パルス生成処理、第三パルス生成処理、主スイッング素子駆動処理とで構成される。

第一パルス生成処理は、出力巻線２０ｂの発生電圧と波形が相似形の電圧信号であって、出力整流素子２４が導通している期間に正電圧になるトランス電圧信号Votを取得し、トランス電圧信号Votが所定のトランス電圧閾値Vdrより高い期間はローレベルになり、トランス電圧信号Votが所定のトランス電圧閾値Vdrより低い期間はハイレベルになる第一パルスV1を生成する処理であり、上記のスイッチング制御回路１８により実行されている。

第三パルス生成処理は、出力電圧Voとその目標値に対応した基準電圧Vorとの差を反転増幅した電圧制御信号Vfbを取得するとともに、主スイッチング素子２２に流れるスイッチング電流Idと波形が相似形の電圧信号であるスイッチング電流信号Vidを取得し、電圧制御信号Vfbがスイッチング電流信号Vidより低い期間はローレベルになり、電圧制御信号Vfbがスイッチング電流信号Vidより高い期間は緩やかに立ち上がってハイレベルになる第二パルスV2を生成し、さらに、第二パルスV2が所定の閾値Vth以下の期間にローレベルになり、閾値Vthを超えている期間にハイレベルになる第三パルスV3を生成する処理であり、これもスイッチング制御回路１８により実行されている。

さらに、主スイッング素子駆動処理は、第一パルスV1と第三パルスV3の両方がハイレベルの期間に主スイッチング素子２２をオンさせ、ローレベルの期間に主スイッチング素子２２をオフさせる処理であり、これもスイッチング制御回路１８により実行されている。

以上説明したように、スイッチング電源装置１０及びその制御方法によれば、シンプルで安価なスイッチング制御回路１８により、臨界モード制御を良好に行うことができる。特に、スイッチング制御回路１８内に、格段に高速動作させる素子を備えていないので、スイッチング周波数を高く設定したい場合でも、汎用的なプロセス（例えば、バイポーラプロセス等）で製造された安価なＩＣを使用することができる。

次に、本発明のスイッチング電源装置及びその制御方法の第二の実施形態について、図４、図５に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置５６は、図４に示すように、入力電源１２から入力された直流の入力電圧Viを直流の出力電圧Voに変換し、外部接続された負荷１４に出力電圧Vo及び出力電流Ioを供給するＤＣ−ＤＣコンバータであり、上記と同様の電力変換回路１６と、上記スイッチング制御回路１８の一部を変更したスイッチング制御回路５８とを備えている。

スイッチング制御回路５８は、図４に示すように、上記の電流制限抵抗３０の位置に、抵抗６０ａとコンデンサ６０ｂとで成る積分回路６０が設けられている。その他の構成は、スイッチング制御回路１８と同様である。

上記のスイッチング制御回路１８の場合、補助巻線２０ｃの一端が、電流制限抵抗３０を介して第一の比較回路２８の反転入力側に接続されているので、図３の動作波形（期間T5）に示すように、第一の比較回路２８に入力されるトランス電圧信号Votは、補助巻線２０ｃの電圧V20cとほぼ同位相になる。これに対して、スイッチング制御回路５８は、補助巻線２０ｃの一端が、積分回路６０を介して第一の比較回路２８の反転入力側に接続されているので、図５の動作波形（期間T5）に示すように、第一の比較回路２８に入力されるトランス電圧信号Votは、補助巻線２０ｃの電圧V20cよりも位相が遅れる。

スイッチング電源装置５６は、積分回路６０が設けられているので、期間T5が開始した後、トランス電圧信号Votが低下してトランス電圧閾値Vdrに達するタイミング（期間T5が終了するタイミング）を容易に遅らせることができ、主スイッチング素子２２がターンオンするタイミング（期間T6が開始するタイミング）を、主スイッチング素子２２の電圧Vdがゼロボルトに近くなったタイミングに調整することできる。したがって、擬似共振型の動作を容易に実現することができ、主スイッチング素子２２のスイッチング損失やスイッチングノイズを低減することができる。

この実施形態のスイッチング電源装置の制御方法は、第一パルス生成処理、第三パルス生成処理、主スイッング素子駆動処理とで構成される。

第一パルス生成処理は、上記の第一パルス生成処理の内容の一部を変更し、トランス電圧信号V20cを取得し、その位相を遅らせ後、そのトランス電圧信号Votとトランス電圧閾値Vdrとを比較するようにしたもので、スイッチング制御回路５８により実施されている。第三パルス生成処理と主スイッング素子駆動処理の内容は上記と同様で、これもスイッチング制御回路５８により実施されている。

なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、第一の比較回路２８は、図６（ａ）に示すように、プッシュプル型の出力段を有した比較器６２で構成してもよいし、図６（ｂ）に示すように、同様の比較器６２とＮＯＴ回路６４とを用いて構成してもよいし、図６（ｃ）に示すように、オープンコレクタ型の出力段を有した比較器２８ａとプルアップ抵抗２８ｂとで構成してもよい。また、第二の比較回路３６は、図７（ａ）に示すように、オープンコレクタ型の出力段を有した比較器３６ａとプルアップ抵抗３６ｂとで構成してもよいし、図７（ｂ）に示すように、プッシュプル型の出力段を有した比較器６２、ＮＰＮトランジスタ６６及びプルアップ抵抗３６ｂで構成してもよい。ここで、オープンコレクタ型という語は、出力段がバイポーラトランジスタである場合と、出力段がＭＯＳ型ＦＥＴである場合（いわゆるオープンドレイン型）の両方を意味している。

スイッチング電流信号生成回路は、上記スイッチング電流信号生成回路３４のように、スイッチング電流Idが流れる経路にカレントトランスを挿入し、カレントトランスの出力からスイッチング電流信号Vidを出力する構成にしてもよいし、図８（ａ）に示すスイッチング電流信号生成回路６８のように、スイッチング電流Idが流れる経路に抵抗６８ａを挿入し、抵抗６８ａに発生する電圧をスイッチング電流信号Vidとして出力する構成にしてもよい。

また、スイッチング電流信号生成回路は、スイッチング電流Idを直接検出せず、スイッチング電流Idの波形と相似形の電圧を生成する構成にしてもよい。例えば、図８（ｂ）に示すスイッチング電流信号生成回路７０は、一端がグランドに接続されたタイマコンデンサ７０ｂと、一端がタイマコンデンサ７０ｂの他端に接続され、入力電圧Viに略比例した一定の電流を流す充電抵抗７０ａとを備え、さらに、アノードがタイマコンデンサ７０ｂと充電抵抗７０ａとの中点に接続され、カソードが主スイッチング素子２２のゲートに接続されたリセットダイオード７０ｃを備えている。タイマコンデンサ７０ｂの電圧は、主スイッチング素子２２がオフの期間（駆動パルスVgがローレベルの期間）にリセットダイオード７０ｃが導通してほぼゼロボルトに保持される。主スイッチング素子２２がオンの期間（駆動パルスVgがハイレベルの期間）は、リセットダイオード７０ｃが非導通になり、タイマコンデンサ７０ｂが充電抵抗７０ｂを通じて充電され、ゼロアンペアから右肩上がりに上昇する。つまり、タイマコンデンサ７０ｂの電圧は、スイッチング電流Idの波形と相似形になるので、スイッチング電流信号Vidとして使用することができる。臨界モードで動作するフライバック方式は、スイッチング電流Idがノコギリ波であり、ゼロアンペアから右肩上がりに上昇する傾きが入力電圧Viに略比例するというという性質があるので、スイッチング電流信号生成回路７０の構成を使用することができ、このスイッチング電流信号生成回路７０使用すれば、カレントトランスを用いるよりもコストを低減でき、抵抗６８ａを用いるよりも電力損失を低減できるという効果が得られる。

また、図２に示すＡＮＤ回路４４及び駆動回路４６は、図９に示すように、ＡＮＤ回路７２及び駆動回路７４で構成にしてもよい。ＡＮＤ回路７２は、ＡＮＤ素子７２ａと、電流増幅用の非反転バッファ７２ｂとで構成されている。非反転バッファ５８は、ＮＰＮトランジスタとＰＮＰトランジスタを上下に接続したトーテムポール型の構成になっており、２つのトランジスタのエミッタ同士の接続点（ＡＮＤ回路４４（２）の出力）からハイパワーの第四パルスV4を出力する。駆動回路７４は、非反転バッファ５８のＮＰＮトランジスタのコレクタに挿入された７４ａと、ＡＮＤ回路４４（２）の出力と主スイッチング素子２２のゲートとの間に挿入された抵抗７４ｂとで構成されている。駆動回路７４は、第四パルスV4がハイレベルになって主スイッチング素子２２をオンさせるとき、抵抗７４ａ及び抵抗７４ｂ（合成した抵抗値R74a+R74b）を通じて主スイッチング素子２２のゲート容量を充電し、第四パルスV4がローレベルになってオフさせるとき、抵抗７４ｂ（抵抗値R74b）を通じてゲート容量を放電する。したがって、充電電流と放電電流の各ピーク値を比較すると、充電電流のピーク値の方が小さくなるので、駆動パルスVgの立ち上がりの方が相対的に緩やかになり、その結果、主スイッチング素子２２のターンオンのスピードが適度に遅くなって不要なスイッチングノイズの発生が抑制される。その一方で、放電電流のピーク値の方が相対的に大きくなるので、駆動パルスVgの立ち下がりが急峻になり、その結果、ターンオフのスピードが速くなってスイッチング損失を低減することができる。

また、電力変換回路は、ＤＣ−ＤＣコンバータの構成に限定されず、上記のＤＣ−ＤＣコンバータの入力段に整流平滑回路を付加したＡＣ−ＤＣコンバータの構成でもよい。

本発明のスイッチング電源装置の制御方法は、上記実施形態に限定されるものではく、上記のスイッチング制御回路１０，５８以外の構成でも実行することが可能である。例えば、スイッチング制御回路１０，５８の場合、第二パルスの立ち上がりを緩やかにする制御を、オープンコレクタ型の出力段を備えた第一比較回路３６（比較器３６ａ、プルアップ抵抗３６ｂ）にラッチ用コンデンサ４０を組み合わせたシンプルな回路により行っているが、ラッチ用コンデンサ４０を使用しない他の回路を用いて行ってもよい。また、トランス電圧信号は、必ずしも補助巻線から取得する必要はなく、例えば入力巻線から取得する構成にしてもよい。

１０，５６ スイッチング電源装置
１６ 電力変換回路
１８，５８ スイッチング制御回路
２０ トランス
２０ａ 入力巻線
２０ｂ 出力巻線
２０ｃ 補助巻線
２２ 主スイッチング素子
２４ 出力整流素子
２６ 出力平滑コンデンサ
２８ 第一の比較回路
３２ 電圧制御信号生成回路
３４ スイッチング電流信号生成回路
３６ 第二の比較回路
４０ ラッチ用コンデンサ
４２ バッファ回路
４４，７２ ＡＮＤ回路
６０ 積分回路
Vdr トランス電圧閾値
Vfb 電圧制御信号
Vi 入力電圧
Vid スイッチング電流信号
Vo 出力電圧
Vot トランス電圧信号
V1 第一パルス
V2 第二パルス
V3 第三パルス
V4 第四パルス
Vg 駆動パルス
Id スイッチング電流
Io 出力電流

Claims (4)

1. 主スイッチング素子、入力巻線と出力巻線とを有するトランス、出力整流素子、及び出力平滑コンデンサが設けられ、前記主スイッチング素子がオンオフすることによって、入力電圧を所定の出力電圧に変換するフライバック方式の電力変換回路と、前記出力電圧を目標値に近づけるように前記主スイッチング素子のオン時間及びオフ時間を制御する回路であって、前記主スイッチング素子がオンの期間に前記トランスに蓄積された励磁エネルギーが前記出力整流素子を通じて放出された後、速やかに前記主スイッチング素子をオフからオンに反転させる臨界モード制御を行うスイッチング制御回路とを備えたスイッチング電源装置において、
   前記トランスには、自己の両端にトランス電圧信号を発生する補助巻線が設けられ、前記補助巻線は、前記出力整流素子が導通している期間に前記トランス電圧信号が正方向になるように接続され、
   前記スイッチング制御回路には、反転入力側に入力された前記トランス電圧信号と非反転入力側に入力されたトランス電圧閾値とを比較し、これに対応した第一パルスを出力する第一の比較回路と、前記出力電圧と前記目標値に対応した基準電圧との差を反転増幅した電圧制御信号を生成する電圧制御信号生成回路と、前記主スイッチング素子に流れるスイッチング電流と波形が相似形の電圧信号であるスイッチング電流信号を出力するスイッチング電流信号生成回路と、非反転入力側に入力された前記電圧制御信号と反転入力側に入力された前記スイッチング電流信号とを比較し、これに対応した第二パルスを、直流電圧にプルアップされたオープンコレクタ型の出力段から出力する第二の比較回路と、前記第二の比較回路の出力とグランドとの間に接続され、前記第二パルスがローレベルからハイレベルに変化する立ち上がりを緩やかにするためのラッチ用コンデンサと、前記第二パルスが入力され、前記第二パルスが所定の閾値を超えている期間にハイレベルになる第三パルスを出力するバッファ回路と、前記第一及び第三パルスが入力され、これに対応した第四パルスを出力するＡＮＤ回路とが設けられ、
   前記主スイッチング素子は、前記第四パルスがハイレベルの期間にオン、ローレベルの期間にオフし、前記ラッチ用コンデンサの容量は、前記第二パルスがローレベルから立ち上がって前記バッファ回路の前記閾値に達するタイミングが、前記第一パルスがハイレベルからローレベルに反転するタイミングよりも後になるように設定されていることを特徴とするスイッチング電源装置。
2. 前記補助巻線の両端に積分回路が設けられ、前記トランス電圧信号は、前記積分回路により移相されて前記第一の比較回路に入力される請求項１記載のスイッチング電源装置。
3. 主スイッチング素子、入力巻線と出力巻線とを有するトランス、出力整流素子、及び出力平滑コンデンサが設けられ、前記主スイッチング素子がオンオフすることによって、入力電圧を所定の出力電圧に変換するフライバック方式の電力変換回路を備え、前記出力電圧が目標値に近づくように前記主スイッチング素子のオン時間及びオフ時間が制御されるとともに、前記主スイッチング素子がオンの期間に前記トランスに蓄積された励磁エネルギーが前記出力整流素子を通じて放出された後、速やかに前記主スイッチング素子をオフからオンに反転する臨界モード制御が行われるスイッチング電源装置の制御方法において、
   前記出力巻線の発生電圧と波形が相似形の電圧信号であって、前記出力整流素子が導通している期間に正電圧になるトランス電圧信号を取得し、前記トランス電圧信号が所定のトランス電圧閾値より高い期間はローレベルになり、前記トランス電圧信号が所定のトランス電圧閾値より低い期間はハイレベルになる第一パルスを生成する第一パルス生成処理と、
   前記出力電圧と前記目標値に対応した基準電圧との差を反転増幅した電圧制御信号を取得するとともに、前記主スイッチング素子に流れるスイッチング電流と波形が相似形の電圧信号であるスイッチング電流信号を取得し、前記電圧制御信号が前記スイッチング電流信号より低い期間はローレベルになり、前記電圧制御信号が前記スイッチング電流信号より高い期間は緩やかに立ち上がってハイレベルになる第二パルスを生成し、さらに、前記第二パルスが所定の閾値以下の期間にローレベルになり、前記閾値を超えている期間にハイレベルになる第三パルスを生成する第三パルス生成処理と、
   前記第一パルスと前記第三パルスの両方がハイレベルの期間に前記主スイッチング素子をオンさせ、ローレベルの期間に前記主スイッチング素子をオフさせる主スイッング素子駆動処理とを設け、
   前記第一パルス生成処理、前記第三パルス生成処理及び前記主スイッチング素子駆動処理により、前記第二パルスがローレベルから立ち上がって前記閾値に達するタイミングが、前記第一パルス生成処理における前記第一パルスがハイレベルからローレベルに反転するタイミングよりも後になるように、前記第二パルスの立ち上がり速度を調節することを特徴とするスイッチング電源装置の制御方法。
4. 前記第一パルス生成処理において、前記トランス電圧信号を取得し、その位相を遅らせた後、そのトランス電圧信号と前記トランス電圧閾値とを比較する請求項３記載のスイッチング電源装置の制御方法。

Images