JP3560274B2 - 電界制御型半導体素子の駆動方法及び回路 - Google Patents
電界制御型半導体素子の駆動方法及び回路 Download PDFInfo
- Publication number
- JP3560274B2 JP3560274B2 JP27396397A JP27396397A JP3560274B2 JP 3560274 B2 JP3560274 B2 JP 3560274B2 JP 27396397 A JP27396397 A JP 27396397A JP 27396397 A JP27396397 A JP 27396397A JP 3560274 B2 JP3560274 B2 JP 3560274B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- capacitor
- electric field
- type semiconductor
- control type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【産業上の利用分野】
本発明は、IGBT,FET などのゲート静電容量を高速で正または負に充電することによって電界制御半導体スイッチ素子を高速で駆動する回路に関する。
【0002】
【従来技術】
一般にエキシマレーザ、銅蒸気レーザなどのパルスレーザでは、高電圧で充電されたコンデンサの電荷を高電圧スイッチ素子でレーザ管などの負荷回路に短時間で一気に放電し、数100ns のパルス幅で、数kAという大きな値のパルス電流として、瞬間的な大電力をレーザ管に注入することにより、レーザ発振を起こしている。このようなスイッチとしては、ターンオフ性能は重視せず、特にターンオン性能を重視したクロージングスイッチが使用される。
【0003】
このクロージングスイッチとして、従来はサイラトロンなどが使用されてきたが、信頼性、寿命の点から最近は磁気圧縮回路が使用されている。磁気圧縮回路は鉄心の急速な磁気飽和現象を利用して、入力パルス電流のピーク値を増倍し、かつその幅を数分の1に圧縮するものであるが、この磁気圧縮回路に数μs の幅の数100Aの入力パルス電流を供給するのに高速高電圧半導体スイッチが使用される。さらには、磁気圧縮回路を省略して全半導体化する回路も試みられている。
【0004】
高速高電圧半導体スイッチとしてはIGBT,MOSFET などのような電圧駆動型の電界制御型半導体素子がスピードの点で有利であるが、高速ターンオンさせるには、ゲート静電容量を高速充電することが必要である。この高速ゲート駆動の方法としては電圧源駆動が一般的である。
【0005】
その電圧源駆動は、電荷制御型半導体素子のゲート最大定格電圧、例えば20V より低い18V のゲート動作電圧を電界制御型半導体素子のゲート端子に印加する駆動電源と電界制御型半導体素子のゲートとをスイッチで出来る限り低いインピーダンス路で選択的に接続し、スイッチをオンさせることによりゲート静電容量を18V のゲート動作電圧に向かって充電する。
【発明が解決しようとする課題】
【0006】
しかし、その充電には電源電圧を電界制御型半導体素子のゲートに印加するゲート最大定格電圧よりも高くすることができないので、回路インピーダンスを下げるしかないが、これも限度があり、ある程度以上の高速ターンオン駆動はできない。
【0007】
また、電流源駆動も可能であるが、電界制御型半導体素子のゲートに印加する電圧がゲート最大定格電圧よりも低くなければならないために、ゲート端子にゼナ―ダイオードなどの過電圧保護素子を接続しなければならないというのが、一般的な考えであり、ゲート端子電圧を制限するために、大型のIGBTなどのケース内部のゲート配線のインダクタンスによる遅れを保障できず、この駆動方法も十分に高速で駆動することはできない。
【0008】
さらにまた、他の用途ではIGBT、MOSFETを高速でターンオフさせるために、ゲート電圧を正バイアス電圧から負バイアス電圧に高速で反転充電する駆動方法もあるが、この場合にも大型のIGBTなどのケース内部のゲート配線のインダクタンスによる遅れで、ある程度以上には高速化ができない。
【0009】
本発明は、このような問題点を解決してIGBT、MOSFETのような電界制御田半導体素子を従来よりも高速でターンオン、あるいはターンオフさせることのできる駆動方法及び駆動回路を提供することを課題とする。
【0010】
【課題を解決するための手段】
この課題を解決するため、請求項1に記載の発明は、ゲート静電容量Cg、ゲート最大定格電圧Vm、及びその電圧よりも低いゲート動作電圧V2を有する電界制御型半導体素子と、コンデンサとを備え、前記電界制御型半導体素子のターンオン駆動時に前記コンデンサに充電されている電荷を前記ゲート静電容量 Cg に放電することによって、前記電界制御型半導体素子をターンオンさせる駆動方法において、前記電界制御型半導体素子は、内部のインダクタンスと寄生抵抗を含む内部の抵抗とを有し、前記コンデンサは、前記ゲート静電容量 Cg よりも小さな静電容量 Ca を有し、前記コンデンサは、ゲート最大定格電圧Vmよりも高い電圧V1まで充電され、前記電界制御型半導体素子のターンオン駆動時に、前記コンデンサの静電容量 Ca の充電電荷を実質的に振動しないように放電させて、前記ゲート最大定格電圧Vmよりも高い電圧を前記電界制御型半導体素子のゲート端子に印加し、前記ゲート静電容量 Cg をゲート動作電圧 V2 まで非振動的に高速で充電することによって、前記電界制御型半導体素子を高速でターンオンさせることを特徴とする電界制御型半導体素子の駆動方法を提供するものである。
【0011】
この課題を解決するため、請求項2に記載の発明は、請求項1において、前記静電容量Caの充電電荷を実質的に振動しないように放電させることを特徴とする電界制御型半導体素子の駆動方法を提供するものである。
【0012】
この課題を解決するため、請求項3に記載の発明は、ゲート静電容量Cg、ゲート最大定格電圧Vm、及びその電圧よりも低いゲート動作電圧V2を有する電界制御型半導体素子と、コンデンサとを備え、前記電界制御型半導体素子のターンオフ駆動時に前記ゲート静電容量 Cg に充電されている電荷を前記コンデンサに放電することによって、前記電界制御型半導体素子をターンオフさせる駆動方法において、前記電界制御型半導体素子は、内部のゲートインダクタンスと内部のゲート抵抗とを有し、前記コンデンサは、前記ゲート静電容量 Cg よりも小さな静電容量 Ca' を有し、前記コンデンサは、ゲート最大定格電圧 Vm よりも高い電圧まで充電され、前記電界制御型半導体素子のターンオフ駆動時に、前記コンデンサの充電電荷を実質的に振動しないように放電させて、前記ゲート最大定格電圧 Vm よりも高い負の電圧を前記電界制御型半導体素子のゲート端子に印加し、前記ゲート静電容量Cgを高速で放電させることによって、前記電界制御型半導体素子を高速でターンオフさせることを特徴とする電界制御型半導体素子の駆動方法を提供するものである。
【0013】
この課題を解決するため、請求項4に記載の発明は、ゲート静電容量Cg、ゲート最大定格電圧Vm、及びその電圧よりも低いゲート動作電圧V2を有する電界制御型半導体素子と、コンデンサとを備え、前記電界制御型半導体素子のターンオン駆動時に前記コンデンサに充電されている電荷を前記ゲート静電容量 Cg に放電することによって、前記電界制御型半導体素子をターンオンさせる駆動回路において、前記電界制御型半導体素子は、内部のゲートインダクタンスと内部のゲート抵抗とを有し、前記コンデンサは、前記ゲート静電容量 Cg よりも小さな静電容量 Ca を有し、前記コンデンサを前記ゲート最大定格電圧 Vm よりも高い電圧まで充電し得る充電源を備え、前記コンデンサの充電電荷を放電するために閉じるスイッチを、前記コンデンサと前記電界制御型半導体素子のゲート端子との間に備え、該スイッチを駆動する信号を発生する駆動回路を備え、前記コンデンサの充電電荷を実質的に振動しないように放電させる振動抑制用抵抗を、前記コンデンサの正極と前記スイッチとに直列になるように接続し、前記スイッチが閉じるときに、前記コンデンサの充電電荷を実質的に振動しないように放電させて、前記ゲート最大定格電圧 Vm よりも高い正の電圧を前記電界制御型半導体素子のゲート端子に印加することによって、前記ゲート静電容量 Cg を高速で充電し、前記電界制御型半導体素子を高速でターンオンさせることを特徴とする電界制御型半導体素子の駆動回路を提供するものである。
【0014】
この課題を解決するため、請求項5に記載の発明は、ゲート静電容量Cg、ゲート最大定格電圧Vm、及びその電圧よりも低いゲート動作電圧V2を有する電界制御型半導体素子と、コンデンサとを備え、前記電界制御型半導体素子のターンオフ駆動時に前記ゲート静電容量 Cg に充電されている電荷を前記コンデンサに放電することによって、前記電界制御型半導体素子をターンオフさせる駆動回路において、前記電界制御型半導体素子は、内部のゲートインダクタンスと内部のゲート抵抗とを有し、前記コンデンサは、前記ゲート静電容量 Cg よりも小さな静電容量 Ca' を有し、前記コンデンサを前記ゲート最大定格電圧 Vm よりも高い電圧まで充電し得る充電源を備え、前記コンデンサの充電電荷を放電するために閉じるスイッチを、前記コンデンサの負極と前記電界制御型半導体素子のゲート端子との間に備え、該スイッチを駆動する信号を発生する駆動回路を備え、前記コンデンサの充電電荷を実質的に振動しないように放電させる振動抑制用抵抗を、前記コンデンサと前記スイッチとに直列になるように接続し、前記スイッチが閉じるときに、前記コンデンサの充電電荷を実質的に振動しないように放電させて、前記ゲート最大定格電圧 Vm よりも高い負の電圧を前記電界制御型半導体素子のゲート端子に印加することによって、前記ゲート静電容量 Cg を高速で放電させ、前記電界制御型半導体素子を高速でターンオフさせることを特徴とする電界制御型半導体素子の駆動回路を提供するものである。
【0019】
【実施例】
以下、図面により本発明にかかる実施例を説明する。この発明は、特に大容量で大型のIGBT,FETなどの電力用電界制御型半導体素子のゲート静電容量を、その素子ケース内部のゲートインダクタンスをも保障して高速充電又は高速放電することのできる電界制御素子の高速駆動回路である。
【0020】
本発明は、IGBTなどの半導体チップのゲート電極の直流的最大定格であるゲート最大定格電圧を超えなければ、IGBTなどの外部ゲート端子に印加される駆動電圧がゲート電圧最大定格を超えても問題が生じないという新しい知見に基づく。
【0021】
図1は本発明の一実施例を示す。1はIGBT、MOSFETのような駆動される高速高電圧の電界制御型半導体素子であり、以下の説明ではモジュール型IGBTの例とする。その一例として、耐圧1200V 、スイッチング電流700A、パルス幅700 nsで動作することを目標とする。IGBT1 はコレクタ端子K1、エミッタ端子E1、ゲート端子G1、ゲート信号のリターン路としての信号用エミッタ端子E2を有する。ゲート端子G1と信号用エミッタ端子E2間には、モジュール内部配線としての寄生インダクタンス分L1と、寄生抵抗もしくは別途接続された発振防止用の抵抗R1が存在する。
【0022】
Cgは、IGBT1 のゲート静電容量を示す。C1はゲート電荷供給用コンデンサであり、IGBT1のコレクタ電圧側より抵抗R2を通して充電される。コンデンサC1はゲート静電容量Cgよりも小さな容量Ca(Cg >Ca) を有し、その充電電圧はゼナーダイオードZD1 により制限される。例えば,IGBT1のコレクタ電圧を1000V とした場合、コンデンサC1の充電電圧は200Vに制限されるものとする。
【0023】
2 はコンデンサC1とIGBT1 のゲート端子G1との間を駆動信号S1で選択的に開閉するスイッチであり、FET などが適当である。以下、FET として説明する。FET2のオンにより、コンデンサC1の電荷がIGBT1のゲートに供給される。L2はFET2、IGBT1 、コンデンサC1を含ゲート電流回路の配線インダクタンスである。
【0024】
FET2のドレインに直列接続された抵抗R3は、ゲート回路の配線インダクタンスL2とゲート内部インダクタンスL1とゲート静電容量Cgの直列共振回路の振動を防ぐための振動抑制用抵抗である。R4はIGBT1 のゲートとエミッタE2を接続する抵抗であり、信号入力前にオフバイアスしておき、IGBT1 が一旦オンした後は、ゲート静電容量Cgの電荷を放電させ、IGBT1 を最終的にオフさせるための抵抗である。クロージングスイッチとして用いる場合には次のサイクルの充電前、通常数十μs ないし数msの期間にオフすればいいので、この実施例ではターンオフ性能は重視していない。
【0025】
T1は、駆動回路が発生する駆動信号S1を絶縁伝達するパルストランスである。駆動信号S1のパルス幅は、IGBT1 に流れる共振電流の幅より十分に長く、共振電流をオフしないような時間幅が望ましいが、短かい時間幅でもIGBT1 に共振電流が流れている期間中ゲート静電容量Cgに電荷が残留していれば問題ない。
【0026】
図2は図1の動作を説明するために、ゲート電流Igとゲート端子G1−E2 間の電圧Vg1 、内部ゲート電圧Vg2 の関係をを示す。駆動信号S1によりFET2がターンオンすると、コンデンサC1に充電された電荷は抵抗R3,FET2、配線インダクタンスL2、ゲート端子G1、ゲート内部インダクタンスL1、内部抵抗R1を通してゲート静電容量Cgを充電する。コンデンサC1、抵抗R3の値をIGBTのゲート静電容量Cgに対して後述するように選定すると、ゲート端子電圧Vg1 は図2(A) のようにIGBTのゲート最大定格20V を超えるスパイク電圧、例えばその急峻な電圧のピーク電圧値が36V となった後、最終目標ゲート電圧であるゲート動作電圧18V に向かって、非振動的に減衰する。なお一般に、IGBT、MOSFETのゲート最大定格電圧は正、負とも普通20V 程度である。ここでゲート動作電圧とは、電界制御型半導体素子をターンオンさせることのできるゲート電圧をいう。
【0027】
一方、内部ゲート電圧Vg2 は、0VからIGBT1 がオンするのに必要なゲート動作電圧18V に向かって、非振動的に増加する。すなわち、ゲート端子電圧Vg1 はゲート最大定格電圧Vmを超えるが、コンデンサC1の容量はゲート静電容量Cgよりも設定容量だけ小さく、その充電電荷も設定電荷量だけ少ないから、内部ゲート電圧Vg2 はゲート最大定格電圧Vmを越えることはなく、したがってIGBT1 のゲートは破壊されない。
【0028】
すなわち本発明では、IGBTの内部配線インダクタンスL1、又は内部直列抵抗R1に打ち勝つ大きさの急峻な電圧でゲート端子G1を駆動することにより、ゲート静電容量Cgを高速充電し、かつ抵抗R3とR1によって非振動的とするために、IGBT1 の内部ゲート電圧をゲート最大定格電圧Vmよりも低い電圧値に抑制することができる。
【0029】
ここでコンデンサC1の容量Caとその充電電圧V1は次のように選定する。先ず、コンデンサC1に充電される電荷量Q1はCa×V1で表されるが、その電荷Q1がIGBT1 のゲート静電容量Cgをゲート動作電圧V2まで充電するに必要な電荷量Q2=Cg×V2とほぼ等しくなるように設定する。この式からC1の容量Caは、Ca=Cg×V1/V2 で表されるが、実際には、IGBT1 のターンオン時には、ミラー効果により見かけ上のゲート静電容量Cgが増加するので、それを見込んだ電荷量をコンデンサC1に充電する必要がある。しかしながら、最終的にはコンデンサC1と充電電圧V1を実験的に選定する方が容易である。
【0030】
また抵抗R3の値は、内部抵抗R1と合わせて、ゲート電流Igが非振動的、すなわち負電流部分が発生しないように選定する。非振動的であることにより、内部ゲート電圧はオーバーシュートせず、最終値に向かって増加する。すなわち、R1とR3は振動抑制用抵抗として作用する。これらの抵抗R1,R3が小さ過ぎると、回路が振動的となり、内部ゲート電圧Vg2 の波形はゲート最大定格電圧Vmを超えた後に最終値に向かうので、この際にIGBT1 が破壊される可能性がある。
【0031】
コンデンサC1の容量Caを2nF、IGBT1のゲート静電容量Cgを28nF、インダクタンス(L1+L2)を105nFとした場合、抵抗R=(R1+R3)の臨界値は、下式から15オームとなる。図2(A)では、抵抗(R1+R3)を19.5オームにした例であり、非振動的な場合を示す。
R=√(L1+L2)×(Cg+Ca)/(Cg+Ca)
【0032】
図2(B) は抵抗(R1 +R3) を約15オームにして振動的になる直前の臨界的な場合、図2(C) は抵抗(R1 +R3) を4 オームに下げた場合の波形を示し、図2(C) では内部ゲート電圧は振動的に増加し、ゲート最大定格を越える23V に達した後、ゲート動作値18V に収束する。この結果、このような設定ではゲートが破壊する危険がある。。
【0033】
図1の実施例では、コンデンサC1の充電電流をIGBT1 のコレクタ電圧側より得ていたため、パルス繰り返し頻度が高くなると、充電抵抗が小さくなり、コンデンサC1の充電回路が大容量化する問題がある。図3は、これを解決する本発明の他の実施例であり、コンデンサC1の充電回路をパルストランス31で充電するものである。コンデンサC1はパルストランスの2 次巻き線32、ダイオード33を通して、FET2がオンする前に、所定値に充電され、IGBT1 のターンオンに備える。
【0034】
次に電界制御型半導体素子1 を電力用FET とし、そのFET1を高速でターンオン、高速でターンオフさせる双方の回路を備えた実施例を図4に示す。高速ターンオン回路については図3と同様なので同一符号で示し、説明を省略する。高速ターンオフ回路について説明すると、C1’ 、R3’ 、L2’ 、2’、31’ 、T1’ など符号に「‘」のついたものはターンオン回路の回路部品と同じ働きを行う。
【0035】
ゲートエミッタ抵抗(R4)については、ターンオフ回路の付加によりあえて必要としない。パルストランス31は二つの巻き線を持ち、一方の巻線32はダイオード33を通してターンオン用コンデンサC1を100 〜200Vの電圧V1に充電し、他方の巻き線32’ はダイオード33’ を通してターンオフ用コンデンサC1’ を−100 〜−200Vに充電する。
【0036】
FET2’ は、FET2によるFET1のターンオンの後にターンオンしてコンデンサC2’ からFET1のゲートを逆方向に高速充電して、FET1を高速でターンオフさせる。このターンオフ回路の付加により、ゲート最大定格電圧Vm、例えば−20Vを超える急峻な60V 程度の電圧でオーバードライブした後、ゲート最大定格電圧Vm以下の−15V 程度の負バイアス電圧に減衰させ、FET1を高速ターンオフさせる。この実施例の電界制御型半導体素子及び駆動回路は各種の高周波電源のスイッチング回路に用いるのに適する。
【0037】
次に図5は図1に示した本発明のIGBT回路をレーザ発振装置の高電圧スイッチに適用した実施例を示す。このようなレーザ発振装置の高電圧スイッチでは、例えば25kVの電圧が印加された状態で数十nsでターンオンし、ピーク値が700Aの共振電流を流すことを要求される。
【0038】
図5において、21は負荷であるレーザ放電管、22はレーザ管放電電流を供給するピーキングコンデンサ、23は磁気圧縮スイッチ、24は2 次共振コンデンサ、25は1 次共振コンデンサ、26は1 次共振インダクタンス、27は充電器である。
【0039】
クロージングスイッチとして用いられる高電圧スイッチ28には、IGBTと図1で示した高速ターンオン回路29をそれぞれ複数個直列接続する。直列数は、IGBTの耐圧とコンデンサの充電電圧で決定され、IGBTの耐圧を1200V とし、25kVの充電電圧の場合、25直列が適当である。IGBTスイッチ28は、充電器で充電された1 次共振コンデンサ25を1 次共振インダクタンス26を通して共振で放電し、比較的に長い周期T1のパルス電流i1を流し、2 次共振コンデンサ24に電荷を移す。この2 次共振コンデンサの電圧が磁気スイッチ23に加わり、磁気スイッチ23が磁気飽和すると、オンして微少な残留インダクタンスとの共振により、さらに短いT2の共振電流i2を負荷レーザ管21に放電させる。なお、このT1/T2 又はi2/i1 を圧縮比と呼ぶ。
【0040】
【発明の効果】
以上説明したように、IGBT、FET のような電界制御型半導体素子のゲート最大定格電圧は半導体チップのゲート電極の直流的最大定格であり、本発明は、このゲート最大定格を超えなければ、電界制御型半導体素子の外部ゲート端子の電圧がゲート最大定格を越えても問題ないという新しい考え方にもとづき、ゲート内部電圧をゲート最大定格以下に維持しながら、高速充放電し、高速駆動させるもので、従来のようにゲート端子電圧を電界制御型半導体素子のゲート最大定格以下に維持して駆動する方法よりもターンオン、ターンオフ速度を向上させることができる。
【0041】
特に大容量で大型のIGBT,FETなどの電界制御型半導体素子を、素子ケース内部のゲートインダクタンスをも保障して高速充電して、高速駆動することのできる高速駆動回路を提供することができる。
【図面の簡単な説明】
【図1】本発明にかかる高速駆動回路の一実施例を示す図である。
【図2】図1に示した実施例の動作を説明するための波形図を示す。
【図3】本発明の第2の実施例を示す図である。
【図4】本発明の第3の実施例を示す図である。
【図5】図1に示した実施例を適用したレーザ点灯回路例を示す図である。
【符号の説明】
1 ── 電界制御型半導体素子
2 ── スイッチ
Cg ── 電界制御型半導体素子の静電容量
C1 ── コンデンサ
T1 ── パルストランス
R3 ── 振動抑制用抵抗
Claims (5)
- ゲート静電容量Cg、ゲート最大定格電圧Vm、及びその電圧よりも低いゲート動作電圧V2を有する電界制御型半導体素子と、コンデンサとを備え、前記電界制御型半導体素子のターンオン駆動時に前記コンデンサに充電されている電荷を前記ゲート静電容量 Cg に放電することによって、前記電界制御型半導体素子をターンオンさせる駆動方法において、
前記電界制御型半導体素子は、内部のインダクタンスと寄生抵抗を含む内部の抵抗とを有し、
前記コンデンサは、前記ゲート静電容量 Cg よりも小さな静電容量 Ca を有し、
前記コンデンサは、ゲート最大定格電圧Vmよりも高い電圧V1まで充電され、
前記電界制御型半導体素子のターンオン駆動時に、前記コンデンサの静電容量 Ca の充電電荷を実質的に振動しないように放電させて、前記ゲート最大定格電圧Vmよりも高い電圧を前記電界制御型半導体素子のゲート端子に印加し、
前記ゲート静電容量 Cg をゲート動作電圧 V2 まで非振動的に高速で充電することによって、前記電界制御型半導体素子を高速でターンオンさせることを特徴とする電界制御型半導体素子の駆動方法。 - 請求項1において、
前記静電容量Caが、Ca×V1≒Cg×V2の式を満足する値に選択されることを特徴とする電界制御型半導体素子の駆動方法。 - ゲート静電容量Cg、ゲート最大定格電圧Vm、及びその電圧よりも低いゲート動作電圧V2を有する電界制御型半導体素子と、コンデンサとを備え、前記電界制御型半導体素子のターンオフ駆動時に前記ゲート静電容量 Cg に充電されている電荷を前記コンデンサに放電することによって、前記電界制御型半導体素子をターンオフさせる駆動方法において、
前記電界制御型半導体素子は、内部のゲートインダクタンスと内部のゲート抵抗とを有し、
前記コンデンサは、前記ゲート静電容量 Cg よりも小さな静電容量 Ca' を有し、
前記コンデンサは、ゲート最大定格電圧 Vm よりも高い電圧まで充電され、
前記電界制御型半導体素子のターンオフ駆動時に、前記コンデンサの充電電荷を実質的に振動しないように放電させて、前記ゲート最大定格電圧 Vm よりも高い負の電圧を前記電界制御型半導体素子のゲート端子に印加し、
前記ゲート静電容量Cgを高速で放電させることによって、前記電界制御型半導体素子を高速でターンオフさせることを特徴とする電界制御型半導体素子の駆動方法。 - ゲート静電容量Cg、ゲート最大定格電圧Vm、及びその電圧よりも低いゲート動作電圧V2を有する電界制御型半導体素子と、コンデンサとを備え、前記電界制御型半導体素子のターンオン駆動時に前記コンデンサに充電されている電荷を前記ゲート静電容量 Cg に放電することによって、前記電界制御型半導体素子をターンオンさせる駆動回路において、
前記電界制御型半導体素子は、内部のゲートインダクタンスと内部のゲート抵抗とを有し、
前記コンデンサは、前記ゲート静電容量 Cg よりも小さな静電容量 Ca を有し、
前記コンデンサを前記ゲート最大定格電圧 Vm よりも高い電圧まで充電し得る充電源を備え、
前記コンデンサの充電電荷を放電するために閉じるスイッチを、前記コンデンサと前記電界制御型半導体素子のゲート端子との間に備え、
該スイッチを駆動する信号を発生する駆動回路を備え、
前記コンデンサの充電電荷を実質的に振動しないように放電させる振動抑制用抵抗を、前記コンデンサの正極と前記スイッチとに直列になるように接続し、
前記スイッチが閉じるときに、前記コンデンサの充電電荷を実質的に振動しないように 放電させて、前記ゲート最大定格電圧 Vm よりも高い正の電圧を前記電界制御型半導体素子のゲート端子に印加することによって、前記ゲート静電容量 Cg を高速で充電し、前記電界制御型半導体素子を高速でターンオンさせることを特徴とする電界制御型半導体素子の駆動回路。 - ゲート静電容量Cg、ゲート最大定格電圧Vm、及びその電圧よりも低いゲート動作電圧V2を有する電界制御型半導体素子と、コンデンサとを備え、前記電界制御型半導体素子のターンオフ駆動時に前記ゲート静電容量 Cg に充電されている電荷を前記コンデンサに放電することによって、前記電界制御型半導体素子をターンオフさせる駆動回路において、
前記電界制御型半導体素子は、内部のゲートインダクタンスと内部のゲート抵抗とを有し、
前記コンデンサは、前記ゲート静電容量 Cg よりも小さな静電容量 Ca' を有し、
前記コンデンサを前記ゲート最大定格電圧 Vm よりも高い電圧まで充電し得る充電源を備え、
前記コンデンサの充電電荷を放電するために閉じるスイッチを、前記コンデンサの負極と前記電界制御型半導体素子のゲート端子との間に備え、
該スイッチを駆動する信号を発生する駆動回路を備え、
前記コンデンサの充電電荷を実質的に振動しないように放電させる振動抑制用抵抗を、前記コンデンサと前記スイッチとに直列になるように接続し、
前記スイッチが閉じるときに、前記コンデンサの充電電荷を実質的に振動しないように放電させて、前記ゲート最大定格電圧 Vm よりも高い負の電圧を前記電界制御型半導体素子のゲート端子に印加することによって、前記ゲート静電容量 Cg を高速で放電させ、前記電界制御型半導体素子を高速でターンオフさせることを特徴とする電界制御型半導体素子の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27396397A JP3560274B2 (ja) | 1997-09-19 | 1997-09-19 | 電界制御型半導体素子の駆動方法及び回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27396397A JP3560274B2 (ja) | 1997-09-19 | 1997-09-19 | 電界制御型半導体素子の駆動方法及び回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197995A JPH1197995A (ja) | 1999-04-09 |
JP3560274B2 true JP3560274B2 (ja) | 2004-09-02 |
Family
ID=17535026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27396397A Expired - Lifetime JP3560274B2 (ja) | 1997-09-19 | 1997-09-19 | 電界制御型半導体素子の駆動方法及び回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3560274B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1736856B (zh) * | 1999-02-24 | 2010-10-27 | 西北大学 | 制造臭氧的装置 |
ES2593907T3 (es) * | 2000-02-23 | 2016-12-14 | North-West University | Circuito y procedimiento de accionamiento para MOSFET |
US7236041B2 (en) * | 2005-08-01 | 2007-06-26 | Monolithic Power Systems, Inc. | Isolated gate driver circuit for power switching devices |
JP4804142B2 (ja) * | 2005-12-21 | 2011-11-02 | 東洋電機製造株式会社 | 高速ゲート駆動回路 |
US20090102540A1 (en) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | Switch apparatus and control apparatus |
JP5866506B2 (ja) * | 2013-08-27 | 2016-02-17 | パナソニックIpマネジメント株式会社 | ゲート駆動回路 |
CN107835002B (zh) | 2017-09-20 | 2024-03-12 | 同方威视技术股份有限公司 | 固态脉冲调制器中的保护电路、振荡补偿电路和供电电路 |
-
1997
- 1997-09-19 JP JP27396397A patent/JP3560274B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1197995A (ja) | 1999-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4804142B2 (ja) | 高速ゲート駆動回路 | |
JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
KR20030096054A (ko) | 고전압 펄스 발생 회로 | |
JPH03117211A (ja) | 半導体素子の駆動回路 | |
KR20040045459A (ko) | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 | |
JP2005192394A (ja) | 半導体素子の駆動装置及びその制御方法 | |
JP2002505570A (ja) | 変圧器及びチョークコイルを備えた直流/直流変換器 | |
JP2777307B2 (ja) | 短絡保護回路 | |
US6204591B1 (en) | Piezoelectric driving circuit | |
US7660094B2 (en) | Inverter circuit | |
JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
US7053678B2 (en) | Driving circuit for a control terminal of a bipolar transistor in an emitter-switching configuration and corresponding method for reducing the VCESAT dynamic phenomenon | |
KR20060059996A (ko) | 제어 회로 및 공진 드라이버 회로 동작 방법 | |
JP3560274B2 (ja) | 電界制御型半導体素子の駆動方法及び回路 | |
JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
JP4003833B2 (ja) | 電界制御型半導体素子の駆動回路 | |
US7095639B2 (en) | Inverter circuit having switching device with gate driven by high-voltage integrated circuit | |
JP4091793B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
KR100716321B1 (ko) | 회로 장치 | |
US6774682B2 (en) | Circuit configuration for driving a semiconductor switching element and method for same | |
EP1069683B1 (en) | Gate driving circuit for power semiconductor switch | |
WO2022183699A1 (zh) | 一种应用于igbt驱动控制的门极电压无源限幅电路 | |
JP2657912B2 (ja) | サイリスタ装置 | |
JPH10209832A (ja) | 半導体スイッチ回路 | |
JPH0678525A (ja) | ドライブ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |