JPH1197995A - 電界制御型半導体素子の駆動方法及び回路 - Google Patents
電界制御型半導体素子の駆動方法及び回路Info
- Publication number
- JPH1197995A JPH1197995A JP9273963A JP27396397A JPH1197995A JP H1197995 A JPH1197995 A JP H1197995A JP 9273963 A JP9273963 A JP 9273963A JP 27396397 A JP27396397 A JP 27396397A JP H1197995 A JPH1197995 A JP H1197995A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- capacitance
- electric field
- field control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】大容量で大型のIGBT,FETなどの電界制御型半導
体素子を、素子ケース内部のゲートインダクタンスをも
保障して高速充電又は放電して、高速駆動することので
きる駆動回路を提供すること。 【構成】ゲート静電容量Cg、ゲート最大定格電圧Vm、そ
の電圧よりも低いスレッシュホールド電圧V2及び内部ゲ
ートインダクタンスを有する電界制御型半導体素子を高
速で駆動する駆動方法において、前記ゲート静電容量Cg
よりも容量の小さい別の静電容量Ca（Cg＞Ca）を前記ゲ
ート最大定格電圧Vmよりも高い電圧V1まで充電し、前記
電界制御型半導体素子のターンオン駆動時に前記静電容
量Caの充電電荷を放電させて、前記電圧V1を前記電界制
御型半導体素子のゲート端子に印加し、前記ゲート静電
容量Cgをスレッシュホールド電圧V2まで高速で充電、あ
るいは放電することにより、高速でターンオン又はター
ンオフさせることを特徴とする電界制御型半導体素子の
駆動方法及び駆動回路。
体素子を、素子ケース内部のゲートインダクタンスをも
保障して高速充電又は放電して、高速駆動することので
きる駆動回路を提供すること。 【構成】ゲート静電容量Cg、ゲート最大定格電圧Vm、そ
の電圧よりも低いスレッシュホールド電圧V2及び内部ゲ
ートインダクタンスを有する電界制御型半導体素子を高
速で駆動する駆動方法において、前記ゲート静電容量Cg
よりも容量の小さい別の静電容量Ca（Cg＞Ca）を前記ゲ
ート最大定格電圧Vmよりも高い電圧V1まで充電し、前記
電界制御型半導体素子のターンオン駆動時に前記静電容
量Caの充電電荷を放電させて、前記電圧V1を前記電界制
御型半導体素子のゲート端子に印加し、前記ゲート静電
容量Cgをスレッシュホールド電圧V2まで高速で充電、あ
るいは放電することにより、高速でターンオン又はター
ンオフさせることを特徴とする電界制御型半導体素子の
駆動方法及び駆動回路。
Description
【０００１】
【産業上の利用分野】 本発明は、IGBT，FET などのゲ
ート静電容量を高速で正または負に充電することによっ
て電界制御半導体スイッチ素子を高速で駆動する回路に
関する。
ート静電容量を高速で正または負に充電することによっ
て電界制御半導体スイッチ素子を高速で駆動する回路に
関する。
【０００２】
【従来技術】 一般にエキシマレーザ、銅蒸気レーザな
どのパルスレーザでは、高電圧で充電されたコンデンサ
の電荷を高電圧スイッチ素子でレーザ管などの負荷回路
に短時間で一気に放電し、数100ns のパルス幅で、数kA
という大きな値のパルス電流として、瞬間的な大電力を
レーザ管に注入することにより、レーザ発振を起こして
いる。このようなスイッチとしては、ターンオフ性能は
重視せず、特にターンオン性能を重視したクロージング
スイッチが使用される。
どのパルスレーザでは、高電圧で充電されたコンデンサ
の電荷を高電圧スイッチ素子でレーザ管などの負荷回路
に短時間で一気に放電し、数100ns のパルス幅で、数kA
という大きな値のパルス電流として、瞬間的な大電力を
レーザ管に注入することにより、レーザ発振を起こして
いる。このようなスイッチとしては、ターンオフ性能は
重視せず、特にターンオン性能を重視したクロージング
スイッチが使用される。
【０００３】 このクロージングスイッチとして、従来
はサイラトロンなどが使用されてきたが、信頼性、寿命
の点から最近は磁気圧縮回路が使用されている。磁気圧
縮回路は鉄心の急速な磁気飽和現象を利用して、入力パ
ルス電流のピーク値を増倍し、かつその幅を数分の１に
圧縮するものであるが、この磁気圧縮回路に数μs の幅
の数100Aの入力パルス電流を供給するのに高速高電圧半
導体スイッチが使用される。さらには、磁気圧縮回路を
省略して全半導体化する回路も試みられている。
はサイラトロンなどが使用されてきたが、信頼性、寿命
の点から最近は磁気圧縮回路が使用されている。磁気圧
縮回路は鉄心の急速な磁気飽和現象を利用して、入力パ
ルス電流のピーク値を増倍し、かつその幅を数分の１に
圧縮するものであるが、この磁気圧縮回路に数μs の幅
の数100Aの入力パルス電流を供給するのに高速高電圧半
導体スイッチが使用される。さらには、磁気圧縮回路を
省略して全半導体化する回路も試みられている。
【０００４】 高速高電圧半導体スイッチとしてはIGB
T,MOSFET などのような電圧駆動型の電界制御型半導体
素子がスピードの点で有利であるが、高速ターンオンさ
せるには、ゲート静電容量を高速充電することが必要で
ある。この高速ゲート駆動の方法としては電圧源駆動が
一般的である。
T,MOSFET などのような電圧駆動型の電界制御型半導体
素子がスピードの点で有利であるが、高速ターンオンさ
せるには、ゲート静電容量を高速充電することが必要で
ある。この高速ゲート駆動の方法としては電圧源駆動が
一般的である。
【０００５】 その電圧源駆動は、電荷制御型半導体素
子のゲート最大定格電圧、例えば20V より低い18V のゲ
ート動作電圧を電界制御型半導体素子のゲート端子に印
加する駆動電源と電界制御型半導体素子のゲートとをス
イッチで出来る限り低いインピーダンス路で選択的に接
続し、スイッチをオンさせることによりゲート静電容量
を18V のゲート動作電圧に向かって充電する。
子のゲート最大定格電圧、例えば20V より低い18V のゲ
ート動作電圧を電界制御型半導体素子のゲート端子に印
加する駆動電源と電界制御型半導体素子のゲートとをス
イッチで出来る限り低いインピーダンス路で選択的に接
続し、スイッチをオンさせることによりゲート静電容量
を18V のゲート動作電圧に向かって充電する。
【０００６】 しかし、その充電には電源電圧を電界制
御型半導体素子のゲートに印加するゲート最大定格電圧
よりも高くすることができないので、回路インピーダン
スを下げるしかないが、これも限度があり、ある程度以
上の高速ターンオン駆動はできない。
御型半導体素子のゲートに印加するゲート最大定格電圧
よりも高くすることができないので、回路インピーダン
スを下げるしかないが、これも限度があり、ある程度以
上の高速ターンオン駆動はできない。
【０００７】 また、電流源駆動も可能であるが、電界
制御型半導体素子のゲートに印加する電圧がゲート最大
定格電圧よりも低くなければならないために、ゲート端
子にゼナ―ダイオードなどの過電圧保護素子を接続しな
ければならないというのが、一般的な考えであり、ゲー
ト端子電圧を制限するために、大型のIGBTなどのケース
内部のゲート配線のインダクタンスによる遅れを保障で
きず、この駆動方法も十分に高速で駆動することはでき
ない。
制御型半導体素子のゲートに印加する電圧がゲート最大
定格電圧よりも低くなければならないために、ゲート端
子にゼナ―ダイオードなどの過電圧保護素子を接続しな
ければならないというのが、一般的な考えであり、ゲー
ト端子電圧を制限するために、大型のIGBTなどのケース
内部のゲート配線のインダクタンスによる遅れを保障で
きず、この駆動方法も十分に高速で駆動することはでき
ない。
【０００８】 さらにまた、他の用途ではIGBT、MOSFET
を高速でターンオフさせるために、ゲート電圧を正バイ
アス電圧から負バイアス電圧に高速で反転充電する駆動
方法もあるが、この場合にも大型のIGBTなどのケース内
部のゲート配線のインダクタンスによる遅れで、ある程
度以上には高速化ができない。
を高速でターンオフさせるために、ゲート電圧を正バイ
アス電圧から負バイアス電圧に高速で反転充電する駆動
方法もあるが、この場合にも大型のIGBTなどのケース内
部のゲート配線のインダクタンスによる遅れで、ある程
度以上には高速化ができない。
【０００９】 本発明は、このような問題点を解決して
IGBT、MOSFETのような電界制御田半導体素子を従来より
も高速でターンオン、あるいはターンオフさせることの
できる駆動方法及び駆動回路を提供することを課題とす
る。
IGBT、MOSFETのような電界制御田半導体素子を従来より
も高速でターンオン、あるいはターンオフさせることの
できる駆動方法及び駆動回路を提供することを課題とす
る。
【００１０】
【課題を解決するための手段】 この課題を解決するた
め、請求項１に記載の発明は、ゲート静電容量Cg、ゲー
ト最大定格電圧Vm、その電圧よりも低いゲート動作電圧
V2及び内部ゲートインダクタンスを有する電界制御型半
導体素子を高速でターンオンさせる駆動方法において、
前記ゲート静電容量Cgよりも容量の小さい別の静電容量
Ca（Cg＞Ca）を前記ゲート最大定格電圧Vmよりも高い電
圧まで充電し、前記電界制御型半導体素子のターンオン
駆動時に前記静電容量Caの充電電荷を放電させて、前記
ゲート最大定格電圧Vmよりも高い電圧V1を前記電界制御
型半導体素子のゲート端子に印加し、前記ゲート静電容
量Cgをゲート動作電圧V2まで高速で充電することによ
り、高速でターンオンさせることを特徴とする電界制御
型半導体素子の駆動方法を提供するものである。
め、請求項１に記載の発明は、ゲート静電容量Cg、ゲー
ト最大定格電圧Vm、その電圧よりも低いゲート動作電圧
V2及び内部ゲートインダクタンスを有する電界制御型半
導体素子を高速でターンオンさせる駆動方法において、
前記ゲート静電容量Cgよりも容量の小さい別の静電容量
Ca（Cg＞Ca）を前記ゲート最大定格電圧Vmよりも高い電
圧まで充電し、前記電界制御型半導体素子のターンオン
駆動時に前記静電容量Caの充電電荷を放電させて、前記
ゲート最大定格電圧Vmよりも高い電圧V1を前記電界制御
型半導体素子のゲート端子に印加し、前記ゲート静電容
量Cgをゲート動作電圧V2まで高速で充電することによ
り、高速でターンオンさせることを特徴とする電界制御
型半導体素子の駆動方法を提供するものである。
【００１１】 この課題を解決するため、請求項２に記
載の発明は、請求項１において、前記静電容量Caの充電
電荷を実質的に振動しないように放電させることを特徴
とする電界制御型半導体素子の駆動方法を提供するもの
である。
載の発明は、請求項１において、前記静電容量Caの充電
電荷を実質的に振動しないように放電させることを特徴
とする電界制御型半導体素子の駆動方法を提供するもの
である。
【００１２】 この課題を解決するため、請求項３に記
載の発明は、請求項１又は請求項２において、前記静電
容量Caが、Ca×V1≒Cg×V2の式を満足する値に選択され
ることを特徴とする電界制御型半導体素子の駆動方法を
提供するものである。
載の発明は、請求項１又は請求項２において、前記静電
容量Caが、Ca×V1≒Cg×V2の式を満足する値に選択され
ることを特徴とする電界制御型半導体素子の駆動方法を
提供するものである。
【００１３】 この課題を解決するため、請求項４に記
載の発明は、ゲート静電容量Cg、ゲート最大定格電圧V
m、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオフさせる駆動方法において、前記ゲート静電
容量Cgよりも容量の小さい別の静電容量Ca'(Cg＞Ca')を
前記ゲート最大定格電圧Vmよりも高い電圧に充電し、前
記電界制御型半導体素子のターンオフ駆動時に前記静電
容量Ca' の充電電荷を高速で前記ゲート静電容量Cgへ向
けて放電させ、前記ゲート静電容量Cgを高速で放電する
ことにより高速ターンオフさせることを特徴とする電界
制御型半導体素子の駆動方法を提供するものである。
載の発明は、ゲート静電容量Cg、ゲート最大定格電圧V
m、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオフさせる駆動方法において、前記ゲート静電
容量Cgよりも容量の小さい別の静電容量Ca'(Cg＞Ca')を
前記ゲート最大定格電圧Vmよりも高い電圧に充電し、前
記電界制御型半導体素子のターンオフ駆動時に前記静電
容量Ca' の充電電荷を高速で前記ゲート静電容量Cgへ向
けて放電させ、前記ゲート静電容量Cgを高速で放電する
ことにより高速ターンオフさせることを特徴とする電界
制御型半導体素子の駆動方法を提供するものである。
【００１４】 この課題を解決するため、請求項５に記
載の発明は、請求項１ないし３のいずれかと請求項４と
を組み合わせることにより前記電界制御型半導体素子を
高速でターンオン、ターンオフさせることを特徴とする
電界制御型半導体素子の駆動方法を提供するものであ
る。
載の発明は、請求項１ないし３のいずれかと請求項４と
を組み合わせることにより前記電界制御型半導体素子を
高速でターンオン、ターンオフさせることを特徴とする
電界制御型半導体素子の駆動方法を提供するものであ
る。
【００１５】 この課題を解決するため、請求項６に記
載の発明は、ゲート静電容量Cg、最大ゲート定格電圧V
m、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオンさせる駆動回路において、前記ゲート静電
容量Cgよりも容量の小さい静電容量Ca(Cg ＞Ca) を有す
るコンデンサと、このコンデンサを前記ゲート最大定格
電圧Vmよりも高い電圧まで充電し得る充電源と、閉じる
とき前記コンデンサの充電電荷を前記電界制御型半導体
素子のゲート静電容量Cgに向けて放電させて、前記ゲー
ト静電容量Cgの電荷を高速で充電させるためのスイッチ
と、そのスイッチを駆動するための駆動信号を発生する
駆動回路とを備えることにより前記電界制御型半導体素
子を高速でターンオンさせることを特徴とする電界制御
型半導体素子の駆動回路を提供するものである。
載の発明は、ゲート静電容量Cg、最大ゲート定格電圧V
m、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオンさせる駆動回路において、前記ゲート静電
容量Cgよりも容量の小さい静電容量Ca(Cg ＞Ca) を有す
るコンデンサと、このコンデンサを前記ゲート最大定格
電圧Vmよりも高い電圧まで充電し得る充電源と、閉じる
とき前記コンデンサの充電電荷を前記電界制御型半導体
素子のゲート静電容量Cgに向けて放電させて、前記ゲー
ト静電容量Cgの電荷を高速で充電させるためのスイッチ
と、そのスイッチを駆動するための駆動信号を発生する
駆動回路とを備えることにより前記電界制御型半導体素
子を高速でターンオンさせることを特徴とする電界制御
型半導体素子の駆動回路を提供するものである。
【００１６】 この課題を解決するため、請求項７に記
載の発明は、請求項６において、前記静電容量Caの充電
電荷を実質的に振動しないように放電させる抵抗を前記
コンデンサとスイッチとに直列になるように接続したこ
とを特徴とする電界制御型半導体素子の駆動回路を提供
するものである。
載の発明は、請求項６において、前記静電容量Caの充電
電荷を実質的に振動しないように放電させる抵抗を前記
コンデンサとスイッチとに直列になるように接続したこ
とを特徴とする電界制御型半導体素子の駆動回路を提供
するものである。
【００１７】 この課題を解決するため、請求項８に記
載の発明は、ゲート静電容量Cg、最大ゲート定格電圧V
m、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオフさせる駆動回路において、前記ゲート静電
容量Cgよりも容量の小さい静電容量Ca'(Cg＞Ca')を有す
るコンデンサと、そのコンデンサを前記ゲート最大定格
電圧Vmよりも高い電圧まで充電し得る充電源と、閉じる
とき前記コンデンサの充電電荷を前記電界制御型半導体
素子のゲート静電容量Cgの負極性側へ向けて放電させ
て、前記ゲート静電容量Cgの電荷を高速で放電させるた
めのスイッチと、このスイッチを駆動するための駆動信
号を発生する駆動回路とを備えることにより前記電界制
御型半導体素子を高速でターンオフさせることを特徴と
する電界制御型半導体素子の駆動回路を提供するもので
ある。
載の発明は、ゲート静電容量Cg、最大ゲート定格電圧V
m、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオフさせる駆動回路において、前記ゲート静電
容量Cgよりも容量の小さい静電容量Ca'(Cg＞Ca')を有す
るコンデンサと、そのコンデンサを前記ゲート最大定格
電圧Vmよりも高い電圧まで充電し得る充電源と、閉じる
とき前記コンデンサの充電電荷を前記電界制御型半導体
素子のゲート静電容量Cgの負極性側へ向けて放電させ
て、前記ゲート静電容量Cgの電荷を高速で放電させるた
めのスイッチと、このスイッチを駆動するための駆動信
号を発生する駆動回路とを備えることにより前記電界制
御型半導体素子を高速でターンオフさせることを特徴と
する電界制御型半導体素子の駆動回路を提供するもので
ある。
【００１８】 この課題を解決するため、請求項９に記
載の発明は、請求項６又は請求項７と請求項８の記載を
組み合わせることにより、電界制御型半導体素子を高速
でターンオン、ターンオフさせることを特徴とする電界
制御型半導体素子の駆動回路を提供するものである。
載の発明は、請求項６又は請求項７と請求項８の記載を
組み合わせることにより、電界制御型半導体素子を高速
でターンオン、ターンオフさせることを特徴とする電界
制御型半導体素子の駆動回路を提供するものである。
【００１９】
【実施例】 以下、図面により本発明にかかる実施例を
説明する。この発明は、特に大容量で大型のIGBT,FETな
どの電力用電界制御型半導体素子のゲート静電容量を、
その素子ケース内部のゲートインダクタンスをも保障し
て高速充電又は高速放電することのできる電界制御素子
の高速駆動回路である。
説明する。この発明は、特に大容量で大型のIGBT,FETな
どの電力用電界制御型半導体素子のゲート静電容量を、
その素子ケース内部のゲートインダクタンスをも保障し
て高速充電又は高速放電することのできる電界制御素子
の高速駆動回路である。
【００２０】 本発明は、IGBTなどの半導体チップのゲ
ート電極の直流的最大定格であるゲート最大定格電圧を
超えなければ、IGBTなどの外部ゲート端子に印加される
駆動電圧がゲート電圧最大定格を超えても問題が生じな
いという新しい知見に基づく。
ート電極の直流的最大定格であるゲート最大定格電圧を
超えなければ、IGBTなどの外部ゲート端子に印加される
駆動電圧がゲート電圧最大定格を超えても問題が生じな
いという新しい知見に基づく。
【００２１】 図１は本発明の一実施例を示す。１はIG
BT、MOSFETのような駆動される高速高電圧の電界制御型
半導体素子であり、以下の説明ではモジュール型IGBTの
例とする。その一例として、耐圧1200V 、スイッチング
電流700A、パルス幅700 nsで動作することを目標とす
る。IGBT1 はコレクタ端子K1、エミッタ端子E1、ゲート
端子G1、ゲート信号のリターン路としての信号用エミッ
タ端子E2を有する。ゲート端子G1と信号用エミッタ端子
E2間には、モジュール内部配線としての寄生インダクタ
ンス分L1と、寄生抵抗もしくは別途接続された発振防止
用の抵抗R1が存在する。
BT、MOSFETのような駆動される高速高電圧の電界制御型
半導体素子であり、以下の説明ではモジュール型IGBTの
例とする。その一例として、耐圧1200V 、スイッチング
電流700A、パルス幅700 nsで動作することを目標とす
る。IGBT1 はコレクタ端子K1、エミッタ端子E1、ゲート
端子G1、ゲート信号のリターン路としての信号用エミッ
タ端子E2を有する。ゲート端子G1と信号用エミッタ端子
E2間には、モジュール内部配線としての寄生インダクタ
ンス分L1と、寄生抵抗もしくは別途接続された発振防止
用の抵抗R1が存在する。
【００２２】 Cgは、IGBT1 のゲート静電容量を示す。
C1はゲート電荷供給用コンデンサであり、IGBT１のコレ
クタ電圧側より抵抗R2を通して充電される。コンデンサ
C1はゲート静電容量Cgよりも小さな容量Ca(Cg ＞Ca) を
有し、その充電電圧はゼナーダイオードZD1 により制限
される。例えば,IGBT1のコレクタ電圧を1000V とした場
合、コンデンサC1の充電電圧は200Vに制限されるものと
する。
C1はゲート電荷供給用コンデンサであり、IGBT１のコレ
クタ電圧側より抵抗R2を通して充電される。コンデンサ
C1はゲート静電容量Cgよりも小さな容量Ca(Cg ＞Ca) を
有し、その充電電圧はゼナーダイオードZD1 により制限
される。例えば,IGBT1のコレクタ電圧を1000V とした場
合、コンデンサC1の充電電圧は200Vに制限されるものと
する。
【００２３】 2 はコンデンサC1とIGBT1 のゲート端子
G1との間を駆動信号S1で選択的に開閉するスイッチであ
り、FET などが適当である。以下、FET として説明す
る。FET2のオンにより、コンデンサC1の電荷がIGBT１の
ゲートに供給される。L2はFET2、IGBT1 、コンデンサC1
を含ゲート電流回路の配線インダクタンスである。
G1との間を駆動信号S1で選択的に開閉するスイッチであ
り、FET などが適当である。以下、FET として説明す
る。FET2のオンにより、コンデンサC1の電荷がIGBT１の
ゲートに供給される。L2はFET2、IGBT1 、コンデンサC1
を含ゲート電流回路の配線インダクタンスである。
【００２４】 FET2のドレインに直列接続された抵抗R3
は、ゲート回路の配線インダクタンスL2とゲート内部イ
ンダクタンスL1とゲート静電容量Cgの直列共振回路の振
動を防ぐための振動抑制用抵抗である。R4はIGBT1 のゲ
ートとエミッタE2を接続する抵抗であり、信号入力前に
オフバイアスしておき、IGBT1 が一旦オンした後は、ゲ
ート静電容量Cgの電荷を放電させ、IGBT1 を最終的にオ
フさせるための抵抗である。クロージングスイッチとし
て用いる場合には次のサイクルの充電前、通常数十μs
ないし数msの期間にオフすればいいので、この実施例で
はターンオフ性能は重視していない。
は、ゲート回路の配線インダクタンスL2とゲート内部イ
ンダクタンスL1とゲート静電容量Cgの直列共振回路の振
動を防ぐための振動抑制用抵抗である。R4はIGBT1 のゲ
ートとエミッタE2を接続する抵抗であり、信号入力前に
オフバイアスしておき、IGBT1 が一旦オンした後は、ゲ
ート静電容量Cgの電荷を放電させ、IGBT1 を最終的にオ
フさせるための抵抗である。クロージングスイッチとし
て用いる場合には次のサイクルの充電前、通常数十μs
ないし数msの期間にオフすればいいので、この実施例で
はターンオフ性能は重視していない。
【００２５】 T1は、駆動回路が発生する駆動信号S1を
絶縁伝達するパルストランスである。駆動信号S1のパル
ス幅は、IGBT1 に流れる共振電流の幅より十分に長く、
共振電流をオフしないような時間幅が望ましいが、短か
い時間幅でもIGBT1 に共振電流が流れている期間中ゲー
ト静電容量Cgに電荷が残留していれば問題ない。
絶縁伝達するパルストランスである。駆動信号S1のパル
ス幅は、IGBT1 に流れる共振電流の幅より十分に長く、
共振電流をオフしないような時間幅が望ましいが、短か
い時間幅でもIGBT1 に共振電流が流れている期間中ゲー
ト静電容量Cgに電荷が残留していれば問題ない。
【００２６】 図２は図１の動作を説明するために、ゲ
ート電流Igとゲート端子G1-E2 間の電圧Vg1 、内部ゲー
ト電圧Vg2 の関係をを示す。駆動信号S1によりFET2がタ
ーンオンすると、コンデンサC1に充電された電荷は抵抗
R3，FET2、配線インダクタンスL2、ゲート端子G1、ゲー
ト内部インダクタンスL1、内部抵抗R1を通してゲート静
電容量Cgを充電する。コンデンサC1、抵抗R3の値をIGBT
のゲート静電容量Cgに対して後述するように選定する
と、ゲート端子電圧Vg1 は図２(A) のようにIGBTのゲー
ト最大定格20V を超えるスパイク電圧、例えばその急峻
な電圧のピーク電圧値が36V となった後、最終目標ゲー
ト電圧であるゲート動作電圧18V に向かって、非振動的
に減衰する。なお一般に、IGBT、MOSFETのゲート最大定
格電圧は正、負とも普通20V 程度である。ここでゲート
動作電圧とは、電界制御型半導体素子をターンオンさせ
ることのできるゲート電圧をいう。
ート電流Igとゲート端子G1-E2 間の電圧Vg1 、内部ゲー
ト電圧Vg2 の関係をを示す。駆動信号S1によりFET2がタ
ーンオンすると、コンデンサC1に充電された電荷は抵抗
R3，FET2、配線インダクタンスL2、ゲート端子G1、ゲー
ト内部インダクタンスL1、内部抵抗R1を通してゲート静
電容量Cgを充電する。コンデンサC1、抵抗R3の値をIGBT
のゲート静電容量Cgに対して後述するように選定する
と、ゲート端子電圧Vg1 は図２(A) のようにIGBTのゲー
ト最大定格20V を超えるスパイク電圧、例えばその急峻
な電圧のピーク電圧値が36V となった後、最終目標ゲー
ト電圧であるゲート動作電圧18V に向かって、非振動的
に減衰する。なお一般に、IGBT、MOSFETのゲート最大定
格電圧は正、負とも普通20V 程度である。ここでゲート
動作電圧とは、電界制御型半導体素子をターンオンさせ
ることのできるゲート電圧をいう。
【００２７】 一方、内部ゲート電圧Vg2 は、0VからIG
BT1 がオンするのに必要なゲート動作電圧18V に向かっ
て、非振動的に増加する。すなわち、ゲート端子電圧Vg
1 はゲート最大定格電圧Vmを超えるが、コンデンサC1の
容量はゲート静電容量Cgよりも設定容量だけ小さく、そ
の充電電荷も設定電荷量だけ少ないから、内部ゲート電
圧Vg2 はゲート最大定格電圧Vmを越えることはなく、し
たがってIGBT1 のゲートは破壊されない。
BT1 がオンするのに必要なゲート動作電圧18V に向かっ
て、非振動的に増加する。すなわち、ゲート端子電圧Vg
1 はゲート最大定格電圧Vmを超えるが、コンデンサC1の
容量はゲート静電容量Cgよりも設定容量だけ小さく、そ
の充電電荷も設定電荷量だけ少ないから、内部ゲート電
圧Vg2 はゲート最大定格電圧Vmを越えることはなく、し
たがってIGBT1 のゲートは破壊されない。
【００２８】 すなわち本発明では、IGBTの内部配線イ
ンダクタンスL1、又は内部直列抵抗R1に打ち勝つ大きさ
の急峻な電圧でゲート端子G1を駆動することにより、ゲ
ート静電容量Cgを高速充電し、かつ抵抗R3とR1によって
非振動的とするために、IGBT1 の内部ゲート電圧をゲー
ト最大定格電圧Vmよりも低い電圧値に抑制することがで
きる。
ンダクタンスL1、又は内部直列抵抗R1に打ち勝つ大きさ
の急峻な電圧でゲート端子G1を駆動することにより、ゲ
ート静電容量Cgを高速充電し、かつ抵抗R3とR1によって
非振動的とするために、IGBT1 の内部ゲート電圧をゲー
ト最大定格電圧Vmよりも低い電圧値に抑制することがで
きる。
【００２９】 ここでコンデンサC1の容量Caとその充電
電圧V1は次のように選定する。先ず、コンデンサC1に充
電される電荷量Q1はCa×V1で表されるが、その電荷Q1が
IGBT1 のゲート静電容量Cgをゲート動作電圧V2まで充電
するに必要な電荷量Q2＝Cg×V2とほぼ等しくなるように
設定する。この式からC1の容量Caは、Ca＝Cg×V1/V2 で
表されるが、実際には、IGBT1 のターンオン時には、ミ
ラー効果により見かけ上のゲート静電容量Cgが増加する
ので、それを見込んだ電荷量をコンデンサC1に充電する
必要がある。しかしながら、最終的にはコンデンサC1と
充電電圧V1を実験的に選定する方が容易である。
電圧V1は次のように選定する。先ず、コンデンサC1に充
電される電荷量Q1はCa×V1で表されるが、その電荷Q1が
IGBT1 のゲート静電容量Cgをゲート動作電圧V2まで充電
するに必要な電荷量Q2＝Cg×V2とほぼ等しくなるように
設定する。この式からC1の容量Caは、Ca＝Cg×V1/V2 で
表されるが、実際には、IGBT1 のターンオン時には、ミ
ラー効果により見かけ上のゲート静電容量Cgが増加する
ので、それを見込んだ電荷量をコンデンサC1に充電する
必要がある。しかしながら、最終的にはコンデンサC1と
充電電圧V1を実験的に選定する方が容易である。
【００３０】 また抵抗R3の値は、内部抵抗R1と合わせ
て、ゲート電流Igが非振動的、すなわち負電流部分が発
生しないように選定する。非振動的であることにより、
内部ゲート電圧はオーバーシュートせず、最終値に向か
って増加する。すなわち、R1とR3は振動抑制用抵抗とし
て作用する。これらの抵抗R1，R3が小さ過ぎると、回路
が振動的となり、内部ゲート電圧Vg2 の波形はゲート最
大定格電圧Vmを超えた後に最終値に向かうので、この際
にIGBT1 が破壊される可能性がある。
て、ゲート電流Igが非振動的、すなわち負電流部分が発
生しないように選定する。非振動的であることにより、
内部ゲート電圧はオーバーシュートせず、最終値に向か
って増加する。すなわち、R1とR3は振動抑制用抵抗とし
て作用する。これらの抵抗R1，R3が小さ過ぎると、回路
が振動的となり、内部ゲート電圧Vg2 の波形はゲート最
大定格電圧Vmを超えた後に最終値に向かうので、この際
にIGBT1 が破壊される可能性がある。
【００３１】 コンデンサC1の容量Caを2nF ，IGBT1 の
ゲート静電容量Cgを28nF、インダクタンス(L1 ＋L2) を
105nH とした場合、抵抗R ＝(R1 ＋R3) の臨界値は下式
から15オームとなる。図２(A) では、抵抗(R1 ＋R3) を
19.5オームにした例であり、非振動的な場合を示す。
ゲート静電容量Cgを28nF、インダクタンス(L1 ＋L2) を
105nH とした場合、抵抗R ＝(R1 ＋R3) の臨界値は下式
から15オームとなる。図２(A) では、抵抗(R1 ＋R3) を
19.5オームにした例であり、非振動的な場合を示す。
【００３２】 図２(B) は抵抗(R1 ＋R3) を約15オーム
にして振動的になる直前の臨界的な場合、図２(C) は抵
抗(R1 ＋R3) を4 オームに下げた場合の波形を示し、図
２(C) では内部ゲート電圧は振動的に増加し、ゲート最
大定格を越える23V に達した後、ゲート動作値18V に収
束する。この結果、このような設定ではゲートが破壊す
る危険がある。。
にして振動的になる直前の臨界的な場合、図２(C) は抵
抗(R1 ＋R3) を4 オームに下げた場合の波形を示し、図
２(C) では内部ゲート電圧は振動的に増加し、ゲート最
大定格を越える23V に達した後、ゲート動作値18V に収
束する。この結果、このような設定ではゲートが破壊す
る危険がある。。
【００３３】 図１の実施例では、コンデンサC1の充電
電流をIGBT1 のコレクタ電圧側より得ていたため、パル
ス繰り返し頻度が高くなると、充電抵抗が小さくなり、
コンデンサC1の充電回路が大容量化する問題がある。図
３は、これを解決する本発明の他の実施例であり、コン
デンサC1の充電回路をパルストランス31で充電するもの
である。コンデンサC1はパルストランスの2 次巻き線3
2、ダイオード33を通して、FET2がオンする前に、所定
値に充電され、IGBT1 のターンオンに備える。
電流をIGBT1 のコレクタ電圧側より得ていたため、パル
ス繰り返し頻度が高くなると、充電抵抗が小さくなり、
コンデンサC1の充電回路が大容量化する問題がある。図
３は、これを解決する本発明の他の実施例であり、コン
デンサC1の充電回路をパルストランス31で充電するもの
である。コンデンサC1はパルストランスの2 次巻き線3
2、ダイオード33を通して、FET2がオンする前に、所定
値に充電され、IGBT1 のターンオンに備える。
【００３４】 次に電界制御型半導体素子1 を電力用FE
T とし、そのFET1を高速でターンオン、高速でターンオ
フさせる双方の回路を備えた実施例を図４に示す。高速
ターンオン回路については図３と同様なので同一符号で
示し、説明を省略する。高速ターンオフ回路について説
明すると、C1' 、R3' 、L2' 、2'、31' 、T1' など符号
に「‘」のついたものはターンオン回路の回路部品と同
じ働きを行う。
T とし、そのFET1を高速でターンオン、高速でターンオ
フさせる双方の回路を備えた実施例を図４に示す。高速
ターンオン回路については図３と同様なので同一符号で
示し、説明を省略する。高速ターンオフ回路について説
明すると、C1' 、R3' 、L2' 、2'、31' 、T1' など符号
に「‘」のついたものはターンオン回路の回路部品と同
じ働きを行う。
【００３５】 ゲートエミッタ抵抗（R4）については、
ターンオフ回路の付加によりあえて必要としない。パル
ストランス31は二つの巻き線を持ち、一方の巻線32はダ
イオード33を通してターンオン用コンデンサC1を100 〜
200Vの電圧V1に充電し、他方の巻き線32' はダイオード
33' を通してターンオフ用コンデンサC1'を−100 〜−2
00Vに充電する。
ターンオフ回路の付加によりあえて必要としない。パル
ストランス31は二つの巻き線を持ち、一方の巻線32はダ
イオード33を通してターンオン用コンデンサC1を100 〜
200Vの電圧V1に充電し、他方の巻き線32' はダイオード
33' を通してターンオフ用コンデンサC1'を−100 〜−2
00Vに充電する。
【００３６】 FET2' は、FET2によるFET1のターンオン
の後にターンオンしてコンデンサC2' からFET1のゲート
を逆方向に高速充電して、FET1を高速でターンオフさせ
る。このターンオフ回路の付加により、ゲート最大定格
電圧Vm、例えば−20Ｖを超える急峻な60V 程度の電圧で
オーバードライブした後、ゲート最大定格電圧Vm以下の
−15V 程度の負バイアス電圧に減衰させ、FET1を高速タ
ーンオフさせる。この実施例の電界制御型半導体素子及
び駆動回路は各種の高周波電源のスイッチング回路に用
いるのに適する。
の後にターンオンしてコンデンサC2' からFET1のゲート
を逆方向に高速充電して、FET1を高速でターンオフさせ
る。このターンオフ回路の付加により、ゲート最大定格
電圧Vm、例えば−20Ｖを超える急峻な60V 程度の電圧で
オーバードライブした後、ゲート最大定格電圧Vm以下の
−15V 程度の負バイアス電圧に減衰させ、FET1を高速タ
ーンオフさせる。この実施例の電界制御型半導体素子及
び駆動回路は各種の高周波電源のスイッチング回路に用
いるのに適する。
【００３７】 次に図５は図１に示した本発明のIGBT回
路をレーザ発振装置の高電圧スイッチに適用した実施例
を示す。このようなレーザ発振装置の高電圧スイッチで
は、例えば25kVの電圧が印加された状態で数十nsでター
ンオンし、ピーク値が700Aの共振電流を流すことを要求
される。
路をレーザ発振装置の高電圧スイッチに適用した実施例
を示す。このようなレーザ発振装置の高電圧スイッチで
は、例えば25kVの電圧が印加された状態で数十nsでター
ンオンし、ピーク値が700Aの共振電流を流すことを要求
される。
【００３８】 図５において、21は負荷であるレーザ放
電管、22はレーザ管放電電流を供給するピーキングコン
デンサ、23は磁気圧縮スイッチ、24は2 次共振コンデン
サ、25は1 次共振コンデンサ、26は1 次共振インダクタ
ンス、27は充電器である。
電管、22はレーザ管放電電流を供給するピーキングコン
デンサ、23は磁気圧縮スイッチ、24は2 次共振コンデン
サ、25は1 次共振コンデンサ、26は1 次共振インダクタ
ンス、27は充電器である。
【００３９】 クロージングスイッチとして用いられる
高電圧スイッチ28には、IGBTと図１で示した高速ターン
オン回路29をそれぞれ複数個直列接続する。直列数は、
IGBTの耐圧とコンデンサの充電電圧で決定され、IGBTの
耐圧を1200V とし、25kVの充電電圧の場合、25直列が適
当である。IGBTスイッチ28は、充電器で充電された1 次
共振コンデンサ25を1 次共振インダクタンス26を通して
共振で放電し、比較的に長い周期T1のパルス電流i1を流
し、2 次共振コンデンサ24に電荷を移す。この2 次共振
コンデンサの電圧が磁気スイッチ23に加わり、磁気スイ
ッチ23が磁気飽和すると、オンして微少な残留インダク
タンスとの共振により、さらに短いT2の共振電流i2を負
荷レーザ管21に放電させる。なお、このT1/T2 又はi2/i
1 を圧縮比と呼ぶ。
高電圧スイッチ28には、IGBTと図１で示した高速ターン
オン回路29をそれぞれ複数個直列接続する。直列数は、
IGBTの耐圧とコンデンサの充電電圧で決定され、IGBTの
耐圧を1200V とし、25kVの充電電圧の場合、25直列が適
当である。IGBTスイッチ28は、充電器で充電された1 次
共振コンデンサ25を1 次共振インダクタンス26を通して
共振で放電し、比較的に長い周期T1のパルス電流i1を流
し、2 次共振コンデンサ24に電荷を移す。この2 次共振
コンデンサの電圧が磁気スイッチ23に加わり、磁気スイ
ッチ23が磁気飽和すると、オンして微少な残留インダク
タンスとの共振により、さらに短いT2の共振電流i2を負
荷レーザ管21に放電させる。なお、このT1/T2 又はi2/i
1 を圧縮比と呼ぶ。
【００４０】
【発明の効果】 以上説明したように、IGBT、FET のよ
うな電界制御型半導体素子のゲート最大定格電圧は半導
体チップのゲート電極の直流的最大定格であり、本発明
は、このゲート最大定格を超えなければ、電界制御型半
導体素子の外部ゲート端子の電圧がゲート最大定格を越
えても問題ないという新しい考え方にもとづき、ゲート
内部電圧をゲート最大定格以下に維持しながら、高速充
放電し、高速駆動させるもので、従来のようにゲート端
子電圧を電界制御型半導体素子のゲート最大定格以下に
維持して駆動する方法よりもターンオン、ターンオフ速
度を向上させることができる。
うな電界制御型半導体素子のゲート最大定格電圧は半導
体チップのゲート電極の直流的最大定格であり、本発明
は、このゲート最大定格を超えなければ、電界制御型半
導体素子の外部ゲート端子の電圧がゲート最大定格を越
えても問題ないという新しい考え方にもとづき、ゲート
内部電圧をゲート最大定格以下に維持しながら、高速充
放電し、高速駆動させるもので、従来のようにゲート端
子電圧を電界制御型半導体素子のゲート最大定格以下に
維持して駆動する方法よりもターンオン、ターンオフ速
度を向上させることができる。
【００４１】 特に大容量で大型のIGBT,FETなどの電界
制御型半導体素子を、素子ケース内部のゲートインダク
タンスをも保障して高速充電して、高速駆動することの
できる高速駆動回路を提供することができる。
制御型半導体素子を、素子ケース内部のゲートインダク
タンスをも保障して高速充電して、高速駆動することの
できる高速駆動回路を提供することができる。
【図１】 本発明にかかる高速駆動回路の一実施例を示
す図である。
す図である。
【図２】 図１に示した実施例の動作を説明するための
波形図を示す。
波形図を示す。
【図３】 本発明の第２の実施例を示す図である。
【図４】 本発明の第３の実施例を示す図である。
【図５】 図１に示した実施例を適用したレーザ点灯回
路例を示す図である。
路例を示す図である。
1 ── 電界制御型半導体素子 2 ── スイッチ Cg ── 電界制御型半導体素子の静電容量 C1 ── コンデンサ T1 ── パルストランス R3 ── 振動抑制用抵抗
Claims (9)
- 【請求項１】 ゲート静電容量Cg、ゲート最大定格電圧
Vm、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオンさせる駆動方法において、 前記ゲート静電容量Cgよりも容量の小さい別の静電容量
Ca（Cg＞Ca）を前記ゲート最大定格電圧Vmよりも高い電
圧まで充電し、 前記電界制御型半導体素子のターンオン駆動時に前記静
電容量Caの充電電荷を放電させて、前記ゲート最大定格
電圧Vmよりも高い電圧V1を前記電界制御型半導体素子の
ゲート端子に印加し、 前記ゲート静電容量Cgをゲート動作電圧V2まで高速で充
電することにより、高速でターンオンさせることを特徴
とする電界制御型半導体素子の駆動方法。 - 【請求項２】 請求項１において、前記静電容量Caの充
電電荷を実質的に振動しないように放電させることを特
徴とする電界制御型半導体素子の駆動方法。 - 【請求項３】 請求項１又は請求項２において、前記静
電容量Caが、Ca×V1≒Cg×V2の式を満足する値に選択さ
れることを特徴とする電界制御型半導体素子の駆動方
法。 - 【請求項４】 ゲート静電容量Cg、ゲート最大定格電圧
Vm、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオフさせる駆動方法において、 前記ゲート静電容量Cgよりも容量の小さい別の静電容量
Ca'(Cg＞Ca')を前記ゲート最大定格電圧Vmよりも高い電
圧に充電し、 前記電界制御型半導体素子のターンオフ駆動時に前記静
電容量Ca' の充電電荷を高速で前記ゲート静電容量Cgへ
向けて放電させ、 前記ゲート静電容量Cgを高速で放電することにより高速
ターンオフさせることを特徴とする電界制御型半導体素
子の駆動方法。 - 【請求項５】 請求項１ないし３のいずれかと請求項４
とを組み合わせることにより前記電界制御型半導体素子
を高速でターンオン、ターンオフさせることを特徴とす
る電界制御型半導体素子の駆動方法。 - 【請求項６】 ゲート静電容量Cg、最大ゲート定格電圧
Vm、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオンさせる駆動回路において、 前記ゲート静電容量Cgよりも容量の小さい静電容量Ca(C
g ＞Ca) を有するコンデンサと、 該コンデンサを前記ゲート最大定格電圧Vmよりも高い電
圧まで充電し得る充電源と、 閉じるとき前記コンデンサの充電電荷を前記電界制御型
半導体素子のゲート静電容量Cgに向けて放電させて、前
記ゲート静電容量Cgの電荷を高速で充電させるためのス
イッチと、 該スイッチを駆動するための駆動信号を発生する駆動回
路と、 を備えることにより前記電界制御型半導体素子を高速で
ターンオンさせることを特徴とする電界制御型半導体素
子の駆動回路。 - 【請求項７】 請求項６において、前記静電容量Caの充
電電荷を実質的に振動しないように放電させる抵抗を前
記コンデンサとスイッチとに直列になるように接続した
ことを特徴とする電界制御型半導体素子の駆動回路。 - 【請求項８】 ゲート静電容量Cg、最大ゲート定格電圧
Vm、その電圧よりも低いゲート動作電圧V2及び内部ゲー
トインダクタンスを有する電界制御型半導体素子を高速
でターンオフさせる駆動回路において、 前記ゲート静電容量Cgよりも容量の小さい静電容量Ca'
(Cg＞Ca')を有するコンデンサと、 該コンデンサを前記ゲート最大定格電圧Vmよりも高い電
圧まで充電し得る充電源と、 閉じるとき前記コンデンサの充電電荷を前記電界制御型
半導体素子のゲート静電容量Cgの負極性側へ向けて放電
させて、前記ゲート静電容量Cgの電荷を高速で放電させ
るためのスイッチと、 該スイッチを駆動するための駆動信号を発生する駆動回
路と、 を備えることにより前記電界制御型半導体素子を高速で
ターンオフさせることを特徴とする電界制御型半導体素
子の駆動回路。 - 【請求項９】 請求項６又は請求項７と請求項８の記載
を組み合わせることにより、電界制御型半導体素子を高
速でターンオン、ターンオフさせることを特徴とする電
界制御型半導体素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27396397A JP3560274B2 (ja) | 1997-09-19 | 1997-09-19 | 電界制御型半導体素子の駆動方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27396397A JP3560274B2 (ja) | 1997-09-19 | 1997-09-19 | 電界制御型半導体素子の駆動方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197995A true JPH1197995A (ja) | 1999-04-09 |
| JP3560274B2 JP3560274B2 (ja) | 2004-09-02 |
Family
ID=17535026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27396397A Expired - Lifetime JP3560274B2 (ja) | 1997-09-19 | 1997-09-19 | 電界制御型半導体素子の駆動方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560274B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1331735A1 (en) * | 1999-02-24 | 2003-07-30 | Potchefstroom University For Christian Higher Education | Drive circuit and method for FET |
| JP2003524982A (ja) * | 2000-02-23 | 2003-08-19 | ポトチェフストローム ユニヴァーシティ フォー クリスティアン ハイアー エデュケーション | Ｍｏｓｆｅｔ用の駆動回路および方法 |
| JP2007174134A (ja) * | 2005-12-21 | 2007-07-05 | Toyo Electric Mfg Co Ltd | 高速ゲート駆動回路 |
| WO2009050844A1 (ja) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | スイッチ装置および制御装置 |
| TWI384745B (zh) * | 2005-08-01 | 2013-02-01 | Monolithic Power Systems Inc | 用於交替驅動一半或全橋的閘極驅動器裝置 |
| WO2015029363A1 (ja) * | 2013-08-27 | 2015-03-05 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路 |
| KR20190032998A (ko) * | 2017-09-20 | 2019-03-28 | 눅테크 컴퍼니 리미티드 | 고체 펄스 변조기의 보호회로, 발진 보상회로 및 전원 공급회로 |
-
1997
- 1997-09-19 JP JP27396397A patent/JP3560274B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1331735A1 (en) * | 1999-02-24 | 2003-07-30 | Potchefstroom University For Christian Higher Education | Drive circuit and method for FET |
| EP1264402B1 (en) * | 2000-02-23 | 2016-06-15 | North-West University | Drive circuit and method for mosfet |
| JP2003524982A (ja) * | 2000-02-23 | 2003-08-19 | ポトチェフストローム ユニヴァーシティ フォー クリスティアン ハイアー エデュケーション | Ｍｏｓｆｅｔ用の駆動回路および方法 |
| EP3096455A1 (en) * | 2000-02-23 | 2016-11-23 | North-West University | Drive circuit and method for mosfet |
| TWI384745B (zh) * | 2005-08-01 | 2013-02-01 | Monolithic Power Systems Inc | 用於交替驅動一半或全橋的閘極驅動器裝置 |
| JP2007174134A (ja) * | 2005-12-21 | 2007-07-05 | Toyo Electric Mfg Co Ltd | 高速ゲート駆動回路 |
| WO2009050844A1 (ja) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | スイッチ装置および制御装置 |
| JP5866506B2 (ja) * | 2013-08-27 | 2016-02-17 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路 |
| US9494964B2 (en) | 2013-08-27 | 2016-11-15 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit |
| WO2015029363A1 (ja) * | 2013-08-27 | 2015-03-05 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路 |
| JPWO2015029363A1 (ja) * | 2013-08-27 | 2017-03-02 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路 |
| KR20190032998A (ko) * | 2017-09-20 | 2019-03-28 | 눅테크 컴퍼니 리미티드 | 고체 펄스 변조기의 보호회로, 발진 보상회로 및 전원 공급회로 |
| US11152932B2 (en) | 2017-09-20 | 2021-10-19 | Nuctech Company Limited | Protection circuit, oscillation compensation circuit and power supply circuit in solid state pulse modulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3560274B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4804142B2 (ja) | 高速ゲート駆動回路 | |
| JP2910859B2 (ja) | 半導体素子の駆動回路 | |
| JP3752943B2 (ja) | 半導体素子の駆動装置及びその制御方法 | |
| KR20040045459A (ko) | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 | |
| JP4903214B2 (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
| US20130127500A1 (en) | Power semiconductor device driving circuit | |
| KR20140011399A (ko) | 스위칭 회로 및 반도체 모듈 | |
| JP2009050118A (ja) | ゲート駆動回路の制御方法 | |
| CN107769530A (zh) | 同步整流Buck变换器的SiC开关管驱动电路及方法 | |
| US7660094B2 (en) | Inverter circuit | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP2007501544A (ja) | 半導体スイッチの高周波制御 | |
| JP3560274B2 (ja) | 電界制御型半導体素子の駆動方法及び回路 | |
| JP2006353093A (ja) | 半導体素子の制御方法 | |
| US7095639B2 (en) | Inverter circuit having switching device with gate driven by high-voltage integrated circuit | |
| KR100716321B1 (ko) | 회로 장치 | |
| JP2006238547A (ja) | 電圧駆動素子の駆動回路 | |
| KR20040029082A (ko) | 하프 브리지 회로 및 이를 포함하는 장치 | |
| EP1069683B1 (en) | Gate driving circuit for power semiconductor switch | |
| JP2008043003A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP2657912B2 (ja) | サイリスタ装置 | |
| JP2000197343A (ja) | 半導体素子のゲート制御方法 | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP6370524B1 (ja) | ゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |