KR20030096054A - 고전압 펄스 발생 회로 - Google Patents

고전압 펄스 발생 회로 Download PDF

Info

Publication number
KR20030096054A
KR20030096054A KR10-2003-0037877A KR20030037877A KR20030096054A KR 20030096054 A KR20030096054 A KR 20030096054A KR 20030037877 A KR20030037877 A KR 20030037877A KR 20030096054 A KR20030096054 A KR 20030096054A
Authority
KR
South Korea
Prior art keywords
semiconductor switch
inductor
high voltage
current
voltage pulse
Prior art date
Application number
KR10-2003-0037877A
Other languages
English (en)
Other versions
KR100572163B1 (ko
Inventor
하타노다츠히코
사쿠마다케시
이이다가츠지
Original Assignee
니뽄 가이시 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 가이시 가부시키가이샤 filed Critical 니뽄 가이시 가부시키가이샤
Publication of KR20030096054A publication Critical patent/KR20030096054A/ko
Application granted granted Critical
Publication of KR100572163B1 publication Critical patent/KR100572163B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/105—Modifications for increasing the maximum permissible switched voltage in thyristor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device

Landscapes

  • Generation Of Surge Voltage And Current (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명은 복수 개의 반도체 스위치를 이용하지 않고서, 급격한 상승 시간과 매우 좁은 펄스폭을 갖는 고전압 펄스를 공급할 수 있도록 하는 것을 목적으로 한다.
고전압 펄스 발생 회로(10A)는 직류 전원(22)의 양단에 직렬 접속된 인덕터(32), 제1 반도체 스위치(34) 및 제2 반도체 스위치(14)와, 제1 반도체 스위치(34)의 애노드 단자(A)에 접속된 인덕터(32)의 타단(42)에 캐소드 단자가 접속되고 제1 반도체 스위치(34)의 게이트 단자에 애노드 단자가 접속된 다이오드(36)를 포함한다. 제2 반도체 스위치(14)의 턴 온에 의한 제1 반도체 스위치(34)의 도통에 따른 인덕터(32)에의 유도 에너지의 축적과, 제2 반도체 스위치(14)의 턴 오프에 의한 제1 반도체 스위치(34)의 턴 오프에 따른 인덕터(32)에서의 고전압 펄스의 발생이 행해진다.

Description

고전압 펄스 발생 회로{HIGH-VOLTAGE PULSE GENERATING CIRCUIT}
본 발명은 간단한 회로 구성으로, 낮은 전압의 직류 전원부로부터 인덕터에 축적시킨 전자 에너지를 개방함으로써, 매우 짧은 상승 시간과 매우 좁은 펄스폭을 갖는 고전압 펄스를 공급할 수 있는 고전압 펄스 발생 회로에 관한 것이다.
최근, 고전압 펄스의 방전에 의한 플라즈마에 의해, 탈취, 살균, 유해 가스의 분해 등을 행하는 기술을 적용할 수 있게 되었지만, 이 플라즈마를 발생시키기 위해서는 폭이 매우 좁은 고전압 펄스를 공급할 수 있는 고전압 펄스 발생 회로가 필요하게 된다.
종래의 고전압 펄스 발생 회로(100)는 도 15에 도시한 바와 같이 고전압 펄스의 파고치와 거의 동일한 직류 고전압을 발생시키는 충전 장치(102)와, 상기 충전 장치(102)로부터의 직류 고전압으로 충전되는 커패시터(104)와, 큰 내(耐)전압을 얻기 위해서 직렬 접속된 복수 개의 정전 유도 사이리스터(이하, SI 사이리스터로 표기함) 등의 반도체 소자(106)에 의한 스위치(108)와, 상기 스위치(108)의 고속 스위칭에 의해서 커패시터(104)에 충전된 직류 고전압이 고전압 펄스로서 공급되는 부하(110)를 갖는다[예컨대, 특허 공개 제2002-44965호 공보(도 3, 도 4)].
각 반도체 소자(106)에는 이들 반도체 소자(106)를 턴 온시키기 위해서 게이트 구동 회로(112)가 접속되어 있다. 또한, 각 반도체 소자(106)의 비도통시의 임피던스의 변동에 의한 각 반도체 소자(106)의 분담 전압의 언밸런스를 작게 하기위해서 밸런서 저항(114)이 반도체 소자(106)에 병렬로 접속되어 있다.
즉, 고전압 펄스 발생 회로(100)에는 부하(110)에 대하여 직렬로 복수 개의 반도체 소자(106)와 밸런서 저항(114)으로 이루어진 다직렬 회로(116)가 접속되어 있다.
한편, 제안예에 따른 고전압 펄스 발생 회로(118)는 도 16에 도시한 바와 같이 반도체 스위치(126)를 턴 온시킴으로써 직류 전원(120)(전원 전압 E)으로부터 저항(136)(저항치 R) →각 자성체 코어(128)의 1 회전의 1차 권선 →반도체 스위치(126) →직류 전원(120)에, 대략 E/R의 크기의 전류가 흐른다.
이 때, 자성체 코어(128)의 변압기 작용에 의해 각 자성체 코어(128)의 1 회전의 2차 권선에도 동일한 크기의 전류가 각 반도체 소자(134)의 게이트-캐소드를 경유하여 흐르기 때문에, 모든 반도체 소자(134)를 동시에 턴 온시키게 된다[예컨대, 전기 학회 플라즈마 연구회, 강연 번호 제PST-02-16호(도 1)].
이것에 의해, 반도체 스위치(126)와 직렬 접속된 반도체 소자(134)가 도통하기 때문에, 인덕터(138)에는 대략 E의 전압이 인가되고, 전류 IL이 직선형으로 증가되어, 전자 에너지가 인덕터에 축적된다.
인덕터(138)에 흐르는 전류 IL이 증가하여 희망하는 전자 에너지가 축적된 단계에서 반도체 스위치(126)를 턴 오프시키면, 인덕터의 전류가 흐르는 경로가 끊어지려고 하기 때문에, 인덕터의 잔류 전자 에너지에 의한 유기 전압이 역극성으로 발생한다.
그 결과, 다이오드(140)가 도통하여, 인덕터(138) →각 반도체 소자(134) →각 자성체 코어(128)의 1차 권선 →다이오드(140) →인덕터(138)의 경로로 인덕터의 전류가 계속해서 흐르게 된다. 이 때, 각 자성체 코어의 2차 권선에도 동일한 크기의 전류가 흐른다.
즉, 각 반도체 소자(134)의 애노드에 유입되는 전류는 전부 게이트로 유출되어, 캐소드에는 전류가 흐르지 않게 된다. 이 전류는 반도체 소자(134)에 축적된 전하가 방출될 때까지 흐른다. 이 상태에서는 전류 경로에 큰 전압 강하는 생기지 않고, 시간도 매우 단시간이기 때문에, 인덕터의 전류의 감소는 약간이며, 인덕터의 전자 에너지의 감소도 적다.
이 전하의 방출과 함께, 반도체 소자(134)는 오프 상태로 이행하여, 급속히 공핍층이 형성되어 가고, 이것에 의한 소량의 전기 용량으로 인덕터 전류가 충전되기 때문에, 애노드-캐소드간 전압도 급격하게 상승해 간다. 이 때문에, 인덕터 전압은 급속히 증대하고, 전류는 급속히 감소한다. 바꿔 말하면, 인덕터의 전자 에너지가 반도체 소자(134)의 애노드-캐소드간 용량으로 정전 에너지로서 이행하게 된다. 이 전압은 부하(142)에도 공급되기 때문에, 이 이행의 과정에서 인덕터의 전기 에너지 및 반도체 소자(134)의 애노드-캐소드간 용량에 의한 정전 에너지가 부하로 소비된다.
고전압 펄스 발생 회로(118)에서는 직류 전원(120)은 저전압이어도 좋고, 반도체 소자(134)의 턴 온 및 턴 오프는 자성체 코어(128)의 2차 전류만으로 행해지고, 게이트 구동 회로가 불필요해져, 장치를 간단화하는 것이 가능해진다.
그러나, 도 15에 도시하는 종래의 고전압 펄스 발생 회로(100)는 회로 구성이 복잡하다. 또한, 충전 장치(102)를 비롯하여, 모든 회로 부품에 고전압이 인가된다. 그 때문에, 절연 거리를 크게 취하는 등, 고전압 절연을 행할 필요가 있다. 따라서, 고전압 펄스 발생 회로(100)의 대형화와 비용의 증대화를 초래한다고 하는 문제가 있다.
또한, 만일의 오동작에 의해 직렬 접속된 반도체 소자(106)의 일부만이 턴 온한 경우에는 나머지 반도체 소자(106)에 정격을 넘은 과전압의 인가에 의한 파괴가 생길 우려가 있어, 고신뢰성의 동작을 기대할 수 없다고 하는 문제가 있다.
더욱이, 매우 급격하게 상승하는 펄스(10 kV/μ초 이상)를 발생시키기 위해서 반도체 소자(106)를 급속히 턴 온시킬 필요가 있기 때문에, 반도체 소자(106)에의 게이트 신호의 인가 타이밍의 어긋남이나 각 반도체 소자(106)의 턴 온 시간의 어긋남이 단지 2 n초나 3 n초일지라도 턴 온시의 과도 전압 밸런스가 크게 무너진다고 하는 문제가 있어, 통상의 인버터 등(수백 V/μ초 정도)과 같은 반도체 소자의 직렬 접속의 경우보다 더 큰 차이의 곤란함이 있다.
한편, 도 16에 도시하는 제안예에 따른 고전압 펄스 발생 회로(118)에서는 직류 전원(120)은 저전압이어도 좋고, 만일의 턴 온 오동작 등의 경우에 있어서 반도체 소자(134)에 대하여 내전압 이상의 전압이 인가되는 일이 전혀 없고, 그 점에서의 개량은 이루어져 있지만, 반도체 소자(134)의 턴 오프 시간의 변동에 의해 급속히 행해지는 턴 오프시에 있어서의 과도 전압 밸런스의 붕괴를 방지하는 것이 매우 어렵다. 즉, 복수의 반도체 소자의 직렬 접속에 따르는 문제는 여전히 존재하고 있다.
더욱이, 다이오드(140)의 직렬 회로에 복수의 자성체 코어가 배치되기 때문에, 이것에 의한 물리적인 거리 및 유한의 1차 권선과 2차 권선 사이의 누설에 의한 인덕턴스의 존재에 의해 반도체 스위치(126)의 턴 오프에 의한 인덕터 전류의 다이오드(140)로의 전류(轉流)에 시간이 필요하고, 반도체 소자(134)의 턴 오프 게이트 전류의 증가율이 억제되어 버려, 반도체 소자(134)의 캐소드에 전류가 흐르고 있는 동안에 공핍층이 확대되기 시작하여(턴 오프 이득이 1 이상이 되어), 급속한 턴 오프에서는 불안정해질 우려가 있었다.
본 발명은 이러한 문제를 고려하여 이루어진 것으로, 고전압이 인가되는 반도체 스위치를 복수 개 사용하지 않고, 간단한 회로 구성으로, 급격한 상승 시간과 매우 좁은 펄스폭을 갖는 고전압 펄스를 공급할 수 있도록 한 고전압 펄스 발생 회로를 제공하는 것을 목적으로 하고 있다.
도 1은 제1 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 2a 내지 도 2e는 제1 실시예에 따른 고전압 펄스 발생 회로의 각부의 전압 및 전류의 동작 파형을 설명하는 도면.
도 3은 제2 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 4는 제3 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 5는 제4 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 6은 인덕터의 여자 인덕턴스에 흐르고 있던 전류가 인덕터를 통해 부하로 전류(轉流)하는 상태를 도시하는 설명도.
도 7은 에너지의 회생 동작을 도시하는 설명도.
도 8은 제5 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 9는 제6 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 10은 제7 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 11은 제1 반도체 스위치에 흐르고 있던 전류가 콘덴서로 전류(轉流)하는 상태를 도시하는 설명도.
도 12a는 콘덴서를 접속하지 않는 경우와 콘덴서를 접속한 경우에 있어서의 제1 반도체 스위치의 애노드-캐소드간 전압의 변화의 차이를 도시하는 특성도이며,도 12b는 스위칭 손실의 차이를 도시하는 특성도.
도 13은 제8 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 14는 제9 실시예에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 15는 종래 기술에 따른 고전압 펄스 발생 회로를 도시한 도면.
도 16은 제안예에 따른 고전압 펄스 발생 회로를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10A∼10I: 고전압 펄스 발생 회로
12: 직류 전원부
14: 제2 반도체 스위치
20: 부하
22: 직류 전원
32: 인덕터
33: 1차 권선
34: 제1 반도체 스위치
36: 다이오드
38: 2차 권선
50: 방전갭
52, 64: 다이오드
68, 70, 76: 콘덴서
78: 저항
본 발명에 따른 고전압 펄스 발생 회로는 직류 전원부의 양단에 인덕터, 제1 반도체 스위치(가능한 한 전압 정격이 높은 것이 바람직함) 및 제2 반도체 스위치(직류 전원 전압 정도가 낮은 전압 정격이 좋음)를 직렬로 접속하고 상기 제1 반도체 스위치의 애노드 단자에 일단이 접속된 상기 인덕터의 타단에 캐소드, 상기 제1 반도체 스위치의 제어(게이트) 단자에 애노드가 되도록 다이오드를 접속한 매우 간단한 회로로 구성한다.
우선, 상기 제2 반도체 스위치를 턴 온시킴으로써, 제1 반도체 스위치도 도통하고, 상기 인덕터에 직류 전원부의 전압이 인가되어, 상기 인덕터에 유도 에너지가 축적된다. 그 후, 상기 제2 반도체 스위치를 턴 오프시키면, 상기 제1 반도체 스위치도 급속히 턴 오프되기 때문에, 상기 인덕터에 매우 급격하게 상승하는 폭이 매우 좁은 고전압 펄스가 발생하게 된다.
상기 인덕터에서 고전압 펄스의 발생을 행하여, 고전압 펄스의 공급을 받는 부하는 상기 인덕터와 병렬로 접속하거나, 또는 상기 제1 반도체 스위치와 병렬로 접속해도 좋다.
또한, 본 발명에 있어서는 상기 인덕터를 1차 권선과, 상기 1차 권선과 자기적으로 결합된 2차 권선을 갖도록 해도 좋다. 전술한 본 발명에 있어서는 상기 인덕터에 발생하는 전압과 거의 동일한 전압이 상기 제1 반도체 스위치에도 인가되기 때문에, 상기 인덕터에 발생하는 전압은 상기 제1 반도체 스위치의 내(耐)전압 이상으로 설정할 수 없다.
따라서, 그 이상의 출력 전압이 요구되는 경우에는, 상기 2차 권선을 상기 1차 권선의 권수보다도 많은 권수로 하여, 상기 제1 반도체 스위치의 내전압보다도 높은 전압을 갖는 고전압 펄스를 상기 인덕터의 2차 권선에 발생하도록 한다.
또한, 본 발명에 있어서는 상기 인덕터의 2차 권선을 1차 권선과는 직류적으로 절연되지 않고서 결합된 2차 권선을 갖도록 해도 좋다. 이 경우, 1차 권선에 가극성(additive polarity)이 되도록 2차 권선을 감고, 1차 권선 및 2차 권선의 양단의 합계된 전압을 갖는 고전압 펄스를 추출하도록 해도 좋다.
그리고, 전술한 1차 권선과 2차 권선을 사용하여 인덕터를 구성하는 경우에 있어서는, 1차 권선과 2차 권선 사이의 자기 결합을 밀하게 하여, 누설 자속의 발생을 억제하기 위해서, 인덕터는 자성체 코어가 들어있는 것으로 하는 것이 바람직하다.
여기서, 제1 반도체 스위치로서 이용하는 소자에 관해서 간단히 설명한다. 본 발명에서는 제1 반도체 스위치로서 전류 제어형 소자 또는 자기 소호형(self-extinguishing) 또는 전류(轉流) 소호형 소자를 이용할 수 있다. 구체적으로는, SI 사이리스터, GTO(게이트 턴 오프 사이리스터), SIT(정전 유도 트랜지스터), 바이폴라 트랜지스터, 사이리스터 등을 사용할 수 있다. 그 중에서도 상기 GTO와 같은 전류 제어형이며, 또한 자기 소호형인 사이리스터가 적합하고, 특히 단폭 펄스의 발생을 위해서 턴 온 ·턴 오프 속도가 빠른 소자가 요구되는 경우에는 SI 사이리스터가 적합하다. 이 SI 사이리스터는 턴 온시의 전류 상승율이 비교적 느린 경우에는 게이트-캐소드 사이에 약간의 정전압을 인가하는 것만으로 전계 효과에 의한 턴 온이 가능해진다.
또한, 턴 오프에 있어서는 게이트로부터 전류를 유출함으로써, 소자 내부에 축적된 전하를 소멸시키고, 공핍층을 형성하여, 턴 오프를 달성한다. 통상의 인버터 등에 사용한 경우에는 턴 오프 이득이 1 이상, 즉 게이트 전류가 애노드 전류보다 작으며, 또한 이 전류의 증가율이 크지 않더라도 전하의 방출이 완료되면 턴 오프를 달성할 수 있다.
그런데, 펄스 파워 용도와 같이 급격한 턴 오프를 행할 필요가 있는 경우에는 이 턴 오프 게이트 전류가 애노드 전류와 동일하거나(이 경우, 턴 오프 이득이 1), 그 이상(이 경우, 턴 오프 이득은 1 이하)으로 크며, 또한 급속히 증대시켜, 소자 내부에 축적된 전하의 방출이 종료되기 전에 캐소드 전류가 제로가 되는 이상적이고 안정된 턴 오프를 달성할 필요가 있다.
그러나, 통상, 애노드 전류는 크고, 따라서, 턴 오프 이득을 1 내지 그 이하, 또한 급격히(애노드 전류와 같아질 때까지의 시간이 십수 n초 이하) 턴 오프시키기 위해서, 통상 사용하는 게이트 구동 회로에서 게이트로부터 이러한 전류를 흘리는 것은 매우 곤란하며, 또한 실용적이지 않다.
본 발명에 따른 고전압 펄스 발생 회로는 이러한 게이트 구동 회로를 사용하지 않고서 턴 오프 이득을 외관상, 1 이하로 할 수 있는 기능을 갖고 있다.
한편, 제2 반도체 스위치로서는 자기 소호형 또는 전류(轉流) 소호형 소자를 사용할 수 있다. 예컨대 전력용 금속 산화 반도체 전계 효과 트랜지스터가 적합하다.
또한, 본 발명에 있어서는 상기 제2 반도체 스위치의 턴 오프 후에 상기 인덕터에서의 잔존 에너지를 상기 직류 전원부에 회생시키는 회로 소자를 접속하도록 해도 좋다.
이 경우, 상기 회로 소자는 상기 제1 반도체 스위치에 대하여 병렬로 접속되며, 또한 상기 제1 반도체 스위치의 상기 애노드 단자에 캐소드 단자가 접속된 다이오드를 갖도록 해도 좋고, 또는 상기 직류 전원부와 상기 제2 반도체 스위치 사이에 애노드 단자가 접속되며, 또한 상기 인덕터의 상기 일단에 캐소드 단자가 접속된 다이오드를 갖도록 해도 좋다.
이 구성에 의해, 상기 인덕터에서의 잔존 에너지, 예컨대 인덕터에 부하가 접속되어 있으면, 상기 부하의 여분의 에너지(사용되지 않는 에너지)를 직류 전원부에 복귀시키는 동작이 행하여져, 전원의 고효율화에 기여한다.
또한, 본 발명에 있어서는 상기 제2 반도체 스위치의 턴 오프 후에 상기 제1 반도체 스위치에 흐르는 전류를 전류(轉流)시키는 경로를 갖도록 해도 좋다. 이 경로는 상기 제1 반도체 스위치와 병렬로 접속되어 있어도 좋다.
이 경우, 상기 경로는 상기 제1 반도체 스위치의 애노드 단자와 캐소드 단자 사이에 접속된 콘덴서를 갖도록 해도 좋고, 또는 상기 제1 반도체 스위치의 게이트 단자와 애노드 단자 사이에 접속된 콘덴서를 갖도록 해도 좋다.
이것에 의해, 제1 반도체 스위치의 동작 책무를 경감할 수 있어, 제1 반도체 스위치의 스위칭 손실의 저감이나 전류 차단 내량(耐量)의 향상을 도모할 수 있다. 특히, 전류 차단 내량의 향상은 펄스 전원의 대용량화로 이어진다.
또한, 제1 반도체 스위치가 고속으로, 또는 대전류를 차단한 경우에, 인덕터의 여자 인덕턴스에는 큰 서지(surge) 전압이 제1 반도체 스위치에 가해지게 되지만, 전술한 경로를 접속함으로써 상기 서지 전압을 억제할 수 있어 제1 반도체 스위치의 신뢰성의 향상을 도모할 수 있다.
더구나, 사용하는 제1 반도체 스위치에 따라서는 턴 오프시의 전압 상승율(dv/dt)을 그다지 높게 할 수 없는 경우가 있지만, 전술한 경로에 콘덴서를 접속함으로써 사용하는 제1 반도체 스위치의 허용 가능한 레벨의 전압상승율(dv/dt)까지 상기 콘덴서의 용량으로 조정할 수 있다.
또한, 상기 경로에 콘덴서를 접속한 경우에 있어서는 콘덴서에 남은 에너지의 대부분은 직류 전원부에 회생되기 때문에 상기 경로에 콘덴서를 접속하는 것에 의한 효율 저하는 적다.
또한, 본 발명에 있어서는 상기 인덕터에 부하가 접속되어 있는 경우에 상기 부하에 병렬로 콘덴서를 접속하도록 해도 좋다. 이 경우, 인덕터의 여자 인덕턴스가 제1 반도체 스위치에서의 전류 차단 동작 후에 부하로 전류(轉流)하기 쉬워진다. 이 경우, 전술한 경로를 접속한 효과와 같이, 제1 반도체 스위치에 있어서의 스위칭 손실의 저감이나 전류 차단 내량의 향상을 도모할 수 있다. 또한, 부하에 상기 여자 인덕턴스에 축적된 에너지를 흡수할 수 있어, 여자 인덕턴스에 발생하는 서지 전압을 억제할 수 있다. 이 경우도, 콘덴서에 남은 에너지의 대부분은 직류 전원부에 회생되기 때문에, 상기 경로에 콘덴서를 접속하는 것에 의한 효율 저하는 적다.
또한, 본 발명에 따른 고전압 펄스 발생 회로는 직류 전원부의 양단에 직렬 접속된 인덕터, 제1 반도체 스위치 및 제2 반도체 스위치와, 상기 제1 반도체 스위치의 애노드 단자에 일단이 접속된 상기 인덕터의 타단과 상기 제1 반도체 스위치의 게이트 단자 사이에 접속된 저항을 갖도록 해도 좋다.
이것에 의해, 제2 반도체 스위치를 턴 온시켰을 때에 제1 반도체 스위치를 보다 확실하게 턴 온시킬 수 있다. 특히, 제1 반도체 스위치를 전류 제어형 소자로 구성한 경우, 게이트에 전류를 유입시키지 않으면 턴 온하지 않지만, 전술한 바와같이 저항을 접속함으로써 제1 반도체 스위치를 확실하게 턴 온시킬 수 있다.
또한, 전술한 저항을 이용한 구성에 있어서는 직류 전원부에서 사용하는 전원 전압을 고전압으로 한 경우에 있어서도 저비용으로 구성할 수 있다.
이하, 본 발명에 따른 고전압 펄스 발생 회로의 몇 개의 실시예를 도 1∼도 14를 참조하면서 설명한다.
제1 실시예에 따른 고전압 펄스 발생 회로(10A)는 직류 전원(22)과 고주파 임피던스를 낮게 하는 콘덴서(24)를 갖는 직류 전원부(12)의 양단(46 및 48)에 인덕터(32), 제1 반도체 스위치(34) 및 제2 반도체 스위치(14)를 직렬 접속하고, 또한, 일단(44)이 제1 반도체 스위치(34)의 애노드 단자(A)에 접속된 인덕터(32)의 타단(42)과 제1 반도체 스위치(34)의 제어 단자(게이트 단자)(G) 사이에 제어 단자(G)측이 애노드가 되도록 다이오드(36)가 삽입 접속되고, 고전압 펄스를 필요로 하는 부하(20)가 인덕터(32)와 병렬로 접속되는 구성으로 되어 있다.
도 1의 예에서는 제2 반도체 스위치(14)가 직류 전원부(12)의 음극 단자(48)측에 설치되지만, 양극 단자(46)측에 설치해도 동일한 효과를 가져오는 것은 물론이다. 또한, 부하(20)도 인덕터(32)와 병렬이 아니라, 제1 반도체 스위치(34)와 병렬로 접속해도 좋다.
제2 반도체 스위치(14)는 자기 소호형 또는 전류(轉流) 소호형 소자를 이용할 수 있지만, 이 제1 실시예에서는 애벌랜치형 다이오드(30)가 역병렬로 내장된 전력용 금속 산화 반도체 전계 효과 트랜지스터(이하, 파워 MOSFET로 표기함)(26)를 사용하고, 상기 파워 MOSFET(26)와, 파워 MOSFET(26)의 게이트 단자(G)와 소스단자(S)에 접속되어 파워 MOSFET(26)의 온 및 오프를 제어하는 게이트 구동 회로(28)로 구성되어 있다.
제1 반도체 스위치(34)는 전류 제어형 소자 또는 자기 소호형 또는 전류(轉流) 소호형 소자를 이용할 수 있지만, 이 제1 실시예에서는 턴 오프시의 전압 상승율(dv/dt)에 대한 내량이 매우 크고, 또한 전압 정격이 높은 SI 사이리스터를 이용하고 있다.
다음에, 이 제1 실시예에 따른 고전압 펄스 발생 회로(10A)가 부하(20)에 대하여 고전압 펄스(VL)를 공급하는 시간 경과에 관해서 도 1의 회로도와 도 2a∼도 2e의 동작 파형도를 참조하면서 설명한다.
우선, 시점 t0에 있어서, 게이트 구동 회로(28)로부터 파워 MOSFET(26)의 게이트-소스 사이에 제어 신호(VC)(도 2e 참조)가 공급되어, 파워 MOSFET(26)가 오프에서 온으로 된다(도 2d 참조).
이 때, 다이오드(36)의 역극성의 매우 큰 임피던스에 의해서, 제1 반도체 스위치(34)는 게이트(G) 및 캐소드(K) 사이에 플러스로 인가되는 전계 효과에 의해 턴 온된다. 제1 반도체 스위치(34)의 애노드 전류의 상승은 인덕터(32)에 의해 억제되기 때문에, 전계 효과만으로도 정상적인 턴 온이 행해진다. 또한, 다이오드(36)와 병렬로 저항을 접속하거나, 또는 다른 전원으로부터 저항을 통해 제1 반도체 스위치(34)의 게이트 단자(G)에 적극적으로 게이트 전류를 흘려도 좋은 것은 물론이다.
이와 같이 하여, 시점 t0에서 제2 반도체 스위치(14) 및 제1 반도체 스위치(34)가 도통하면 인덕터(32)에 대략 직류 전원 전압 E가 인가되고, 인덕터(32)의 인덕턴스를 L이라고 하면 도 2a에 도시한 바와 같이 인덕터(32)의 전류 IL은 구배(E/L)로 시간의 경과에 따라 직선형으로 증가한다.
상기 전류 IL은 시점 t1에서 전류가 Ip(=ET0/L)로 되어, 희망하는 전자 에너지(=LIp2/2)를 얻을 수 있으면, 게이트 구동 회로(28)로부터의 제어 신호 공급을 정지하여, 파워 MOSFET(26)를 턴 오프시킨다(도 2e 참조).
이 때, 상기 전류 IL의 통류 경로에 존재하는 인덕터(32) 이외의 도시하지 않은 부유 인덕턴스(주로 배선 인덕턴스)가 크면, 파워 MOSFET(26)는 즉시 차단 상태로는 되지 않고, 잠시 전류가 계속 흐르는 시간이 있어, 파워 MOSFET(26)의 출력 용량을 충전하여, 다이오드(30)의 애벌랜치 전압에 달하면, 상기 다이오드(30)가 애벌랜치 전압을 가진 채로 도통하여, 큰 손실을 발생시킨다. 이 때문에, 상기 부유 인덕턴스를 최소화함으로써, 다이오드(30)가 애벌랜치까지 이르지 않도록 하여, 거의 이상적인 턴 오프가 되도록 한다.
파워 MOSFET(26)가 턴 오프됨으로써, 제1 반도체 스위치(34)의 캐소드(K)로부터의 전류도 제로, 즉 개방 상태가 되기 때문에, 인덕터(32)에 흐르고 있던 전류 IL은 차단되고, 인덕터(32)는 잔류 전자 에너지에 의해서 역유기 전압을 발생시키려고 하지만, 이 때 다이오드(36)가 작용하여, 인덕터(32)의 전류 IL은 제1 반도체 스위치(34)의 애노드(A) →제1 반도체 스위치(34)의 게이트(G) →다이오드(36)의 애노드 →다이오드(36)의 캐소드의 경로로 전류(轉流)한다.
이 경우, 다이오드(36)가 존재하는 분기 회로의 부유 인덕턴스도 가능한 한 낮게 하여, 전류(轉流)가 단시간에 종료하도록 배려할 필요가 있다. 제1 반도체 스위치(34)는 지금까지 흐르고 있던 전류에 의해서 전하가 축적되어 있고, 이 전하가 제로가 될 때까지는(스토리지 기간) 제1 반도체 스위치(34)의 애노드-게이트 사이는 도통 상태를 유지하기 때문에, 상기 경로의 전압 강하는 적다.
따라서, 인덕터(32)의 역유기 전압 VL은 충분히 낮은 값으로 억제되기 때문에, 시간이 짧은 스토리지 기간(도 2a의 시간 T1) 내에서의 상기 전류 IL의 감소는 거의 없지만, 상기 시간 T1은 제1 반도체 스위치(34)의 게이트 단자(G)에서 방출되는 전하량에 의해 결정된다. 그 때문에, 가능한 한 큰 전류(이 제1 실시예의 경우는, 애노드 전류 이상은 흘릴 수 없다)를 급격하게 흘려, 외관상의 턴 오프 이득을 1 이하로 하여 시간 T1을 단축하여, 인덕터(32)의 전류 IL의 감소를 최소화할 필요가 있다.
시점 t2에서 제1 반도체 스위치(34)의 내부에 축적되어 있던 전하의 방출이 완료되고, 공핍층이 캐소드측 및 게이트측에서 애노드측으로 넓어져, 턴 오프 동작을 시작한다. 공핍층은 내장 전위로 결정되는 양에 의해서, 접합에 걸린 전압이 증대하여, 턴 오프가 진행하는 데 따라서 확대되어, 최종적으로 애노드 근방에 도달한다.
따라서, 공핍층에 의한 전기 용량은 액티브 전하가 다수 존재하는 포화 상태(도통 상태)로부터 구조적으로 결정되는 소량의 전기 용량으로 변화해 나간다. 인덕터(32)의 전자 에너지에 의한 전류가 계속해서 애노드 →게이트로 흘러, 이 공핍층의 전기 용량을 충전한다. 이 충전 전압, 즉 제1 반도체 스위치(34)의 애노드-게이트간 전압 VAG는 처음에는 큰 전기 용량 때문에 비교적 완만하게 상승하지만, 공핍층이 넓어짐과 동시에 급속히 상승해 나간다.
시점 t3에서 전류 IL이 제로가 되면, 도 2b 및 도 2c에 도시한 바와 같이 전압 VAG및 VL이 최대가 되어, 각각 VAP및 VLP가 된다. 이 시점에서, 인덕터(32)의 전자 에너지가 모두 제1 반도체 스위치(34)의 공핍층의 전기 용량으로 이행된 것이 된다.
또한, 이 현상은 인덕터(32)의 인덕턴스와 제1 반도체 스위치(34)의 전기 용량에 의한 공진 동작이기 때문에, 대체로 인덕터(32)의 전류 IL은 코사인파형, 제1 반도체 스위치(34)의 애노드-게이트간 전압 VAC는 사인파형이 된다.
따라서, 자유롭게 정수를 결정할 수 있는 인덕터(32)의 인덕턴스의 값을 선택함으로써, 인덕터(32) 및 상기 인덕터(32)와 병렬인 부하에 발생하는 펄스의 폭을 제어할 수 있다. 즉, 제1 반도체 스위치(34)의 전기 용량의 등가 용량을 C라고 하면, 펄스폭 Tp는 다음의 수학식 1과 같이 된다.
시점 t3에서 최대값 VAP로 충전된 제1 반도체 스위치(34)의 공핍층의 전기 용량에 축적된 전하는 계속된 공진 현상에 따라 인덕터(32) 및 축적 전하에 의해 역방향 도통 상태가 된 다이오드(36)의 경로로 방전이 시작되고, 시점 t4에서 다이오드(36)가 역회복하여 비도통 상태가 될 때까지 계속 방전된다. 시점 t4에서 인덕터(32) 및 제1 반도체 스위치(34)의 공핍층의 전기 용량에 에너지가 잔존하고 있으면, 이 에너지에 의한 전류는 직류 전원부(12) →제2 반도체 스위치(14)의 다이오드(30) →제1 반도체 스위치(34)의 캐소드(K) →애노드(A)의 경로로 흐른다.
전류가 직류 전원부(12)에 흐르는 시간 T4동안에, 고전압 펄스 발생 회로(10A)는 회생 동작하고, 이 때 인덕터(32) 및 제1 반도체 스위치(34)의 공핍층의 전기 용량에 잔존하고 있는 에너지가 회생되어, 운전 효율의 향상에 크게 기여한다. 따라서, 다이오드(36)의 역회복 시간을 가능한 한 짧게 단축하여, 시간 T3을 짧게 하는 것이 중요해진다.
이상의 설명에서는 부하(20)를 등가적으로 저항 부하와 같은 선형성 부하로 설명했지만, 도 5에 도시한 바와 같이 부하(20)가 방전갭(50)과 같은 비선형성 부하에서는 전압의 상승 중에 부하 임피던스가 급감하여, 그 후의 파형은 도 2b나 도 2c와는 다른 것이 되지만, 이 경우 도 2b나 도 2c의 파형보다도 펄스폭이 좁은 펄스형의 파형이 된다.
그런데, 도 1에 도시한 제1 실시예에 따른 고전압 펄스 발생 회로(10A)에서는 제1 반도체 스위치(34)의 애노드-캐소드간 전압 VAK는 인덕터(32)의 전압과 거의 동일하기 때문에, 이 제1 반도체 스위치(34)의 애노드-캐소드간 전압 VAK의 내량 이상의 전압을 인덕터(32)에 있어서 펄스 출력시킬 수는 없다.
그래서, 도 3 및 도 4에 도시하는 제2 및 제3 실시예에 따른 고전압 펄스 발생 회로(10B 및 10C)는 제1 반도체 스위치(34)의 애노드-캐소드간 전압 VAK의 내량 이상의 전압을 출력하고 싶은 경우에 적합하다.
우선, 이 제2 실시예에 따른 고전압 펄스 발생 회로(10B)는 도 3에 도시한 바와 같이 전술한 제1 실시예에 따른 고전압 펄스 발생 회로(10A)와 거의 같은 구성을 갖지만, 인덕터(32)가 1차 권선(33)과, 상기 1차 권선(33)과 자기적으로 결합되며, 또한 1차 권선(33)의 권수보다도 많은 권수의 2차 권선(38)을 갖는다는 점에서 다르다.
한편, 제3 실시예에 따른 고전압 펄스 발생 회로(10B)는 도 4에 도시한 바와 같이 인덕터(32)가 1차 권선(33)과, 상기 1차 권선(33)에 대하여 직류적으로 절연되지 않고서 1차 권선(33)에 가극성이 되도록 감은 2차 권선(38)을 갖는다는 점에서 다르다.
이들 제2 및 제3 실시예에 있어서는 1차 권선(33)과 2차 권선(38) 사이의 자기 결합을 밀하게 하여, 누설 자속의 발생을 억제하기 위해서, 자성체 코어에 감아붙이는 것이 바람직하다.
그리고, 1차 권선(33)의 권수를 N1, 2차 권선의 권수를 N2라고 하면, 이 제2 실시예에 따른 고전압 펄스 발생 회로(10B)의 경우에는 VAG×N2/N1의 전압을 부하(20)에 출력할 수 있다. 한편, 제3 실시예에 따른 고전압 펄스 발생 회로(10C)의 경우에는 VAG×(N1+N2)/N1의 전압을 부하(20)에 출력할 수 있다.
또한, 제2 실시예에서는 2차 권선(38)의 권수를 1차 권선(33)의 권수보다도 많게 하여 가극성으로 했지만, 그 외에 2차 권선(38)의 권수를 1차 권선(33)의 권수보다도 적게 하여 감극성으로 해도 좋다.
또한, 제3 실시예에서는 2차 권선(38)을 상기 1차 권선(33)에 대하여 직류적으로 절연되지 않고서 1차 권선(33)에 가극성이 되도록 감아 구성했지만, 그 외에 2차 권선(38)을 1차 권선(33)에 감극성이 되도록 감아 구성해도 좋다.
이것은 2차 권선(38)을 가극성의 경우와는 역방향으로 예컨대 자성체 코어에 감아 붙임으로써 실현할 수 있다. 이에 따라, 출력단의 양극, 음극의 방향이 반대로 된다. 그 때문에, 가극성시의 출력 전압 = VAG×(N1+N2)/N1에 대하여, 출력 전압 = VAG×(N1-N2)/N1이 되어 감극성이 된다. 이 감극성의 구성은 제1 반도체 스위치(34)로서 화합물 반도체 등을 이용한 초고내압을 갖는 반도체 스위치를 적용한 경우 등에 유효하다.
다음에, 제4 실시예에 따른 고전압 펄스 발생 회로(10D)에 관해서 도 5∼도 7을 참조하면서 설명한다. 또한, 이 제4 실시예에 따른 고전압 펄스 발생회로(10D)의 설명에서는 부하(20)로서 방전갭(50)을 사용한 경우에 관해서 설명한다.
이 제4 실시예에 따른 고전압 펄스 발생 회로(10D)는 전술한 제2 실시예에 따른 고전압 펄스 발생 회로(10B)(도 3 참조)와 거의 동일한 구성을 갖지만, 도 5에 도시한 바와 같이 제1 반도체 스위치(34)에 대하여 병렬로 접속된 다이오드(52)를 갖는다는 점에서 다르다. 이 다이오드(52)는 애노드 단자 및 캐소드 단자가 제1 반도체 스위치(34)의 캐소드 단자 및 애노드 단자에 접속되고, 제1 반도체 스위치(34)에 대하여 역병렬 접속되어 있다.
도 5의 예에서는 인덕터(32)의 타단(42)과 제1 반도체 스위치(34)의 게이트 전극(G) 사이에 접속된 다이오드(36)로서 2개의 다이오드(36a 및 36b)를 병렬로 접속시킨 것을 사용하고 있지만, 그 작용 및 기능은 제1 실시예에 따른 고전압 펄스 발생 회로(10A)에서의 다이오드(36)와 거의 동일하다.
그리고, 이 제4 실시예에 따른 고전압 펄스 발생 회로(10D)에서도, 파워 MOSFET(26)를 온시킴으로써, 도 5의 경로(54)에 도시한 바와 같이 인덕터(32)의 여자 인덕턴스에 전류가 흘러, 에너지가 축적된다. 그 후, 파워 MOSFET(26)를 오프시킴으로써, 도 5의 경로(56)에 도시한 바와 같이 제1 반도체 스위치(34)의 애노드 단자(A)로부터 캐소드 단자(K)로 흐르고 있던 전류가 애노드 단자(A)로부터 게이트 단자(G)로 전류(轉流)하여, 제1 반도체 스위치(34)의 내부에 잔류하는 전하가 게이트로부터 방출되어, 제1 반도체 스위치(34)가 턴 오프되게 된다.
제1 반도체 스위치(34)가 턴 오프됨으로써, 도 6에 도시한 바와 같이인덕터(32)의 여자 인덕턴스에 흐르고 있던 전류가 인덕터(32)를 통해 부하(20)로 전류(轉流)한다. 이 때, 인덕터(32)에 큰 펄스 전압이 발생하여 부하(20)의 방전갭(50)에서 방전이 발생하게 된다.
이 때, 제1 반도체 스위치(34)를 포함하는 일반 반도체 스위치는 기생하는 용량 성분이 존재하기 때문에, 전류(轉流)하는 전류는 모두 부하(20)에 흐르는 것은 아니고, 제1 반도체 스위치(34)의 기생 용량의 충전을 위해 전류가 흐른다.
부하(20)가 방전갭(50)과 같이 용량성 부하인 경우에 있어서는 방전에 의해서 에너지가 소비되지만, 모두가 소비되지 않거나, 방전이 발생하지 않고서 에너지가 많이 잔류하는 경우가 있다.
이 경우, 남은 전하가 인덕터(32)의 여자 인덕턴스를 통해 방출되고(인덕터(32)의 여자 인덕턴스에 전류가 흐르고), 다시 인덕터(32)의 여자 인덕턴스로 에너지가 이동한다.
부하(20)에 쌓인 전하가 없어지고 에너지가 여자 인덕턴스로 이동이 끝나면, 도 7에 도시한 바와 같이 2개의 경로(제1 및 제2 경로(60 및 62))에 전류가 흐르게 된다.
제1 경로(60)는 또 한번 부하(20)로 향하는 경로이며, 제2 경로(62)는 직류 전원부(12), 파워 MOSFET(26)의 역병렬 다이오드(30), 제1 반도체 스위치(34)에 역병렬로 접속된 다이오드(52)를 연결하는 경로이다.
단, 이 때 인덕터(32)에서 발생하는 전압은 직류 전원부(12)와 2개의 다이오드(30 및 52)에서 생기는 전압으로 클램프되어, 전류의 대부분은 제2 경로(62)에흐른다. 이 제2 경로(62)를 통한 전류의 흐름은 도 7에서는 직류 전원부(12)의 콘덴서(24)에 에너지를 회생하는 동작이 된다.
즉, 부하의 여분의 에너지(사용되지 않는 에너지)를 직류 전원부(12)로 복귀시키는 동작이 되어, 직류 전원부(12)의 고효율화에 기여한다.
또한, 실제로 상기 다이오드(52)가 없으면, 다시 인덕터(32)의 여자 인덕턴스와 부하(20)에서 공진하여, 결과적으로 제1 반도체 스위치(34)에 내압을 넘는 역전압이 인가될 우려가 있으며, 또한 이 때 중첩하는 펄스형의 노이즈로 제2 반도체 스위치(14)가 오동작하는 등의 악영향이 있다. 따라서, 여자 인덕턴스의 에너지의 처리를 위해서라도 상기 다이오드(52)를 접속하는 것이 바람직하다.
전술한 제4 실시예에 따른 고전압 펄스 발생 회로(10D)에서는 제1 반도체 스위치(34)에 대하여 역병렬로 다이오드(52)를 접속한 경우를 나타냈지만, 그 외에 도 8에 도시하는 제5 실시예에 따른 고전압 펄스 발생 회로(10E)와 같이 직류 전원부(12)의 음극 단자(48)에 애노드 단자가 접속되며, 또한 인덕터(32)의 일단에 캐소드 단자가 접속된 다이오드(64)를 갖도록 해도 좋다.
이 경우, 직류 전원부(12) 및 다이오드(64)를 연결하는 경로(66)에서 전류가 흘러, 직류 전원부(12)에 에너지가 회생되게 된다. 특히, 이 예에서는 전술한 예(도 5 참조)와 달리, 회생하는 전류의 경로에 접속된 다이오드가 하나(다이오드(64))이기 때문에, 회생시의 손실이 적다는 것과, 기구적으로 상기 회생하는 전류의 경로의 배선을 짧게 할 수 있으므로, 회생 효율이 좋게 된다고 하는 이점이 있다.
다음에, 제6 및 제7 실시예에 따른 고전압 펄스 발생 회로(10F 및 10G)를 도 9∼도 12b를 참조하면서 설명한다.
우선, 제6 실시예에 따른 고전압 펄스 발생 회로(10F)는 전술한 제4 실시예에 따른 고전압 펄스 발생 회로(10D)(도 5 참조)와 거의 동일한 구성을 갖지만, 도 9에 도시한 바와 같이 제1 반도체 스위치(34)의 애노드 단자와 캐소드 단자 사이에 상기 제1 반도체 스위치(34)와 병렬로 콘덴서(68)가 접속되어 있다는 점에서 다르다.
한편, 제7 실시예에 따른 고전압 펄스 발생 회로(10G)는 도 10에 도시한 바와 같이 제1 반도체 스위치(34)의 애노드 단자와 게이트 단자 사이에 상기 제1 반도체 스위치(34)와 병렬로 콘덴서(70)가 접속되어 있는 점에서 다르다.
그리고, 제6 및 제7 실시예에 따른 고전압 펄스 발생 회로(10F 및 10G)에서도, 파워 MOSFET(26)를 오프시킴으로써, 제1 반도체 스위치(34)의 애노드 단자로부터 캐소드 단자로 흐르고 있던 전류가 애노드 단자로부터 게이트 단자로 전류(轉流)하여, 제1 반도체 스위치(34)의 내부에 잔류하는 전하가 게이트로부터 방출되어, 제1 반도체 스위치(34)가 턴 오프로 이행하게 되지만, 이 때, 도 11에 도시한 바와 같이 제1 반도체 스위치(34)에 흐르고 있던 전류 IA이 콘덴서(68)가 접속된 경로(72)(도 9에 도시하는 제6 실시예의 경우) 또는 콘덴서(70)가 접속된 경로(74)(도 10에 도시하는 제7 실시예의 경우)로 전류(轉流)하고, 이것에 의해, 제1 반도체 스위치(34)의 동작 책무가 경감되게 된다.
상기 콘덴서(68 또는 70)를 접속하지 않는 경우, 도 12a에 도시한 바와 같이 제1 반도체 스위치(34)에 흐르고 있는 애노드 전류 IA는 파워 MOSFET(26)의 오프에 따라 저감해 나가지만, 제1 반도체 스위치(34)의 애노드-캐소드간 전압 VAK는 파선 A로 나타낸 바와 같이 파워 MOSFET(26)의 오프와 거의 동시에 급격하게 상승하게 된다. 이 상승시에 오버슈트(펄스 비틀림)가 생겨, 도 12b의 파선 C로 나타낸 바와 같이 제1 반도체 스위치(34)의 스위칭 손실(전압 ×전류)은 커진다. 한편, 콘덴서(68 또는 70)를 접속한 경우에는 도 12a의 실선 B로 나타낸 바와 같이 애노드-캐소드간 전압 VAK의 상승이 원만하게 되기 때문에, 도 12b의 실선 D로 나타낸 바와 같이 제1 반도체 스위치(34)의 스위칭 손실은 대폭 저감된다.
즉, 상기 콘덴서(68 또는 70)를 접속함으로써, 제1 반도체 스위치(34)의 스위칭 손실의 저감이나 전류 차단 내량의 향상을 도모할 수 있다.
특히, 전류 차단 내량의 향상은 펄스 전원의 대용량화로 이어진다. 즉, 인덕터(32)의 여자 인덕턴스에 축적되는 에너지는 1/2 ×(여자 인덕턴스) ×(제1 반도체 스위치(34)의 차단 전류)2로 결정되므로, 제1 반도체 스위치(34)의 차단 전류가 전원의 출력 용량에 크게 영향을 주기 때문이다.
또한, 제1 반도체 스위치(34)가 고속으로, 또는 대전류를 차단한 경우에 인덕터(32)의 여자 인덕턴스에는 큰 서지 전압(펄스 출력)이 제1 반도체 스위치(34)에 가해진다. 당연히, 전압 정격 이상의 전압이 제1 반도체 스위치(34)에 인가되면 상기 제1 반도체 스위치(34)에 악영향을 줄 우려가 있지만, 전술한 바와 같이 콘덴서(68 또는 70)를 접속함으로써, 상기 서지 전압을 억제할 수 있어, 제1 반도체 스위치(34)의 신뢰성의 향상을 도모할 수 있다.
또한, 사용하는 제1 반도체 스위치(34)에 따라서는 턴 오프시의 전압 상승율(dv/dt)을 그다지 높게 할 수 없는 경우가 있다. 전술한 바와 같이 제1 반도체 스위치(34)에 대하여 병렬로 콘덴서(68 또는 70)를 접속함으로써, 사용하는 제1 반도체 스위치(34)의 허용 가능한 레벨의 전압 상승률(dv/dt), 예컨대 1 kV/μs 이상까지 상기 콘덴서(68 또는 70)의 용량으로 조정할 수 있어, 설계의 자유도를 넓힐 수 있다.
또한, 상기 콘덴서(68 또는 70)를 접속한 경우에 있어서는 콘덴서(68 또는 70)에 남은 에너지의 대부분은 직류 전원부(12)에 회생되기 때문에, 상기 콘덴서(68 또는 70)를 접속하는 것에 의한 효율 저하는 적다.
다음에, 제8 실시예에 따른 고전압 펄스 발생 회로(10H)에 관해서 도 13을 참조하면서 설명한다.
이 제8 실시예에 따른 고전압 펄스 발생 회로(10H)는 전술한 제4 실시예에 따른 고전압 펄스 발생 회로(10D)(도 5 참조)와 거의 동일한 구성을 갖지만, 도 13에 도시한 바와 같이 부하(20)와 병렬로 콘덴서(76)가 접속되어 있다는 점에서 다르다.
이 경우도, 제1 반도체 스위치(34)가 턴 오프됨으로써, 인덕터(32)의 여자 인덕턴스에 흐르고 있던 전류가 인덕터(32)를 통해 부하(20)로 전류(轉流)하게 되지만, 부하(20)에 병렬로 콘덴서(76)를 접속함으로써, 여자 인덕턴스에 흐르고 있는 전류가 제1 반도체 스위치(34)에서의 전류 차단 동작 후에 부하(20)로 전류(轉流)하기 쉬워진다. 그 결과, 전술한 제6 및 제7 실시예에 따른 고전압 펄스 발생 회로(10F 및 10G)와 같이 제1 반도체 스위치(34)의 소형화나 스위칭 손실의 저감이나 전류 차단 내량의 향상을 도모할 수 있어, 펄스 전원의 대용량화로도 이어진다.
또한, 제1 반도체 스위치(34)가 고속으로, 또는 대전류를 차단한 경우에, 인덕터(32)의 여자 인덕턴스에는 큰 서지 전압(펄스 출력)이 제1 반도체 스위치(34)에 가해진다. 그러나, 부하(20)에 병렬로 콘덴서(76)를 접속함으로써, 인덕터(32)의 여자 인덕턴스에 축적된 에너지를 흡수할 수 있고, 여자 인덕턴스에 발생하는 서지 전압을 억제할 수 있다.
또한, 이 경우도 콘덴서(76)에 남은 에너지의 대부분은 직류 전원부(12)에 회생되기 때문에, 상기 콘덴서(76)를 접속하는 것에 의한 효율 저하는 적다.
단, 부하(20)에 병렬로 콘덴서(76)를 접속하는 것은 펄스 출력의 펄스폭, 펄스 전압의 상승에 크게 영향을 주기 때문에, 사양에 맞는 콘덴서(76)의 셋팅이 바람직하다.
다음에, 제9 실시예에 따른 고전압 펄스 발생 회로(10I)에 관해서 도 14를 참조하면서 설명한다.
이 제9 실시예에 따른 고전압 펄스 발생 회로(10I)는 전술한 제1 실시예에 따른 고전압 펄스 발생 회로(10A)(도 1 참조)와 거의 동일한 구성을 갖지만, 제1 반도체 스위치(34)의 게이트 단자(G)와 인덕터(32)의 타단(42) 사이에 접속된 소자를 다이오드(36) 대신에 저항(78)으로 한다는 점에서 다르다.
이 경우, 파워 MOSFET(26)를 온시켰을 때에, 제1 반도체 스위치(34)를 보다 확실하게 턴 온시킬 수 있다. 특히, 제1 반도체 스위치(34)를 전류 제어형 소자로 구성한 경우, 게이트에 전류를 유입시키지 않으면 턴 온 하지 않지만, 전술한 바와 같이 저항(78)을 접속함으로써, 제1 반도체 스위치(34)를 확실하게 턴 온시킬 수 있다.
또한, 전술한 저항(78)을 이용한 구성에 있어서는 직류 전원부(12)로 사용하는 전원 전압을 고전압으로 한 경우에 있어서도 저비용으로 구성할 수 있다. 즉, 제1 반도체 스위치(34)의 게이트 단자(G)와 인덕터(32)의 타단(42) 사이에 다이오드(36)를 접속한 경우는, 직류 전원부(12)로 사용하는 전원 전압으로서 고전압을 사용하고 싶을 때, 다이오드(36)의 내압의 문제상 복수 개의 다이오드를 직렬로 접속하거나, 내압이 높은 다이오드(일반적으로 고가임)가 필요하지만, 저항(78)이면 비교적 저비용으로 끝난다.
이와 같이, 제1∼제9 실시예에 따른 고전압 펄스 발생 회로(10A∼10I)는 종래의 고전압 펄스 발생 회로(100) 및 제안예에 따른 고전압 펄스 발생 회로(118)와 비교하여, 고전압이 인가되는 반도체 스위치로서 1개의 제1 반도체 스위치(34)만으로도 족하고, 또한 상기 제1 반도체 스위치(34)의 게이트 구동에는 통상 사용되는 전자 회로에 의한 게이트 구동 회로를 필요로 하지 않는 것이 큰 이점이다.
또한, 제1∼제9 실시예에 따른 고전압 펄스 발생 회로(10A∼10I)는 고전압이 발생 또는 공급되는 부분은 제1 반도체 스위치(34)의 애노드 단자(A)와 인덕터(32)의 일단(44)뿐이며, 다른 회로 요소는 모두 저전압 사양의 회로 부품이어도 좋다.
예컨대, 자동차의 배기 가스의 펄스 방전에 의한 플라즈마 분해와 같은 경우에는 자동차의 배터리인 42V 정도의 직류 전원으로부터도 동작 가능하고, 부품의 전압 정격도 수10V이면 충분하다. 특히, 도 15에 도시하는 종래의 고전압 펄스 발생 회로(100)에서는 직류 전원으로서 커패시터 충전 장치(102)를 필요로 하고, 통상 이 장치는 매우 고가이다.
따라서, 제1∼제9 실시예에 따른 고전압 펄스 발생 회로(10A∼10I)는 유해 가스의 분해를 위한 플라즈마 발생 장치 등 매우 단시간에 급격하게 상승하여, 높은 전압 상승율(dv/dt)을 갖는 펄스를 필요로 하는 것에 적합하게 이용할 수 있다.
또한, 본 발명에 따른 고전압 펄스 발생 회로는 전술한 실시예에 한하지 않고, 본 발명의 요지를 일탈하지 않고, 여러 가지의 구성을 채용할 수 있는 것은 물론이다.
이상 설명한 바와 같이, 본 발명에 따른 고전압 펄스 발생 회로에 따르면 고전압이 인가되는 반도체 스위치를 복수 개 사용하지 않고, 간단한 회로 구성으로, 급격한 상승 시간과 매우 좁은 펄스폭을 갖는 고전압 펄스를 공급하는 것이 가능해진다.

Claims (21)

  1. 직류 전원부의 양단에 직렬 접속된 인덕터, 제1 반도체 스위치 및 제2 반도체 스위치와,
    상기 제1 반도체 스위치의 애노드 단자에 일단이 접속된 상기 인덕터의 타단에 캐소드 단자가 접속되고 상기 제1 반도체 스위치의 게이트 단자에 애노드 단자가 접속된 다이오드를 포함하는 것을 특징으로 하는 고전압 펄스 발생 회로.
  2. 직류 전원부의 양단에 직렬 접속된 인덕터, 제1 반도체 스위치 및 제2 반도체 스위치와,
    상기 제1 반도체 스위치의 애노드 단자에 일단이 접속된 상기 인덕터의 타단과 상기 제1 반도체 스위치의 게이트 단자 사이에 접속된 저항을 포함하는 것을 특징으로 하는 고전압 펄스 발생 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 반도체 스위치의 턴 온에 의한 상기 제1 반도체 스위치의 도통에 따른 상기 인덕터로의 유도 에너지의 축적과,
    상기 제2 반도체 스위치의 턴 오프에 의한 상기 제1 반도체 스위치의 턴 오프에 따른 상기 인덕터에서의 고전압 펄스의 발생이 행해지는 것을 특징으로 하는 고전압 펄스 발생 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 인덕터는,
    1차 권선과,
    상기 1차 권선과 자기적으로 결합된 2차 권선을 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  5. 제4항에 있어서,
    상기 2차 권선은 상기 1차 권선의 권수보다도 많은 권수인 것을 특징으로 하는 고전압 펄스 발생 회로.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 인덕터는,
    1차 권선과,
    상기 1차 권선과는 직류적으로 절연되지 않고서 결합된 2차 권선을 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  7. 제6항에 있어서,
    상기 2차 권선은 상기 1차 권선과는 직류적으로 절연되지 않고서 상기 1차 권선에 가극성(additive polarity)이 되도록 감겨 구성되어 있는 것을 특징으로 하는 고전압 펄스 발생 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 인덕터는 자성체 코어를 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 반도체 스위치는 턴 오프시에는 전류 제어형 소자를 포함하고, 턴 온시에는 전압 제어형 소자를 포함하는 것을 특징으로 하는 고전압 펄스 발생 회로.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 반도체 스위치는 자기 소호형(self-extinguishing) 소자 또는 전류(轉流) 소호형 소자를 포함하는 것을 특징으로 하는 고전압 펄스 발생 회로.
  11. 제10항에 있어서,
    상기 제1 반도체 스위치는 정전 유도 사이리스터를 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제2 반도체 스위치는 자기 소호형 소자 또는 전류(轉流) 소호형 소자를 포함하는 것을 특징으로 하는 고전압 펄스 발생 회로.
  13. 제12항에 있어서,
    상기 제2 반도체 스위치는 전력용 금속 산화 반도체 전계 효과 트랜지스터를 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  14. 제3항 내지 제13항 중 어느 한 항에 있어서,
    상기 제2 반도체 스위치의 턴 오프 후에 상기 인덕터에서의 잔존 에너지를 상기 직류 전원부에 회생시키는 회로 소자가 접속되어 있는 것을 특징으로 하는 고전압 펄스 발생 회로.
  15. 제14항에 있어서,
    상기 회로 소자는,
    상기 제1 반도체 스위치에 대하여 병렬로 접속되며, 상기 제1 반도체 스위치의 상기 애노드 단자에 캐소드 단자가 접속된 다이오드를 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  16. 제14항에 있어서,
    상기 회로 소자는,
    상기 직류 전원부와 상기 제2 반도체 스위치 사이에 애노드 단자가 접속되며, 상기 인덕터의 일단에 캐소드 단자가 접속된 다이오드를 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  17. 제3항 내지 제16항 중 어느 한 항에 있어서,
    상기 제2 반도체 스위치의 턴 오프 후에 상기 제1 반도체 스위치에 흐르는 전류를 전류(轉流)시키는 경로를 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  18. 제17항에 있어서,
    상기 경로가 상기 제1 반도체 스위치와 병렬로 접속되어 있는 것을 특징으로 하는 고전압 펄스 발생 회로.
  19. 제18항에 있어서,
    상기 경로는 상기 제1 반도체 스위치의 애노드 단자와 캐소드 단자 사이에 접속된 콘덴서를 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  20. 제18항에 있어서,
    상기 경로는 상기 제1 반도체 스위치의 게이트 단자와 애노드 단자 사이에 접속된 콘덴서를 갖는 것을 특징으로 하는 고전압 펄스 발생 회로.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서,
    상기 인덕터에 부하가 접속되어 있는 경우에,
    상기 부하에 병렬로 콘덴서가 접속되어 있는 것을 특징으로 하는 고전압 펄스 발생 회로.
KR1020030037877A 2002-06-12 2003-06-12 고전압 펄스 발생 회로 KR100572163B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00171684 2002-06-12
JP2002171684 2002-06-12
JP2003056308A JP3811681B2 (ja) 2002-06-12 2003-03-03 高電圧パルス発生回路
JPJP-P-2003-00056308 2003-03-03

Publications (2)

Publication Number Publication Date
KR20030096054A true KR20030096054A (ko) 2003-12-24
KR100572163B1 KR100572163B1 (ko) 2006-04-19

Family

ID=29718396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030037877A KR100572163B1 (ko) 2002-06-12 2003-06-12 고전압 펄스 발생 회로

Country Status (4)

Country Link
US (2) US7084528B2 (ko)
EP (1) EP1376868B1 (ko)
JP (1) JP3811681B2 (ko)
KR (1) KR100572163B1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3811681B2 (ja) 2002-06-12 2006-08-23 日本碍子株式会社 高電圧パルス発生回路
JP4418212B2 (ja) * 2003-11-21 2010-02-17 日本碍子株式会社 高電圧パルス発生回路
JP4516308B2 (ja) * 2003-12-16 2010-08-04 日本碍子株式会社 パルス発生装置
JP4494066B2 (ja) * 2004-03-31 2010-06-30 日本碍子株式会社 高電圧パルス発生回路
JP4585792B2 (ja) * 2004-05-14 2010-11-24 日本碍子株式会社 高電圧パルス発生回路
JP4740559B2 (ja) * 2004-07-08 2011-08-03 日本碍子株式会社 パルス電源
WO2006057365A1 (ja) * 2004-11-26 2006-06-01 Ngk Insulators, Ltd. 高電圧パルス発生回路
JP4538305B2 (ja) 2004-12-07 2010-09-08 日本碍子株式会社 放電装置
EP1835789B1 (en) * 2004-12-27 2013-05-29 NGK Insulators, Ltd. Plasma generating electrode and plasma reactor
JP4634138B2 (ja) * 2004-12-27 2011-02-16 日本碍子株式会社 プラズマ発生電極及びプラズマ反応器
JP2006278236A (ja) * 2005-03-30 2006-10-12 Ngk Insulators Ltd プラズマ発生電極及びプラズマ反応器
JP4500208B2 (ja) 2005-05-13 2010-07-14 日本碍子株式会社 放電灯駆動回路及び放電灯の駆動方法
JP4684765B2 (ja) * 2005-06-29 2011-05-18 日本碍子株式会社 電気回路及びパルス電源
JP4783628B2 (ja) * 2005-12-27 2011-09-28 日本碍子株式会社 放電装置
JP2007188748A (ja) * 2006-01-13 2007-07-26 Ngk Insulators Ltd リモート式プラズマ処理方法
JP4824419B2 (ja) * 2006-02-03 2011-11-30 日本碍子株式会社 放電装置
JP4949710B2 (ja) * 2006-03-24 2012-06-13 日本碍子株式会社 パルス発生方法
US20070242492A1 (en) * 2006-04-18 2007-10-18 Ngk Insulators, Ltd. Pulse generator circuit
US7914692B2 (en) 2006-08-29 2011-03-29 Ngk Insulators, Ltd. Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding
JP2009005498A (ja) * 2007-06-21 2009-01-08 Ngk Insulators Ltd パルス電源回路
JP5143547B2 (ja) * 2007-12-28 2013-02-13 日本碍子株式会社 パルス電源回路
JP5198114B2 (ja) * 2008-03-27 2013-05-15 日本碍子株式会社 アモルファス炭素成膜方法
JP5390230B2 (ja) 2008-03-31 2014-01-15 日本碍子株式会社 シリコン系薄膜成膜装置及びその方法
JP5455405B2 (ja) 2008-03-31 2014-03-26 日本碍子株式会社 シリコン系薄膜量産方法
JP5208554B2 (ja) * 2008-03-31 2013-06-12 日本碍子株式会社 Ｄｌｃ成膜方法
JP5144562B2 (ja) 2008-03-31 2013-02-13 日本碍子株式会社 Ｄｌｃ膜量産方法
JP2011182207A (ja) * 2010-03-02 2011-09-15 Sekisui Chem Co Ltd パルスパワー発生装置および水処理装置
CN102377422B (zh) * 2011-06-15 2013-05-08 广东美的电器股份有限公司 用于高压集成电路的dV/dt防止电路
JP2013149956A (ja) 2011-12-22 2013-08-01 Ngk Insulators Ltd 半導体装置
JP6120550B2 (ja) 2011-12-22 2017-04-26 日本碍子株式会社 半導体装置
US10637461B2 (en) 2014-03-14 2020-04-28 General Elelctric Company Gate drive devices and switching systems
US9401708B2 (en) * 2014-05-20 2016-07-26 General Electric Company Gate drive unit and method for controlling a gate drive unit
JP5729514B1 (ja) * 2014-06-14 2015-06-03 プラスウェア株式会社 プラズマ発生装置、液上溶融方法及び給電装置
US10298220B2 (en) * 2015-02-16 2019-05-21 Aisin Aw Co., Ltd. Switching element drive circuit
CN107086810A (zh) * 2017-06-29 2017-08-22 张玉炜 一种高能脉冲电源控制电路
RU2698152C1 (ru) * 2018-07-23 2019-08-22 Елена Владимировна Яремченко Четырехпроводный коммутатор
CN110993478A (zh) 2019-12-18 2020-04-10 北京北方华创微电子装备有限公司 脉冲电源控制电路及半导体加工设备
CN112713798B (zh) * 2020-12-18 2021-12-03 华中科技大学 一种脉冲功率电源、gw级功率行波磁场产生装置及方法
CN114652422A (zh) * 2022-03-07 2022-06-24 重庆大学 协同脉冲的产生装置和方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1297338A (fr) * 1961-05-19 1962-06-29 Schlumberger Prospection Générateur déclenché d'oscillations électriques
US3367314A (en) * 1964-09-16 1968-02-06 Honda Gijutsu Kenkyusho Kk Non-contact ignition device
US3485227A (en) * 1968-01-12 1969-12-23 Network Res & Mfg Corp Switching circuit
US3510676A (en) * 1968-05-22 1970-05-05 Air Reduction Pulsed power supply
US3671761A (en) * 1970-01-22 1972-06-20 Nippon Electric Co Single pulse generating circuit
US3877864A (en) * 1974-07-29 1975-04-15 Itt Spark igniter system for gas appliance pilot ignition
GB1486374A (en) * 1975-01-10 1977-09-21 Plessey Co Ltd Regenerative repeater circuit arrangements for use in digital data transmission systems
GB2105927A (en) 1981-07-16 1983-03-30 Plessey Co Ltd A switching circuit
JPS62159515A (ja) * 1986-01-07 1987-07-15 Fuji Electric Co Ltd 複合半導体装置
JP2649340B2 (ja) 1986-06-10 1997-09-03 増田 佳子 極短パルス高電圧加電式ガス浄化装置
US5151762A (en) * 1990-04-12 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, fabricating method thereof and flash control device using the semiconductor device
JP3318981B2 (ja) * 1992-10-09 2002-08-26 株式会社明電舎 パルス電源
US5530617A (en) * 1994-05-12 1996-06-25 Simmonds Precision Engine Systems, Inc. Exciter circuit with oscillatory discharge and solid state switchiing device
JP3396984B2 (ja) * 1995-02-15 2003-04-14 松下電工株式会社 電源装置
US5774348A (en) * 1996-06-24 1998-06-30 The United States Of America As Represented By The United States Department Of Energy Light-weight DC to very high voltage DC converter
JP3592852B2 (ja) 1996-09-05 2004-11-24 オリジン電気株式会社 電気集塵機用パルス電源装置
JPH11145793A (ja) 1997-11-07 1999-05-28 Meidensha Corp パルス電源
EP0959562A1 (en) 1998-05-21 1999-11-24 STMicroelectronics S.r.l. A circuit for controlling the switching of a load by means of an emitter-switching device
US6879062B2 (en) * 2000-03-18 2005-04-12 Alstom Electrical substation
JP4223176B2 (ja) 2000-07-24 2009-02-12 日本碍子株式会社 パルス電力発生用スイッチ装置
FI118026B (fi) * 2001-08-07 2007-05-31 Salcomp Oy Tasasuunnatun kuvajännitteen käyttö hakkuriteholähteen ensiöpuolen kytkimen ohjaukseen
JP2003272887A (ja) * 2002-03-12 2003-09-26 Koito Mfg Co Ltd 放電灯点灯回路
JP2003338648A (ja) 2002-05-20 2003-11-28 Meidensha Corp パルス電源装置
JP3811681B2 (ja) 2002-06-12 2006-08-23 日本碍子株式会社 高電圧パルス発生回路

Also Published As

Publication number Publication date
EP1376868A3 (en) 2005-11-02
JP2004072994A (ja) 2004-03-04
EP1376868A2 (en) 2004-01-02
US7084528B2 (en) 2006-08-01
JP3811681B2 (ja) 2006-08-23
US7414333B2 (en) 2008-08-19
US20030230938A1 (en) 2003-12-18
US20060226883A1 (en) 2006-10-12
EP1376868B1 (en) 2012-09-26
KR100572163B1 (ko) 2006-04-19

Similar Documents

Publication Publication Date Title
KR100572163B1 (ko) 고전압 펄스 발생 회로
JPS6056062B2 (ja) ゲ−トタ−ンオフサイリスタのゲ−ト回路
WO2006057365A1 (ja) 高電圧パルス発生回路
JP4418212B2 (ja) 高電圧パルス発生回路
Grekhov et al. High-voltage RSD switches of submegaampere current pulses of microsecond duration
JP3560274B2 (ja) 電界制御型半導体素子の駆動方法及び回路
JP4516308B2 (ja) パルス発生装置
Sack et al. Auxiliary Power Supply for a Semiconductor-based Marx Generator
US20150255948A1 (en) Laser excitation pulsing system
JP2002530823A (ja) 接続された負荷を保護するための電力モジュレータにおける保護システム
JP4494066B2 (ja) 高電圧パルス発生回路
JP2002125370A (ja) スナバー回路
KR100581490B1 (ko) 고압 스위칭 시스템의 구동 시스템
EP1693945A1 (en) Pulse generator circuit
JP7147998B2 (ja) 半導体振動抑制回路
Grekhov et al. A high-voltage reverse switch-on dynistor switch with a transistor control circuit
WO2012153764A1 (ja) パルス発生回路
Kim et al. 200KV pulse power supply implementation
JPH11145791A (ja) バイアス機能付パルス電源装置
JP4278847B2 (ja) 電力用半導体スイッチング素子の逆電流保護回路
KR20220110843A (ko) 인버터 장치
KR960016810B1 (ko) 펄스 발생 장치 및 이를 사용한 집진 장치
Antic et al. High-efficiency dual transistor base drive circuit based on the Cuk converter topology
JPS6033736Y2 (ja) ゲ−トタ−ンオフサイリスタのオフゲ−ト回路
Redondo et al. Resonant converter topology for the new ISOLDE/CERN modulator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee