JP4684765B2 - 電気回路及びパルス電源 - Google Patents

電気回路及びパルス電源 Download PDF

Info

Publication number
JP4684765B2
JP4684765B2 JP2005189919A JP2005189919A JP4684765B2 JP 4684765 B2 JP4684765 B2 JP 4684765B2 JP 2005189919 A JP2005189919 A JP 2005189919A JP 2005189919 A JP2005189919 A JP 2005189919A JP 4684765 B2 JP4684765 B2 JP 4684765B2
Authority
JP
Japan
Prior art keywords
circuit
semiconductor switch
transformer
terminal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005189919A
Other languages
English (en)
Other versions
JP2007014089A (ja
Inventor
達矢 寺澤
隆雄 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2005189919A priority Critical patent/JP4684765B2/ja
Priority to PCT/JP2006/305079 priority patent/WO2007000839A1/ja
Publication of JP2007014089A publication Critical patent/JP2007014089A/ja
Priority to US11/683,552 priority patent/US7499293B2/en
Application granted granted Critical
Publication of JP4684765B2 publication Critical patent/JP4684765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/26—Plasma torches
    • H05H1/32—Plasma torches using an arc
    • H05H1/34—Details, e.g. electrodes, nozzles
    • H05H1/36—Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nonlinear Science (AREA)
  • Generation Of Surge Voltage And Current (AREA)

Description

本発明は、第１の回路から第２の回路に転流が行われる場合に、急峻な立ち上がりの大電流を低損失で流すことができる電気回路と、該電気回路を利用し、第２の回路から高電圧パルスを発生することができるパルス電源と、正極性のパルスと負極性のパルスとを連続して出力することができるパルス電源とに関する。
近時、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、成膜、有害ガスの分解等を行う技術が適応されるようになってきたが（例えば特許文献１及び非特許文献１参照）、プラズマによる処理を効率よく行うためには、高電圧の極めて幅の狭いパルスを供給することが必要であることがわかってきている（例えば非特許文献２参照）。
また、例えば特許文献２に示すようなパルス電源が提案されている。このパルス電源１００は、図２９に示すように、直流電源部１０２の両端にインダクタ１０４、第１の半導体スイッチ１０６及び第２の半導体スイッチ１０８を直列に接続し、第１の半導体スイッチ１０６のアノード端子に一端が接続された前記インダクタ１０４の他端にカソード、前記第１の半導体スイッチ１０６のゲート端子にアノードとなるようにダイオード１１０を接続した極めて簡単な回路である。
そして、第２の半導体スイッチ１０８をオンすることにより、第１の半導体スイッチ１０６も導通し、インダクタ１０４に直流電源部１０２の電圧が印加され、該インダクタ１０４に誘導エネルギーが蓄積される。その後、第２の半導体スイッチ１０８をオフさせると、第１の半導体スイッチ１０６も急速にターンオフするため、インダクタ１０４に非常に急峻に立ち上がる極めて幅の狭い高電圧パルスＰｏが発生し、出力端子１１２及び１１４より高電圧パルスＰｏを取り出すことができる。
このパルス電源１００によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスＰｏを供給することができる。
特許第２６４９３４０号公報 特開２００２−３５９９７９号公報 応用物理，第６１巻，第１０号，１９９２，ｐ．１０３９〜１０４３，「高電圧パルス放電化学気相成長法によるアモルファスシリコン系薄膜の作製」 IEEE TRANSACTION ON PLASMIC SCIENCE,VOL.28,NO.2,APRIL 2000,p.434〜442，「Improvement of NOx Removal Efficiency Using Short-Width Pulsed Power」
ところで、図２９に示すようなパルス電源においては、二次側に、急峻な立ち上がりの大電流を低損失で流せるようにすることが望まれている。
また、図２９に示すようなパルス電源においては、出力端子にそれぞれ電極を接続し、さらに、これら電極を反応器に収容してプラズマ反応を起こさせるようにしているが、インダクタに電磁エネルギーを蓄積する期間（充電期間）において、インダクタに誘起される電圧（誘起電圧）が二次側に接続された負荷（例えば反応器内の電極）に印加され、反応器内でアーク放電が発生するおそれがある。アーク放電が発生すると、インダクタの一次側回路（主回路）に過電流が流れ、各種半導体スイッチに悪影響を及ぼすおそれがある。
また、電界を変化させて、電子を加速することによってプラズマを発生するために用いられるパルス電源では、低電圧によって高い電位差を発生させるために、極性が逆のパルス、すなわち、正極性のパルスと負極性のパルスを連続して出力する方式が採用されている。
この方式による従来のパルス電源２００は、例えば図３０に示すように、直流電源２０２と、該直流電源２０２の両端に直列接続された第１のスイッチ２０４及び第２のスイッチ２０６と、前記直流電源２０２の両端に直列接続された第３のスイッチ２０８及び第４のスイッチ２１０と、第１のスイッチ２０４と第２のスイッチ２０６との接点ａ１と第３のスイッチ２０８及び第４のスイッチ２１０との接点ａ２との間に一次巻線２１２が接続されたトランス２１４とを有する。つまり、ブリッジ構成となっている。出力電圧Ｖｏｕｔはトランス２１４の二次巻線２１６の両端から取り出されるようになっている。
そして、例えば第２のスイッチ２０６と第３のスイッチ２０８をオンすることで、図３１に示すように、二次巻線２１６の両端からは負極性の電圧が出力され、所定時間後、第２のスイッチ２０６と第３のスイッチ２０８をオフするとことで負極性のパルス２１８が生成される。また、第１のスイッチ２０４と第４のスイッチ２１０をターンオンすることで、二次巻線２１６の両端からは正極性の電圧が出力され、所定時間後、第１のスイッチ２０４と第４のスイッチ２１０をターンオフすることで正極性のパルス２２０が出力されることになる。
しかし、この従来例に係るパルス電源２００は、ブリッジを組むことから、４つのスイッチ２０４、２０６、２０８及び２１０を使用する必要があり、部品点数が多くなるという不都合がある。これは、サイズの大型化、コストの高価格化を招く。
しかも、上述したように、二次側において、急峻な立ち上がりの大電流を低損失で流せるようにすることや、充電期間において、反応器内の電極に誘起電圧が印加されないようにすることが必要である。
また、アプリケーションの適正条件に応じて、正極性のパルスのパルス幅と、負極性のパルスのパルス幅を独立に変えることができるようにすることが必要である。
本発明はこのような課題を考慮してなされたものであり、第１の回路から第２の回路に転流が行われる場合に、急峻な立ち上がりの大電流を低損失で流すことができる電気回路及びパルス電源を提供することを目的とする。
また、本発明の他の目的は、第１の回路での充電期間において、第２の回路に誘起電圧が印加されないようにすることができ、信頼性の向上を図ることができるパルス電源を提供することにある。
また、本発明の他の目的は、正極性のパルスと負極性のパルスを連続して発生することができ、しかも、正極性のパルスのパルス幅と、負極性のパルスのパルス幅を独立に変えることができるパルス電源を提供することを目的とする。
また、本発明の他の目的は、正極性のパルスと負極性のパルスを連続して発生することができ、しかも、二次側に急峻な立ち上がりの大電流を低損失で流すことができるパルス電源を提供することを目的とする。
また、本発明の他の目的は、正極性のパルスと負極性のパルスを連続して発生することができ、しかも、一次側での充電期間において、二次側に誘起電圧が印加されないようにすることができ、信頼性の向上を図ることができるパルス電源を提供することにある。
第１の本発明に係る電気回路は、第１の半導体スイッチを有する第１の回路と、前記第１の半導体スイッチのターンオフに基づいて転流を行う第２の回路と、第３の回路とを具備し、前記第１の回路と前記第２の回路がトランスを介して結合され、前記第１の回路に前記トランスの一次巻線が接続され、前記第２の回路に前記トランスの二次巻線が接続され、前記第２の回路は、前記二次巻線に直列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１の半導体スイッチがオンとされている期間に前記二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第２の半導体スイッチを具備し、前記第３の回路は、前記第１の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第２の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給することを特徴とする。
第２の本発明に係る電気回路は、第１の半導体スイッチを有する第１の回路と、前記第１の半導体スイッチのターンオフに基づいて転流を行う第２の回路と、第３の回路とを具備し、前記第１の回路と前記第２の回路がトランスを介して結合され、前記第１の回路に前記トランスの一次巻線が接続され、前記第２の回路に前記トランスの二次巻線が接続され、前記第２の回路は、前記二次巻線に直列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１の半導体スイッチがオンとされている期間に前記二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第２の半導体スイッチを具備し、前記第３の回路は、前記第１の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第１の回路に流れる電流を前記第２の半導体スイッチの前記ゲート端子とカソード端子間に供給することを特徴とする。
これにより、第１の回路から第２の回路に転流が行われる場合に、急峻な立ち上がりの大電流を低損失で流すことができる。また、第１の回路での充電期間において、第２の回路に誘起電圧が印加されないようにすることができ、信頼性の向上を図ることができる。
第３の本発明に係るパルス電源は、第１の半導体スイッチを有する第１の回路と、前記第１の半導体スイッチのターンオフに基づいて転流を行い、高電圧パルスを発生する第２の回路と、第３の回路とを具備し、前記第１の回路と前記第２の回路がトランスを介して結合され、前記第１の回路に前記トランスの一次巻線が接続され、前記第２の回路に前記トランスの二次巻線が接続され、前記第２の回路は、前記二次巻線に直列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１の半導体スイッチがオンとされている期間に前記二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第２の半導体スイッチを具備し、前記第３の回路は、前記第１の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第２の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給することを特徴とする。
第４の本発明に係るパルス電源は、第１の半導体スイッチを有する第１の回路と、前記第１の半導体スイッチのターンオフに基づいて転流を行い、高電圧パルスを発生する第２の回路と、第３の回路とを具備し、前記第１の回路と前記第２の回路がトランスを介して結合され、前記第１の回路に前記トランスの一次巻線が接続され、前記第２の回路に前記トランスの二次巻線が接続され、前記第２の回路は、前記二次巻線に直列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１の半導体スイッチがオンとされている期間に前記二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第２の半導体スイッチを具備し、前記第３の回路は、前記第１の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第１の回路に流れる電流を前記第２の半導体スイッチの前記ゲート端子とカソード端子間に供給することを特徴とする。
これにより、第１の回路から第２の回路に転流が行われる場合に、急峻な立ち上がりの大電流を低損失で流すことができる。また、第１の回路での充電期間において、第２の回路に誘起電圧が印加されないようにすることができ、信頼性の向上を図ることができる。
第５の本発明に係るパルス電源は、第１のトランスに対する第１の誘導エネルギーの蓄積と、前記第１のトランスからの前記第１の誘導エネルギーの解放に伴う第１のパルスの発生と、第２のトランスに対する第２の誘導エネルギーの蓄積と、前記第２のトランスからの前記第２の誘導エネルギーの解放に伴う前記第１のパルスとは逆極性の第２のパルスの発生とを行うパルス電源であって、直流電源と、前記第１のトランスの一次巻線と前記第２のトランスの一次巻線とを有する第１の回路と、前記第１のトランスの二次巻線と前記第２のトランスの二次巻線とを有する第２の回路とを有し、前記第１の回路は、前記第１のトランスの一次巻線と前記第２のトランスの一次巻線との接点と、前記直流電源との間に接続され、前記接点に向けて電流を流す整流素子と、前記整流素子からの電流を前記接点から前記第１のトランスの前記一次巻線に向けて流す第１の半導体スイッチを有する第１のスイッチ回路と、前記整流素子からの電流を前記接点から前記第２のトランスの前記一次巻線に向けて流す第２の半導体スイッチを有する第２のスイッチ回路とを有し、前記第２の回路は、前記第１のトランスの二次巻線と前記第２のトランスの二次巻線との間に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１のトランスに対する前記第１の誘導エネルギーの蓄積期間に前記第１のトランスの二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第３の半導体スイッチと、前記第１のトランスの二次巻線と前記第２のトランスの二次巻線との間に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第２のトランスに対する前記第２の誘導エネルギーの蓄積期間に前記第２のトランスの二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第４の半導体スイッチとを有し、さらに、前記第１の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第３の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給する第１の制御回路と、前記第２の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第４の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給する第２の制御回路とを有することを特徴とする。
この場合、前記第１のスイッチ回路は、前記第１のトランスの一次巻線に対して並列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記直流電源の電源電圧が逆バイアスとなる方向に接続された第５の半導体スイッチを有し、前記第２のスイッチ回路は、前記第２のトランスの一次巻線に対して並列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記直流電源の電源電圧が逆バイアスとなる方向に接続された第６の半導体スイッチを有し、さらに、前記第１の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第６の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給する第３の制御回路と、前記第２の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第５の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給する第２の制御回路とを有するようにしてもよい。
第６の本発明に係るパルス電源は、第１のトランスに対する第１の誘導エネルギーの蓄積と、前記第１のトランスからの前記第１の誘導エネルギーの解放に伴う第１のパルスの発生と、第２のトランスに対する第２の誘導エネルギーの蓄積と、前記第２のトランスからの前記第２の誘導エネルギーの解放に伴う前記第１のパルスとは逆極性の第２のパルスの発生とを行うパルス電源であって、直流電源と、前記第１のトランスの一次巻線と前記第２のトランスの一次巻線とを有する第１の回路と、前記第１のトランスの二次巻線と前記第２のトランスの二次巻線とを有する第２の回路とを有し、前記第１の回路は、前記第１のトランスの一次巻線と前記第２のトランスの一次巻線との接点と、前記直流電源との間に接続され、前記接点に向けて電流を流す整流素子と、前記整流素子からの電流を前記接点から前記第１のトランスの前記一次巻線に向けて流す第１の半導体スイッチを有する第１のスイッチ回路と、前記整流素子からの電流を前記接点から前記第２のトランスの前記一次巻線に向けて流す第２の半導体スイッチを有する第２のスイッチ回路とを有し、前記第２の回路は、前記第１のトランスの二次巻線と前記第２のトランスの二次巻線との間に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１のトランスに対する前記第１の誘導エネルギーの蓄積期間に前記第１のトランスの二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第３の半導体スイッチと、前記第１のトランスの二次巻線と前記第２のトランスの二次巻線との間に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第２のトランスに対する前記第２の誘導エネルギーの蓄積期間に前記第２のトランスの二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第４の半導体スイッチとを有し、さらに、前記第１の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第１のスイッチ回路に流れる電流を前記第３の半導体スイッチの前記ゲート端子とカソード端子間に供給する第１の変流器と、前記第２の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第２のスイッチ回路に流れる電流を前記第４の半導体スイッチの前記ゲート端子とカソード端子間に供給する第２の変流器とを有することを特徴とする。
この場合、前記第１のスイッチ回路は、前記第１のトランスの一次巻線に対して並列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記直流電源の電源電圧が逆バイアスとなる方向に接続された第５の半導体スイッチを有し、前記第２のスイッチ回路は、前記第２のトランスの一次巻線に対して並列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記直流電源の電源電圧が逆バイアスとなる方向に接続された第６の半導体スイッチを有し、さらに、前記第１の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第１のスイッチ回路に流れる電流を前記第６の半導体スイッチの前記ゲート端子とカソード端子間に供給する第３の変流器と、前記第２の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第２のスイッチ回路に流れる電流を前記第５の半導体スイッチの前記ゲート端子とカソード端子間に供給する第４の変流器とを有するようにしてもよい。
これにより、正極性のパルスと負極性のパルスを連続して発生することができ、しかも、正極性のパルスのパルス幅と、負極性のパルスのパルス幅を独立に変えることができる。その結果、高電圧パルスの放電によるプラズマ処理の各種アプリケーションの適正条件に応じたパルスの発生が可能となり、成膜速度やガス分解効率の向上を図ることができる。これは、パルス電源の汎用性の向上につながる。
以上説明したように、本発明に係る電気回路によれば、第１の回路から第２の回路に転流が行われる場合に、急峻な立ち上がりの大電流を低損失で流すことができる。
また、本発明に係るパルス電源によれば、第１の回路から第２の回路に転流が行われる場合に、急峻な立ち上がりの大電流を低損失で流すことができる。
また、本発明に係るパルス電源によれば、第１の回路での充電期間において、第２の回路に誘起電圧が印加されないようにすることができ、信頼性の向上を図ることができる。
また、本発明に係るパルス電源によれば、正極性のパルスと負極性のパルスを連続して発生することができ、しかも、正極性のパルスのパルス幅と、負極性のパルスのパルス幅を独立に変えることができる。
また、本発明に係るパルス電源によれば、正極性のパルスと負極性のパルスを連続して発生することができ、しかも、二次側に急峻な立ち上がりの大電流を低損失で流すことができる。
また、本発明に係るパルス電源によれば、正極性のパルスと負極性のパルスを連続して発生することができ、しかも、一次側での充電期間において、二次側に誘起電圧が印加されないようにすることができ、信頼性の向上を図ることができる。
以下、本発明に係る電気回路及びパルス電源を各種パルス電源に適用した実施の形態例を図１〜図２８を参照しながら説明する。
まず、第１の実施の形態に係るパルス電源１０Ａは、図１に示すように、第１の回路１２と、第２の回路１４と、これら第１及び第２の回路１２及び１４を結合するトランス１６と、スイッチングコントローラ１８とを有する。第１の回路１２にトランス１６の一次巻線２０が接続され、第２の回路１４にトランス１６の二次巻線２２が接続され、該二次巻線２２の両端から出力が取り出されるようになっている。二次巻線２２の両端には負荷２４が接続されている。負荷２４としては、例えば抵抗負荷や容量性負荷（放電ギャップ等）が用いられる。
第１の回路１２は、直流電源（電源電圧＝Ｅ）２６と、一次巻線２０の他方の端子３０と直流電源２６の−端子との間に接続され、且つ、直流電源２６からの電流を一次巻線２０に向けて流す第１の半導体スイッチＳＷ１と、該第１の半導体スイッチＳＷ１のオン／オフを制御する第２の半導体スイッチＳＷ２とを有する。
第１の半導体スイッチＳＷ１は、自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第１の実施の形態では、ＳＩサイリスタを用いた例を示す。もちろん、バイポーラトランジスタやＧＴＯ等を用いてもよい。
第１の半導体スイッチＳＷ１は、ゲート端子と直流電源２６の＋端子との間に、ダイオードＤ１と第１の抵抗Ｒ１との並列回路３２が接続されている。ダイオードＤ１は、そのアノード端子が第１の半導体スイッチＳＷ１のゲート端子に接続され、カソード端子が直流電源２６の＋端子に接続されている。
第２の半導体スイッチＳＷ２は、自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第１の実施の形態では、アバランシェ形ダイオードが逆並列で内蔵された例えばｎチャネル型の電力用金属酸化半導体電界効果トランジスタを使用している。
第２の半導体スイッチＳＷ２は、ソース端子が直流電源２６の−端子に接続され、ドレイン端子が第１の半導体スイッチＳＷ１のカソード端子に接続されている。
第２の半導体スイッチＳＷ２のゲート端子には、スイッチングコントローラ１８からのスイッチング制御信号Ｓｃを増幅して前記ゲート端子に供給するドライバ回路３４が接続されている。
一方、第２の回路１４は、トランス１６の二次巻線２２と直列に接続された第３の半導体スイッチＳＷ３を有する。この第３の半導体スイッチＳＷ３は、第２の半導体スイッチＳＷ２がオンとされている期間において、第２の回路１４に発生する電圧が逆バイアスとなる方向に接続されている。
第３の半導体スイッチＳＷ３は、自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第１の実施の形態では、ＳＩサイリスタを用いた例を示す。もちろん、バイポーラトランジスタやＧＴＯ等を用いてもよい。
そして、この第３の半導体スイッチＳＷ３のゲート端子とカソード端子間に、スイッチングコントローラ１８からの制御信号Ｓｐをパルス成形してパルス信号Ｐｃとして出力するゲートアンプ３６が接続されている。
ここで、第１の実施の形態に係るパルス電源１０Ａの回路動作、特に、二次巻線２２の両端に接続される負荷２４として一対の電極３８ａ及び３８ｂを有する放電ギャップを用いた場合の回路動作について、図１〜図４の回路図と図５の波形図とを参照しながら説明する。
なお、直流電源２６の電圧をＥ（Ｖ）、トランス１６の巻線比（一次巻線２０の巻数／二次巻線２２の巻数）を１／ｎ１とする。また、トランス１６の一次インダクタンス（励磁インダクタンス）をＬｅｘとする。
まず、モード０（初期状態）においては、図１に示すように、全てのスイッチがオフ状態となっている。
その後、図５の時点ｔ０において、第２の半導体スイッチＳＷ２のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃが供給され、第２の半導体スイッチＳＷ２がオフからオンになる（図５参照）。
時点ｔ０で第２の半導体スイッチＳＷ２がターンオンすると、モード１（充電期間）に入り、図２に示すように、直流電源２６→抵抗Ｒ１→第１の半導体スイッチＳＷ１のゲート端子→第１の半導体スイッチＳＷ１のカソード端子→第２の半導体スイッチＳＷ２の経路４０で電流が流れ、第１の半導体スイッチＳＷ１がターンオンする。これにより、トランス１６の一次巻線２０には、Ｖｉ１＝＋Ｅ（Ｖ）が印加され、直流電源２６→一次巻線２０→第１の半導体スイッチＳＷ１→第２の半導体スイッチＳＷ２の経路４２で電流Ｉｉが流れる。電流Ｉｉは、勾配（Ｅ／Ｌｅｘ）で時間の経過に伴って直線状に正方向に増加し（図５参照）、一次巻線２０に電磁エネルギーが充電される。
そして、第２の半導体スイッチＳＷ２がオンとなっている期間Ｔｗにおいて、二次巻線２２の両端には、一定の正極性の電圧Ｖ１が誘起される。この二次巻線２２の両端に誘起される電圧Ｖ１のレベルはｎ１・Ｅ（Ｖ）である（図５参照）。
また、前記期間Ｔｗの最終段階において、スイッチングコントローラ１８の制御によってゲートアンプ３６からパルス信号Ｐｃが出力され、これによって、第３の半導体スイッチＳＷ３にゲート電流が流れ、該第３の半導体スイッチＳＷ３がオン状態となる。期間Ｔｗの最終段階としては、例えば第３の半導体スイッチＳＷ３に対してゲート電流を流すことによって第３の半導体スイッチＳＷ３が完全にオン状態となる期間Ｔｃを見越した時点ｔａ等が挙げられる（図５参照）。
但し、第３の半導体スイッチＳＷ３は、アノード−カソード間が二次巻線２２の両端に誘起された正極性の電圧（誘起電圧）Ｖ１によって逆バイアス状態となっているため、第２の回路１４には電流は流れない。つまり、負荷２４の一対の電極３８ａ及び３８ｂへの前記誘起電圧Ｖ１に基づく負極性の電圧（−Ｖ１：図５において電圧Ｖｏの破線で示す電圧）の印加が、第３の半導体スイッチＳＷ３によって回避されるため、一対の電極３８ａ及び３８ｂが収容された反応器内にアーク放電は発生しない。
一次巻線２０を流れる電流Ｉｉは、時点ｔ１でＩｉｐ（＝Ｅ・Ｔｗ／Ｌｅｘ）となり、所望の電磁エネルギー（＝Ｌｅｘ・Ｉｉｐ2／２）が得られると、スイッチングコントローラ１８を通じて低レベルのスイッチング制御信号Ｓｃが供給され、これにより、第２の半導体スイッチＳＷ２がターンオフする（図５参照）。
時点ｔ１において、第２の半導体スイッチＳＷ２がターンオフすると、モード２（転流期間）に入り、図３に示すように、第１の回路１２では、一次巻線２０→第１の半導体スイッチＳＷ１→ダイオードＤ１の経路４４で電流が流れ、第１の半導体スイッチＳＷ１がオフへ移行を始める。また、同時に、一次巻線２０に充電された電磁エネルギーにより第２の回路１４に電流が流れ出す（経路４６参照）。このとき、第３の半導体スイッチＳＷ３には第２の半導体スイッチＳＷ２がターンオフする前から十分なゲート電流が流れてオン状態となっているため、急峻な立ち上がりの大電流Ｉｏを低損失で流すことができる。その後、第１の半導体スイッチＳＷ１は完全なオフ状態に至る。
第１の半導体スイッチＳＷ１が完全にオフ状態になると、モード３（放電期間）に入り、図４に示すように、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振で、一対の電極３８ａ及び３８ｂ間の出力電圧Ｖｏが上昇し、正電圧値（Ｖｏｐ）をピーク（放電開始電圧）とした正極性のパルスＰｏが出力され（図５参照）、出力電流Ｉｏは減少する。この正極性のパルスＰｏの立ち上がりの傾きは、トランス１６の励磁インダクタンス（Ｌｅｘ）と負荷２４の容量との共振周波数で決定される。
なお、二次巻線２２の両端には、前記出力電圧Ｖｏとは逆極性の電圧、すなわち、負電圧値（Ｖ１ｐ）をピークとした負極性のパルスＰ１が誘起される。
出力電圧Ｖｏが放電開始電圧Ｖｏｐに達すると、該出力電圧Ｖｏは急速に低下する。一方、出力電流Ｉｏは、放電時の負荷２４の特性により決まる時定数で減衰し、再び図１に示すモード０（初期状態）となる。この一連の動作が繰り返されることで、正極性の高電圧パルスＰｏが連続して出力されることになる。
また、正極性のパルスＰｏのパルス幅Ｔｐ１は、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振及び、放電時の負荷２４の特性によって決定される。一般に共振周波数が低いほどパルス幅Ｔｐ１は大きくなる。
なお、直流電源２６の電圧Ｅを１００Ｖ、励磁インダクタンスＬｅｘを１０（μＨ）、トランス１６の巻線比を１／（５〜１０）としたとき、一次巻線２０を流れる電流Ｉｉのピーク値Ｉｉｐはほぼ１００（Ａ）、出力電圧Ｖｏのピーク値（Ｖｏｐ）は数〜３０（ｋＶ）、第２の回路１４を流れる出力電流Ｉｏのピーク値（Ｉｏｐ）は数〜数１０（Ａ）である。また、第２の半導体スイッチＳＷ２がオンとなっている時間（時点ｔ０から時点ｔ１までの時間Ｔｗ）は約１０μｓｅｃである。
このように、第１の実施の形態に係るパルス電源１０Ａにおいては、第２の回路１４に、第２の半導体スイッチＳＷ２がオンとされている期間Ｔｗの少なくとも最終段階において、逆バイアス下においてオン状態とされる第３の半導体スイッチＳＷ３を接続するようにしたので、第１の回路１２から第２の回路１４に転流が行われる場合に、急峻な立ち上がりの大電流Ｉｏを低損失で流すことができる。
しかも、第１の実施の形態では、第３の半導体スイッチＳＷ３を、トランス１６の二次巻線２２に直列に、且つ、第２の半導体スイッチＳＷ２がオンとされている期間Ｔｗにおいて、二次巻線２２に誘起される電圧Ｖ１が逆バイアスとなる方向に接続するようにしたので、第１の回路１２での充電期間Ｔｗにおいて、一対の電極３８ａ及び３８ｂに対して二次巻線２２での誘起電圧Ｖ１が印加されないようにすることができ、信頼性の向上を図ることができる。
次に、第２の実施の形態に係るパルス電源１０Ｂについて図６〜図１０を参照しながら説明する。
この第２の実施の形態に係るパルス電源１０Ｂは、図６に示すように、上述した第１の実施の形態に係るパルス電源１０Ａとほぼ同様の構成を有するが、第１の回路１２におけるトランス１６の一次巻線２０と第１の半導体スイッチＳＷ１のアノード端子間の導体に変流器５０を取り付け、該変流器５０の出力端子をそれぞれ第３の半導体スイッチＳＷ３のゲート端子とカソード端子に接続した点で異なる。
ここで、第２の実施の形態に係るパルス電源１０Ｂの回路動作について、図６〜図９の回路図と図１０の波形図とを参照しながら説明する。
まず、モード０（初期状態）においては、図６に示すように、全てのスイッチがオフ状態となっている。
その後、図１０の時点ｔ０において、第２の半導体スイッチＳＷ２のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃが供給され、第２の半導体スイッチＳＷ２がオフからオンになる（図１０参照）。
時点ｔ０で第２の半導体スイッチＳＷ２がターンオンすると、モード１（充電期間）に入り、図７に示すように、直流電源２６→抵抗Ｒ１→第１の半導体スイッチＳＷ１のゲート端子→第１の半導体スイッチＳＷ１のカソード端子→第２の半導体スイッチＳＷ２の経路４０で電流が流れ、第１の半導体スイッチＳＷ１がターンオンする。これにより、トランス１６の一次巻線２０には、直流電源２６の電圧Ｅが印加され、直流電源２６→一次巻線２０→第１の半導体スイッチＳＷ１→第２の半導体スイッチＳＷ２の経路４２で電流Ｉｉが流れ、一次巻線２０に電磁エネルギーが充電される。そして、第２の半導体スイッチＳＷ２がオンとなっている期間Ｔｗにおいて、二次巻線２２の両端には、一定の正極性の電圧Ｖ１が誘起される。
また、前記電流Ｉｉが流れることによって、変流器５０を通じて第３の半導体スイッチＳＷ３にゲート電流Ｉｇが流れ、該第３の半導体スイッチＳＷ３がオン状態となる。但し、第３の半導体スイッチＳＷ３は、アノード−カソード間が二次巻線２２の両端に誘起された正極性の電圧Ｖ１によって逆バイアス状態となっているため、第２の回路１４には電流は流れない。つまり、負荷２４における一対の電極３８ａ及び３８ｂへの前記誘起電圧Ｖ１に基づく負極性の電圧（−Ｖ１：図１０において電圧Ｖｏの破線で示す電圧）の印加が、第３の半導体スイッチＳＷ３によって回避されるため、一対の電極３８ａ及び３８ｂが収容された反応器内にアーク放電は発生しない。
時点ｔ１において、第２の半導体スイッチＳＷ２がターンオフすると、モード２（転流期間）に入り、図８に示すように、第１の回路１２では、一次巻線２０→第１の半導体スイッチＳＷ１→ダイオードＤ１の経路４４で電流が流れ、第１の半導体スイッチＳＷ１がオフへ移行を始める。また、同時に、一次巻線２０に充電された電磁エネルギーにより第２の回路１４に電流が流れ出す（経路４６参照）。このとき、第３の半導体スイッチＳＷ３には事前に十分なゲート電流Ｉｇが流れていたため、急峻な立ち上がりの大電流Ｉｏを低損失で流すことができる。その後、第１の半導体スイッチＳＷ１は完全なオフ状態に至る。
第１の半導体スイッチＳＷ１が完全にオフ状態になると、モード３（放電期間）に入り、図９に示すように、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振で、一対の電極３８ａ及び３８ｂ間の出力電圧Ｖｏが上昇し、正電圧値（Ｖｏｐ）をピーク（放電開始電圧）とした正極性のパルスＰｏが出力され、出力電流Ｉｏは減少する。この正極性のパルスＰｏの立ち上がりの傾きは、トランス１６の励磁インダクタンス（Ｌｅｘ）と負荷２４の容量との共振周波数で決定される。
出力電圧Ｖｏが放電開始電圧Ｖｏｐに達すると、該出力電圧Ｖｏは急速に低下する。一方、出力電流Ｉｏは、放電時の負荷２４の特性により決まる時定数で減衰し、再び図６に示すモード０（初期状態）となる。この一連の動作が繰り返されることで、正極性の高電圧パルスＰｏが連続して出力されることになる。
ここで、正極性のパルスＰｏのパルス幅Ｔｐ１は、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振及び、放電時の負荷２４の特性によって決定される。一般に共振周波数が低いほどパルス幅Ｔｐ１は大きくなる。
このように、第２の実施の形態に係るパルス電源１０Ｂにおいては、上述した第１の実施の形態に係るパルス電源１０Ａと同様に、第１の回路１２から第２の回路１４に転流が行われる場合に、急峻な立ち上がりの大電流Ｉｏを低損失で流すことができる。しかも、第１の回路１２での充電期間Ｔｗにおいて、一対の電極３８ａ及び３８ｂに対して二次巻線２２での誘起電圧Ｖ１が印加されないようにすることができ、信頼性の向上を図ることができる。
特に、この第２の実施の形態では、第１の回路１２に変流器５０を取り付けるだけで、第３の半導体スイッチＳＷ３のオン状態を制御することができるため、回路構成の簡略化を図ることができ、パルス電源１０Ｂのコストの低廉化、サイズの小型化を促進させることができる。
次に、第３の実施の形態に係るパルス電源１０Ｃについて図１１〜図１９を参照しながら説明する。
この第３の実施の形態に係るパルス電源１０Ｃは、上述した第１及び第２の実施の形態に係るパルス電源１０Ａ及び１０Ｂと異なり、正極性の高電圧パルスと負極性の高電圧パルスを交互に、かつ、連続して出力させることができる。
具体的には、この第３の実施の形態に係るパルス電源１０Ｃは、図１１に示すように、第１の回路１２と、第２の回路１４と、これら第１及び第２の回路１２及び１４を結合する２つのトランス（第１のトランス１６Ａ及び第２のトランス１６Ｂ）と、スイッチングコントローラ１８と第１１のダイオードＤ１１とを有する。
第１の回路１２に第１及び第２のトランス１６Ａ及び１６Ｂの各一次巻線（第１の一次巻線２０Ａ及び第２の一次巻線２０Ｂ）が接続され、第２の回路１４に第１及び第２のトランス１６Ａ及び１６Ｂの各二次巻線（第１の二次巻線２２Ａ及び第２の二次巻線２２Ｂ）が接続されている。そして、第２の回路１４の出力端子から出力が取り出されるようになっている。出力端子には負荷２４が接続されている。負荷２４としては、例えば抵抗負荷や容量性負荷（放電ギャップ等）が用いられる。
第１の回路１２は、直流電源（電源電圧＝Ｅ）２６と、第１の一次巻線２０Ａと第２の一次巻線２０Ｂとの接点６０と直流電源２６の＋端子との間に順方向接続された前記第１１のダイオードＤ１１と、第１の一次巻線２０Ａと直流電源２６の−端子との間に接続され、且つ、直流電源２６からの電流を第１の一次巻線２０Ａに向けて流す第１１の半導体スイッチＳＷ１１と、該第１１の半導体スイッチＳＷ１１のオン／オフを制御する第１２の半導体スイッチＳＷ１２と、第２の一次巻線２０Ｂと直流電源２６の−端子との間に接続され、且つ、直流電源２６からの電流を第２の一次巻線２０Ｂに向けて流す第１３の半導体スイッチＳＷ１３と、該第１３の半導体スイッチＳＷ１３のオン／オフを制御する第１４の半導体スイッチＳＷ１４とを有する。
第１及び第３の半導体スイッチＳＷ１１及びＳＷ１３は、自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第３の実施の形態では、ＳＩサイリスタを用いた例を示す。もちろん、バイポーラトランジスタやＧＴＯ等を用いてもよい。
第１１の半導体スイッチＳＷ１１は、ゲート端子と第１１のダイオードＤ１１のアノード端子との間に、第１２のダイオードＤ１２と第１１の抵抗Ｒ１１との並列回路３２Ａが接続されている。第１２のダイオードＤ１２は、そのアノード端子が第１１の半導体スイッチＳＷ１１のゲート端子に接続され、カソード端子が第１１のダイオードＤ１１のアノード端子に接続される。
第１３の半導体スイッチＳＷ１３は、ゲート端子と第１１のダイオードＤ１１のアノード端子との間に、第１３のダイオードＤ１３と第１２の抵抗Ｒ１２との並列回路３２Ｂが接続されている。第１３のダイオードＤ１３は、そのアノード端子が第１３の半導体スイッチＳＷ１３のゲート端子に接続され、カソード端子が第１１のダイオードＤ１１のアノード端子に接続される。
第１２及び第１４の半導体スイッチＳＷ１２及びＳＷ１４は、自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第３の実施の形態では、アバランシェ形ダイオードが逆並列で内蔵された例えばｎチャネル型の電力用金属酸化半導体電界効果トランジスタを使用している。
第１２の半導体スイッチＳＷ１２は、ソース端子が直流電源２６の−端子に接続され、ドレイン端子が第１１の半導体スイッチＳＷ１１のカソード端子に接続されている。
第１４の半導体スイッチＳＷ１４は、ソース端子が直流電源２６の−端子に接続され、ドレイン端子が第１３の半導体スイッチＳＷ１３のカソード端子に接続されている。
第１２の半導体スイッチＳＷ１２のゲート端子には、スイッチングコントローラ１８からの第１のスイッチング制御信号Ｓｃ１を増幅して前記ゲート端子に供給する第１のドライバ回路３４Ａが接続されている。第１４の半導体スイッチＳＷ１４のゲート端子には、スイッチングコントローラ１８からの第２のスイッチング制御信号Ｓｃ２を増幅して前記ゲート端子に供給する第２のドライバ回路３４Ｂが接続されている。
また、この第１の回路１２は、第１１のダイオードＤ１１のカソード端子と第１３の半導体スイッチＳＷ１３のアノード端子との間に第１５の半導体スイッチＳＷ１５が接続され、第１１のダイオードＤ１１のカソード端子と第１１の半導体スイッチＳＷ１１のアノード端子との間に第１６の半導体スイッチＳＷ１６が接続されている。
第１５の半導体スイッチＳＷ１５は、第１４の半導体スイッチＳＷ１４及び第１３の半導体スイッチＳＷ１３がオンとされている期間において、直流電源２６の電源電圧Ｅが逆バイアスとなる方向に接続され、第１６の半導体スイッチＳＷ１６は、第１２の半導体スイッチＳＷ１２及び第１１の半導体スイッチＳＷ１１がオンとされている期間において、直流電源２６の電源電圧Ｅが逆バイアスとなる方向に接続されている。
すなわち、第１５の半導体スイッチＳＷ１５のカソード端子が第１１のダイオードＤ１１のカソード端子を向くように接続され、同様に、第１６の半導体スイッチＳＷ１６のカソード端子が第１１のダイオードＤ１１のカソード端子を向くように接続されている。
第１５及び第１６の半導体スイッチＳＷ１５及びＳＷ１６は自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第３の実施の形態では、ＳＩサイリスタを用いた例を示す。もちろん、バイポーラトランジスタやＧＴＯ等を用いてもよい。
そして、第１５の半導体スイッチＳＷ１５のゲート端子とカソード端子間に、スイッチングコントローラ１８からの第１の制御信号Ｓｐ１をパルス成形して第１のパルス信号Ｐｃ１として出力する第１のゲートアンプ３６Ａが接続され、第１６の半導体スイッチＳＷ１６のゲート端子とカソード端子間に、スイッチングコントローラ１８からの第２の制御信号Ｓｐ２をパルス成形して第２のパルス信号Ｐｃ２として出力する第２のゲートアンプ３６Ｂが接続されている。
一方、第２の回路１４は、第１の二次巻線２２Ａと第２の二次巻線２２Ｂとの間に、２つの半導体スイッチ（第１７の半導体スイッチＳＷ１７及び第１８の半導体スイッチＳＷ１８）が互いに方向を逆にして、かつ、並列に接続された並列回路６２が接続されている。
第１７の半導体スイッチＳＷ１７は、第１２の半導体スイッチＳＷ１２及び第１１の半導体スイッチＳＷ１１がオンとされている期間において、第１の二次巻線２２Ａに誘起される電圧が逆バイアスとなる方向に接続され、第１８の半導体スイッチＳＷ１８は、第１４の半導体スイッチＳＷ１４及び第１３の半導体スイッチＳＷ１３がオンとされている期間において、第２の二次巻線２２Ｂに誘起される電圧が逆バイアスとなる方向に接続されている。
すなわち、第１の二次巻線２２Ａの一方の端子６４ａが第２の回路１４の一方の出力端子（一方の電極３８ａ）に接続され、第２の二次巻線２２Ｂの一方の端子６６ａが第２の回路１４の他方の出力端子（他方の電極３８ｂ）に接続されている場合に、第１７の半導体スイッチＳＷ１７は、カソード端子が第１の二次巻線２２Ａの他方の端子６４ｂに接続され、アノード端子が第２の二次巻線２２Ｂの他方の端子６６ｂに接続される。同様に、第１８の半導体スイッチＳＷ１８は、カソード端子が第２の二次巻線２２Ｂの他方の端子６６ｂに接続され、アノード端子が第１の二次巻線２２Ａの他方の端子６４ｂに接続される。
第１７及び第１８の半導体スイッチＳＷ１７及びＳＷ１８は自己消弧形あるいは転流消弧形のデバイスを用いることができる。この第３の実施の形態では、ＳＩサイリスタを用いた例を示す。もちろん、バイポーラトランジスタやＧＴＯ等を用いてもよい。
そして、第１７の半導体スイッチＳＷ１７のゲート端子とカソード端子間に、スイッチングコントローラ１８からの第３の制御信号Ｓｐ３をパルス成形して第３のパルス信号Ｐｃ３として出力する第３のゲートアンプ３６Ｃが接続され、第１８の半導体スイッチＳＷ１８のゲート端子とカソード端子間に、スイッチングコントローラ１８からの第４の制御信号Ｓｐ４をパルス成形して第４のパルス信号Ｐｃ４として出力する第４のゲートアンプ３６Ｄが接続されている。
ここで、第３の実施の形態に係るパルス電源１０Ｃの回路動作について、図１１の回路図と、図１２〜図１７の動作説明図と、図１８及び図１９の波形図とを参照しながら説明する。
なお、直流電源２６の電圧をＥ（Ｖ）、第１のトランス１６Ａの巻線比（第１の一次巻線２０Ａの巻数／第１の二次巻線２２Ａの巻数）を１／ｎ１とし、第２のトランス１６Ｂの巻線比（第２の一次巻線２０Ｂの巻数／第２の二次巻線２２Ｂの巻数）を１／ｎ２とする。また、第１のトランス１６Ａの一次インダクタンス（励磁インダクタンス）をＬｅｘ１、第２のトランス１６Ｂの一次インダクタンス（励磁インダクタンス）をＬｅｘ２とする。
まず、モード０（初期状態）においては、図１１に示すように、全てのスイッチがオフ状態となっている。
その後、図１８の時点ｔ０において、第１２の半導体スイッチＳＷ１２のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ１が供給され、第１２の半導体スイッチＳＷ１２がオフからオンになる。
時点ｔ０で第１２の半導体スイッチＳＷ１２がターンオンすると、モード１（充電期間）に入り、図１２に示すように、直流電源２６→第１１の抵抗Ｒ１１→第１１の半導体スイッチＳＷ１１のゲート端子→第１１の半導体スイッチＳＷ１１のカソード端子→第１２の半導体スイッチＳＷ１２の経路４０Ａで電流が流れ、第１１の半導体スイッチＳＷ１１がターンオンする。これにより、第１のトランス１６Ａの第１の一次巻線２０Ａには、Ｖｉ１＝Ｅ（Ｖ）が印加され、直流電源２６→第１の一次巻線２０Ａ→第１１の半導体スイッチＳＷ１１→第１２の半導体スイッチＳＷ１２の経路４２Ａで電流Ｉ１（＝Ｉ２）が流れる。電流Ｉ１は、勾配（Ｅ／Ｌｅｘ１）で時間の経過に伴って直線状に正方向に増加し（図１８参照）、第１の一次巻線２０Ａに電磁エネルギーが充電される。
そして、第１２の半導体スイッチＳＷ１２がオンとなっている期間Ｔｗ１において、第１の二次巻線２２Ａの両端には、一定の正極性の電圧Ｖ１が誘起される。この第１の二次巻線２２Ａの両端に誘起される電圧Ｖ１のレベルはｎ１・Ｅ（Ｖ）である（図１９参照）。
また、前記期間Ｔｗ１の最終段階において、スイッチングコントローラ１８の制御によって、第１及び第３のゲートアンプ３６Ａ及び３６Ｃからパルス信号Ｐｃ１及びＰｃ３が出力され、これによって、第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７に第１及び第３のゲート電流Ｉｇ１及びＩｇ３が流れ、これら第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７がそれぞれオン状態となる。期間Ｔｗ１の最終段階としては、例えば第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７に対して第１及び第３のゲート電流Ｉｇ１及びＩｇ３を流すことによって第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７が完全にオン状態となる期間Ｔｃを見越した時点ｔａ等が挙げられる（図１８参照）。
第１７の半導体スイッチＳＷ１７は、アノード−カソード間が第１の二次巻線２２Ａの両端に誘起された正極性の電圧Ｖ１によって逆バイアス状態となっているため、第２の回路１４には電流は流れない。つまり、負荷２４における一対の電極３８ａ及び３８ｂへの前記誘起電圧Ｖ１に基づく負極性の電圧（−Ｖ１：図１９において電圧Ｖｏの破線で示す電圧）の印加が、第１７の半導体スイッチＳＷ１７によって回避されるため、一対の電極３８ａ及び３８ｂが収容された反応器内にアーク放電は発生しない。
また、第２の回路１４に電流が流れないので、第１５の半導体スイッチＳＷ１５を含む経路、すなわち、第１５の半導体スイッチＳＷ１５のカソード端子→接点６０→第２の一次巻線２０Ｂ→第１５の半導体スイッチＳＷ１５のアノード端子の経路には電流は流れない。
さらに、第１６の半導体スイッチＳＷ１６は、アノード−カソード間が直流電源２６の電源電圧Ｅによって逆バイアス状態となっているため、完全なオフ状態へ移行、維持される。
第１の一次巻線２０Ａを流れる電流Ｉ１は、時点ｔ１でＩ１ｐ（＝Ｅ・Ｔｗ１／Ｌｅｘ１）となり、所望の電磁エネルギー（＝Ｌｅｘ１・Ｉ１ｐ2／２）が得られると、スイッチングコントローラ１８を通じて低レベルのスイッチング制御信号Ｓｃ１が供給され、これにより、第１２の半導体スイッチＳＷ１２がターンオフする。
時点ｔ１において、第１２の半導体スイッチＳＷ１２がターンオフすると、モード２（転流期間）に入り、図１３に示すように、第１の回路１２では、第１の一次巻線２０Ａ→第１１の半導体スイッチＳＷ１１→第１２のダイオードＤ１２→第１１のダイオードＤ１１の経路４４Ａで電流Ｉ１（＝Ｉ２）が流れ、第１１の半導体スイッチＳＷ１１がオフへ移行を始める。また、同時に、第１の一次巻線２０Ａに充電された電磁エネルギーにより第２の回路１４に電流Ｉｏが流れ出す（経路４６Ａ参照）。このとき、第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７には第１２の半導体スイッチＳＷ１２がターンオフする前から十分な第１及び第３のゲート電流Ｉｇ１及びＩｇ３が流れてオン状態となっているため、第１５の半導体スイッチＳＷ１５を含む経路、すなわち、第１５の半導体スイッチＳＷ１５のカソード端子→接点６０→第２の一次巻線２０Ｂ→第１５の半導体スイッチＳＷ１５のアノード端子の経路４８Ａで電流Ｉ５（＝Ｉ６）が流れる。このとき、第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７には第１１の半導体スイッチＳＷ１１がターンオフする前から十分な第１及び第３のゲート電流Ｉｇ１及びＩｇ３が流れてオン状態となっていたため、急峻な立ち上がりの大電流Ｉｏが低損失で流れることになる。その後、第１１の半導体スイッチＳＷ１１は完全なオフ状態に至る。
第１１の半導体スイッチＳＷ１１が完全にオフ状態になると、モード３（放電期間）に入り、図１４に示すように、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振で、一対の電極３８ａ及び３８ｂ間の出力電圧Ｖｏが上昇し、正電圧値（Ｖ１ｐ）をピーク（放電開始電圧）とした正極性のパルスＰｏ１が出力され（図１９参照）、出力電流Ｉｏは減少する。この正極性のパルスＰｏ１の立ち上がりの傾きは、第１のトランス１６Ａの励磁インダクタンス（Ｌｅｘ１）と負荷２４の容量との共振周波数で決定される。なお、第１の二次巻線２２Ａの両端には、前記出力電圧Ｖｏとは逆極性の電圧Ｖ１、すなわち、負電圧値（Ｖ１ｐ）をピークとした負極性のパルスＰ１が誘起される。
出力電圧Ｖｏが放電開始電圧Ｖ１ｐに達すると、該出力電圧Ｖｏは急速に低下する。一方、出力電流Ｉｏは、放電時の負荷２４の特性により決まる時定数で減衰し、再び図１１に示すモード０（初期状態）となる。
ここで、正極性のパルスＰｏ１のパルス幅Ｔｐ１は、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振及び、放電時の負荷２４の特性によって決定されるが、共振周波数が低周波であるほどパルス幅Ｔｐ１は大きくなる。
なお、直流電源２６の電圧Ｅを１００Ｖ、励磁インダクタンスＬｅｘ１を１０（μＨ）、第１のトランス１６Ａの巻線比を１／（５〜１０）としたとき、第１の一次巻線２０Ａを流れる電流Ｉ１（＝Ｉ２）のピーク値Ｉ１ｐはほぼ１００（Ａ）、出力電圧Ｖｏのピーク値（Ｖ１ｐ）は数〜３０（ｋＶ）、第２の回路１４を流れる出力電流Ｉｏのピーク値（Ｉｏｐ１）は１０〜２０（Ａ）である。また、第１２の半導体スイッチＳＷ１２がオンとなっている時間（時点ｔ０から時点ｔ１までの時間）Ｔｗ１は約１０μｓｅｃである。
その後、図１８の時点ｔ１０において、第１４の半導体スイッチＳＷ１４のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ２が供給され、第１４の半導体スイッチＳＷ１４がオフからオンになる。
時点ｔ１０で第１４の半導体スイッチＳＷ１４がターンオンすると、モード４（充電期間）に入り、図１５に示すように、今度は、直流電源２６→第１２の抵抗Ｒ１２→第１３の半導体スイッチＳＷ１３のゲート端子→第１３の半導体スイッチＳＷ１３のカソード端子→第１４の半導体スイッチＳＷ１４の経路４０Ｂで電流が流れ、第１３の半導体スイッチＳＷ１３がターンオンする。これにより、第２のトランス１６Ｂの第２の一次巻線２０Ｂには、Ｖｉ２＝Ｅ（Ｖ）が印加され、直流電源２６→第２の一次巻線２０Ｂ→第１３の半導体スイッチＳＷ１３→第１４の半導体スイッチＳＷ１４の経路４２Ｂで電流Ｉ４（＝Ｉ５）が流れる。電流Ｉ４は、勾配（Ｅ／Ｌｅｘ２）で時間の経過に伴って直線状に正方向に増加し（図１８参照）、第２の一次巻線２０Ｂに電磁エネルギーが充電される。
そして、第１４の半導体スイッチＳＷ１４がオンとなっている期間Ｔｗ２において、第２の二次巻線２２Ｂの両端には、一定の正極性の電圧Ｖ２が誘起される。この第２の二次巻線２２Ｂの両端に誘起される電圧Ｖ２のレベルはｎ２・Ｅ（Ｖ）である（図１９参照）。
また、前記期間Ｔｗ２の最終段階において、スイッチングコントローラ１８の制御によって、第２及び第４のゲートアンプ３６Ｂ及び３６Ｄから第２及び第４のパルス信号Ｐｃ２及びＰｃ４が出力され、これによって、第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８に第２及び第４のゲート電流Ｉｇ２及びＩｇ４が流れ、これら第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８がそれぞれオン状態となる。期間Ｔｗ２の最終段階としては、例えば第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８に対して第２及び第４のゲート電流Ｉｇ２及びＩｇ４を流すことによって第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８が完全にオン状態となる期間Ｔｄを見越した時点ｔｂ等が挙げられる。
同様に、第１８の半導体スイッチＳＷ１８は、アノード−カソード間が第２の二次巻線２２Ｂの両端に誘起された正極性の電圧Ｖ２によって逆バイアス状態となっているため、第２の回路１４には電流は流れない。つまり、負荷２４における一対の電極３８ａ及び３８ｂへの前記誘起電圧Ｖ２に基づく正極性の電圧（Ｖ２：図１９において電圧Ｖｏの破線で示す電圧）の印加が、第１８の半導体スイッチＳＷ１８によって回避されるため、一対の電極３８ａ及び３８ｂが収容された反応器内にアーク放電は発生しない。
また、第２の回路１４に電流が流れないので、第１６の半導体スイッチＳＷ１６を含む経路、すなわち、第１６の半導体スイッチＳＷ１６のカソード端子→接点６０→第１の一次巻線２０Ａ→第１６の半導体スイッチＳＷ１６のアノード端子の経路には電流は流れない。
さらに、第１５の半導体スイッチＳＷ１５は、アノード−カソード間が直流電源２６の電源電圧Ｅによって逆バイアス状態となっているため、完全なオフ状態へ移行、維持される。
第２の一次巻線２０Ｂを流れる電流Ｉ４（＝Ｉ５）は、時点ｔ１１でＩ４ｐ（＝Ｅ・Ｔｗ２／Ｌｅｘ２）となり、所望の電磁エネルギー（＝Ｌｅｘ２・Ｉ４ｐ２／２）が得られると、スイッチングコントローラ１８を通じて低レベルのスイッチング制御信号Ｓｃ２が供給され、これにより、第１４の半導体スイッチＳＷ１４がターンオフする。
時点ｔ１１において、第１４の半導体スイッチＳＷ１４がターンオフすると、モード５（転流期間）に入り、図１６に示すように、第１の回路１２では、第２の一次巻線２０Ｂ→第１３の半導体スイッチＳＷ１３→第１３のダイオードＤ１３→第１１のダイオードＤ１１の経路４４Ｂで電流が流れ、第１３の半導体スイッチＳＷ１３がオフへ移行を始める。また、同時に、第２の一次巻線２０Ｂに充電された電磁エネルギーにより第２の回路１４に電流が流れ出す（経路４６Ｂ参照）。このとき、第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８には第１４の半導体スイッチＳＷ１４がターンオフする前から十分な第２及び第４のゲート電流Ｉｇ２及びＩｇ４が流れてオン状態となっているため、第１６の半導体スイッチＳＷ１６を含む経路、すなわち、第１６の半導体スイッチＳＷ１６のカソード端子→接点６０→第１の一次巻線２０Ａ→第１６の半導体スイッチＳＷ１６のアノード端子の経路４８Ｂで電流Ｉ２（＝Ｉ３）が流れる。このとき、第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８には第１４の半導体スイッチＳＷ１４がターンオフする前から十分な第２及び第４のゲート電流Ｉｇ２及びＩｇ４が流れてオン状態となっていたため、急峻な立ち上がりの大電流Ｉｏが低損失で流れることになる。その後、第１３の半導体スイッチＳＷ１３は完全なオフ状態に至る。
第１３の半導体スイッチＳＷ１３が完全にオフ状態になると、モード６（放電期間）に入り、図１７に示すように、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振で、一対の電極３８ａ及び３８ｂ間の出力電圧Ｖｏの絶対値が上昇し、負電圧値（Ｖ２ｐ）をピーク（放電開始電圧）とした負極性のパルスＰｏ２が出力され（図１９参照）、出力電流Ｉｏは減少する。この負極性のパルスＰｏ２の立ち上がりの傾きは、第２のトランス１６Ｂの励磁インダクタンス（Ｌｅｘ２）と負荷２４の容量との共振周波数で決定される。なお、第２の二次巻線２２Ｂの両端には、前記出力電圧Ｖｏとは同極性の電圧Ｖ２、すなわち、負電圧値（Ｖ２ｐ）をピークとした負極性のパルスＰ２が誘起される。
出力電圧Ｖｏが放電開始電圧Ｖ２ｐに達すると、該出力電圧Ｖｏの絶対値は急速に低下する。一方、出力電流Ｉｏは、放電時の負荷２４の特性により決まる時定数で減衰し、再び図１１に示すモード０（初期状態）となる。
ここで、負極性のパルスＰｏ２のパルス幅Ｔｐ２は、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振及び放電時の負荷２４の特性によって決定されるが、共振周波数が低周波であるほどパルス幅Ｔｐ２は大きくなる。
なお、直流電源２６の電圧Ｅを１００Ｖ、励磁インダクタンスＬｅｘ２を２０（μＨ）、第２のトランス１６Ｂの巻線比を１／（５〜１０）としたとき、第２の一次巻線２０Ｂを流れる電流Ｉ４のピーク値Ｉ４ｐはほぼ１００（Ａ）、出力電圧Ｖｏのピーク値（Ｖ２ｐ）は−数〜−３０（ｋＶ）、第２の回路１４を流れる出力電流Ｉｏのピーク値（Ｉｏｐ２）は−１０〜−２０（Ａ）である。また、第１４の半導体スイッチＳＷ１４がオンとなっている時間（時点ｔ１０から時点ｔ１１までの時間）Ｔｗ２は約２０μｓｅｃである。
上述の一連の動作が繰り返されることで、正極性の高電圧パルスＰｏ１と負極性の高電圧パルスＰｏ２が交互に、且つ、連続して出力されることになる。
このように、第３の実施の形態に係るパルス電源１０Ｃにおいては、第１のトランス１６Ａに対する第１の誘導エネルギーの蓄積と、第１のトランス１６Ａからの第１の誘導エネルギーの解放に伴う正極性の高電圧パルスＰｏ１の発生と、第２のトランス１６Ｂに対する第２の誘導エネルギーの蓄積と、第２のトランス１６Ｂからの第２の誘導エネルギーの解放に伴う負極性の高電圧パルスＰｏ２の発生とを行うようにしている。
これにより、正極性の高電圧パルスＰｏ１と負極性の高電圧パルスＰｏ２を連続して発生することができ、しかも、正極性のパルスＰｏ１のパルス幅Ｔｐ１と、負極性のパルスＰｏ２のパルス幅Ｔｐ２を独立に変えることができる。その結果、高電圧パルスＰｏ１及びＰｏ２の放電によるプラズマ処理の各種アプリケーションの適正条件に応じたパルスの発生が可能となり、成膜速度やガス分解効率の向上を図ることができる。これは、パルス電源１０Ｃの汎用性の向上につながる。
また、第１のトランス１６Ａに対する第１の誘導エネルギーの蓄積期間（第１２の半導体スイッチＳＷ１２がオンとなっている期間）Ｔｗ１の少なくとも最終段階に、ゼロ電流状態においてオン状態とされる第１５の半導体スイッチＳＷ１５を有し、第２のトランス１６Ｂに対する第２の誘導エネルギーの蓄積期間（第１４の半導体スイッチＳＷ１４がオンとなっている期間）Ｔｗ２の少なくとも最終段階に、ゼロ電流状態においてオン状態とされる第１６の半導体スイッチＳＷ１６を有するようにしたので、第２の回路１４に急峻な立ち上がりの大電流Ｉｏを低損失で流すことができる。
さらに、この第３の実施の形態では、第１のトランス１６Ａに対する第１の誘導エネルギーの蓄積期間Ｔｗ１の少なくとも最終段階に、第１のトランス１６Ａの第１の二次巻線２２Ａに発生する電圧Ｖ１による逆バイアス下においてオン状態とされる第１７の半導体スイッチＳＷ１７と、第２のトランス１６Ｂに対する第２の誘導エネルギーの蓄積期間Ｔｗ２の少なくとも最終段階に、第２のトランス１６Ｂの第２の二次巻線２２Ｂに発生する電圧Ｖ２による逆バイアス下においてオン状態とされる第１８の半導体スイッチＳＷ１８とを有するようにしたので、第１の回路１２での充電期間Ｔｗ１及びＴｗ２において、第２の回路１４に接続された負荷２４（一対の電極３８ａ及び３８ｂ）に誘起電圧Ｖ１及びＶ２が印加されないようにすることができ、信頼性の向上を図ることができる。
次に、第４の実施の形態に係るパルス電源１０Ｄについて図２０〜図２８を参照しながら説明する。
この第４の実施の形態に係るパルス電源１０Ｄは、図２０に示すように、上述した第３の実施の形態に係るパルス電源１０Ｃとほぼ同様の構成を有するが、以下の点で異なる。
すなわち、第１の回路１２における第１のトランス１６Ａの第１の一次巻線２０Ａと第１１の半導体スイッチＳＷ１１のアノード端子間の導体に２つの変流器（第１の変流器５０Ａ及び第２の変流器５０Ｂ）を取り付け、第１の変流器５０Ａの出力端子をそれぞれ第１５の半導体スイッチＳＷ１５のゲート端子とカソード端子に接続し、第２の変流器５０Ｂの出力端子をそれぞれ第１７の半導体スイッチＳＷ１７のゲート端子とカソード端子に接続している。
同様に、第１の回路１２における第２のトランス１６Ｂの第２の一次巻線２０Ｂと第１３の半導体スイッチＳＷ１３のアノード端子間の導体に２つの変流器（第３の変流器５０Ｃ及び第４の変流器５０Ｄ）を取り付け、第３の変流器５０Ｃの出力端子をそれぞれ第１６の半導体スイッチＳＷ１６のゲート端子とカソード端子に接続し、第４の変流器５０Ｄの出力端子をそれぞれ第１８の半導体スイッチＳＷ１８のゲート端子とカソード端子に接続している。
ここで、第４の実施の形態に係るパルス電源１０Ｄの回路動作について、図２０〜図２６の回路図と図２７及び図２８の波形図とを参照しながら説明する。
まず、モード０（初期状態）においては、図２０に示すように、全てのスイッチがオフ状態となっている。
その後、図２７の時点ｔ０において、第１２の半導体スイッチＳＷ１２のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ１が供給され、第１２の半導体スイッチＳＷ１２がオフからオンになる。
時点ｔ０で第１２の半導体スイッチＳＷ１２がターンオンすると、モード１（充電期間）に入り、図２１に示すように、直流電源２６→第１１の抵抗Ｒ１１→第１１の半導体スイッチＳＷ１１のゲート端子→第１１の半導体スイッチＳＷ１１のカソード端子→第１２の半導体スイッチＳＷ１２の経路４０Ａで電流が流れ、第１１の半導体スイッチＳＷ１１がターンオンする。これにより、第１のトランス１６Ａの第１の一次巻線２０Ａには、直流電源２６の電圧Ｅが印加され、直流電源２６→第１の一次巻線２０Ａ→第１１の半導体スイッチＳＷ１１→第１２の半導体スイッチＳＷ１２の経路４２Ａで電流Ｉ１（＝Ｉ２）が流れ、第１の一次巻線２０Ａに電磁エネルギーが充電される。そして、第１２の半導体スイッチＳＷ１２がオンとなっている期間Ｔｗ１において、第１の二次巻線２２Ａの両端には、一定の正極性の電圧Ｖ１が誘起される。
また、前記電流Ｉ１が流れることによって、第１及び第２の変流器５０Ａ及び５０Ｂを通じて第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７にそれぞれ第１及び第３のゲート電流Ｉｇ１及びＩｇ３が流れ、これら第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７がオン状態となる。
第１７の半導体スイッチＳＷ１７は、アノード−カソード間が第１の二次巻線２２Ａの両端に誘起された正極性の電圧Ｖ１によって逆バイアス状態となっているため、第２の回路１４には電流は流れない。つまり、負荷２４における一対の電極３８ａ及び３８ｂへの前記誘起電圧Ｖ１に基づく負極性の電圧（−Ｖ１：図２８において電圧Ｖｏの破線で示す電圧）の印加が、第１７の半導体スイッチＳＷ１７によって回避されるため、一対の電極３８ａ及び３８ｂが収容された反応器内にアーク放電は発生しない。
また、第２の回路１４に電流が流れないので、第１５の半導体スイッチＳＷ１５を含む経路、すなわち、第１５の半導体スイッチＳＷ１５のカソード端子→接点６０→第２の一次巻線２０Ｂ→第１５の半導体スイッチＳＷ１５のアノード端子の経路には電流は流れない。
さらに、第１６の半導体スイッチＳＷ１６は、アノード−カソード間が直流電源２６の電源電圧Ｅによって逆バイアス状態となっているため、完全なオフ状態へ移行、維持される。
時点ｔ１において、第１２の半導体スイッチＳＷ１２がターンオフすると、モード２（転流期間）に入り、図２２に示すように、第１の回路１２では、第１の一次巻線２０Ａ→第１１の半導体スイッチＳＷ１１→第１２のダイオードＤ１２→第１１のダイオードＤ１１の経路４４Ａで電流が流れ、第１１の半導体スイッチＳＷ１１がオフへ移行を始める。また、同時に、第１の一次巻線２０Ａに充電された電磁エネルギーにより第２の回路１４に電流Ｉｏが流れ出す（経路４６Ａ参照）。このとき、第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７には事前に十分な第１及び第３のゲート電流Ｉｇ１及びＩｇ３が流れていたため、第１５の半導体スイッチＳＷ１５を含む経路、すなわち、第１５の半導体スイッチＳＷ１５のカソード端子→接点６０→第２の一次巻線２０Ｂ→第１５の半導体スイッチＳＷ１５のアノード端子の経路４８Ａで電流Ｉ５（＝Ｉ６）が流れる。このとき、第１５及び第１７の半導体スイッチＳＷ１５及びＳＷ１７には第１１の半導体スイッチＳＷ１１がターンオフする前から十分な第１及び第３のゲート電流Ｉｇ１及びＩｇ３が流れてオン状態となっていたため、急峻な立ち上がりの大電流Ｉｏが低損失で流れることになる。その後、第１１の半導体スイッチＳＷ１１は完全なオフ状態に至る。
第１１の半導体スイッチＳＷ１１が完全にオフ状態になると、モード３（放電期間）に入り、図２３に示すように、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振で、一対の電極３８ａ及び３８ｂ間の出力電圧Ｖｏが上昇し、正電圧値（Ｖ１ｐ）をピーク（放電開始電圧）とした正極性のパルスＰｏ１が出力され（図２８参照）、出力電流Ｉｏは減少する。この正極性のパルスＰｏ１の立ち上がりの傾きは、第１のトランス１６Ａの励磁インダクタンスと負荷２４の容量との共振周波数で決定される。
出力電圧Ｖｏが放電開始電圧Ｖ１ｐに達すると、該出力電圧Ｖｏは急速に低下する。一方、出力電流Ｉｏは、放電時の負荷２４の特性により決まる時定数で減衰し、再び図２０に示すモード０（初期状態）となる。
ここで、正極性のパルスＰｏ１のパルス幅Ｔｐ１は、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振及び、放電時の負荷２４の特性によって決定されるが、共振周波数が低周波であるほどパルス幅Ｔｐ１は大きくなる。
その後、図２７の時点ｔ１０において、第１４の半導体スイッチＳＷ１４のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ２が供給され、第１４の半導体スイッチＳＷ１４がオフからオンになる。
時点ｔ１０で第１４の半導体スイッチＳＷ１４がターンオンすると、モード４（充電期間）に入り、図２４に示すように、今度は、直流電源２６→第１２の抵抗Ｒ１２→第１３の半導体スイッチＳＷ１３のゲート端子→第１３の半導体スイッチＳＷ１３のカソード端子→第１４の半導体スイッチＳＷ１４の経路４０Ｂで電流が流れ、第１３の半導体スイッチＳＷ１３がターンオンする。これにより、第２のトランス１６Ｂの第２の一次巻線２０Ｂには、直流電源２６の電圧Ｅが印加され、直流電源２６→第２の一次巻線２０Ｂ→第１３の半導体スイッチＳＷ１３→第１４の半導体スイッチＳＷ１４の経路４２Ｂで電流Ｉ４（＝Ｉ５）が流れ、第２の一次巻線２０Ｂに電磁エネルギーが充電される。そして、第１４の半導体スイッチＳＷ１４がオンとなっている期間Ｔｗ２において、第２の二次巻線２２Ｂの両端には、一定の正極性の電圧Ｖ２が誘起される（図２８参照）。
また、前記電流Ｉ４が流れることによって、第３及び第４の変流器５０Ｃ及び５０Ｄを通じて第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８にそれぞれ第２及び第４のゲート電流Ｉｇ２及びＩｇ４が流れ、これら第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８がオン状態となる。
第１８の半導体スイッチＳＷ１８は、アノード−カソード間が第２の二次巻線２２Ｂの両端に誘起された正極性の電圧Ｖ２によって逆バイアス状態となっているため、第２の回路１４には電流は流れない。つまり、負荷２４における一対の電極３８ａ及び３８ｂへの前記正極性の電圧Ｖ２の印加が、第１８の半導体スイッチＳＷ１８によって回避されるため、一対の電極３８ａ及び３８ｂが収容された反応器内にアーク放電は発生しない。
また、第２の回路１４に電流が流れないので、第１６の半導体スイッチＳＷ１６を含む経路、すなわち、第１６の半導体スイッチＳＷ１６のカソード端子→接点６０→第１の一次巻線２０Ａ→第１６の半導体スイッチＳＷ１６のアノード端子の経路には電流は流れない。
さらに、第１５の半導体スイッチＳＷ１５は、アノード−カソード間が直流電源２６の電源電圧Ｅによって逆バイアス状態となっているため、完全なオフ状態へ移行、維持される。
時点ｔ１１において、第１４の半導体スイッチＳＷ１４がターンオフすると、モード５（転流期間）に入り、図２５に示すように、第１の回路１２では、第２の一次巻線２０Ｂ→第１３の半導体スイッチＳＷ１３→第１３のダイオードＤ１３→第１１のダイオードＤ１１の経路４４Ｂで電流が流れ、第１３の半導体スイッチＳＷ１３がオフへ移行を始める。また、同時に、第２の一次巻線２０Ｂに充電された電磁エネルギーにより第２の回路１４に電流Ｉｏが流れ出す（経路４６Ｂ参照）。このとき、第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８には事前に十分な第２及び第４のゲート電流Ｉｇ２及びＩｇ４が流れていたため、第１６の半導体スイッチＳＷ１６を含む経路、すなわち、第１６の半導体スイッチＳＷ１６のカソード端子→接点６０→第１の一次巻線２０Ａ→第１６の半導体スイッチＳＷ１６のアノード端子の経路４８Ｂで電流Ｉ２（＝Ｉ３）が流れる。
このとき、第１６及び第１８の半導体スイッチＳＷ１６及びＳＷ１８には第１３の半導体スイッチＳＷ１３がターンオフする前から十分な第２及び第４のゲート電流Ｉｇ２及びＩｇ４が流れてオン状態となっていたため、急峻な立ち上がりの大電流Ｉｏが低損失で流れることになる。その後、第１３の半導体スイッチＳＷ１３は完全なオフ状態に至る。
第１３の半導体スイッチＳＷ１３が完全にオフ状態になると、モード６（放電期間）に入り、図２６に示すように、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振で、一対の電極３８ａ及び３８ｂ間の出力電圧Ｖｏの絶対値が上昇し、負電圧値（Ｖ２ｐ）をピーク（放電開始電圧）とした負極性のパルスＰｏ２が出力され（図２８参照）、出力電流Ｉｏは減少する。この負極性のパルスＰｏ２の立ち上がりの傾きは、第２のトランス１６Ｂの励磁インダクタンス（Ｌｅｘ２）と負荷２４の容量との共振周波数で決定される。
出力電圧Ｖｏが放電開始電圧Ｖ２ｐに達すると、該出力電圧Ｖｏの絶対値は急速に低下する。一方、出力電流Ｉｏは、放電時の負荷２４の特性により決まる時定数で減衰し、再び図２０に示すモード０（初期状態）となる。
ここで、正極性のパルスＰｏ２のパルス幅Ｔｐ２は、励磁インダクタンスと負荷２４における一対の電極３８ａ及び３８ｂ間の容量との共振及び、放電時の負荷２４の特性によって決定されるが、共振周波数が低周波であるほどパルス幅Ｔｐ２は大きくなる。
このように、第４の実施の形態に係るパルス電源１０Ｄにおいては、上述した第３の実施の形態に係るパルス電源１０Ｃと同様に、正極性の高電圧パルスＰｏ１と負極性の高電圧パルスＰｏ２を連続して発生することができ、しかも、正極性のパルスＰｏ１のパルス幅Ｔｐ１と、負極性のパルスＰｏ２のパルス幅Ｔｐ２を独立に変えることができる。
また、第１の回路１２から第２の回路１４に転流が行われる場合に、急峻な立ち上がりの大電流Ｉｏを低損失で流すことができる。しかも、第１の回路１２での充電期間Ｔｗ１及びＴｗ２において、一対の電極３８ａ及び３８ｂに対して第１の二次巻線２２Ａでの誘起電圧Ｖ１及び第２の二次巻線２２Ｂでの誘起電圧Ｖ２が印加されないようにすることができ、信頼性の向上を図ることができる。
特に、この第４の実施の形態では、第１の回路１２に第１〜第４の変流器５０Ａ〜５０Ｄを取り付けるだけで、第１５〜第１８の半導体スイッチＳＷ１５〜ＳＷ１８のオン状態を制御することができるため、回路構成の簡略化を図ることができ、パルス電源１０Ｄのコストの低廉化、サイズの小型化を促進させることができる。
なお、本発明に係る電気回路及びパルス電源は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
第１の実施の形態に係るパルス電源の構成並びにモード０（初期状態）を示す回路図である。 第１の実施の形態に係るパルス電源のモード１（充電期間）を示す動作説明図である。 第１の実施の形態に係るパルス電源のモード２（転流期間）を示す動作説明図である。 第１の実施の形態に係るパルス電源のモード３（放電期間）を示す動作説明図である。 第１の実施の形態に係るパルス電源の回路動作における信号波形を示す図である。 第２の実施の形態に係るパルス電源の構成並びにモード０（初期状態）を示す回路図である。 第２の実施の形態に係るパルス電源のモード１（充電期間）を示す動作説明図である。 第２の実施の形態に係るパルス電源のモード２（転流期間）を示す動作説明図である。 第２の実施の形態に係るパルス電源のモード３（放電期間）を示す動作説明図である。 第２の実施の形態に係るパルス電源の回路動作における信号波形を示す図である。 第３の実施の形態に係るパルス電源の構成並びにモード０（初期状態）を示す回路図である。 第３の実施の形態に係るパルス電源のモード１（充電期間）を示す動作説明図である。 第３の実施の形態に係るパルス電源のモード２（転流期間）を示す動作説明図である。 第３の実施の形態に係るパルス電源のモード３（放電期間）を示す動作説明図である。 第３の実施の形態に係るパルス電源のモード４（充電期間）を示す動作説明図である。 第３の実施の形態に係るパルス電源のモード５（転流期間）を示す動作説明図である。 第３の実施の形態に係るパルス電源のモード６（放電期間）を示す動作説明図である。 第３の実施の形態に係るパルス電源の回路動作における信号波形（その１）を示す図である。 第３の実施の形態に係るパルス電源の回路動作における信号波形（その２）を示す図である。 第４の実施の形態に係るパルス電源の構成並びにモード０（初期状態）を示す回路図である。 第４の実施の形態に係るパルス電源のモード１（充電期間）を示す動作説明図である。 第４の実施の形態に係るパルス電源のモード２（転流期間）を示す動作説明図である。 第４の実施の形態に係るパルス電源のモード３（放電期間）を示す動作説明図である。 第４の実施の形態に係るパルス電源のモード４（充電期間）を示す動作説明図である。 第４の実施の形態に係るパルス電源のモード５（転流期間）を示す動作説明図である。 第４の実施の形態に係るパルス電源のモード６（放電期間）を示す動作説明図である。 第４の実施の形態に係るパルス電源の回路動作における信号波形（その１）を示す図である。 第４の実施の形態に係るパルス電源の回路動作における信号波形（その２）を示す図である。 従来例に係るパルス電源を示す回路図である。 他の従来例に係るパルス電源を示す回路図である。 他の従来例に係るパルス電源から出力されるパルス波形を示す図である。
符号の説明
１０Ａ〜１０Ｄ…パルス電源 １２…第１の回路
１４…第２の回路 １６、１６Ａ、１６Ｂ…トランス
１８…スイッチングコントローラ ２０、２０Ａ、２０Ｂ…一次巻線
２２、２２Ａ、２２Ｂ…二次巻線 ２４…負荷
２６…直流電源 ３４、３４Ａ、３４Ｂ…ドライバ回路
３６、３６Ａ〜３６Ｄ…ゲートアンプ ３８ａ、３８ｂ…電極
５０、５０Ａ〜５０Ｄ…変流器
ＳＷ１〜ＳＷ３、ＳＷ１１〜ＳＷ１８…半導体スイッチ

Claims (8)

  1. 第１の半導体スイッチを有する第１の回路と、
    前記第１の半導体スイッチのターンオフに基づいて転流を行う第２の回路と、
    第３の回路とを具備し、
    前記第１の回路と前記第２の回路がトランスを介して結合され、
    前記第１の回路に前記トランスの一次巻線が接続され、
    前記第２の回路に前記トランスの二次巻線が接続され、
    前記第２の回路は、前記二次巻線に直列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１の半導体スイッチがオンとされている期間に前記二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第２の半導体スイッチを具備し、
    前記第３の回路は、前記第１の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第２の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給することを特徴とする電気回路。
  2. 第１の半導体スイッチを有する第１の回路と、
    前記第１の半導体スイッチのターンオフに基づいて転流を行う第２の回路と、
    第３の回路とを具備し、
    前記第１の回路と前記第２の回路がトランスを介して結合され、
    前記第１の回路に前記トランスの一次巻線が接続され、
    前記第２の回路に前記トランスの二次巻線が接続され、
    前記第２の回路は、前記二次巻線に直列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１の半導体スイッチがオンとされている期間に前記二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第２の半導体スイッチを具備し、
    前記第３の回路は、前記第１の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第１の回路に流れる電流を前記第２の半導体スイッチの前記ゲート端子とカソード端子間に供給することを特徴とする電気回路。
  3. 第１の半導体スイッチを有する第１の回路と、
    前記第１の半導体スイッチのターンオフに基づいて転流を行い、高電圧パルスを発生する第２の回路と、
    第３の回路とを具備し、
    前記第１の回路と前記第２の回路がトランスを介して結合され、
    前記第１の回路に前記トランスの一次巻線が接続され、
    前記第２の回路に前記トランスの二次巻線が接続され、
    前記第２の回路は、前記二次巻線に直列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１の半導体スイッチがオンとされている期間に前記二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第２の半導体スイッチを具備し、
    前記第３の回路は、前記第１の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第２の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給することを特徴とするパルス電源。
  4. 第１の半導体スイッチを有する第１の回路と、
    前記第１の半導体スイッチのターンオフに基づいて転流を行い、高電圧パルスを発生する第２の回路と、
    第３の回路とを具備し、
    前記第１の回路と前記第２の回路がトランスを介して結合され、
    前記第１の回路に前記トランスの一次巻線が接続され、
    前記第２の回路に前記トランスの二次巻線が接続され、
    前記第２の回路は、前記二次巻線に直列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１の半導体スイッチがオンとされている期間に前記二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第２の半導体スイッチを具備し、
    前記第３の回路は、前記第１の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第１の回路に流れる電流を前記第２の半導体スイッチの前記ゲート端子とカソード端子間に供給することを特徴とするパルス電源。
  5. 第１のトランスに対する第１の誘導エネルギーの蓄積と、
    前記第１のトランスからの前記第１の誘導エネルギーの解放に伴う第１のパルスの発生と、
    第２のトランスに対する第２の誘導エネルギーの蓄積と、
    前記第２のトランスからの前記第２の誘導エネルギーの解放に伴う前記第１のパルスとは逆極性の第２のパルスの発生とを行うパルス電源であって、
    直流電源と、
    前記第１のトランスの一次巻線と前記第２のトランスの一次巻線とを有する第１の回路と、
    前記第１のトランスの二次巻線と前記第２のトランスの二次巻線とを有する第２の回路とを有し、
    前記第１の回路は、
    前記第１のトランスの一次巻線と前記第２のトランスの一次巻線との接点と、前記直流電源との間に接続され、前記接点に向けて電流を流す整流素子と、
    前記整流素子からの電流を前記接点から前記第１のトランスの前記一次巻線に向けて流す第１の半導体スイッチを有する第１のスイッチ回路と、
    前記整流素子からの電流を前記接点から前記第２のトランスの前記一次巻線に向けて流す第２の半導体スイッチを有する第２のスイッチ回路とを有し、
    前記第２の回路は、
    前記第１のトランスの二次巻線と前記第２のトランスの二次巻線との間に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１のトランスに対する前記第１の誘導エネルギーの蓄積期間に前記第１のトランスの二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第３の半導体スイッチと、
    前記第１のトランスの二次巻線と前記第２のトランスの二次巻線との間に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第２のトランスに対する前記第２の誘導エネルギーの蓄積期間に前記第２のトランスの二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第４の半導体スイッチとを有し、
    さらに、前記第１の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第３の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給する第１の制御回路と、
    前記第２の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第４の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給する第２の制御回路とを有することを特徴とするパルス電源。
  6. 請求項５記載のパルス電源において、
    前記第１のスイッチ回路は、前記第１のトランスの一次巻線に対して並列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記直流電源の電源電圧が逆バイアスとなる方向に接続された第５の半導体スイッチを有し、
    前記第２のスイッチ回路は、前記第２のトランスの一次巻線に対して並列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記直流電源の電源電圧が逆バイアスとなる方向に接続された第６の半導体スイッチを有し、
    さらに、前記第１の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第６の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給する第３の制御回路と、
    前記第２の半導体スイッチがターンオフする直前から前記第２の回路に転流した電流が減衰して初期状態に戻るまでの期間のみにかけて、前記第５の半導体スイッチの前記ゲート端子と前記カソード端子間に強制的に電流を供給する第４の制御回路とを有することを特徴とするパルス電源。
  7. 第１のトランスに対する第１の誘導エネルギーの蓄積と、
    前記第１のトランスからの前記第１の誘導エネルギーの解放に伴う第１のパルスの発生と、
    第２のトランスに対する第２の誘導エネルギーの蓄積と、
    前記第２のトランスからの前記第２の誘導エネルギーの解放に伴う前記第１のパルスとは逆極性の第２のパルスの発生とを行うパルス電源であって、
    直流電源と、
    前記第１のトランスの一次巻線と前記第２のトランスの一次巻線とを有する第１の回路と、
    前記第１のトランスの二次巻線と前記第２のトランスの二次巻線とを有する第２の回路とを有し、
    前記第１の回路は、
    前記第１のトランスの一次巻線と前記第２のトランスの一次巻線との接点と、前記直流電源との間に接続され、前記接点に向けて電流を流す整流素子と、
    前記整流素子からの電流を前記接点から前記第１のトランスの前記一次巻線に向けて流す第１の半導体スイッチを有する第１のスイッチ回路と、
    前記整流素子からの電流を前記接点から前記第２のトランスの前記一次巻線に向けて流す第２の半導体スイッチを有する第２のスイッチ回路とを有し、
    前記第２の回路は、
    前記第１のトランスの二次巻線と前記第２のトランスの二次巻線との間に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第１のトランスに対する前記第１の誘導エネルギーの蓄積期間に前記第１のトランスの二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第３の半導体スイッチと、
    前記第１のトランスの二次巻線と前記第２のトランスの二次巻線との間に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記第２のトランスに対する前記第２の誘導エネルギーの蓄積期間に前記第２のトランスの二次巻線に誘起された電圧によってアノード−カソード間が逆バイアス状態となる方向に接続された第４の半導体スイッチとを有し、
    さらに、前記第１の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第１のスイッチ回路に流れる電流を前記第３の半導体スイッチの前記ゲート端子とカソード端子間に供給する第１の変流器と、
    前記第２の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第２のスイッチ回路に流れる電流を前記第４の半導体スイッチの前記ゲート端子とカソード端子間に供給する第２の変流器とを有することを特徴とするパルス電源。
  8. 請求項７記載のパルス電源において、
    前記第１のスイッチ回路は、前記第１のトランスの一次巻線に対して並列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記直流電源の電源電圧が逆バイアスとなる方向に接続された第５の半導体スイッチを有し、
    前記第２のスイッチ回路は、前記第２のトランスの一次巻線に対して並列に接続され、且つ、ゲート端子、カソード端子及びアノード端子を有し、前記直流電源の電源電圧が逆バイアスとなる方向に接続された第６の半導体スイッチを有し、
    さらに、前記第１の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第１のスイッチ回路に流れる電流を前記第６の半導体スイッチの前記ゲート端子とカソード端子間に供給する第３の変流器と、
    前記第２の半導体スイッチがターンオンしてからターンオフを経てその後完全にオフとなる期間にかけて前記第２のスイッチ回路に流れる電流を前記第５の半導体スイッチの前記ゲート端子とカソード端子間に供給する第４の変流器とを有することを特徴とするパルス電源。
JP2005189919A 2005-06-29 2005-06-29 電気回路及びパルス電源 Expired - Fee Related JP4684765B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005189919A JP4684765B2 (ja) 2005-06-29 2005-06-29 電気回路及びパルス電源
PCT/JP2006/305079 WO2007000839A1 (ja) 2005-06-29 2006-03-15 電気回路及びパルス電源
US11/683,552 US7499293B2 (en) 2005-06-29 2007-03-08 High voltage pulse power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005189919A JP4684765B2 (ja) 2005-06-29 2005-06-29 電気回路及びパルス電源

Publications (2)

Publication Number Publication Date
JP2007014089A JP2007014089A (ja) 2007-01-18
JP4684765B2 true JP4684765B2 (ja) 2011-05-18

Family

ID=37595098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005189919A Expired - Fee Related JP4684765B2 (ja) 2005-06-29 2005-06-29 電気回路及びパルス電源

Country Status (3)

Country Link
US (1) US7499293B2 (ja)
JP (1) JP4684765B2 (ja)
WO (1) WO2007000839A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2156433A4 (en) * 2007-06-15 2012-04-04 Luidia Inc INTERACTIVITY IN A LARGE FLAT SCREEN DISPLAY
JP2009005498A (ja) * 2007-06-21 2009-01-08 Ngk Insulators Ltd パルス電源回路
DE102012221952A1 (de) * 2012-11-30 2014-06-05 Siemens Aktiengesellschaft Verfahren, Steuerungsvorrichtung und Pulsstromquelle zum Unterdrücken oder Unterbrechen eines Lichtbogens und Stromverteilungsstation
US9325179B1 (en) 2013-07-02 2016-04-26 Rostislav Voytenko Apparatus for generating a voltage surge from low voltage batteries that are charged in parallel and discharged in series

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120689U (ja) * 1990-03-23 1991-12-11
JP2001045772A (ja) * 1999-08-03 2001-02-16 Yaskawa Electric Corp ３レベルインバータまたはｐｗｍサイクロコンバータ
JP2002359979A (ja) * 2001-05-31 2002-12-13 Ngk Insulators Ltd 高電圧パルス発生回路
JP2003289674A (ja) * 2002-03-27 2003-10-10 Tama Tlo Kk インバータ回路および光発電装置
JP2004072994A (ja) * 2002-06-12 2004-03-04 Ngk Insulators Ltd 高電圧パルス発生回路
WO2005041389A1 (ja) * 2003-10-28 2005-05-06 Ngk Insulators, Ltd. パルス発生回路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257092A (en) * 1977-06-03 1981-03-17 Westinghouse Electric Corp. Traction motor current control apparatus
US4128793A (en) * 1977-07-25 1978-12-05 Allis-Chalmers Corporation Power circuit for variable frequency, variable magnitude power conditioning system
JPS56154139U (ja) * 1980-04-17 1981-11-18
US4319318A (en) * 1980-09-15 1982-03-09 California Institute Of Technology Voltage reapplication rate control for commutation of thyristors
JPS57170076A (en) * 1981-04-08 1982-10-20 Mitsubishi Electric Corp Power invertor
US4415963A (en) * 1981-04-24 1983-11-15 California Institute Of Technology FET commutated current-FED inverter
US4437133A (en) * 1982-05-24 1984-03-13 Eaton Corporation Current source inverter commutation-spike-voltage protection circuit including over-current and over-voltage protection
JP2649340B2 (ja) 1986-06-10 1997-09-03 増田 佳子 極短パルス高電圧加電式ガス浄化装置
JPH02148781A (ja) * 1988-11-29 1990-06-07 Toshiba Corp パルスレーザ電源装置
US5086205A (en) * 1990-03-26 1992-02-04 Powcon, Inc. Apparatus employing a welding power supply for powering a plasma cutting torch
JPH05137326A (ja) * 1991-11-11 1993-06-01 Nec Corp フライバツク型スイツチングレギユレータ
JP2850693B2 (ja) * 1992-10-26 1999-01-27 三菱電機株式会社 パルス電源装置
JPH06276757A (ja) * 1993-03-15 1994-09-30 Matsushita Electric Works Ltd インバータ装置
JPH06319296A (ja) * 1993-05-06 1994-11-15 Tamagawa Seiki Co Ltd パチスロ用ステップモータの制御方法
CA2125996A1 (en) * 1994-06-16 1995-12-17 Serge Mathieu Power supply device
JP3119822B2 (ja) * 1995-09-14 2000-12-25 住友電気工業株式会社 放電電流供給方法および放電電流供給装置
US5777867A (en) 1995-09-14 1998-07-07 Suitomo Electric Industries, Ltd. Electric discharge method and apparatus
JPH09148901A (ja) * 1995-11-22 1997-06-06 Ngk Insulators Ltd 半導体スイッチの故障検出方法
JP3425299B2 (ja) * 1996-07-01 2003-07-14 東京電力株式会社 分散型電源装置
JP3815578B2 (ja) * 1996-07-19 2006-08-30 忠弘 大見 エキシマレーザー発振装置
EP1047180A3 (de) * 1999-04-20 2001-04-11 ABBPATENT GmbH ARCP Dreipunkt- oder Mehrpunktstromrichter
WO2001084699A1 (fr) * 2000-04-28 2001-11-08 Tdk Corporation Dispositif de conversion de puissance
JP4740559B2 (ja) * 2004-07-08 2011-08-03 日本碍子株式会社 パルス電源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120689U (ja) * 1990-03-23 1991-12-11
JP2001045772A (ja) * 1999-08-03 2001-02-16 Yaskawa Electric Corp ３レベルインバータまたはｐｗｍサイクロコンバータ
JP2002359979A (ja) * 2001-05-31 2002-12-13 Ngk Insulators Ltd 高電圧パルス発生回路
JP2003289674A (ja) * 2002-03-27 2003-10-10 Tama Tlo Kk インバータ回路および光発電装置
JP2004072994A (ja) * 2002-06-12 2004-03-04 Ngk Insulators Ltd 高電圧パルス発生回路
WO2005041389A1 (ja) * 2003-10-28 2005-05-06 Ngk Insulators, Ltd. パルス発生回路

Also Published As

Publication number Publication date
WO2007000839A1 (ja) 2007-01-04
US20070210837A1 (en) 2007-09-13
JP2007014089A (ja) 2007-01-18
US7499293B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
US7084528B2 (en) High-voltage pulse generating circuit
US7919887B2 (en) High repetitous pulse generation and energy recovery system
Redondo et al. Repetitive high-voltage solid-state Marx modulator design for various load conditions
US6788012B2 (en) Circuit for generating high voltage pulse
WO1998037602A1 (en) Method and apparatus for eliminating reflected energy due to stage mismatch in nonlinear magnetic compression modules
KR20120012761A (ko) 직류 플라즈마용 역극성 펄스 발생회로 및 직류 플라즈마 전원장치
JP4684765B2 (ja) 電気回路及びパルス電源
JP4783740B2 (ja) 高電圧パルス発生回路
JP2009005498A (ja) パルス電源回路
JP4516308B2 (ja) パルス発生装置
US7489052B2 (en) High voltage pulse generating circuit
JP4740559B2 (ja) パルス電源
US20070242492A1 (en) Pulse generator circuit
KR20230074593A (ko) 이온 전류 드룹 보상
JP4824419B2 (ja) 放電装置
EP1693945A1 (en) Pulse generator circuit
JP2004220985A (ja) プラズマ処理装置及びプラズマ処理方法
Pourzaki et al. New high voltage pulse generators
JP4783628B2 (ja) 放電装置
Van Nguyen et al. Design and control of a demagnetization circuit for permanent ON OFF operation in pulse transformer gate driver
US12057769B2 (en) DC-DC converter for reducing voltage ripple of output voltage and method of controlling the same
KR102657484B1 (ko) 플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법
Redondo et al. Modular pulsed generator for kV and kHz applications based on forward converters association
JP3381359B2 (ja) 放電加工機用電源装置
Canacsinh et al. Solid-State Bipolar Marx Modulators and Generation of Complementary Pulses Recovering the Energy of the Magnetizing Inductances

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees