JP2002359979A - 高電圧パルス発生回路 - Google Patents
高電圧パルス発生回路Info
- Publication number
- JP2002359979A JP2002359979A JP2001164971A JP2001164971A JP2002359979A JP 2002359979 A JP2002359979 A JP 2002359979A JP 2001164971 A JP2001164971 A JP 2001164971A JP 2001164971 A JP2001164971 A JP 2001164971A JP 2002359979 A JP2002359979 A JP 2002359979A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- turned
- voltage pulse
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
- H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Abstract
(57)【要約】
【課題】磁気圧縮回路などの複雑で高価な手段を用いる
ことなく、極めて幅が狭い高電圧パルスを発生できる簡
単で、安価な高電圧パルス発生回路を提供する。 【解決手段】低電圧の直流電源の正出力端子を、低耐圧
の第１のスイッチ、磁気エネルギー蓄積用のインダクタ
および高耐圧の第２のスイッチより成る直列回路を経て
負出力端子に接続し、前記第１のスイッチとインダクタ
との接続点と前記直流電源の負出力端子との間にフリー
ホィールダイオードを含む分岐配線を接続する。前記第
１および第２のスイッチをオンとして前記インダクタに
磁気エネルギーを蓄えた後に、第１および第２のスイッ
チをターンオフして、前記インダクタに蓄えたエネルギ
ーを、前記第２のスイッチの両端に接続された容量性負
荷へ転流し、これを急速に充電させて急峻で幅の狭い高
電圧パルスを発生できる。
ことなく、極めて幅が狭い高電圧パルスを発生できる簡
単で、安価な高電圧パルス発生回路を提供する。 【解決手段】低電圧の直流電源の正出力端子を、低耐圧
の第１のスイッチ、磁気エネルギー蓄積用のインダクタ
および高耐圧の第２のスイッチより成る直列回路を経て
負出力端子に接続し、前記第１のスイッチとインダクタ
との接続点と前記直流電源の負出力端子との間にフリー
ホィールダイオードを含む分岐配線を接続する。前記第
１および第２のスイッチをオンとして前記インダクタに
磁気エネルギーを蓄えた後に、第１および第２のスイッ
チをターンオフして、前記インダクタに蓄えたエネルギ
ーを、前記第２のスイッチの両端に接続された容量性負
荷へ転流し、これを急速に充電させて急峻で幅の狭い高
電圧パルスを発生できる。
Description
【０００１】
【発明の属する技術】本発明は、半導体スイッチを用い
て極めて幅が狭い高電圧・大電流のパルスを発生させる
高電圧パルス発生回路に関するものである。
て極めて幅が狭い高電圧・大電流のパルスを発生させる
高電圧パルス発生回路に関するものである。
【０００２】
【従来の技術】例えば、プラズマを発生させるために急
峻に立上がり、かつ、数ｋVから数十ｋVの高電圧で極め
て幅が狭い（50ナノ秒までの要求がある）パルスを生成
して負荷である反応器と称する放電ギャップで放電させ
る必要がある。
峻に立上がり、かつ、数ｋVから数十ｋVの高電圧で極め
て幅が狭い（50ナノ秒までの要求がある）パルスを生成
して負荷である反応器と称する放電ギャップで放電させ
る必要がある。
【０００３】図１は従来の高電圧パルス発生回路の基本
的な概念を示す図で、出力すべき高電圧パルスの波高値
に等しい高電圧を有する直流電源１は、充電抵抗２を介
して、パルス・エネルギーを供給するキャパシタ３に接
続されており、このキャパシタ３は、スイッチ４を経て
負荷（放電部分）５に接続されている。キャパシタ３が
充電された後、スイッチ４がオンとなると、キャパシタ
３から負荷へエネルギーが移行されるように構成されて
いる。
的な概念を示す図で、出力すべき高電圧パルスの波高値
に等しい高電圧を有する直流電源１は、充電抵抗２を介
して、パルス・エネルギーを供給するキャパシタ３に接
続されており、このキャパシタ３は、スイッチ４を経て
負荷（放電部分）５に接続されている。キャパシタ３が
充電された後、スイッチ４がオンとなると、キャパシタ
３から負荷へエネルギーが移行されるように構成されて
いる。
【０００４】スイッチ４のオンによりキャパシタ３より
流れる放電電流の径路に存在するインダクタンスはイン
ダクタ６としてまとめて示してある。負荷５は放電ギャ
ップよりなるが、一般的に容量性（キャパシティブ）で
あり、便宜的に放電ギャップとは別に、このキャパシテ
ィブ要素をキャパシタ7として放電ギャップと並列に接
続して表す。スイッチ４のオンによりこのキャパシタ７
を充電する電流が流れるが、この電流が大きく、かつ、
急峻に立上がるほど出力電圧であるこのキャパシタ７の
電圧の立上りも急峻となり、好ましいパルスの発生が行
なわれる。しかし、実際の回路においてはスイッチ４に
はスイッチング時間があり、理想的に瞬時に導通状態と
ならないこと、および回路に少なからず存在するインダ
クタンス６により、出力電圧の立上りが遅くなり、急
峻、かつ幅の狭いパルスの発生には限界がある。
流れる放電電流の径路に存在するインダクタンスはイン
ダクタ６としてまとめて示してある。負荷５は放電ギャ
ップよりなるが、一般的に容量性（キャパシティブ）で
あり、便宜的に放電ギャップとは別に、このキャパシテ
ィブ要素をキャパシタ7として放電ギャップと並列に接
続して表す。スイッチ４のオンによりこのキャパシタ７
を充電する電流が流れるが、この電流が大きく、かつ、
急峻に立上がるほど出力電圧であるこのキャパシタ７の
電圧の立上りも急峻となり、好ましいパルスの発生が行
なわれる。しかし、実際の回路においてはスイッチ４に
はスイッチング時間があり、理想的に瞬時に導通状態と
ならないこと、および回路に少なからず存在するインダ
クタンス６により、出力電圧の立上りが遅くなり、急
峻、かつ幅の狭いパルスの発生には限界がある。
【０００５】これを解決する手段として従来使用されて
いる一例として可飽和鉄心を用いた磁気圧縮回路があ
り、これを図２に示す。図２に示す素子において、図１
に示す素子と同様の役割をするものには、図１で用いた
のと同一記号で示し、その説明は省略する。スイッチ４
と負荷５との間に可飽和リアクトル8-1、8-2および8-3
を直列に接続し、これら可飽和リアクトルの接続点と直
流電源１の負端子との間にキャパシタ3-2および3-3を接
続し、さらに負荷５と並列に可飽和リアクトル８を接続
したものである。
いる一例として可飽和鉄心を用いた磁気圧縮回路があ
り、これを図２に示す。図２に示す素子において、図１
に示す素子と同様の役割をするものには、図１で用いた
のと同一記号で示し、その説明は省略する。スイッチ４
と負荷５との間に可飽和リアクトル8-1、8-2および8-3
を直列に接続し、これら可飽和リアクトルの接続点と直
流電源１の負端子との間にキャパシタ3-2および3-3を接
続し、さらに負荷５と並列に可飽和リアクトル８を接続
したものである。
【０００６】可飽和リアクトルは、飽和するまではイン
ダクタンスが非常に大きく、電圧時間積が所定の値に達
すると使用している鉄心が飽和し、急激に低インダクタ
ンスとなるものである。詳細な説明は省略するが、飽和
時のインダクタンスを可飽和リアクトル8-1、8-2、8-
3、８の順で小さくなるようにし、また、キャパシタ3-
1、3-2、3-3の容量を同じとする。スイッチ４を閉じた
後、時刻ｔ０において可飽和リアクトル8-1が飽和した
後にキャパシタ3-2、3-3および７間に現れる電圧パルス
v 1、v 2、v 3は、図３に示すように時間軸上で順次に
圧縮される。すなわち、キャパシタ3-2間に現れる電圧
パルスv 1は時刻ｔ０ から上昇し始め、時間T1 が経過
したときにピークとなり、この時に可飽和リアクトル8-
2が飽和するようにセットしておけばキャパシタ3-3間に
現れる電圧パルスv 2が上昇し始め、時間T1 よりも短い
時間T2 後にピークに達し、この時に可飽和リアクトル8
-3が飽和するようにセットしておけばキャパシタ７間に
現れる電圧パルスv3が上昇し始め、時間T2 よりも短い
時間T3 後にピークに達する。このようにして、負荷５
間に所望の急峻で幅の狭い高電圧パルスv 3を得ること
ができる。
ダクタンスが非常に大きく、電圧時間積が所定の値に達
すると使用している鉄心が飽和し、急激に低インダクタ
ンスとなるものである。詳細な説明は省略するが、飽和
時のインダクタンスを可飽和リアクトル8-1、8-2、8-
3、８の順で小さくなるようにし、また、キャパシタ3-
1、3-2、3-3の容量を同じとする。スイッチ４を閉じた
後、時刻ｔ０において可飽和リアクトル8-1が飽和した
後にキャパシタ3-2、3-3および７間に現れる電圧パルス
v 1、v 2、v 3は、図３に示すように時間軸上で順次に
圧縮される。すなわち、キャパシタ3-2間に現れる電圧
パルスv 1は時刻ｔ０ から上昇し始め、時間T1 が経過
したときにピークとなり、この時に可飽和リアクトル8-
2が飽和するようにセットしておけばキャパシタ3-3間に
現れる電圧パルスv 2が上昇し始め、時間T1 よりも短い
時間T2 後にピークに達し、この時に可飽和リアクトル8
-3が飽和するようにセットしておけばキャパシタ７間に
現れる電圧パルスv3が上昇し始め、時間T2 よりも短い
時間T3 後にピークに達する。このようにして、負荷５
間に所望の急峻で幅の狭い高電圧パルスv 3を得ること
ができる。
【０００７】
【発明が解決すべき課題】図２に示すように可飽和リア
クトルを用いた従来の高電圧パルス発生回路は複雑で、
かつ、使用する全部品に高電圧が印加されるために、特
殊な部品を必要としたり、絶縁距離を大きく取る必要が
あり、また、直流電源１は高電圧を出力するものが必要
とされる等のこともあり装置が大型化および高コスト化
する不具合があった。
クトルを用いた従来の高電圧パルス発生回路は複雑で、
かつ、使用する全部品に高電圧が印加されるために、特
殊な部品を必要としたり、絶縁距離を大きく取る必要が
あり、また、直流電源１は高電圧を出力するものが必要
とされる等のこともあり装置が大型化および高コスト化
する不具合があった。
【０００８】また、従来スイッチ４には真空管の一種で
あるサイラトロンが使用されてきたが、スイッチング速
度が非常に速く、高電圧で使用できるため1個のスイッ
チで良く、したがってスイッチ自身のインダクタンスが
小さい利点を有するものの、次に述べるような問題があ
る。 （１） 高い繰返し周波数での動作ができない。 （２） 自己ターンオフが不可能であるため回路構成
に制約がある。 （３） 寿命が短く、メンテナンスが面倒であり、コ
ストが嵩む。 （４） ヒータ回路やガスコントロールが必要であ
り、構成が複雑である。 （５） ジッタやミス点弧による動作不良がある。
あるサイラトロンが使用されてきたが、スイッチング速
度が非常に速く、高電圧で使用できるため1個のスイッ
チで良く、したがってスイッチ自身のインダクタンスが
小さい利点を有するものの、次に述べるような問題があ
る。 （１） 高い繰返し周波数での動作ができない。 （２） 自己ターンオフが不可能であるため回路構成
に制約がある。 （３） 寿命が短く、メンテナンスが面倒であり、コ
ストが嵩む。 （４） ヒータ回路やガスコントロールが必要であ
り、構成が複雑である。 （５） ジッタやミス点弧による動作不良がある。
【０００９】一方、近年半導体スイッチがパワーエレク
トロニクスとともに発展してきており、高電圧・大電流
で高速のターンオン・ターンオフ・スイッチングが可能
なものが出現しつつある。しかしながら、サイラトロン
に直接置換えるには耐電圧が大きく不足しているので、
多数の半導体スイッチを直列に接続して１つのスイッチ
とし、各スイッチに回路電圧を分担するようにせざるを
得ない。しかし、直列接続された多数の半導体スイッチ
を精度良く同時にターンオンさせるためには、特別に配
慮されたゲート駆動回路を必要とし、かつ、ゲート駆動
回路相互間にも高電圧が印加されるため、ゲート電源お
よびゲート制御信号も互いに絶縁されたものを用意しな
ければならず、従来のサイラトロンを使用していた回路
で単にサイラトロンを多数の半導体スイッチの直列回路
に置換えただけでは余り利点が無い場合が多い。
トロニクスとともに発展してきており、高電圧・大電流
で高速のターンオン・ターンオフ・スイッチングが可能
なものが出現しつつある。しかしながら、サイラトロン
に直接置換えるには耐電圧が大きく不足しているので、
多数の半導体スイッチを直列に接続して１つのスイッチ
とし、各スイッチに回路電圧を分担するようにせざるを
得ない。しかし、直列接続された多数の半導体スイッチ
を精度良く同時にターンオンさせるためには、特別に配
慮されたゲート駆動回路を必要とし、かつ、ゲート駆動
回路相互間にも高電圧が印加されるため、ゲート電源お
よびゲート制御信号も互いに絶縁されたものを用意しな
ければならず、従来のサイラトロンを使用していた回路
で単にサイラトロンを多数の半導体スイッチの直列回路
に置換えただけでは余り利点が無い場合が多い。
【００１０】上述したように従来の高電圧パルス発生回
路においては、高電圧の直流電源を必要とし、回路部品
の全てに高電圧が印加されると共に、スイッチ素子のス
イッチング速度や回路のインダクタンスにより幅の狭い
パルスを直接出力できないため磁気圧縮回路を必要とす
るので、装置が大型となり、コストも高くなっていた。
路においては、高電圧の直流電源を必要とし、回路部品
の全てに高電圧が印加されると共に、スイッチ素子のス
イッチング速度や回路のインダクタンスにより幅の狭い
パルスを直接出力できないため磁気圧縮回路を必要とす
るので、装置が大型となり、コストも高くなっていた。
【００１１】本発明の目的は従来の高電圧パルス発生回
路では弊害となっていたインダクタンスを有効に利用し
て、急峻で幅の狭い高電圧パルスを、磁気圧縮回路など
を用いずに直接出力できる簡単な構成で低コストの高電
圧パルス発生回路を提供しようとするものである。
路では弊害となっていたインダクタンスを有効に利用し
て、急峻で幅の狭い高電圧パルスを、磁気圧縮回路など
を用いずに直接出力できる簡単な構成で低コストの高電
圧パルス発生回路を提供しようとするものである。
【００１２】本発明の他の目的は、スイッチ素子とし
て、かなりの低電圧でも許容できる直流電源で動作し、
ターンオフ可能な半導体スイッチを用いて、急峻で幅の
狭い高電圧パルスを出力できる高電圧パルス発生回路を
提供しようとするものである。
て、かなりの低電圧でも許容できる直流電源で動作し、
ターンオフ可能な半導体スイッチを用いて、急峻で幅の
狭い高電圧パルスを出力できる高電圧パルス発生回路を
提供しようとするものである。
【００１３】
【課題を解決するための手段】本発明による極幅狭高電
圧パルス発生回路は、第１および第２の出力端子を有す
る直流電源と、一端がこの直流電源の第１の出力端子に
接続された第１のスイッチ、この第１のスイッチの他端
に一端が接続されたインダクタおよび一端がこのインダ
クタの他端に接続され、他端が前記直流電源の第２の出
力端子に接続された第２のスイッチより成る直列回路
と、前記第１のスイッチの他端と前記インダクタの一端
との接続点と前記直流電源の第２の出力端子との間に接
続された、フリーホィールダイオードを含む分岐配線と
を具え、前記第１および第２のスイッチをオンとして前
記インダクタに磁気エネルギーを蓄えた後に、第１およ
び第２のスイッチをターンオフして、前記インダクタに
蓄えたエネルギーを、前記第２のスイッチの両端に接続
された負荷へ転流するように構成したものである。
圧パルス発生回路は、第１および第２の出力端子を有す
る直流電源と、一端がこの直流電源の第１の出力端子に
接続された第１のスイッチ、この第１のスイッチの他端
に一端が接続されたインダクタおよび一端がこのインダ
クタの他端に接続され、他端が前記直流電源の第２の出
力端子に接続された第２のスイッチより成る直列回路
と、前記第１のスイッチの他端と前記インダクタの一端
との接続点と前記直流電源の第２の出力端子との間に接
続された、フリーホィールダイオードを含む分岐配線と
を具え、前記第１および第２のスイッチをオンとして前
記インダクタに磁気エネルギーを蓄えた後に、第１およ
び第２のスイッチをターンオフして、前記インダクタに
蓄えたエネルギーを、前記第２のスイッチの両端に接続
された負荷へ転流するように構成したものである。
【００１４】このような本発明による高電圧パルス発生
回路においては、前記第１および第２のスイッチを半導
体スイッチで構成することができるが、この場合には第
１および第２の半導体スイッチを介して低電圧の直流電
源電圧をインダクタに印加し、電流を立上げてインダク
タに所要の磁気エネルギーを蓄えた後に、第１および第
２の半導体スイッチをターンオフさせることにより、こ
の磁気エネルギーを低インダクタンス回路の負荷キャパ
シタに転流し、これを急速に充電させることで急峻で高
電圧の幅狭のパルスを発生させることができる。
回路においては、前記第１および第２のスイッチを半導
体スイッチで構成することができるが、この場合には第
１および第２の半導体スイッチを介して低電圧の直流電
源電圧をインダクタに印加し、電流を立上げてインダク
タに所要の磁気エネルギーを蓄えた後に、第１および第
２の半導体スイッチをターンオフさせることにより、こ
の磁気エネルギーを低インダクタンス回路の負荷キャパ
シタに転流し、これを急速に充電させることで急峻で高
電圧の幅狭のパルスを発生させることができる。
【００１５】本発明による高電圧パルス発生回路の好適
な実施例においては、前記第１のスイッチを低耐電圧の
半導体スイッチで構成し、前記第２のスイッチを出力パ
ルス電圧の大きさに応じて決められる個数の高耐電圧の
半導体スイッチを直列接続した半導体スイッチ直列回路
で構成し、この半導体スイッチ直列回路の半導体スイッ
チの個数に等しい鉄心を設け、これらの鉄心を貫通する
１次巻線を前記フリーホィールダイオードを含む分岐配
線に設け、前記半導体スイッチ直列回路の各半導体スイ
ッチのゲートおよびカソード端子に接続された２次巻線
を前記鉄心にそれぞれ通す。この場合、前記第２のスイ
ッチを構成する半導体スイッチ直列回路の各半導体スイ
ッチを静電誘導サイリスタで構成するのが特に好適であ
るが、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）
などのターンオフ可能な他の半導体スイッチで構成する
こともできる。
な実施例においては、前記第１のスイッチを低耐電圧の
半導体スイッチで構成し、前記第２のスイッチを出力パ
ルス電圧の大きさに応じて決められる個数の高耐電圧の
半導体スイッチを直列接続した半導体スイッチ直列回路
で構成し、この半導体スイッチ直列回路の半導体スイッ
チの個数に等しい鉄心を設け、これらの鉄心を貫通する
１次巻線を前記フリーホィールダイオードを含む分岐配
線に設け、前記半導体スイッチ直列回路の各半導体スイ
ッチのゲートおよびカソード端子に接続された２次巻線
を前記鉄心にそれぞれ通す。この場合、前記第２のスイ
ッチを構成する半導体スイッチ直列回路の各半導体スイ
ッチを静電誘導サイリスタで構成するのが特に好適であ
るが、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）
などのターンオフ可能な他の半導体スイッチで構成する
こともできる。
【００１６】また本発明による高電圧パルス発生回路に
おいては、前記第２のスイッチをターンオフし、負荷へ
エネルギーを開放した後に第２のスイッチを再度、極短
時間ターンオンさせるように構成するのが好適である。
また、前記第１および第２のスイッチをほぼ同時にター
ンオフするように構成したり、前後にターンオフするよ
うに構成したりすることができる。
おいては、前記第２のスイッチをターンオフし、負荷へ
エネルギーを開放した後に第２のスイッチを再度、極短
時間ターンオンさせるように構成するのが好適である。
また、前記第１および第２のスイッチをほぼ同時にター
ンオフするように構成したり、前後にターンオフするよ
うに構成したりすることができる。
【００１７】
【発明の実施の形態】図４は、本発明による高電圧パル
ス発生回路の第1の実施例を示すものであるが、これは
本発明の基本的な構成を示すものである。発生すべき出
力高電圧パルスの電圧波高値に全く関係無く選択するこ
とができる低圧の直流電源11の正出力端子を、オン・オ
フ可能な低耐電圧の第１のスイッチ12、磁気エネルギー
蓄積用インダクタ16およびオン・オフ可能な高耐電圧の
第２のスイッチ１４の直列回路を経て直流電源１１の負
出力端子に接続する。オン・オフ可能な第１のスイッチ
12は、インダクタ16に対して磁気エネルギーの供給およ
び停止を行うものであり、一般に低耐電圧のもので構成
することができる。一方、オン・オフ可能な第２のスイ
ッチ12は、インダクタ16に対して磁気エネルギーの供給
および開放を行うものであり、出力高電圧パルスの波高
電圧が印加されるため、高耐電圧スイッチで構成する。
ス発生回路の第1の実施例を示すものであるが、これは
本発明の基本的な構成を示すものである。発生すべき出
力高電圧パルスの電圧波高値に全く関係無く選択するこ
とができる低圧の直流電源11の正出力端子を、オン・オ
フ可能な低耐電圧の第１のスイッチ12、磁気エネルギー
蓄積用インダクタ16およびオン・オフ可能な高耐電圧の
第２のスイッチ１４の直列回路を経て直流電源１１の負
出力端子に接続する。オン・オフ可能な第１のスイッチ
12は、インダクタ16に対して磁気エネルギーの供給およ
び停止を行うものであり、一般に低耐電圧のもので構成
することができる。一方、オン・オフ可能な第２のスイ
ッチ12は、インダクタ16に対して磁気エネルギーの供給
および開放を行うものであり、出力高電圧パルスの波高
電圧が印加されるため、高耐電圧スイッチで構成する。
【００１８】さらに、前記第１のスイッチ12とインダク
タ16との接続点と、前記直流電源11の負出力端子との間
には、フリーホィールダイオード13を含む分岐配線を接
続する。このフリーホィールダイオード13には、出力高
電圧パルスの波高電圧が印加されないので低耐電圧のも
ので良い。第２のスイッチ14と並列に負荷15、例えばプ
ラズマ発生用の反応器に設けられた放電ギャップを接続
する。図４においても、この容量性負荷15のキャパシタ
ンスを表すキャパシタ17を負荷と並列に接続して示す。
タ16との接続点と、前記直流電源11の負出力端子との間
には、フリーホィールダイオード13を含む分岐配線を接
続する。このフリーホィールダイオード13には、出力高
電圧パルスの波高電圧が印加されないので低耐電圧のも
ので良い。第２のスイッチ14と並列に負荷15、例えばプ
ラズマ発生用の反応器に設けられた放電ギャップを接続
する。図４においても、この容量性負荷15のキャパシタ
ンスを表すキャパシタ17を負荷と並列に接続して示す。
【００１９】次に、図４に示した本発明による高電圧パ
ルス発生回路の動作を図５を参照して説明する。図５に
おいて、Ａは第１のスイッチ12のオン・オフ動作、Ｂは
第２のスイッチ14のオン・オフ動作、Ｃは第１のスイッ
チ12を流れる電流iSW1、 Ｄはインダクタ16を流れる電
流iL 、Ｅは第２のスイッチ14を流れる電流iSW2、 Ｆは
フリーホィールダイオード13を流れる電流ID 、Ｇはキ
ャパシタ17を流れる共振電流 iC 、 Ｈはキャパシタ17
間の電圧、すなわち出力高電圧パルスvcをそれぞれ示す
ものである。
ルス発生回路の動作を図５を参照して説明する。図５に
おいて、Ａは第１のスイッチ12のオン・オフ動作、Ｂは
第２のスイッチ14のオン・オフ動作、Ｃは第１のスイッ
チ12を流れる電流iSW1、 Ｄはインダクタ16を流れる電
流iL 、Ｅは第２のスイッチ14を流れる電流iSW2、 Ｆは
フリーホィールダイオード13を流れる電流ID 、Ｇはキ
ャパシタ17を流れる共振電流 iC 、 Ｈはキャパシタ17
間の電圧、すなわち出力高電圧パルスvcをそれぞれ示す
ものである。
【００２０】今、時刻t0 で第１および第２のスイッチ1
2および14をターンオンさせるものとするが、第２のス
イッチ14はこれ以前より導通状態であっても良い。 こ
れにより磁気エネルギー蓄積用インダクタ16（インダク
タンスをL とする）には低圧の直流電源11の電圧E が印
加され、磁気エネルギー蓄積用インダクタ16の電流iL
はE ／L の勾配で直線的に増加して行く（図５Ｃ）。つ
まり、磁気エネルギー蓄積用インダクタ16に磁気エネル
ギーが蓄積されて行く。図５Ｈに示す第１のモードＩで
は、この電流iL はスイッチ12の電流iSW1 およびスイッ
チ14の電流iSW2 と同じである。
2および14をターンオンさせるものとするが、第２のス
イッチ14はこれ以前より導通状態であっても良い。 こ
れにより磁気エネルギー蓄積用インダクタ16（インダク
タンスをL とする）には低圧の直流電源11の電圧E が印
加され、磁気エネルギー蓄積用インダクタ16の電流iL
はE ／L の勾配で直線的に増加して行く（図５Ｃ）。つ
まり、磁気エネルギー蓄積用インダクタ16に磁気エネル
ギーが蓄積されて行く。図５Ｈに示す第１のモードＩで
は、この電流iL はスイッチ12の電流iSW1 およびスイッ
チ14の電流iSW2 と同じである。
【００２１】磁気エネルギー蓄積用インダクタ16を流れ
る電流iL が所定の電流値I pに達した時刻t1 において
第１および第２のスイッチ12および14をターンオフさせ
る（図５Ａ，Ｂ）。この時、両スイッチのターンオフは
必ずしも同時である必要はなく、どちらかが前後しても
差し支えないが、ここでは説明の便宜上同時にターンオ
フしたものとして説明する。第１および第２のスイッチ
12および14のターンオフにより開始される第２のモード
IIでは、磁気エネルギー蓄積用インダクタ16の電流はフ
リーホィールダイオード13を含む分岐回路および負荷15
（キャパシタ17）へそれぞれ転流する。すなわち、第１
のモードＩの間に磁気エネルギー蓄積用インダクタ16に
蓄えられた磁気エネルギー（LIp2／2）によりインダク
タ16→キャパシタ1７→フリーホィールダイオード13の
ループで共振動作を開始する。
る電流iL が所定の電流値I pに達した時刻t1 において
第１および第２のスイッチ12および14をターンオフさせ
る（図５Ａ，Ｂ）。この時、両スイッチのターンオフは
必ずしも同時である必要はなく、どちらかが前後しても
差し支えないが、ここでは説明の便宜上同時にターンオ
フしたものとして説明する。第１および第２のスイッチ
12および14のターンオフにより開始される第２のモード
IIでは、磁気エネルギー蓄積用インダクタ16の電流はフ
リーホィールダイオード13を含む分岐回路および負荷15
（キャパシタ17）へそれぞれ転流する。すなわち、第１
のモードＩの間に磁気エネルギー蓄積用インダクタ16に
蓄えられた磁気エネルギー（LIp2／2）によりインダク
タ16→キャパシタ1７→フリーホィールダイオード13の
ループで共振動作を開始する。
【００２２】共振電流i は、 キャパシタ17の電圧v cは、
【数１】 ここで、
【数２】 のようになる。通常、出力パルスの波形は負荷15に応じ
て要求されるものである。つまり負荷15に印加される出
力電圧v cのピーク値VP （これが放電開始電圧となるの
が望ましい）および時刻t1 からピークまで達する時間T
1 （第２の動作モードIIの期間）は与えられ、キャパシ
タ17のキャパシタンスC も負荷15で決まるものである。
また、直流電源11の出力電圧E も自由に選べるのでシス
テムに合った電圧E として決めることができる。
て要求されるものである。つまり負荷15に印加される出
力電圧v cのピーク値VP （これが放電開始電圧となるの
が望ましい）および時刻t1 からピークまで達する時間T
1 （第２の動作モードIIの期間）は与えられ、キャパシ
タ17のキャパシタンスC も負荷15で決まるものである。
また、直流電源11の出力電圧E も自由に選べるのでシス
テムに合った電圧E として決めることができる。
【００２３】したがって、上述した式（１）〜式（３）
より L およびIP はそれぞれ次式（４）、式（５）で求
められる。
より L およびIP はそれぞれ次式（４）、式（５）で求
められる。
【数３】
【数４】 また、電流IP を磁気エネルギー蓄積用インダクタ16に
流すためには第１および第２のスイッチ12および14が同
時に導通している時間T0 を、
流すためには第１および第２のスイッチ12および14が同
時に導通している時間T0 を、
【数５】 となるようにすれば所望の極めて幅の狭い高電圧パルス
を出力できることが分かる。つまり、第１および第２の
スイッチ12および14が同時に導通する時間T0 を制御す
ることにより、出力電圧パルスの立ち上がり部分の幅T1
を変化させずに出力パルスの波高値を自由に変えるこ
とができる。
を出力できることが分かる。つまり、第１および第２の
スイッチ12および14が同時に導通する時間T0 を制御す
ることにより、出力電圧パルスの立ち上がり部分の幅T1
を変化させずに出力パルスの波高値を自由に変えるこ
とができる。
【００２４】出力電圧v 3がピークとなる時刻t2 で負荷
15で放電が開始されてモードIIIとするのが1番効率の良
い動作となるが、放電は温度、湿度および気体の条件に
より非常に複雑な現象となり、定量的な説明が困難なた
め詳細な説明は省略する。しかし、放電による出力電圧
v 3の電圧降下が緩慢であると放電物理現象的に不都合
な場合が多く、時刻t3 で第２のスイッチ14をターンオ
ンして出力電圧v 3を強制的にゼロとするモードIVを設
ける必要がある。
15で放電が開始されてモードIIIとするのが1番効率の良
い動作となるが、放電は温度、湿度および気体の条件に
より非常に複雑な現象となり、定量的な説明が困難なた
め詳細な説明は省略する。しかし、放電による出力電圧
v 3の電圧降下が緩慢であると放電物理現象的に不都合
な場合が多く、時刻t3 で第２のスイッチ14をターンオ
ンして出力電圧v 3を強制的にゼロとするモードIVを設
ける必要がある。
【００２５】このような本発明による高電圧パルス発生
回路ではターンオフ機能の無いサイラトロンに換えてタ
ーンオフ機能のある半導体スイッチを有効に使用し、極
めて簡単な回路構成で、低価格で小型の低電圧直流電源
から極めて幅の狭い高電圧パルスを発生させることがで
きる。また、第２のスイッチ14を含む回路部分のインダ
クタンス成分は原理的に出力パルス発生に影響を与えな
いことも本発明の回路の特徴である。
回路ではターンオフ機能の無いサイラトロンに換えてタ
ーンオフ機能のある半導体スイッチを有効に使用し、極
めて簡単な回路構成で、低価格で小型の低電圧直流電源
から極めて幅の狭い高電圧パルスを発生させることがで
きる。また、第２のスイッチ14を含む回路部分のインダ
クタンス成分は原理的に出力パルス発生に影響を与えな
いことも本発明の回路の特徴である。
【００２６】図６は、本発明による高電圧パルス発生回
路の第2の実施例の詳細な構成を示すものである。図６
において、図４と同符号のものは同じ動作をするもので
ある。直流電源21に、インダクタ22およびキャパシタ23
より成る直流平滑回路を接続し、直流電源の高周波イン
ピーダンスを充分に低くし、パルス電流を円滑に供給で
きるようにする。図4の第１のスイッチ12として、本例
ではパワーMOSFET24を設ける。このパワーMOSFET24は、
前述のように低耐電圧のもので良く、これに流れる電流
のピーク値IP の大きさに応じて複数のパワーMOSFETを
並列接続したもので構成しても良い。図４の第２のスイ
ッチ14として、直列接続した複数の静電誘導サイリスタ
25-1〜25-4を設ける。これら複数の静電誘導サイリスタ
25-1〜25-4の全体を符号25で示す。直列した複数の静電
誘導サイリスタ25-1〜25-4の個数は、出力パルスの波高
値VP と各静電誘導サイリスタの耐電圧に応じて決り、
本例では4個の静電誘導サイリスタ25-1〜25-4を設けて
いる。
路の第2の実施例の詳細な構成を示すものである。図６
において、図４と同符号のものは同じ動作をするもので
ある。直流電源21に、インダクタ22およびキャパシタ23
より成る直流平滑回路を接続し、直流電源の高周波イン
ピーダンスを充分に低くし、パルス電流を円滑に供給で
きるようにする。図4の第１のスイッチ12として、本例
ではパワーMOSFET24を設ける。このパワーMOSFET24は、
前述のように低耐電圧のもので良く、これに流れる電流
のピーク値IP の大きさに応じて複数のパワーMOSFETを
並列接続したもので構成しても良い。図４の第２のスイ
ッチ14として、直列接続した複数の静電誘導サイリスタ
25-1〜25-4を設ける。これら複数の静電誘導サイリスタ
25-1〜25-4の全体を符号25で示す。直列した複数の静電
誘導サイリスタ25-1〜25-4の個数は、出力パルスの波高
値VP と各静電誘導サイリスタの耐電圧に応じて決り、
本例では4個の静電誘導サイリスタ25-1〜25-4を設けて
いる。
【００２７】前述したように、複数の可制御半導体スイ
ッチ、本例では4個の静電誘導サイリスタ25-1〜25-4を
直列接続した場合、各半導体スイッチにそれぞれ独立し
たゲート駆動回路を必要とし、各ゲート駆動回路間には
高電圧（最大でVP）が印加されるためゲート駆動回路に
与える電源電圧および制御信号ともに相互間で高耐圧絶
縁を必要とし、装置の大型化、高コスト化および信頼性
の低下を招くことになる。また、各半導体スイッチに均
等に電圧が分圧されるようにするため、急峻に各半導体
スイッチをターンオンおよびターンオフさせる必要があ
り、各半導体スイッチに加えるゲート信号を非常に精度
良く同時に加えねばならず高度な技術が要求される。
ッチ、本例では4個の静電誘導サイリスタ25-1〜25-4を
直列接続した場合、各半導体スイッチにそれぞれ独立し
たゲート駆動回路を必要とし、各ゲート駆動回路間には
高電圧（最大でVP）が印加されるためゲート駆動回路に
与える電源電圧および制御信号ともに相互間で高耐圧絶
縁を必要とし、装置の大型化、高コスト化および信頼性
の低下を招くことになる。また、各半導体スイッチに均
等に電圧が分圧されるようにするため、急峻に各半導体
スイッチをターンオンおよびターンオフさせる必要があ
り、各半導体スイッチに加えるゲート信号を非常に精度
良く同時に加えねばならず高度な技術が要求される。
【００２８】本例ではこのような課題を解決するため
に、個々に動作するゲート駆動回路を設けない方法を取
り入れている。すなわち、本実施例では静電誘導サイリ
スタ25-1〜25-4の個数に等しい個数の鉄心26-1〜26-4を
設け、フリーホィールダイオード13を含む分岐配線より
成る1次巻線27を鉄心26-1〜26-4に貫通させると共に、
各静電誘導サイリスタ25-1〜25-4のゲート−カソード間
に接続された２次巻線28-1〜28-4をそれぞれ鉄心26-1〜
26-4に貫通させる。このようにして１ターンの１次巻線
27を共通に設けると共に１ターンの２次巻線28-1〜28-4
を個別に設ける。
に、個々に動作するゲート駆動回路を設けない方法を取
り入れている。すなわち、本実施例では静電誘導サイリ
スタ25-1〜25-4の個数に等しい個数の鉄心26-1〜26-4を
設け、フリーホィールダイオード13を含む分岐配線より
成る1次巻線27を鉄心26-1〜26-4に貫通させると共に、
各静電誘導サイリスタ25-1〜25-4のゲート−カソード間
に接続された２次巻線28-1〜28-4をそれぞれ鉄心26-1〜
26-4に貫通させる。このようにして１ターンの１次巻線
27を共通に設けると共に１ターンの２次巻線28-1〜28-4
を個別に設ける。
【００２９】次に上述した第２の実施例の動作を図５を
参照して説明する。時刻t0 でパワーMOSFET24がターン
オンすると、直流平滑回路のキャパシタ23から、パワー
MOSFET24および鉄心26-1〜26-4を経てキャパシタ29およ
び抵抗30の並列回路に電流が流れる。ここでキャパシタ
29はスピードアップキャパシタの役割をし、パワーMOSF
ET24のターンオン直後に大きな電流が流れるように作用
し、抵抗30は継続的な電流を流すように作用する。1対1
に結合された各鉄心26-1〜26-4の2次巻線28-1〜28-4に
は1次巻線27を流れる電流による磁束を打消すように同
じ量の電流が流れ、これが静電誘導サイリスタ25-1〜25
-4の各々のオンゲート電流となり、これらの静電誘導サ
イリスタを同時にターンオンさせることができる。この
ようにしてパワーMOSFET24と静電誘導サイリスタ25(25-
1〜25-4をまとめたもの）が導通し、磁気エネルギー蓄
積用インダクタ16に電流が流れ始める。その後の回路の
動作は第1の実施例の場合と全く同じとなる。ここで、
磁気エネルギー蓄積用インダクタ16の電流の立上がりは
早くないので静電誘導サイリスタ25-1〜25-4のターンオ
ンを急速に行う必要が無いため、必ずしもキャパシタ29
を必要とせず、抵抗30のみを設けても良い。
参照して説明する。時刻t0 でパワーMOSFET24がターン
オンすると、直流平滑回路のキャパシタ23から、パワー
MOSFET24および鉄心26-1〜26-4を経てキャパシタ29およ
び抵抗30の並列回路に電流が流れる。ここでキャパシタ
29はスピードアップキャパシタの役割をし、パワーMOSF
ET24のターンオン直後に大きな電流が流れるように作用
し、抵抗30は継続的な電流を流すように作用する。1対1
に結合された各鉄心26-1〜26-4の2次巻線28-1〜28-4に
は1次巻線27を流れる電流による磁束を打消すように同
じ量の電流が流れ、これが静電誘導サイリスタ25-1〜25
-4の各々のオンゲート電流となり、これらの静電誘導サ
イリスタを同時にターンオンさせることができる。この
ようにしてパワーMOSFET24と静電誘導サイリスタ25(25-
1〜25-4をまとめたもの）が導通し、磁気エネルギー蓄
積用インダクタ16に電流が流れ始める。その後の回路の
動作は第1の実施例の場合と全く同じとなる。ここで、
磁気エネルギー蓄積用インダクタ16の電流の立上がりは
早くないので静電誘導サイリスタ25-1〜25-4のターンオ
ンを急速に行う必要が無いため、必ずしもキャパシタ29
を必要とせず、抵抗30のみを設けても良い。
【００３０】しかしながら、第２の半導体スイッチを構
成する静電誘導サイリスタ25のターンオフの動作は、第
1の実施例とは以下説明するように異なっている。磁気
エネルギー蓄積用インダクタ16を流れる電流がIP に達
した時刻t1 で第１の半導体スイッチを構成するパワーM
OSFET24をターンオフすると、磁気エネルギー蓄積用イ
ンダクタ16に流れていた電流はフリーホィールダイオー
ド13を含む分岐回路に転流する。この電流は鉄心26-1〜
26-4を貫通する1次巻線27に流れ、これによる磁束を打
消すように2次巻線28-1〜28-4側には同じ電流が流れる
が、この電流が各々の静電誘導サイリスタ25-1〜25-4の
ゲートターンオフ電流となり、これらの静電誘導サイリ
スタ25-1〜25-4を同時にターンオフさせる。ここで、第
２の半導体スイッチとして使用する静電誘導サイリスタ
25-1〜25-4は比較的高電圧耐量があり、かつ高速でター
ンオンおよびターンオフが可能なスイッチデバイスであ
る。特に、ＩＧＢＴのような電圧駆動デバイスではな
く、電流駆動デバイスであり、ターンオン、ターンオフ
ゲート電流が大きいほどターンオン、ターンオフ速度が
速くなり、パルスパワー応用のように高速度が要求され
る回路に使用するのに最適であり、さらにターンオフ利
得（＝ターンオフすべきアノード電流／ゲートターンオ
フ電流）が小さいほど、半導体スイッチのターンオフ時
のストーレージ時間を短縮し、フォール時間も短縮でき
るため、第2の実施例のようにアノード電流がゲートタ
ーンオフ電流と等しく、ターンオフ利得が1となるよう
な場合には特に最適である。
成する静電誘導サイリスタ25のターンオフの動作は、第
1の実施例とは以下説明するように異なっている。磁気
エネルギー蓄積用インダクタ16を流れる電流がIP に達
した時刻t1 で第１の半導体スイッチを構成するパワーM
OSFET24をターンオフすると、磁気エネルギー蓄積用イ
ンダクタ16に流れていた電流はフリーホィールダイオー
ド13を含む分岐回路に転流する。この電流は鉄心26-1〜
26-4を貫通する1次巻線27に流れ、これによる磁束を打
消すように2次巻線28-1〜28-4側には同じ電流が流れる
が、この電流が各々の静電誘導サイリスタ25-1〜25-4の
ゲートターンオフ電流となり、これらの静電誘導サイリ
スタ25-1〜25-4を同時にターンオフさせる。ここで、第
２の半導体スイッチとして使用する静電誘導サイリスタ
25-1〜25-4は比較的高電圧耐量があり、かつ高速でター
ンオンおよびターンオフが可能なスイッチデバイスであ
る。特に、ＩＧＢＴのような電圧駆動デバイスではな
く、電流駆動デバイスであり、ターンオン、ターンオフ
ゲート電流が大きいほどターンオン、ターンオフ速度が
速くなり、パルスパワー応用のように高速度が要求され
る回路に使用するのに最適であり、さらにターンオフ利
得（＝ターンオフすべきアノード電流／ゲートターンオ
フ電流）が小さいほど、半導体スイッチのターンオフ時
のストーレージ時間を短縮し、フォール時間も短縮でき
るため、第2の実施例のようにアノード電流がゲートタ
ーンオフ電流と等しく、ターンオフ利得が1となるよう
な場合には特に最適である。
【００３１】第２の実施例においては第２の半導体スイ
ッチを構成する直列接続された複数の静電誘導サイリス
タ25-1〜25-4の各々のゲートターンオンおよびターンオ
フ電流ともに全く同一のものが流れ、かつ、大きな電流
を流すことが可能であるため、各静電誘導サイリスタ25
-1〜25-4を時間のバラツキのない同時高速ターンオン、
ターンオフを信頼性良く行うことをゲート駆動用電源お
よび独立したゲート信号を必要とせずに実現できる。
ッチを構成する直列接続された複数の静電誘導サイリス
タ25-1〜25-4の各々のゲートターンオンおよびターンオ
フ電流ともに全く同一のものが流れ、かつ、大きな電流
を流すことが可能であるため、各静電誘導サイリスタ25
-1〜25-4を時間のバラツキのない同時高速ターンオン、
ターンオフを信頼性良く行うことをゲート駆動用電源お
よび独立したゲート信号を必要とせずに実現できる。
【００３２】また、第1および第2の実施例で負荷15が放
電を開始した後の適切な時刻t3 において再度第２の半
導体スイッチ14；25をターンオンさせ、キャパシタ17を
急放電させることもできる。これは負荷15の放電現象等
によりキャパシタ17が放電するが、放電インピーダンス
が高く放電によるキャパシタ17の電圧の低下が緩慢にな
り、放電の物理的現象に好ましくない影響を与えるよう
な場合には有効な手段となる。このように第２の半導体
スイッチ14；25を再度ターンオンさせる方法の一つとし
て、図５Ｂにおいて破線で示すように第２の半導体スイ
ッチを短時間の間だけターンオンさせることが可能であ
るが、このように構成すると、出力パルス電圧vC を図
５Ｈにおいて破線で示すように直ちに零電圧とすること
ができる。
電を開始した後の適切な時刻t3 において再度第２の半
導体スイッチ14；25をターンオンさせ、キャパシタ17を
急放電させることもできる。これは負荷15の放電現象等
によりキャパシタ17が放電するが、放電インピーダンス
が高く放電によるキャパシタ17の電圧の低下が緩慢にな
り、放電の物理的現象に好ましくない影響を与えるよう
な場合には有効な手段となる。このように第２の半導体
スイッチ14；25を再度ターンオンさせる方法の一つとし
て、図５Ｂにおいて破線で示すように第２の半導体スイ
ッチを短時間の間だけターンオンさせることが可能であ
るが、このように構成すると、出力パルス電圧vC を図
５Ｈにおいて破線で示すように直ちに零電圧とすること
ができる。
【００３３】第２の実施例では第１の半導体スイッチと
してパワー ＭＯＳＦＥＴ24を用い、第２の半導体スイ
ッチとして静電誘導サイリスタ25-1〜25-4を用いたが、
これに限定されるものではなく、他の形式のトランジス
タやＩＧＢＴ（第2の半導体スイッチとして使用する場
合には、電圧駆動素子でかつゲート−エミッタ間電圧に
制限があるためこれに対する考慮が必要となる）などの
半導体スイッチを用いることもできる。また、第２の実
施例では第２の半導体スイッチを4個の静電誘導サイリ
スタ25-1〜25-4の直列接続回路で構成したが、この個数
は出力パルスの波高値によって決るものであり、必要に
応じて変るものであることおよび負荷について容量性の
放電回路にて説明したがはこれに限定されるものではな
いことは言うまでもない。さらに、第２のスイッチおよ
び磁気エネルギー蓄積用インダクタ16について電源の正
側に接続した場合で説明したが、何れか一方あるいは双
方とも電源の負側に配置しても同様の作用をすることも
言うまでもない。
してパワー ＭＯＳＦＥＴ24を用い、第２の半導体スイ
ッチとして静電誘導サイリスタ25-1〜25-4を用いたが、
これに限定されるものではなく、他の形式のトランジス
タやＩＧＢＴ（第2の半導体スイッチとして使用する場
合には、電圧駆動素子でかつゲート−エミッタ間電圧に
制限があるためこれに対する考慮が必要となる）などの
半導体スイッチを用いることもできる。また、第２の実
施例では第２の半導体スイッチを4個の静電誘導サイリ
スタ25-1〜25-4の直列接続回路で構成したが、この個数
は出力パルスの波高値によって決るものであり、必要に
応じて変るものであることおよび負荷について容量性の
放電回路にて説明したがはこれに限定されるものではな
いことは言うまでもない。さらに、第２のスイッチおよ
び磁気エネルギー蓄積用インダクタ16について電源の正
側に接続した場合で説明したが、何れか一方あるいは双
方とも電源の負側に配置しても同様の作用をすることも
言うまでもない。
【図１】従来の高電圧パルス発生回路の基本的な構成を
示す回路図である
示す回路図である
【図２】磁気圧縮回路を有する従来の高電圧パルス発生
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図３】図２に示す従来の高電圧パルス発生回路の動作
を説明する波形図である。
を説明する波形図である。
【図４】本発明による高電圧パルス発生回路の基本的な
構成を有する第1の実施例を示す回路図である
構成を有する第1の実施例を示す回路図である
【図５】Ａ〜Ｈは図４に示す本発明の高電圧パルス発生
回路の動作を説明するための波形図である。
回路の動作を説明するための波形図である。
【図６】本発明による高電圧パルス発生回路の第2の実
施例を示す回路図である。
施例を示す回路図である。
11 低圧直流電源、 12 低耐圧半導体スイッチ（第１
の半導体スイッチ）、13 フリーホィールダイオード、
14 高耐圧半導体スイッチ（第２の半導体スイッ
チ）、 16 磁気エネルギー蓄積用インダクタ、 17
キャパシタ、 21低圧直流電源、 22 直流平滑用イン
ダクタ、 23 直流平滑用キャパシタ、 24 パワー Ｍ
ＯＳＦＥＴ（第１の半導体スイッチ）、 25:25-1〜25-
4 静電誘導サイリスタ（第２の半導体スイッチ）、 2
6-1〜26-4 鉄心、 27 １次巻線、 28-1〜28-4 ２
次巻線、 29 スピードアップキャパシタ、 30 抵抗
の半導体スイッチ）、13 フリーホィールダイオード、
14 高耐圧半導体スイッチ（第２の半導体スイッ
チ）、 16 磁気エネルギー蓄積用インダクタ、 17
キャパシタ、 21低圧直流電源、 22 直流平滑用イン
ダクタ、 23 直流平滑用キャパシタ、 24 パワー Ｍ
ＯＳＦＥＴ（第１の半導体スイッチ）、 25:25-1〜25-
4 静電誘導サイリスタ（第２の半導体スイッチ）、 2
6-1〜26-4 鉄心、 27 １次巻線、 28-1〜28-4 ２
次巻線、 29 スピードアップキャパシタ、 30 抵抗
Claims (12)
- 【請求項１】第１および第２の出力端子を有する直流電
源と、 一端がこの直流電源の第１の出力端子に接続された第１
のスイッチ、この第１のスイッチの他端に一端が接続さ
れたインダクタおよび一端がこのインダクタの他端に接
続され、他端が前記直流電源の第２の出力端子に接続さ
れた第２のスイッチより成る直列回路と、 前記第１のスイッチの他端と前記インダクタの一端との
接続点と、前記直流電源の第２の出力端子との間に接続
された、フリーホィールダイオードを含む分岐配線とを
具え、 前記第１および第２のスイッチをオンとして前記インダ
クタに磁気エネルギーを蓄えた後に、第１および第２の
スイッチをターンオフして、前記インダクタに蓄えたエ
ネルギーを、前記第２のスイッチの両端に接続された負
荷へ転流するように構成した高電圧パルス発生回路。 - 【請求項２】前記第１および第２のスイッチを少なくと
もターンオフ可能な半導体スイッチで構成した請求項１
に記載の高電圧パルス発生回路。 - 【請求項３】前記第１および第２のスイッチをターンオ
ンおよびターンオフ可能な半導体スイッチで構成した請
求項２に記載の高電圧パルス発生回路。 - 【請求項４】前記第１のスイッチを低耐電圧の半導体ス
イッチで構成し、前記第２のスイッチを出力パルス電圧
の大きさに応じて決められる個数の高耐電圧の半導体ス
イッチを直列接続した半導体スイッチ直列回路で構成
し、この半導体スイッチ直列回路の半導体スイッチの個
数に等しい鉄心を設け、これらの鉄心を貫通する１次巻
線を前記フリーホィールダイオードを含む分岐配線に設
け、前記半導体スイッチ直列回路の各半導体スイッチの
ゲートおよびカソード端子に接続された２次巻線を前記
鉄心にそれぞれ通した請求項３に記載の高電圧パルス発
生回路。 - 【請求項５】前記第２のスイッチを構成する半導体スイ
ッチ直列回路の各半導体スイッチを静電誘導サイリスタ
で構成した請求項４に記載の高電圧パルス発生回路。 - 【請求項６】前記１次巻線および２次巻線を、前記鉄心
にそれぞれ１ターンだけ巻回した請求項５に記載の高電
圧パルス発生回路。 - 【請求項７】前記第１のスイッチを構成する低耐電圧の
半導体スイッチをパワーＭＯＳＦＥＴで構成した請求項
５に記載の高電圧パルス発生回路。 - 【請求項８】前記第２のスイッチをターンオフし、負荷
へエネルギーを開放した後に第２のスイッチを再度ター
ンオンさせるように構成した請求項１に記載の高電圧パ
ルス発生回路。 - 【請求項９】前記第２のスイッチをターンオフし、負荷
へエネルギーを開放した後に第２のスイッチを再度短時
間ターンオンさせるように構成した請求項８に記載の高
電圧パルス発生回路。 - 【請求項１０】前記第１および第２のスイッチをほぼ同
時にターンオフするように構成した請求項１に記載の高
電圧パルス発生回路。 - 【請求項１１】前記第１のスイッチをターンオフした直
後に、前記第２のスイッチをターンオフするように構成
した請求項１に記載の高電圧パルス発生回路。 - 【請求項１２】前記フリーホィールダイオードと並列
に、キャパシタおよび抵抗の並列回路あるいは抵抗のみ
を接続した請求項１に記載の高電圧パルス発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164971A JP4565773B2 (ja) | 2001-05-31 | 2001-05-31 | 高電圧パルス発生回路 |
| US09/884,855 US6788012B2 (en) | 2001-05-31 | 2001-06-19 | Circuit for generating high voltage pulse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001164971A JP4565773B2 (ja) | 2001-05-31 | 2001-05-31 | 高電圧パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359979A true JP2002359979A (ja) | 2002-12-13 |
| JP4565773B2 JP4565773B2 (ja) | 2010-10-20 |
Family
ID=19007708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001164971A Expired - Fee Related JP4565773B2 (ja) | 2001-05-31 | 2001-05-31 | 高電圧パルス発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6788012B2 (ja) |
| JP (1) | JP4565773B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006025543A (ja) * | 2004-07-08 | 2006-01-26 | Ngk Insulators Ltd | パルス電源 |
| JP2007014089A (ja) * | 2005-06-29 | 2007-01-18 | Ngk Insulators Ltd | 電気回路及びパルス電源 |
| JP2008524564A (ja) * | 2004-12-16 | 2008-07-10 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 導波管に電流パルスを発生するための回路および方法 |
| JP2020010417A (ja) * | 2018-07-02 | 2020-01-16 | 大学共同利用機関法人 高エネルギー加速器研究機構 | パルス生成装置 |
| JP2020529180A (ja) * | 2017-08-25 | 2020-10-01 | イーグル ハーバー テクノロジーズ, インク.Eagle Harbor Technologies, Inc. | ナノ秒パルスを使用する任意波形の発生 |
| KR20210035403A (ko) * | 2019-09-24 | 2021-04-01 | 주식회사 다원시스 | 듀오 플라즈마트론 이온원에 적용되는 펄스 전원 공급 장치 및 방법 |
| US11502672B2 (en) | 2013-11-14 | 2022-11-15 | Eagle Harbor Technologies, Inc. | High voltage nanosecond pulser with variable pulse width and pulse repetition frequency |
| US11558048B2 (en) | 2013-11-14 | 2023-01-17 | Eagle Harbor Technologies, Inc. | High voltage nanosecond pulser |
| US11689107B2 (en) | 2014-02-28 | 2023-06-27 | Eagle Harbor Technologies, Inc. | Nanosecond pulser bias compensation |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6888268B1 (en) * | 2001-01-11 | 2005-05-03 | The Titan Corporation | Energy storage device |
| SE527493C2 (sv) * | 2004-06-21 | 2006-03-21 | Abb Research Ltd | Förfarande och apparat för skydd av en styrkrets i en elektrisk transmissionsledning |
| US8278997B1 (en) * | 2011-10-03 | 2012-10-02 | Google Inc. | Apparatus and methodology for controlling hot swap MOSFETs |
| US9325179B1 (en) | 2013-07-02 | 2016-04-26 | Rostislav Voytenko | Apparatus for generating a voltage surge from low voltage batteries that are charged in parallel and discharged in series |
| US11539352B2 (en) | 2013-11-14 | 2022-12-27 | Eagle Harbor Technologies, Inc. | Transformer resonant converter |
| US10483089B2 (en) | 2014-02-28 | 2019-11-19 | Eagle Harbor Technologies, Inc. | High voltage resistive output stage circuit |
| CN105207515B (zh) * | 2015-09-16 | 2018-05-08 | 深圳市航天新源科技有限公司 | 一种重复频率脉冲功率电流源 |
| WO2018148182A1 (en) | 2017-02-07 | 2018-08-16 | Eagle Harbor Technologies, Inc. | Transformer resonant converter |
| CN110225641B (zh) * | 2018-03-01 | 2023-09-05 | 郑州大学 | 基于等离子体喷射触发的多间隙真空开关 |
| US11302518B2 (en) | 2018-07-27 | 2022-04-12 | Eagle Harbor Technologies, Inc. | Efficient energy recovery in a nanosecond pulser circuit |
| US11222767B2 (en) | 2018-07-27 | 2022-01-11 | Eagle Harbor Technologies, Inc. | Nanosecond pulser bias compensation |
| DE102018221518A1 (de) * | 2018-12-12 | 2020-06-18 | Siemens Healthcare Gmbh | Hochspannungsgenerator zum Bereitstellen eines Hochspannungsimpulses |
| CN113906677A (zh) | 2019-01-08 | 2022-01-07 | 鹰港科技有限公司 | 纳秒脉冲发生器电路中的高效能量恢复 |
| CN112713798B (zh) * | 2020-12-18 | 2021-12-03 | 华中科技大学 | 一种脉冲功率电源、gw级功率行波磁场产生装置及方法 |
| CN114301326A (zh) * | 2021-12-30 | 2022-04-08 | 中国工程物理研究院应用电子学研究所 | 一种基于断路半导体开关的脉冲发生器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343295A (ja) * | 1986-08-09 | 1988-02-24 | 富士電機株式会社 | 放電管用電源の出力制限回路 |
| JPH029218A (ja) * | 1988-06-27 | 1990-01-12 | Mitsubishi Electric Corp | パルス発生装置 |
| JPH09223837A (ja) * | 1996-02-16 | 1997-08-26 | Amada Eng Center:Kk | レーザー電源装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3591830A (en) * | 1968-09-26 | 1971-07-06 | Varian Associates | Starting and operating circuit for gas discharge lamps |
| US4275317A (en) * | 1979-03-23 | 1981-06-23 | Nasa | Pulse switching for high energy lasers |
| US4549091A (en) * | 1983-08-08 | 1985-10-22 | Standard Oil Company (Indiana) | Electrical excitation circuit for gas lasers |
| JP4080129B2 (ja) * | 1999-07-15 | 2008-04-23 | 日本碍子株式会社 | 電力用半導体スイッチのゲート駆動回路 |
-
2001
- 2001-05-31 JP JP2001164971A patent/JP4565773B2/ja not_active Expired - Fee Related
- 2001-06-19 US US09/884,855 patent/US6788012B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343295A (ja) * | 1986-08-09 | 1988-02-24 | 富士電機株式会社 | 放電管用電源の出力制限回路 |
| JPH029218A (ja) * | 1988-06-27 | 1990-01-12 | Mitsubishi Electric Corp | パルス発生装置 |
| JPH09223837A (ja) * | 1996-02-16 | 1997-08-26 | Amada Eng Center:Kk | レーザー電源装置 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006025543A (ja) * | 2004-07-08 | 2006-01-26 | Ngk Insulators Ltd | パルス電源 |
| JP2008524564A (ja) * | 2004-12-16 | 2008-07-10 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 導波管に電流パルスを発生するための回路および方法 |
| JP4859843B2 (ja) * | 2004-12-16 | 2012-01-25 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 導波管に電流パルスを発生するための回路および方法 |
| JP2007014089A (ja) * | 2005-06-29 | 2007-01-18 | Ngk Insulators Ltd | 電気回路及びパルス電源 |
| US7499293B2 (en) | 2005-06-29 | 2009-03-03 | Ngk Insulators, Ltd. | High voltage pulse power circuit |
| JP4684765B2 (ja) * | 2005-06-29 | 2011-05-18 | 日本碍子株式会社 | 電気回路及びパルス電源 |
| US11558048B2 (en) | 2013-11-14 | 2023-01-17 | Eagle Harbor Technologies, Inc. | High voltage nanosecond pulser |
| US11502672B2 (en) | 2013-11-14 | 2022-11-15 | Eagle Harbor Technologies, Inc. | High voltage nanosecond pulser with variable pulse width and pulse repetition frequency |
| US11689107B2 (en) | 2014-02-28 | 2023-06-27 | Eagle Harbor Technologies, Inc. | Nanosecond pulser bias compensation |
| KR102601455B1 (ko) | 2017-08-25 | 2023-11-13 | 이글 하버 테크놀로지스, 인코포레이티드 | 나노초 펄스를 이용한 임의의 파형 발생 |
| JP2021145390A (ja) * | 2017-08-25 | 2021-09-24 | イーグル ハーバー テクノロジーズ, インク.Eagle Harbor Technologies, Inc. | ナノ秒パルスを使用する任意波形の発生 |
| US11387076B2 (en) | 2017-08-25 | 2022-07-12 | Eagle Harbor Technologies, Inc. | Apparatus and method of generating a waveform |
| JP7216772B2 (ja) | 2017-08-25 | 2023-02-01 | イーグル ハーバー テクノロジーズ，インク． | ナノ秒パルスを使用する高電圧波形発生器および高電圧波形発生方法 |
| JP2020529180A (ja) * | 2017-08-25 | 2020-10-01 | イーグル ハーバー テクノロジーズ, インク.Eagle Harbor Technologies, Inc. | ナノ秒パルスを使用する任意波形の発生 |
| KR20220154256A (ko) * | 2017-08-25 | 2022-11-21 | 이글 하버 테크놀로지스, 인코포레이티드 | 나노초 펄스를 이용한 임의의 파형 발생 |
| JP7106105B2 (ja) | 2018-07-02 | 2022-07-26 | 大学共同利用機関法人 高エネルギー加速器研究機構 | パルス生成装置 |
| JP2020010417A (ja) * | 2018-07-02 | 2020-01-16 | 大学共同利用機関法人 高エネルギー加速器研究機構 | パルス生成装置 |
| KR102292507B1 (ko) | 2019-09-24 | 2021-08-23 | 주식회사 다원시스 | 듀오 플라즈마트론 이온원에 적용되는 펄스 전원 공급 장치 및 방법 |
| KR20210035403A (ko) * | 2019-09-24 | 2021-04-01 | 주식회사 다원시스 | 듀오 플라즈마트론 이온원에 적용되는 펄스 전원 공급 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6788012B2 (en) | 2004-09-07 |
| US20020180276A1 (en) | 2002-12-05 |
| JP4565773B2 (ja) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002359979A (ja) | 高電圧パルス発生回路 | |
| EP1376868B1 (en) | High-voltage pulse generating circuit | |
| US5623171A (en) | High-voltage pulse generating circuit and electrostatic recipitator containing it | |
| EP1254516B1 (en) | High power modulator | |
| Cook | Review of solid-state modulators | |
| Wang et al. | Development of a scalable power semiconductor switch (SPSS) | |
| JP4083299B2 (ja) | ターンオフサイリスタを駆動する方法及び装置 | |
| US3548216A (en) | Capacitor commutated circuits wherein charge is dissipated after commutation | |
| JP4418212B2 (ja) | 高電圧パルス発生回路 | |
| US3940633A (en) | GTO turn-off circuit providing turn-off gate current pulse proportional to anode current | |
| JP4516308B2 (ja) | パルス発生装置 | |
| Sack et al. | Auxiliary Power Supply for a Semiconductor-based Marx Generator | |
| US3471716A (en) | Power semiconducior gating circuit | |
| JPH09289979A (ja) | 磁気共鳴イメージング装置用電源装置 | |
| CN113179005B (zh) | 一种双脉冲电源及其工作方法 | |
| Lassiter et al. | High-power pulse generation using semiconductors and magnetic cores | |
| US3121800A (en) | Pulse generating circuit | |
| Naito et al. | A high voltage pulse generator using avalanche‐mode thyristors | |
| KR960016810B1 (ko) | 펄스 발생 장치 및 이를 사용한 집진 장치 | |
| Heumann et al. | Replacement of thyristors with commutation circuits in choppers and inverters by GTOs | |
| Zeng et al. | Research on high voltage turn-off topology of IGCT gate unit | |
| JPH05136669A (ja) | 高圧スイツチ装置 | |
| JP2693566B2 (ja) | パルス発生装置 | |
| CN117767713A (zh) | 一种磁隔离同步驱动电路及磁隔离驱动器 | |
| SU764059A1 (ru) | Полупроводниковый конвертор |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100803 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |