KR102657484B1 - 플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법 - Google Patents

플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법 Download PDF

Info

Publication number
KR102657484B1
KR102657484B1 KR1020230052840A KR20230052840A KR102657484B1 KR 102657484 B1 KR102657484 B1 KR 102657484B1 KR 1020230052840 A KR1020230052840 A KR 1020230052840A KR 20230052840 A KR20230052840 A KR 20230052840A KR 102657484 B1 KR102657484 B1 KR 102657484B1
Authority
KR
South Korea
Prior art keywords
switch
mode
node
switches
terminal
Prior art date
Application number
KR1020230052840A
Other languages
English (en)
Inventor
김영우
Original Assignee
주식회사 다원시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 다원시스 filed Critical 주식회사 다원시스
Application granted granted Critical
Publication of KR102657484B1 publication Critical patent/KR102657484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 개시는 플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법에 관한 것이다.
본 개시의 일 측면에 의하면, 제1 노드에 (+) 단자가 연결되고 기준 단자에 (-) 단자가 연결된 제1 전압원; 상기 제1 전압원에 병렬로 연결되는 제1 입력 커패시터; 상기 기준 단자에 (+) 단자가 연결되고 제2 노드에 (-) 단자가 연결된 제2 전압원; 상기 제2 전압원에 병렬로 연결되는 제2 입력 커패시터; 출력 단자와 상기 제1 노드 사이에 연결되는 제1 스위치; 상기 출력 단자와 상기 제2 노드 사이에 연결되는 제2 스위치; 및 상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터를 포함하는 고전압 펄스 발생 장치를 제공한다.

Description

플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법{Method and Apparatus for Generating Non-sinusoidal High Voltage Pulse in Semiconductor Production Device Using Plasma}
본 개시는 플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법에 관한 것이다.
이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니다.
반도체 생산단가 절감을 위해서는 동일한 챔버 사이즈 조건에서 웨이퍼의 패턴 미세화와 고 식각률이 요구된다. 하지만, 플라즈마 반도체 설비에 장착된 기존의 펄스 출력 회로는 2-레벨 단극성 출력을 제공하는데, 이러한 2-레벨 단극성 출력으로는 웨이퍼 패턴 미세화 및 고 식각률을 얻는 데에 한계가 존재한다.
또한, 기존의 펄스 출력 회로는 하드 스위칭 구동을 함으로써 스위칭 손실이 발생하는 문제점이 존재한다.
본 개시는 플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법을 제공하는 데에 주된 목적이 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 개시의 일 측면에 의하면, 제1 노드에 (+) 단자가 연결되고 기준 단자에 (-) 단자가 연결된 제1 전압원; 상기 제1 전압원에 병렬로 연결되는 제1 입력 커패시터; 상기 기준 단자에 (+) 단자가 연결되고 제2 노드에 (-) 단자가 연결된 제2 전압원; 상기 제2 전압원에 병렬로 연결되는 제2 입력 커패시터; 출력 단자와 상기 제1 노드 사이에 연결되는 제1 스위치; 상기 출력 단자와 상기 제2 노드 사이에 연결되는 제2 스위치; 및 상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터를 포함하는 고전압 펄스 발생 장치를 제공한다.
본 개시의 다른 측면에 의하면, 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결되는 제1 전압원, 상기 제1 전압원에 병렬로 연결되는 제1 입력 커패시터, 상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결되는 제2 전압원, 상기 제2 전압원에 병렬로 연결되는 제2 입력 커패시터, 출력 단자와 상기 제1 노드 사이에 연결되는 제1 스위치, 상기 출력 단자와 상기 제2 노드 사이에 연결되는 제2 스위치 및 상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터를 포함하는 고전압 펄스 발생 장치가 고전압 펄스를 발생하는 방법에 있어서, 상기 제1 스위치를 온(on) 하고 상기 제2 스위치를 오프(off) 하는 제1 과정; 상기 제1 과정 이후에 상기 제1 스위치를 오프 하는 제2 과정; 상기 제2과정 이후에 상기 제2 스위치를 온 하는 제3 과정; 및 상기 제3 과정 이후에 상기 제2 스위치를 오프 하는 제4 과정을 포함하는 고전압 펄스 발생 방법을 제공한다.
본 실시예에 의하면, 고전압 펄스 발생 장치 및 챔버를 포함하되, 상기 고전압 펄스 발생 장치는, 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원; 상기 제1 전압원에 병렬로 연결되는 제1 입력 커패시터; 상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원; 상기 제2 전압원에 병렬로 연결되는 제2 입력 커패시터; 출력 단자와 상기 제1 노드 사이에 연결되는 제1 스위치; 상기 출력 단자와 상기 제2 노드 사이에 연결되는 제2 스위치; 및 상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터를 포함하는 것을 특징으로 하는 반도체 소자 제조 장치를 제공한다.
본 개시의 실시예에 의하면, 챔버에 양극성 출력을 제공함으로써 동일한 챔버 사이즈 조건에서 웨이퍼의 패턴 미세화와 고 식각률을 얻을 수 있다.
또한, 펄스 출력 회로에 소프트 스위칭 구동을 함으로써 스위칭 손실의 발생을 감소시키는 효과가 있다.
본 개시의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 개시의 제1 실시예에 따른 고전압 펄스 발생 장치 및 용량성 부하를 함께 나타낸 블록도이다.
도 2는 제1 실시예에 따른 고전압 펄스 발생 장치의 출력 파형을 도시한 도면이다.
도 3a 내지 도 3d는 제1 실시예에 따른 고전압 펄스 발생 장치의 출력 파형에서 각 모드에서의 동작상태를 설명하기 위한 도면이다.
도 4는 제2 실시예에 따른 고전압 펄스 발생 장치 및 용량성 부하를 함께 나타낸 블록도이다.
도 5는 본 개시의 제2 실시예에 따른 고전압 펄스 발생 장치의 출력 파형을 도시한 도면이다.
도 6a 내지 도 6e는 제2 실시예에 따른 고전압 펄스 발생 장치의 출력 파형에서 각 모드에서의 동작상태를 설명하기 위한 도면이다.
도 7은 본 개시의 제3 실시예에 따른 고전압 펄스 발생 장치(700) 및 용량성 부하(200)를 함께 나타낸 블록도이다.
도 8은 복수의 고전압 펄스 발생 장치가 병렬로 연결되어 펄스 발생회로가 구현된 예를 도시한 도면이다.
도 9는 본 실시예에 따른 고전압 펄스 발생 방법을 흐름도로 도시한 도면이다.
도 10은 본 개시의 일 실시예에 따른 반도체 소자 제조 장치(1000)를 설명하기 위한 블록도이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 이용해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 개시에 따른 실시예의 구성요소를 설명하는 데 있어서, 제1, 제2, i), ii), a), b) 등의 부호를 사용할 수 있다. 이러한 부호는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 부호에 의해 해당 구성요소의 본질 또는 차례나 순서 등이 한정되지 않는다. 명세서에서 어떤 부분이 어떤 구성요소를 '포함' 또는 '구비'한다고 할 때, 이는 명시적으로 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 개시의 예시적인 실시형태를 설명하고자 하는 것이며, 본 개시가 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다.
도 1은 본 개시의 제1 실시예에 따른 고전압 펄스 발생 장치(100) 및 용량성 부하(200)를 함께 나타낸 블록도이다. 고전압 펄스 발생 장치(100)는 사용자가 설정한 소정의 파형을 갖는 고전압 펄스(Vout)를 생성할 수 있고, 생성된 고전압 펄스(Vout)가 용량성 부하(200)에 제공될 수 있다. 예컨대, 용량성 부하(200)로는 플라즈마를 이용하여 반도체 소자 제조를 위한 설비로서 챔버(CB)를 들 수 있다.
도 1에서 고전압 펄스 발생 장치(100)의 구성요소에는 제어기(미도시)가 포함될 수 있으며, 제어기(미도시)는 각 스위치(SW1, SW2)가 온(on) 또는 오프(off)로 스위칭되도록 구동신호를 발생한다.
이하의 설명에서 어떤 스위치가 온 또는 오프되는 동작은 제어기(미도시)가 해당 스위치의 온 또는 오프에 필요한 구동신호를 해당 스위치의 게이트로 제공함으로써 발생된다.
고전압 펄스 발생 장치(100)의 출력 펄스는 400kHz이며, 최대 피크 투 피크 전압 Vp-p는 12 kV의 전압 레벨로 출력될 수 있다.
도 1에 도시된 바와 같이, 고전압 펄스 발생 장치(100)는 제1 전압원(VS1), 제1 입력 커패시터(Ci1), 제2 전압원(VS2), 제2 입력 커패시터(Ci2) 제1 스위치(SW1), 제2 스위치(SW2), 인덕터(L) 및 제5 커패시터(C5)를 포함하여 구현될 수 있다. 실시예에 따라서는 제5 커패시터(C5)는 생략되고 인덕터의 일단이 기준 단자(Nref)에 직접 연결될 수도 있다.
제1 전압원(VS1)은 제1 노드(N1)에 (+) 단자가 연결되고 기준 단자에 (-) 단자가 연결되며 V1의 크기를 갖는 전압을 발생한다.
제1 입력 커패시터(Ci1)는 제1 전압원(VS1)에 병렬로 연결된다.
제2 전압원(VS2)은 기준 단자(Nref)에 (+) 단자가 연결되고 제2 노드(N2)에 (-) 단자가 연결되며 V2의 크기를 갖는 전압을 발생한다.
제2 입력 커패시터(Ci2)는 제2 전압원(VS2)에 병렬로 연결된다.
제1 스위치(SW1)는 출력 단자(Nout)와 제1 노드(N1) 사이에 연결된다.
제2 스위치(SW2)는 출력 단자(Nout)와 제2 노드(N2) 사이에 연결된다.
인덕터(L)는 기준 단자(Nref)와 출력 단자(Nout) 사이에 연결된다.
제5 커패시터(C5)는 인덕터(L)와 직렬로 연결된다. 예컨대, 제5 커패시터(C5)의 일단은 기준 단자(Nref)에 연결되고 제5 커패시터(C5)의 타단은 인덕터(L)의 일단과 연결되고 인덕터(L)의 타단은 출력 단자(Nout)와 연결된다.
한편, 제1 스위치(SW1)의 양단에 각각 병렬로 연결된 제1 커패시터(C1) 및 제1 저항소자(R1)가 더 포함될 수 있고, 제2 스위치(SW2)의 양단에 각각 병렬로 연결된 제2 커패시터(C2) 및 제2 저항소자(R2)를 더 포함할 수 있다. 또한, 제1 스위치(SW1) 및 제2 스위치(SW2)는 각각 단일 소자로서 구현될 수도 있으나, 각각 복수의 스위치 소자가 직렬로 연결된 형태로 구현될 수도 있다. 또한, 직렬로 연결된 각 스위치 소자에 각 커패시터 및 각 저항소자가 병렬로 연결될 수 있다.
도 2는 제1 실시예에 따른 고전압 펄스 발생 장치(100)의 출력 파형을 도시한 도면이다.
도 3a 내지 도 3d는 제1 실시예에 따른 고전압 펄스 발생 장치(100)의 출력 파형에서 각 모드에서의 동작상태를 설명하기 위한 도면이다.
이하, 도 2 및 도 3을 함께 참조하면서 제1 실시예에 따른 고전압 펄스 발생 장치(100)의 동작을 설명한다.
고전압 펄스 발생 장치(100)는 모드 1 내지 모드 4 순으로 반복하면서 동작한다.
제1 스위치(SW1)가 복수의 스위치 소자가 직렬로 연결된 형태로 구현된 경우, 해당 복수의 스위치 소자에 각각 병렬로 연결된 커패시터는 해당 복수의 스위치 소자의 온/오프 전환 과정에서 해당 복수의 스위치 소자 중 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 동적 밸런스를 제공하기 위한 것이다. 또한, 해당 복수의 스위치 소자에 각각 병렬로 연결된 저항소자는 초기에 복수의 스위치 소자에 전원을 인가하는 과정에서 해당 복수의 스위치 소자 중 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 정적 밸런스를 제공하기 위한 것이다.
또한, 제2 스위치(SW2)가 복수의 스위치 소자가 직렬로 연결된 형태로 구현된 경우, 해당 복수의 스위치 소자에 각각 병렬로 연결된 커패시터는 해당 복수의 스위치 소자의 온/오프 전환 과정에서 해당 복수의 스위치 소자 중 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 동적 밸런스를 제공하기 위한 것이고, 해당 복수의 스위치 소자에 각각 병렬로 연결된 저항소자는 초기에 복수의 스위치 소자에 전원을 인가하는 과정에서 해당 복수의 스위치 소자 중 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 정적 밸런스를 제공하기 위한 것이다.
도 2 및 도 3a에 도시한 바와 같이, 제1 스위치(SW1)의 제1 게이트 입력신호(Gsw1)가 1이 되고(즉, 제1 스위치(SW1)가 ON) 제2 스위치(SW2)의 제2 게이트 입력신호(Gsw2)가 0이 되면(즉, 제2 스위치(SW2)가 OFF) 고전압 펄스 발생 장치(100)는 모드 1이 된다.
모드 1에서 출력전압 Vout은 제1 전압원(VS1)의 전압 V1과 동일한 전압이 된다.
도 2 및 도 3b에 도시된 바와 같이, 모드 1일 때 제1 게이트 입력신호(Gsw1)가 0으로 변하여 제1 스위치(SW1)가 OFF가 되면 고전압 펄스 발생 장치(100)는 모드 2가 된다. 즉, 제1 스위치(SW1)가 ON이고 제2 스위치(SW2)가 OFF인 상태에서, 제1 스위치(SW1)를 OFF로 변화시키면 모드 2가 된다.
도 3b에서 R1 및 R2의 임피던스가 각각 C1 및 C2의 임피던스에 비하여 크고 VS1 및 VS2의 직류전원의 전류는 각각 C1 및 C2에 의해 출력단자 Nout으로부터 실질적으로 차단되므로 R1, R2, VS1 및 VS2로 연결되는 전류 경로는 생략하여 도시하였다.
모드 1 기간 동안 인덕터(L)에 저장되었던 에너지가 모드 2에서 인덕터(L) 및 합성 캐패시턴스에 의한 LC 공진에 의해 Vout이 점차 감소한다. 합성 캐패시턴스는 제1 커패시터(C1) 및 제2 커패시터(C2)의 커패시턴스와 기생 커패시턴스를 포함하는 그라운드와 출력단(Nout) 사이의 등가 커패시턴스일 수 있다. 고전압 펄스 발생 장치(100)와 그라운드 단자 사이에 형성되는 기생 커패시터(Cp)를 경유하여 제1 커패시터(C1)는 충전을 진행하고 제2 커패시터(C2)가 방전되는 LC 공진에 의해 Vout이 감소하며, Vout의 감소는 모드 3이 되기 전까지 지속될 수 있다.
도 2 및 도 3c에 도시된 바와 같이, 모드 2일 때 제2 게이트 입력신호(Gsw2)가 1이 되어 제2 스위치(SW2)가 ON이 되면 고전압 펄스 발생 장치(100)는 모드 3이 된다. 즉, 제1 스위치(SW1) 및 제2 스위치(SW2)가 OFF인 상태에서 제2 스위치(SW2)를 ON으로 변화시키면 모드 3이 된다.
모드 3에서 출력전압 Vout은 제2 전압원(VS2)의 전압과 동일한 값으로서 -V2가 된다.
도 2 및 도 3d에 도시된 바와 같이, 모드 3일 때 제2 게이트 입력신호(Gsw2)가 0으로 변하여 제2 스위치(SW2)가 OFF가 되면 고전압 펄스 발생 장치(100)는 모드 4가 된다. 즉, 제1 스위치(SW1)가 OFF이고 제2 스위치(SW2)가 ON인 상태에서, 제2 스위치(SW2)를 OFF로 변화시키면 모드 4가 된다.
도 3d에서 R1 및 R2의 임피던스가 C1 및 C2의 임피던스에 비하여 크고 VS1 및 VS2의 직류전원은 C1 및 C2에 의해 출력단자로부터 실질적으로 차단되므로 R1, R2, VS1 및 VS2로 연결되는 전류 경로는 생략하여 도시하였다.
한편, Ci1=Ci2=C1=C2일 수 있고, R1=R2일 수 있다.
모드 3 기간 동안 인덕터(L)에 저장된 (-) 에너지가 모드 4에서 인덕터(L) 및 합성 캐패시턴스에 의한 LC 공진에 의해 Vout이 점차 증가한다. 합성 캐패시턴스는 제1 커패시터(C1) 및 제2 커패시터(C2)의 커패시턴스와 기생 커패시턴스를 포함하는 그라운드와 출력단(Nout) 사이의 등가 커패시턴스일 수 있다. 기생 커패시터(Cp)를 경유하여 제1 커패시터(C1)는 방전하고 제2 커패시터(C2)는 충전하는 LC 공진에 의해 Vout이 단조 증가하며, 이 증가는 모드 1이 되기 전까지 지속될 수 있다.
참고로, 모드 2 및 모드 4의 기간 동안에 합성 커패시턴스 및 인덕터(L)에 의한 LC 공진에도 불구하고 모드 2의 기간에 Vout의 단조(monotonous) 감소가 이루어지고 모드 4의 기간 동안 Vout의 단조 증가가 이루어진다.
모드 2 및 모드 4의 기간은 각각 데드 타임 구간으로서 Tdead의 시간을 갖는다. 데드타임 구간 동안 각 스위치에 병렬 연결된 C1, C2 및 챔버(CB)의 커패시턴스(Co)가 모두 방전되어 영전압 스위칭(ZVS)에 의한 Turn-On 및 Turn-off를 가능하게 한다.
데드타임 구간에서 방전 시간을 만족하기 위한 최소 전류(iLpk)는 수학식 1으로 계산될 수 있다.
Figure 112023045358420-pat00001
여기서, △V는 출력파형의 상단 및 하단 사이의 전압차(즉, 피크-투-피크 전압)로서 V1+V2로서 계산될 수 있다. 또한, CPT는 출력 단자(Nout) 및 제1 노드(N1) 사이의 제1 커패시터(C1)의 커패시턴스 및 기생 커패시턴스 등을 포함하는 (+)단 등가 커패시턴스를 나타내고, CNT는 출력 단자(Nout) 및 제2 노드(N2) 사이의 제2 커패시터(C2)의 커패시턴스 및 기생 커패시턴스 등을 포함하는 (-)단 등가 커패시턴스를 나타내며, Co는 해당 챔버(CB)에 대하여 알려진 커패시턴스 값을 나타낸다. 여기서 각 등가 커패시턴스는 측정에 의해 구할 수 있다.
따라서, 전류 iLpk가 흐르기 위한 인덕터 L의 값 Lc는 수학식 2로부터 산출될 수 있다.
Figure 112023045358420-pat00002
여기서, Tsw는 모드1 에서 모드 4가 완료될 때까지의 스위칭 1주기를 나타내며, VL은 인덕터 양단 사이의 전압을 나타낸다.
제5 커패시터(C5)는 인덕터(L)의 포화 방지를 위해 구성된다. 제5 커패시터(C5)가 없는 경우에는 각 스위치(SW1, SW2)의 ON/OFF 비율이 5:5가 아닐 때 인덕터(L)의 평균전압이 0이 아닐 수 있다. 즉, 인덕터 전압에 DC 성분이 존재할 수 있으며, 이것이 인덕터(L)의 포화를 야기시킬 수 있다. 여기서, 인덕터(L)의 평균전압이 0이 아닌 경우로는, V1=V2인 경우 모드1에서의 전압 인가시간과 모드3에서의 전압인가 시간이 서로 상이하거나, 모드1에서의 전압 인가시간과 모드3에서의 전압인가 시간이 서로 동일하고 V1과 V2가 서로 상이한 경우 발생할 수 있다. 여기서 스위칭과 관련한 하나의 주기 중에서 데드타임은 ON/OFF의 시간에서 제외한다. 따라서, 인덕터(L)의 0이 아닌 평균 전압으로 인하여 인덕터가 포화될 수 있으며, C5의 값 선정 시 평균 전압, 리플전압, 공진전류를 고려해야 한다.
평균 전압 Vavg은 수학식 3과 같다.
Figure 112023045358420-pat00003
수학식 3에서, Intensicty_P는 제1 스위치(SW1)이 ON 되어 V1이 인가되는 듀티를 의미하고, Intensicty_N은 제2 스위치(SW2)가 ON 되어 V2가 인가되는 듀티를 의미한다.
인덕터의 피크-투-피크 리플전압 △vc는 수학식 4와 같이 계산될 수 있다.
Figure 112023045358420-pat00004
여기서, iL은 인덕터 L에 흐르는 전류이며 iLpk로서 근사화될 수 있으며, Cc5는 커패시터 C5의 커패시턴스 값을 나타낸다.
여기서 리플전압의 최대값 vc_max 및 최소값 vc_min은 수학식 5와 같다.
Figure 112023045358420-pat00005
따라서, 수학식 6에 의해 공진전류 최대값 ic_max 및 최소값 ic_min이 계산될 수 있다.
Figure 112023045358420-pat00006
도 2에 도시된 바와 같이, 모드 4일 때, 제1 스위치(SW1)가 OFF이고 제2 스위치(SW2)가 OFF인 상태에서 제1 스위치(SW1)를 ON으로 변화시키면 모드 1이 된다.
이와 같이, 고전압 펄스 발생 장치(100)는 제1 스위치(SW1) 및 제2 스위치(SW2)를 순차적으로 온/오프 시켜 모드 1 내지 모드 4가 순차적으로 발생하도록 제어한다.
도 4는 제2 실시예에 따른 고전압 펄스 발생 장치(400) 및 용량성 부하(200)를 함께 나타낸 블록도이다.
도 4에 도시된 바와 같이, 고전압 펄스 발생 장치(400)는 제1 전압원(VS1), 제1 입력 커패시터(Ci1), 제2 전압원(VS2), 제2 입력 커패시터(Ci2) 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), 제4 스위치(SW4), 인덕터(L), 제5 커패시터(C5), 제1 다이오드(D1) 및 제2 다이오드(D2)를 포함하여 구현될 수 있다.
제2 실시예에 따른 고전압 펄스 발생 장치(400)의 회로도는 도 1의 회로도에서 제3 스위치(SW3), 제4 스위치(SW4), 제1 다이오드(D1) 및 제2 다이오드(D2)를 더 포함한 형태가 된다.
도 4에서, 제1 스위치(SW1)의 타단은 출력 단자(Nout)에 연결되고, 제3 스위치(SW3)는 제1 스위치(SW1)의 일단과 제1 노드(N1) 사이에 연결된다.
제2 스위치(SW2)의 일단은 출력 단자 Nout에 연결되고, 제4 스위치(SW4)는 제2 스위치(SW2)의 타단과 제2 노드 사이에 연결된다.
제1 다이오드(D1)는 기준 단자(Nref)에 애노드(Anode)가 연결되고 제1 스위치(SW1)의 일단에 캐소드(Cathode)가 연결된다.
제2 다이오드(D2)는 기준 단자(Nref)에 캐소드가 연결되고 제2 스위치(SW2)의 타단에 애노드가 연결된다.
제1 다이오드(D1)의 양단에는 제1 밸런스 커패시터(Cd1)가 병렬로 연결될 수 있고, 제2 다이오드(D2)의 양단에는 제2 밸런스 커패시터(Cd2)가 병렬로 연결될 수 있다. 또한, 제1 밸런스 커패시터(Cd1) 및 제2 밸런스 커패시터(Cd2)는 각각 단일 소자로서 구현될 수도 있으나, 각각 복수의 다이오드 소자가 직렬로 연결된 형태로 구현될 수도 있다. 또한, 직렬로 연결된 각 다이오드 소자에 각 커패시터가 병렬로 연결될 수 있다.
제1 스위치(SW1)의 양단에는 각각 병렬로 연결된 제1 커패시터(C1) 및 제1 저항소자(R1)를 더 포함할 수 있고, 제2 스위치(SW2)의 양단에는 각각 병렬로 연결된 제2 커패시터(C2) 및 제2 저항소자(R2)를 더 포함할 수 있고, 제3 스위치(SW3)의 양단에는 각각 병렬로 연결된 제3 커패시터(C3) 및 제3 저항소자(R3)를 더 포함할 수 있고, 제4 스위치(SW4)의 양단에는 각각 병렬로 연결된 제4 커패시터(C4) 및 제4 저항소자(R4)를 더 포함할 수 있다. 또한, 제1 스위치(SW1) 내지 제4 스위치(SW4)는 각각 단일 소자로서 구현될 수도 있으나, 각각 복수의 스위치 소자가 직렬로 연결된 형태로 구현될 수도 있다. 또한, 직렬로 연결된 각 스위치 소자에 각 커패시터 및 각 저항소자가 병렬로 연결될 수 있다.
도 5는 제2 실시예에 따른 고전압 펄스 발생 장치(400)의 출력 파형을 도시한 도면이다.
도 6a 내지 도 6e는 제2 실시예에 따른 고전압 펄스 발생 장치(400)의 출력 파형에서 각 모드에서의 동작상태를 설명하기 위한 도면이다.
이하, 도 5 및 도 6을 함께 참조하면서 제2 실시예에 따른 고전압 펄스 발생 장치(400)의 동작을 설명한다.
고전압 펄스 발생 장치(400)는 모드 1 내지 모드 5 순으로 반복하면서 동작한다.
참고로, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)에 각각 병렬로 연결된 제1 커패시터(C1), 제2 커패시터(C2), 제3 커패시터(C3) 및 제4 커패시터(C4)는 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)의 온/오프 전환 과정에서 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4) 중 적어도 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)의 동적 밸런스를 제공하기 위한 것이다.
또한, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)에 각각 병렬로 연결된 제1 저항소자(R1), 제2 저항소자(R2), 제3 저항소자(R3) 및 제4 저항소자(R4)는 초기에 전원을 인가하는 과정에서 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4) 중 적어도 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)의 정적 밸런스를 제공하기 위한 것이다.
또한, 제1 다이오드(D1) 및 제2 다이오드(D2)의 양단에 각각 병렬로 연결된 제1 밸런스 커패시터(Cd1) 및 제2 밸런스 커패시터(Cd2)는 다이오드의 온/오프 전환 과정에서 제1 다이오드(D1) 및 제2 다이오드(D2) 중 어느 한쪽으로 고전압이 치우쳐 인가되지 않도록 동적 밸런스를 제공하기 위한 것이다.
도 5 및 도 6a에 도시한 바와 같이, 제1 스위치(SW1)의 제1 게이트 입력신호(Gsw1) 및 제3 스위치(SW3)의 제3 게이트 입력신호(Gsw3)가 각각 1이 되고(즉, 제1 스위치(SW1) 및 제3 스위치(SW3)가 각각 ON) 제2 스위치(SW2)의 제2 게이트 입력신호(Gsw2) 및 제4 스위치(SW4)의 제4 게이트 입력신호(Gsw4)가 각각 0이 되면(즉, 제2 스위치(SW2) 및 제4 스위치(SW4)가 각각 OFF) 고전압 펄스 발생 장치(400)는 모드 1이 된다.
모드 1에서 출력전압 Vout은 제1 전압원(VS1)의 전압 V1과 동일한 전압 V1이 된다.
도 5 및 도 6b에 도시한 바와 같이, 모드 1일 때 제1 게이트 입력신호(Gsw1) 및 제3 게이트 입력신호(Gsw3)가 각각 0으로 변하여 제1 스위치(SW1) 및 제3 스위치(SW3)가 각각 OFF가 되면 고전압 펄스 발생 장치(400)는 모드 2가 된다. 즉, 제1 스위치(SW1) 및 제3 스위치(SW3)가 각각 ON이고 제2 스위치(SW2) 및 제4 스위치(SW4)가 각각 OFF인 상태에서, 제1 스위치(SW1) 및 제3 스위치(SW3)를 각각 OFF로 변화시키면 모드 2가 된다.
도 6b에서 R1, R2, R3 및 R4의 임피던스가 각각 C1, C2, C3, 및 C4의 임피던스에 비하여 크고 VS1 및 VS2의 직류전원은 C1, C2, C3, 및 C4에 의해 출력단자로부터 실질적으로 차단되므로 R1, R2, R3, R4, VS1 및 VS2로 연결되는 전류 경로는 생략하여 도시하였다.
모드 1 기간 동안 인덕터(L)에 저장되었던 에너지가 모드 2에서 인덕터(L) 및 합성 캐패시턴스에 의한 LC 공진에 의해 Vout이 점차 감소한다. 합성 캐패시턴스는 제1 커패시터(C1), 제2 커패시터(C2), 제3 커패시터(C3) 및 제4 커패시터(C4)의 커패시턴스와 기생 커패시턴스를 포함하는 그라운드와 출력단(Nout) 양단 사이의 등가 커패시턴스일 수 있다. 기생 커패시터(Cp)를 경유하여 제1 커패시터(C1) 및 제3 커패시터(C3)는 충전되고 제2 커패시터(C2) 및 제4 커패시터(C4)가 방전되는 LC 공진에 의해 Vout이 감소하며, 이 감소는 모드 3이 되기 전까지 지속될 수 있다.
도 5 및 도 6c에 도시된 바와 같이, 모드 2일 때 제2 게이트 입력신호(Gsw2) 및 제4 게이트 입력신호(Gsw4)가 각각 1이 되어 제2 스위치(SW2) 및 제4 스위치(SW4)가 각각 ON이 되면 고전압 펄스 발생 장치(400)는 모드 3이 된다. 즉, 제1 스위치(SW1) 내지 제4 스위치(SW4)가 OFF인 상태에서, 제2 스위치(SW2) 및 제4 스위치(SW4)를 각각 ON으로 변화시키면 모드 3이 된다.
모드 3에서 출력전압 Vout은 제2 전압원(VS2)의 전압과 동일한 값으로서 -V2가 된다.
도 5 및 도 6d에 도시된 바와 같이, 모드 3일 때 제2 게이트 입력신호(Gsw2) 및 제4 게이트 입력신호(Gsw4)가 각각 0으로 변하여 제2 스위치(SW2) 및 제4 스위치(SW4)가 각각 OFF가 되면 고전압 펄스 발생 장치(400)는 모드 4가 된다. 즉, 제1 스위치(SW1) 및 제3 스위치(SW3)가 OFF이고 제2 스위치(SW2) 및 제4 스위치(SW4)가 ON인 상태에서, 제2 스위치(SW2) 및 제4 스위치(SW4)를 각각 OFF로 변화시키면 모드 4가 된다.
모드 3 기간 동안 인덕터(L)에 저장된 (-) 에너지가 모드 4에서 합성 커패시턴스 및 인덕터(L)에 의한 LC 공진에 의해 Vout이 점차 증가한다. 합성 캐패시턴스는 제1 커패시터(C1), 제2 커패시터(C2), 제3 커패시터(C3) 및 제4 커패시터(C4)의 커패시턴스와 기생 커패시턴스를 포함하는 그라운드와 출력단(Nout) 사이의 등가 커패시턴스일 수 있다. 기생 커패시터(Cp)를 경유하여 제1 커패시터(C1) 및 제3 커패시터(C3)는 방전되고 제2 커패시터(C2) 및 제4 커패시터(C4)를 충전하는 LC 공진에 의해 Vout이 단조 증가하며, 이 증가는 모드 1이 되기 전까지 지속될 수 있다.
한편, 병렬연결 커패시터는 Ci1=Ci2=C1=C2=C3=C4일 수 있고, 병렬연결 저항소자는 R1=R2=R3=R4일 수 있다. 여기서, 병렬연결 커패시터 및 병렬연결 저항소자의 값은 ZVS를 이루기 위하여 각각 적절히 튜닝된 값을 가질 수 있다.
여기서, L 값은 제1 실시예에서와 유사하게 수학식 2에 의해 결정될 수 있으며, 제2 실시예에서 수학식 2의 iLpk 값은 수학식 7과 같이 결정될 수 있다.
Figure 112023045358420-pat00007
여기서, △V는 출력파형의 상단 및 하단 사이의 전압차로서 V1+V2로서 계산될 수 있다. 또한, CPT는 출력 단자(Nout) 및 제1 노드(N1) 사이의 제1 커패시터(C1), 제3 커패시터(C3)의 커패시턴스 및 기생 커패시턴스 등을 포함하는 (+)단 등가 커패시턴스를 나타내고, CNT는 출력 단자(Nout) 및 제2 노드(N2) 사이의 제2 커패시터(C2), 제4 커패시터(C4)의 커패시턴스 및 기생 커패시턴스 등을 포함하는 (-)단 등가 커패시턴스를 나타낸다. Co는 해당 챔버(CB)에 대하여 알려진 커패시턴스 값을 나타낸다.
본 실시예에서 각 등가 커패시턴스는 측정에 의해 구할 수 있다.
또한, 공진전류 최대값 ic_max 및 최소값 ic_min과, Lc 및 Cc5와의 관계는 수학식 6과 같은 관계를 갖는다.
도 5에 도시된 바와 같이, 모드 4일 때 제1 스위치(SW1) 내지 제4 스위치(SW4)가 OFF인 상태에서, 제1 스위치(SW1) 및 제3 스위치(SW3)를 각각 ON으로 변화시키면 모드 1이 된다.
이와 같이, 고전압 펄스 발생 장치(400)는 제1 스위치(SW1) 내지 제4 스위치(SW4)를 순차적으로 온/오프 시켜 모드 1 내지 모드 4가 순차적으로 발생하도록 제어할 수 있다.
고전압 펄스 발생 장치(400)는, 모드 3 이후에 모드 5가 되도록 제어할 수도 있다.
도 5에 도시된 바와 같이, 모드 3일 때 제1 스위치(SW1) 및 제3 스위치(SW3)가 OFF이고 제2 스위치(SW2) 및 제4 스위치(SW4)가 ON인 상태에서, 제1 스위치(SW1)를 ON으로 변화시키고 제4 스위치(SW4)를 OFF로 변화시키면 모드 5가 된다.
도 5 및 도 6e에 도시된 바와 같이, 모드 5에서 출력 단자 Nout은 제1 다이오드(D1) 및 제1 스위치(SW1)를 경유하여 기준단자로 연결되고, 제2 다이오드(D2) 및 제2 스위치(SW2)를 경유하여 기준단자로 연결되므로 Vout은 0V가 된다. 이때 Vout이 -V2에서 0V로 전환되는 과정에서 LC 공진에 의해 에너지를 소모하는 과정이 존재하나 간략하게 도시하기 위하여 모드 3에서 모드 5로 전환되는 경우의 출력 전압을 도 5와 같이 도시하였다.
도 5에 도시된 바와 같이, 모드 5일 때 제1 스위치(SW1) 및 제2 스위치(SW2)가 ON이고 제3 스위치(SW3) 및 제4 스위치(SW4)가 OFF인 상태에서, 제2 스위치(SW2)를 OFF로 변화시키고 제3 스위치(SW3)를 ON으로 변화시키면 모드 1이 된다. 여기서도, 이때 Vout이 0V에서 V1으로 전환되는 과정에서 LC 공진에 의해 에너지를 축적하는 과정이 존재하나 간략하게 도시하기 위하여 모드 5에서 모드 1로 전환되는 경우의 출력 전압을 도 5와 같이 도시하였다.
도 7은 제3 실시예에 따른 고전압 펄스 발생 장치(700) 및 용량성 부하(200)를 함께 나타낸 블록도이다.
제3 실시예에 따른 고전압 펄스 발생 장치(700)는 제2 실시예에 따른 고전압 펄스 발생 장치(400)에서 제5 커패시터(C5)가 생략되어 인덕터(L)의 일단이 기준 단자(Nref)에 직접 연결되는 형태가 된다.
제3 실시예에 따른 고전압 펄스 발생 장치(700)의 동작 파형은 도 5에 도시된 제2 실시예에 따른 고전압 펄스 발생 장치(400)의 동작 파형과 실질적으로 동일하다.
또한, 고전압 펄스 발생 장치(700)의 각 동작 모드에 따른 회로 상의 전류의 흐름은 도 6에 도시된 고전압 펄스 발생 장치(400)의 각 동작 모드에 따른 회로 상의 전류의 흐름과 실질적으로 동일하다.
다만, 제2 실시예에 비해 제3 실시예에서는 모드 2에서 인덕터(L)에 의하여 출력전압 Vout이 빠르게 증가하며, 모드 4에서 인덕터(L)에 의하여 출력전압 Vout이 빠르게 감소하여 시스템 안정성이 증가될 수 있다.
제3 실시예에서 인덕터(L)의 값은 제2 실시예에서와 유사한 값을 가질 수 있다.
제1 내지 제4 스위치(SW1, SW2, SW3, SW4)는 전력 반도체 소자일 수 있다. 전력 반도체 소자는 전력의 변환이나 제어에 사용되는 반도체 소자로서, IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal-Oxide Semiconductor Field Effect Transistor) 등의 소자로서 구현 가능하다.
도 8은 복수의 고전압 펄스 발생 장치가 병렬로 연결되어 펄스 발생회로가 구현된 예를 도시한 도면이다.
도 8에 도시한 바와 같이, 펄스 발생회로(800)는 제어기(810) 및 복수의 고전압 펄스 발생 장치(820)를 포함한다. 여기서, 복수의 고전압 펄스 발생 장치(820)는 고전압 펄스 발생 장치(100), 고전압 펄스 발생 장치(400) 및 고전압 펄스 발생 장치(700)를 포함한다.
복수의 고전압 펄스 발생 장치(100, 400, 700)의 각 기준 단자(Nref)는 그라운드에 연결되고, 복수의 고전압 펄스 발생 장치(100, 400, 700)의 각 출력 단자(Nout)는 챔버(200)에 병렬로 연결된다. 따라서, 제어기(810)에 의해 각각의 복수의 고전압 펄스 발생 장치(100, 400, 700)가 제어되어 발생하는 펄스는 챔버(200)로 출력된다.
도 9는 본 실시예에 따른 고전압 펄스 발생 방법을 흐름도로 도시한 도면이다.
이하, 도 1 내지 도 8을 함께 참조하면서 본 실시예에 따른 고전압 펄스 발생 방법을 설명한다.
제어기(810)는 고전압 펄스 발생 장치(100)의 제1 스위치(SW1) 및 제2 스위치(SW2)의 온/오프를 제어하거나, 고전압 펄스 발생 장치(400, 700)에서 제1 내지 제4 스위치(SW1, SW2, SW3, SW4)의 온/오프를 제어한다.
고전압 펄스 발생 장치(100)를 동작시키는 경우, 제어기(810)는 제1 스위치(SW1)를 온 하고 제2 스위치(SW2)를 오프 하여 모드 1로 진입시킨다(S910).
모드 1 상태가 일정 시간 수행된 후, 제어기(810)는 제1 스위치(SW1)를 오프 하여 모드 2로 진입시킨다(S920).
모드 2로 진입된 후 일정 시간 후에, 제어기(810)는 제2 스위치(SW2)를 온 하여 모드 3으로 진입시킨다(S930).
모드 3으로 진입된 후 일정 시간 후에, 제어기(810)는 제2 스위치(SW2)를 오프 하여 모드 4로 진입시킨다(S940).
모드 4로 진입된 후 일정 시간 후에, 제어기(810)는 제1 스위치(SW1)를 온 하여 모드 1로 진입시킨다(S950).
이와 같이, 제어기(810)는 제1 스위치(SW1) 및 제2 스위치(SW2)의 온/오프를 제어하여 고전압 펄스 발생 장치(100)를 모드 1 내지 모드 4 순으로 변화되어 동작하도록 제어한다.
한편, 고전압 펄스 발생 장치(400, 700)를 동작시키는 경우, 단계 S910 내지 S950에서 제어기(810)는 제1 스위치(SW1) 및 제2 스위치(SW2)의 온/오프 제어 외에 제3 스위치(SW3) 및 제4 스위치(SW4)의 온/오프도 추가적으로 제어한다. 다시 말해서, 제어기(810)는 단계 S910에서 추가적으로 제3 스위치(SW3)를 온 하고 제4 스위치(SW4)를 오프하며, 단계 S920에서 추가적으로 제3 스위치(SW3)를 오프하며, 단계 S930에서 추가적으로 제4 스위치(SW4)를 온 하며, 단계 S940에서 추가적으로 제4 스위치(SW4)를 오프 하며, 단계 S950에서 추가적으로 제3 스위치(SW3)를 온 한다.
또한, 고전압 펄스 발생 장치(400, 700)를 동작시키는 경우, 제어기(810)는 모드 3의 다음 단계에는 모드 5가 수행되도록 제어하고 모드 5의 단음 단계에는 모드 1이 수행되도록 제어할 수도 있다.
도 10은 본 개시의 일 실시예에 따른 반도체 소자 제조 장치(1000)를 설명하기 위한 블록도이다.
도 10을 참조하면, 반도체 소자 제조 장치(1000)는 챔버(200) 및 펄스 발생회로(800)를 포함할 수 있다.
챔버(200) 내의 상부 영역에는 세라믹 커버(210)가 배치되고, 세라믹 커버(210)의 외측에는 복수의 유도 코일(220)이 배치된다.
챔버(200) 내의 하부 영역에는 하부 전극(Bottom Electrode)(230)이 배치되며, 하부 전극(230)의 상부에 웨이퍼(W)가 배치될 수 있다.
하부 전극(230)은 정전력에 의해 웨이퍼(W)를 흡착하여 지지하는 정전 척(Electrostatic Chuck: ESC)일 수 있다. 또한, 챔버(200)는 가스 공급부(미도시) 및 가스 배출부(미도시)를 포함할 수 있으며, 가스 공급부(미도시)는 반응 가스를 챔버(200) 내에 공급하고, 가스 배출부(미도시)를 통해 가스를 배기하여 챔버(200)를 진공 상태로 유지할 수 있다.
RF 전력 생성기(1010)는 정현파 형태의 RF 전력(즉, 제1 전력)을 생성할 수 있고, 생성된 제1 전력을 유도 코일(220)에 제공할 수 있다. 제1 전력은 플라즈마를 생성하기 위한 전력으로서, 소스(source) 전력이라고 명명될 수 있다. 제1 전력 생성기(1010)는 수십 MHz의 정현파 형태의 고주파 전원을 생성하는 기기일 수 있다.
반도체 소자 제조 장치(1000)는 ICP(Inductively Coupled Plasma) 방식이 적용되는 반도체 설비이다.
유도 코일(220)에 RF 전력이 제공되면 유도 코일(220)에 의해 챔버(200) 내에 전기장이 발생하고 챔버(200) 내에 발생한 자유전자가 자기장에 의해 동심원을 그리며 가속된다. 챔버(200) 내의 자유전자가 챔버(200)의 내벽과 충돌하지 않고 계속해서 중성 입자와 충돌하여 플라즈마를 형성하여 고밀도의 플라즈마가 형성될 수 있다.
유도 코일(220)에 의해 발생하는 자기장에 의해 챔버(200) 내에 고밀도 플라즈마(HDP: High Density Plasma)가 형성될 수 있으며, 제1 전력의 세기 조절에 의해 플라즈마의 이온 밀도가 조절될 수 있다.
펄스 발생회로(800)는 비정현파 형태의 펄스(즉, 제2 전력)를 생성할 수 있다. 제2 전력은 플라즈마의 이온 에너지를 제어하기 위한 전력이다.
펄스 발생회로(800)는 제어기(810)의 제어에 의해 복수의 고전압 펄스 발생 장치(100, 400, 700) 중에서 하나의 장치가 선택되어 펄스를 발생시킨다. 제어기(810)는 복수의 고전압 펄스 발생 장치(100, 400, 700) 중에서 반도체 공정에 적합한 어느 하나가 선택되도록 복수의 고전압 펄스 발생 장치(100, 400, 700) 내의 각 스위치의 온 또는 오프를 제어하여 펄스 발생회로(800) 내의 특정 고전압 펄스 발생 장치(100, 400, 700)로부터 펄스를 발생시킨다. 펄스 발생회로(800)로부터 발생된 펄스는 제2 전력으로서 하부 전극(230)에 제공된다.
하부 전극(230)에 제2 전력이 제공되면, 하부 전극(230) 상에 배치되는 웨이퍼(W)에 전압이 유도될 수 있다. 따라서, 제2 전력에 따라 웨이퍼(W)의 전압이 제어될 수 있고, 이에 따라, 챔버(200) 내에 생성된 플라즈마의 이온 에너지가 제어될 수 있다.
반응 가스가 챔버(200) 내에 확산되고, 유도 코일(220)로 인가되는 제1 전력 및 하부 전극(230)으로 인가되는 제2 전력에 의해 반응가스가 플라즈마로 변환될 수 있다. 플라즈마는 웨이퍼(W) 표면과 접촉되어 물리적 또는 화학적으로 반응하게 되고, 이러한 반응을 통해 플라즈마 어닐링, 식각, 플라즈마 강화 화학적 기상 증착, 물리적 기상 증착, 플라즈마 세정 등의 웨이퍼 처리 공정을 수행할 수 있다.
반도체 소자 제조 장치(1000)가 식각 공정에 이용되는 경우, 반응 가스는 하부 전극(230)의 상부에서 고주파 방전에 의해 플라즈마화 되고, 플라즈마에 의해 활성화된 라디칼, 전자, 이온에 의해 웨이퍼(W) 상의 피가공 막이 원하는 패턴으로 식각될 수 있다. 본 실시예에 따르면, 플라즈마의 라디칼, 전자, 이온을 정밀 제어함으로써, 식각률(etching rate), 종횡비, 식각 패턴의 치수(critical dimension), 식각 패턴의 프로파일, 선택비 등의 식각 성능을 개선할 수 있다.
한편, 본 개시에서 설명된 다양한 기능들 혹은 방법들은 하나 이상의 프로세서에 의해 판독되고 실행될 수 있는 비일시적 기록매체에 저장된 명령어들로 구현될 수도 있다. 비일시적 기록매체는, 예를 들어, 컴퓨터 시스템에 의하여 판독 가능한 형태로 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 예를 들어, 비일시적 기록매체는 EPROM(Erasable Programmable Read Only Memory), 플래시 드라이브, 광학 드라이브, 자기 하드 드라이브, 솔리드 스테이트 드라이브(SSD)와 같은 저장매체를 포함한다.
이상의 설명에서 예시적인 실시예들은 많은 다른 방식으로 구현될 수 있다는 것을 이해해야 한다. 하나 이상의 예시들에서 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수 있다. 본 명세서에서 설명된 기능적 컴포넌트들은 그들의 구현 독립성을 특히 더 강조하기 위해 "...부(unit)" 로 라벨링되었음을 이해해야 한다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 400, 700: 고전압 펄스 발생 장치
200: 챔버 210: 세라믹 커버
220: 유도 코일 230: 하부 전극
800: 펄스 발생회로 810: 제어기
1000: 반도체 소자 제조 장치 1010: RF 전력 생성기

Claims (32)

  1. 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원;
    상기 제1 전압원에 병렬로 연결되는 제1 입력 커패시터;
    상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원;
    상기 제2 전압원에 병렬로 연결되는 제2 입력 커패시터;
    출력 단자와 상기 제1 노드 사이에 연결되는 제1 스위치;
    상기 출력 단자와 상기 제2 노드 사이에 연결되는 제2 스위치; 및
    상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터
    를 포함하는 고전압 펄스 발생 장치.
  2. 제1항에 있어서,
    상기 기준 단자와 상기 출력 단자 사이에 상기 인덕터와 직렬로 연결되는 제5 커패시터를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  3. 제1항에 있어서,
    제1 모드에서 상기 제1 스위치는 온(on) 되고 상기 제2 스위치는 오프(off) 되고,
    제2 모드에서 상기 제1 스위치와 상기 제2 스위치는 오프 되고,
    제3 모드에서 상기 제1 스위치는 오프되고 상기 제2 스위치는 온 되고,
    제4 모드에서 상기 제1 스위치와 상기 제2 스위치는 오프되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  4. 제3항에 있어서,
    상기 모드들은 상기 제1 모드, 상기 제2 모드, 상기 제3 모드 및 상기 제4 모드의 순서대로 반복되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  5. 제1항에 있어서,
    상기 제1 스위치의 타단은 상기 출력 단자에 연결되고, 상기 제2 스위치의 일단은 상기 출력 단자에 연결되되,
    상기 제1 노드와 상기 제1 스위치의 일단 사이에 연결되는 제3 스위치;
    상기 제2 노드와 상기 제2 스위치의 타단 사이에 연결되는 제4 스위치;
    상기 기준 단자에 애노드(Anode)가 연결되고 상기 제1 스위치의 일단에 캐소드(Cathode)가 연결되는 제1 다이오드; 및
    상기 기준 단자에 캐소드가 연결되고 상기 제2 스위치의 타단에 애노드가 연결되는 제2 다이오드를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  6. 제5항에 있어서,
    제1 모드에서 상기 제1 스위치와 상기 제3 스위치는 온 되고 상기 제2 스위치와 상기 제4 스위치는 오프 되고,
    제2 모드에서 상기 제1 스위치, 상기 제2 스위치, 상기 제3 스위치 및 상기 제4 스위치는 오프 되고,
    제 3 모드에서 상기 제1 스위치와 상기 제3 스위치는 오프 되고 상기 제2 스위치와 상기 제4 스위치는 온 되고,
    제4 모드에서 상기 제1 스위치, 상기 제2 스위치, 상기 제3 스위치 및 상기 제4 스위치는 오프 되고,
    제5 모드에서 상기 제1 스위치와 상기 제2 스위치가 온 되고 상기 제3 스위치와 상기 제4 스위치가 오프 되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  7. 제6항에 있어서,
    상기 출력 단자로 토글(toggle)하는 고전압 펄스를 발생시키는 구간에서 상기 제1 모드, 상기 제2 모드, 상기 제3 모드 및 상기 제4 모드가 반복되고,
    상기 출력 단자의 전압 레벨을 고정하기 위한 구간에서 상기 제5 모드가 설정되는 것을 특징으로 하는 고전압 펄스 발생 장치
  8. 제5항에 있어서,
    상기 기준단자와 상기 출력 단자 사이에 상기 인덕터와 직렬로 연결되는 제5 커패시터를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  9. 제5항에 있어서,
    상기 제1 내지 제4 스위치에는 각각 저항소자 및 커패시터가 병렬로 연결되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  10. 제9항에 있어서,
    상기 인덕터의 값 Lc는 다음의 수학식
    Figure 112024018046469-pat00008

    Figure 112024018046469-pat00009
    ,
    에 의해 산출되며,
    여기서, VL은 상기 인덕터 양단 사이의 전압이고, Tsw는 스위칭 주기이고, Tdead는 상기 제1 내지 제4스위치가 모두 오프되는 스위칭 데드타임이고, △V는 출력파형의 피크-투-피크 전압이고, CPT는 상기 출력 단자 및 상기 제1 노드 사이의 등가 커패시턴스를 나타내고, CNT는 상기 출력 단자 및 상기 제2 노드 사이의 등가 커패시턴스이고, Co는 상기 출력 단자에 연결된 챔버의 커패시턴스인 것을 특징으로 하는 고전압 펄스 발생 장치.
  11. 제5항에 있어서,
    상기 제1 및 제2 다이오드에는 각각 커패시터가 병렬로 연결되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  12. 고전압 펄스 발생 장치 및 챔버를 포함하되,
    상기 고전압 펄스 발생 장치는,
    제1노드에 (+) 단자가 연결되고 기준 단자에 (-) 단자가 연결된 제1 전압원;
    상기 제1 전압원에 병렬로 연결되는 제1 입력 커패시터;
    상기 기준 단자에 (+) 단자가 연결되고 제2 노드에 (-) 단자가 연결된 제2 전압원;
    상기 제2 전압원에 병렬로 연결되는 제2 입력 커패시터;
    출력 단자와 상기 제1 노드 사이에 연결되는 제1 스위치;
    상기 출력 단자와 상기 제2 노드 사이에 연결되는 제2 스위치; 및
    상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터
    를 포함하는 것을 특징으로 하는 반도체 소자 제조 장치.
  13. 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원;
    상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원;
    출력 단자와 상기 제1 노드 사이에서 직렬로 연결되는 복수의 제1 스위치들;
    상기 출력 단자와 상기 제2 노드 사이에서 직렬로 연결되는 복수의 제2 스위치들;
    상기 복수의 제1 스위치들 각각에 병렬로 연결되는 복수의 제1 커패시터들;
    상기 복수의 제2 스위치들 각각에 병렬로 연결되는 복수의 제2 커패시터들;
    상기 복수의 제1 스위치들 각각에 병렬로 연결되는 복수의 제1 저항소자들;
    상기 복수의 제2 스위치들 각각에 병렬로 연결되는 복수의 제2 저항소자들; 및
    상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터
    를 포함하는 고전압 펄스 발생 장치.
  14. 제13항에 있어서,
    상기 기준 단자와 상기 출력 단자 사이에 상기 인덕터와 직렬로 연결되는 제5 커패시터를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  15. 제13항에 있어서,
    상기 제1 전압원에 병렬로 연결되는 제1 입력 커패시터; 및
    상기 제2 전압원에 병렬로 연결되는 제2 입력 커패시터를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  16. 제13항에 있어서,
    제1 모드에서 상기 복수의 제1 스위치들은 온(on) 되고 상기 복수의 제2 스위치들은 오프(off) 되고,
    제2 모드에서 상기 복수의 제1 스위치들과 상기 복수의 제2 스위치들은 오프 되고,
    제3 모드에서 상기 복수의 제1 스위치들은 오프 되고 상기 복수의 제2 스위치들은 온 되고,
    제4 모드에서 상기 복수의 제1 스위치들과 상기 복수의 제2 스위치들은 오프 되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  17. 제16항에 있어서,
    상기 모드들은 상기 제1 모드, 상기 제2 모드, 상기 제3 모드 및 상기 제4 모드의 순서대로 반복되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  18. 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원;
    상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원;
    출력 단자와 제3 노드 사이에서 직렬로 연결되는 복수의 제1 스위치들;
    상기 제3 노드와 상기 제1 노드 사이에서 직렬로 연결되는 복수의 제3 스위치들;
    상기 출력 단자와 제4 노드 사이에서 직렬로 연결되는 복수의 제2 스위치들;
    상기 제4 노드와 상기 제2 노드 사이에서 직렬로 연결되는 복수의 제4 스위치들;
    상기 복수의 제1 스위치들 각각에 병렬로 연결되는 복수의 제1 커패시터들;
    상기 복수의 제2 스위치들 각각에 병렬로 연결되는 복수의 제2 커패시터들;
    상기 복수의 제3 스위치들 각각에 병렬로 연결되는 복수의 제3 커패시터들;
    상기 복수의 제4 스위치들 각각에 병렬로 연결되는 복수의 제4 커패시터들;
    상기 기준 단자에 애노드(Anode)가 연결되고 상기 제3 노드에 캐소드(Cathode)가 연결되는 제1 다이오드;
    상기 기준 단자에 캐소드가 연결되고 상기 제4 노드에 애노드가 연결되는 제2다이오드; 및
    상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터
    를 포함하는 고전압 펄스 발생 장치.
  19. 제18항에 있어서,
    상기 복수의 제3 스위치들 각각에 병렬로 연결되는 복수의 제3 저항소자들; 및
    상기 복수의 제4 스위치들 각각에 병렬로 연결되는 복수의 제4 저항소자들을 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  20. 제19항에 있어서,
    상기 복수의 제1 스위치들 각각에 병렬로 연결되는 복수의 제1 저항소자들; 및
    상기 복수의 제2 스위치들 각각에 병렬로 연결되는 복수의 제2 저항소자들을 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  21. 제18항에 있어서,
    상기 기준 단자와 상기 출력 단자 사이에 상기 인덕터와 직렬로 연결되는 제5 커패시터를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  22. 제18항에 있어서,
    상기 제1 전압원에 병렬로 연결되는 제1 입력 커패시터; 및
    상기 제2 전압원에 병렬로 연결되는 제2 입력 커패시터를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  23. 제18항에 있어서,
    제1 모드에서 상기 복수의 제1 스위치들과 상기 복수의 제3 스위치들은 온 되고 상기 복수의 제2 스위치들과 상기 복수의 제4 스위치들은 오프 되고,
    제2 모드에서 상기 복수의 제1 스위치들, 상기 복수의 제2 스위치들, 상기 복수의 제3 스위치들 및 상기 복수의 제4 스위치들은 오프 되고,
    제 3 모드에서 상기 복수의 제1 스위치들과 상기 복수의 제3 스위치들은 오프 되고 상기 복수의 제2 스위치들과 상기 복수의 제4 스위치들은 온 되고,
    제4 모드에서 상기 복수의 제1 스위치들, 상기 복수의 제2 스위치들, 상기 복수의 제3 스위치들 및 상기 복수의 제4 스위치들은 오프 되고,
    제5 모드에서 상기 복수의 제1 스위치들과 상기 복수의 제2 스위치들이 온 되고 상기 복수의 제3 스위치들과 상기 복수의 제4 스위치들이 오프 되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  24. 제23항에 있어서,
    상기 출력 단자로 토글(toggle)하는 고전압 펄스를 발생시키는 구간에서 상기 제1 모드, 상기 제2 모드, 상기 제3 모드 및 상기 제4 모드가 반복되고,
    상기 출력 단자의 전압 레벨을 고정하기 위한 구간에서 상기 제5 모드가 설정되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  25. 제18항에 있어서,
    상기 제1 다이오드와 상기 제2 다이오드에는 각각 커패시터가 병렬로 연결되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  26. 제1 노드에 기준 단자의 전압 레벨보다 높은 양의 전압을 제공하는 제1 전압원;
    제2 노드에 기준 단자의 전압 레벨보다 낮은 음의 전압을 제공하는 제2 전압원;
    제1 모드에서 바이패스되고, 제2 내지 제4 모드들에서 상기 제1노드와 출력 단자 사이에서 연결되는 제1 커패시터;
    제3 모드에서 바이패스되고, 제1, 제2 및 제4 모드들에서 상기 제2노드와 상기 출력 노드 사이에서 연결되는 제2 커패시터; 및
    상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터를 포함하고,
    상기 제1 모드에서 상기 제1 노드와 상기 출력 단자는 전기적으로 연결되고, 상기 제3 모드에서 상기 제2 노드와 상기 출력 단자는 전기적으로 연결되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  27. 제26항에 있어서,
    상기 제1 커패시터에 병렬로 연결되는 제1 저항소자; 및
    상기 제2 커패시터에 병렬로 연결되는 제2 저항소자를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  28. 제27항에 있어서,
    상기 기준 단자와 상기 출력 단자 사이에서 상기 인덕터와 직렬로 연결되는 제5 커패시터를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치
  29. 제28항에 있어서,
    상기 모드들은 상기 제1 모드, 상기 제2 모드, 상기 제3 모드 및 상기 제4 모드의 순서대로 반복되는 것을 특징으로 하는 고전압 펄스 발생 장치
  30. 제1 노드에 기준 단자의 전압 레벨보다 높은 양의 전압을 제공하는 제1 전압원;
    제2 노드에 기준 단자의 전압 레벨보다 낮은 음의 전압을 제공하는 제2 전압원;
    제1 모드와 제5 모드에서 바이패스되고, 제2 내지 제4 모드들에서 제3 노드와 출력 단자 사이에서 연결되는 제1 커패시터;
    제1 모드에서 바이패스되고, 제2 내지 제5 모드들에서 상기 제1 노드와 상기 제3 노드 사이에서 연결되는 제3 커패시터;
    제3 모드와 제5 모드에서 바이패스되고, 제1, 제2 및 제4 모드들에서 상기 출력 단자와 제4 노드 사이에서 연결되는 제2 커패시터;
    상기 제3 모드에서 바이패스되고, 상기 제1, 제2, 제4 및 제5 모드들에서 상기 제4 노드와 상기 제2 노드 사이에서 연결되는 제4 커패시터;
    상기 기준 단자와 상기 출력 단자 사이에 연결되는 인덕터;
    상기 기준 단자의 전압 레벨이 상기 제3 노드의 전압 레벨보다 높은 경우에, 상기 기준 단자로부터 상기 제3 노드로 전류를 공급하는 제1 다이오드; 및
    상기 제4 노드의 전압 레벨이 상기 기준 단자의 전압 레벨보다 높은 경우에, 상기 제4 노드로부터 상기 기준 단자로 전류를 공급하는 제2 다이오드를 포함하고,
    상기 제1 모드에서 상기 제1 노드와 상기 출력 단자는 전기적으로 연결되고, 상기 제3 모드에서 상기 제2 노드와 상기 출력 단자는 전기적으로 연결되는 것을 특징으로 하는 고전압 펄스 발생 장치.
  31. 제30항에 있어서,
    상기 제1 커패시터에 병렬로 연결되는 제1 저항소자;
    상기 제2 커패시터에 병렬로 연결되는 제2 저항소자;
    상기 제3 커패시터에 병렬로 연결되는 제3 저항소자;
    상기 제4 커패시터에 병렬로 연결되는 제4 저항소자;
    상기 제1 다이오드에 병렬로 연결되는 제1 밸런스 커패시터;
    상기 제2 다이오드에 병렬로 연결되는 제2 밸런스 커패시터; 및
    상기 기준 단자와 상기 출력 단자 사이에 상기 인덕터와 직렬로 연결되는 제5 커패시터를 더 포함하는 것을 특징으로 하는 고전압 펄스 발생 장치.
  32. 제30항에 있어서,
    상기 출력 단자로 토글(toggle)하는 고전압 펄스를 발생시키는 구간에서 상기 제1 모드, 상기 제2 모드, 상기 제3 모드 및 상기 제4 모드가 반복되고,
    상기 출력 단자의 전압 레벨을 고정하기 위한 구간에서 상기 제5 모드가 설정되는 것을 특징으로 하는 고전압 펄스 발생 장치.
KR1020230052840A 2022-10-07 2023-04-21 플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법 KR102657484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220128918 2022-10-07
KR1020220128918 2022-10-07

Publications (1)

Publication Number Publication Date
KR102657484B1 true KR102657484B1 (ko) 2024-04-16

Family

ID=90882363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230052840A KR102657484B1 (ko) 2022-10-07 2023-04-21 플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102657484B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130107590A1 (en) * 2011-10-31 2013-05-02 General Electric Company Solid state pulsed power generator
KR20210035403A (ko) * 2019-09-24 2021-04-01 주식회사 다원시스 듀오 플라즈마트론 이온원에 적용되는 펄스 전원 공급 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130107590A1 (en) * 2011-10-31 2013-05-02 General Electric Company Solid state pulsed power generator
KR20210035403A (ko) * 2019-09-24 2021-04-01 주식회사 다원시스 듀오 플라즈마트론 이온원에 적용되는 펄스 전원 공급 장치 및 방법

Similar Documents

Publication Publication Date Title
KR102701241B1 (ko) 펄스화 dc 바이어스 사용 시 자동 esc 바이어스 보상
CN114222958B (zh) 具有单个受控开关的偏置电源
US11631573B2 (en) High voltage resistive output stage circuit
JP2023182762A (ja) 空間変動型ウェハバイアス電力システム
JP7516657B2 (ja) プラズマ処理用途のためのパルス電圧源
TW202318478A (zh) 電漿系統
US12002651B2 (en) Voltage waveform generator, wafer processing apparatus and plasma processing apparatus
US20240194452A1 (en) Bias supply with resonant switching
KR102657484B1 (ko) 플라즈마를 이용한 반도체 제조 설비에서 비정현파 고전압 펄스 발생 장치 및 방법
CN118043933A (zh) 具有双向开关的可配置偏置电源
KR20240049143A (ko) 플라즈마를 이용한 반도체 소자 제조 장치에서 고전압 구형파 발생 장치 및 방법
WO2007000839A1 (ja) 電気回路及びパルス電源
JP2023533841A (ja) プラズマ支援加工装置用の電圧波形発生器
KR20210084255A (ko) 임피던스 조정장치
KR20240049159A (ko) 플라즈마를 이용한 반도체 제조 설비에서 고전압 비정현파 신호 제어 장치 및 방법
KR20240088461A (ko) 플라즈마를 이용한 반도체 제조 설비에서 고전압 변조 비정현파 발생 장치 및 방법
US20240274406A1 (en) Frequency generation device for providing bias power in semiconductor process
US12125673B2 (en) Pulsed voltage source for plasma processing applications
KR20240088470A (ko) 플라즈마를 이용한 반도체 제조 설비에서 다중레벨 고전압 비정현파 신호 발생 장치 및 방법
KR20240107945A (ko) 스너버 회로

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant