JP2023533841A - プラズマ支援加工装置用の電圧波形発生器 - Google Patents

Abstract

プラズマ支援加工装置用の電圧波形発生器は、共通ノードと、第１のスイッチノードにおいて少なくとも２つの電圧レベルを切り替えるように動作可能な電圧供給回路と、第１のスイッチノードと共通ノードとの間に接続された第１のインダクタと、電圧供給回路を動作させるように構成された制御ユニットとを備える。

Description

本発明は、プラズマ支援加工装置用の電圧波形発生器に関し、かつプラズマ支援加工において使用される電圧波形、詳細には、加工される基板に接触するプラズマのシース全体にわたって電圧バイアスを生成するための電圧波形を生成する方法に関する。電圧バイアスは有利には、プラズマ支援エッチング、プラズマ支援層堆積、または反応性イオンエッチング（ＲＥＩ）においてイオンエネルギーを制御するために使用される。

プラズマ支援エッチングおよびプラズマ支援層堆積では、イオンエネルギーを制御するためのバイアス電圧を生成するために無線周波数（ＲＦ）発生器が使用される。プロセス制御を改善するには、バイアス電圧の正確な制御およびそれによって得られるイオンエネルギー分布（ＩＥＤ）が重要である。このバイアス電圧の生成は一般に、効率が限定された（広帯域）線形増幅器または融通性が限定された（狭帯域）スイッチモード増幅器または専用パルス発生増幅器を用いて行われる。一般に、増幅器は、出力電圧波形を間接的にのみ制御し（たとえば、出力電力を制御するかまたは較正に依存する）、それによって、性能が限定され（発生する波形は、望ましい出力電圧波形に近い波形にならない）、望ましいイオンエネルギー分布が得られず、再現性が限定される（ウエハ間のばらつきおよびシステム間のばらつき）。

米国特許出願公開第２０１８／００３２１００号は、プラズマ支援加工装置用の波形発生器について説明しており、この波形発生器では、各々が独自の浮動ＤＣ電源を有する複数のブリッジレグが、縦続接続されており、出力ノードにおいて切り替え電圧波形が得られる。電圧波形は、出力電圧が半導体スイッチに印加される駆動信号に比例するように電流制御方法に従って半導体スイッチを駆動することによって得られた電圧勾配を含むことができる。

米国特許第９２０８９９２号は、加工される基板の照射される表面において周期電圧関数を形成するためのスイッチモード電源を備えるプラズマ支援加工装置について説明している。周期電圧関数は、所望のイオンエネルギー強度分布を生成して基板のエッチングまたは基板上のプラズマ支援堆積を実行する。

上記のスイッチモード電源は、ＤＣ電流によって特定の形状の波形を発生させてイオン電流を補償することができる（米国特許第９２０８９９２号の図１４を参照されたい）。そうするために、スイッチモード電源は、２つのスイッチ構成要素を備え、これらの構成要素は、ハーフブリッジにおいて結合され、米国特許第９２０８９９２号の図３に示すようにコントローラによって生成された駆動信号に基づいて制御される。

現在のプラズマ支援プロセスでは、より高い整流電圧レベル、より大きい反応器サイズ、より高い容量を目指す傾向がある。

固有のプラズマ反応器容量および反応器とバイアス電圧発生器との間の相互接続の浮遊インダクタンスが、固有の共振特性を有するＬＣ回路を形成する。システム内の共振に起因して、シース電圧の望ましくないリンギングを生じさせる共振の励起を抑制するには低切り替え速度（スイッチノード上の限定されたｄＶ／ｄｔ）または制動抵抗（もしくはスナバ）が必須である。この電圧リンギングは所望のＩＥＤに対して悪影響を及ぼす。しかし、切り替え速度が遅いと、放電周期が長くなり、プロセス／放電比が事実上低下し、それによって、基板を加工する時間が長くなる。放電時間が長すぎることも、シース形成またはシースの保存に悪影響を与えることがある。さらに、制動抵抗（またはスナバ）はさらなる望ましくない損失をもたらす。

米国特許出願公開第２０１８／００３２１００号 米国特許第９２０８９９２号

本発明の目的は、上記の欠点、および特に電圧リンギングに関する欠点を解消することである。本発明の目的は、プラズマ支援加工において使用される電圧波形発生器、および少なくとも等しい効率および場合によってはより高い効率を実現するのを可能にする電圧波形を発生させる関連方法を提供することである。一目的は、そのような発生器および効率損失を妨げるかまたは限定しつつプロセススループットを向上させるのを可能にする方法を提供することである。

本発明の目的は、改良されたプロセス制御を可能にするプラズマ支援加工装置および関連方法を提供することである。詳細には、一目的は、理想的な電圧波形または望ましい電圧波形により正確に到達するのを可能にし、ならびに／またはそのような理想的な電圧波形により高速に収束させるのを可能にする装置および方法を提供することである。

本開示の第１の態様によれば、添付の特許請求の範囲に記載された電圧波形発生器が提供される。本明細書で説明するプラズマ支援加工装置用の電圧波形発生器は、共通ノードと、第１のスイッチノードにおける少なくとも２つの電圧レベルを切り替えるように動作可能である電圧供給回路と、第１のスイッチノードと共通ノードとの間に接続された第１の（物理的）インダクタと、電圧供給回路を動作させるように構成された制御ユニットとを備える。第１のインダクタのインダクタンスは有利には、プラズマ支援加工装置への電気接続の浮遊インダクタンスを増大させ、それによって、負荷容量および浮遊インダクタンスによって形成されるＬＣ回路の共振周波数を低減させ、負荷インピーダンスを増大させる。これによって、負荷に印加される電流（および電圧）の制御が改善する。これによってまた、スイッチノードにおける所望の電圧波形を生成する電圧切り替え時にＬＣ回路の電圧振動が低減し、所望の電圧波形の改善された制御が可能になる。

有利には、電圧波形発生器は、共通ノードおよび電圧クランプノードに接続された電圧クランプ回路を備える。電圧クランプ回路は、共通ノードの電圧を電圧クランプノードの電圧にクランプするように動作可能であり、電圧クランプノードは、電圧供給回路の電圧ノードであってもよい。有利には、制御ユニットは、第１のインダクタを流れる電流（およびしたがって、インダクタに蓄積されるエネルギー）が実質的にゼロである瞬間に電圧クランプノードにおける電圧に等しい電圧を共通ノードにおいて実現するようにスイッチノードにおいて少なくとも２つの電圧レベルを切り替えるための切り替え時間を決定するように構成される。そうすることによって、電圧振動および／または電圧オーバシュートを低減させるかまたは抑制したうえで電圧クランプをアクティブ化することができ、所望の電圧波形の制御がさらに改善される。

本開示の第２の態様によれば、添付の特許請求の範囲に記載されたプラズマ支援加工用の装置が提供される。

本開示の第３の態様によれば、添付の特許請求の範囲に記載された電圧波形を発生させる方法が提供される。

有利には、本明細書で説明する電圧波形発生器および本明細書で説明する装置は、本明細書で説明する方法を実施するように構成される。

本開示の態様は、以下の番号付き条項に記載されている。
１． プラズマ支援加工装置用の電圧波形発生器であって、
第１のスイッチノードおよび共通ノードと、
第１のスイッチノードに接続され、第１のスイッチノードにおいて少なくとも２つの電圧レベルを切り替えるように動作可能である電圧供給回路と、
第１のスイッチノードと共通ノードとの間に接続された第１のインダクタと、
共通ノードにおいて所定の電圧波形を取得するように電圧供給回路を動作させるように構成された制御ユニットとを備える電圧波形発生器。
２． 制御ユニットは、第１のインダクタを通じて第１の符号の第１の電流パルスを取得し、次いで逆の符号の第２の電流パルスを取得するように電圧供給回路を動作させるように構成される、条項１に記載の電圧波形発生器。
３． 制御ユニットは、スイッチノードにおいて切り替え電圧信号を取得し、それによって、第１のインダクタを電流パルスが流れ、それによって、共通ノードにおいて所定の波形を取得することが可能になるように電圧供給回路を動作させるように構成される、条項１または２に記載の電圧波形発生器。
４． 切り替え電圧信号は、電圧レベルのシーケンスを含み、シーケンスは、第１の大きさを有する第１の電圧レベルと、それに続く、第１の大きさよりも小さい第２の大きさを有する第２の電圧レベルと、それに続く、第２の大きさよりも大きい第３の大きさを有する第３の電圧レベルとを含み、第３の大きさは、第１の大きさと等しいかまたは異なる、条項３に記載の電圧波形発生器。
５． 所定の波形は電圧パルスである、条項１から４のいずれか一項に記載の電圧波形発生器。
６． 電圧供給回路は、第１のスイッチノードにおいて少なくとも３つの電圧レベルを切り替えるように動作可能な中性点クランプ型コンバータを備える、条項１から５のいずれか一項に記載の電圧波形発生器。
７． 共通ノードに結合され、共通ノードからＤＣ電流を引き出すように構成された電流源を備える、条項１から６のいずれか一項に記載の電圧波形発生器。
８． 電流源は、共通ノードに連続的に接続され、ＤＣ電流を連続的に引き出すように構成される、条項７に記載の電圧波形発生器。
９． 共通ノードに結合され、共通ノードの電圧を所定のレベルにクランプするように動作可能な電圧クランプ回路を備える、条項１から８のいずれか一項に記載の電圧波形発生器。
１０． 電圧クランプ回路は、電圧供給回路の電圧ノードに結合され、電圧ノードは、少なくとも２つの電圧レベルの一方を所定のレベルとして提供するように構成される、条項９に記載の電圧波形発生器。
１１． 電圧クランプ回路は、１つまたは複数のダイオードを備える受動クランプブランチを備える、条項９または１０に記載の電圧波形発生器。
１２． 電圧クランプ回路は、能動クランプブランチを備える、条項９から１１のいずれか一項に記載の電圧波形発生器。
１３． 能動クランプブランチと受動クランプブランチは並列接続される、条項１１および１２に記載の電圧波形発生器。
１４． 電気的減衰要素を備える、条項９から１３のいずれか一項に記載の電圧波形発生器。
１５． 制御ユニットは、第１のインダクタを流れる電流が実質的にゼロである瞬間に所定のレベルに等しい電圧を共通ノードにおいて実現するようにスイッチノードにおいて少なくとも２つの電圧レベルを印加するための切り替え時間を決定するように構成される、条項９から１４のいずれか一項に記載の電圧波形発生器。
１６． プラズマ反応器に接続される出力端子を備え、共通ノードが、ＤＣ電流阻止コンデンサを通して出力端子に接続される、条項１から１５のいずれか一項に記載の電圧波形発生器。
１７． 基板のプラズマ支援加工用の装置であって、
プラズマを発生させるための手段と、
基板を支持するための加工プラットフォームと、
条項１から１６のいずれか一項に記載の電圧波形発生器とを備え、
共通ノードが、加工プラットフォームに電気的に接続される装置。
１８． プラズマ支援加工を受ける基板用の電圧波形を発生させる方法であって、
スイッチノードに切り替え電圧を印加するステップであって、スイッチノードが、インダクタを介して共通ノードに接続され、共通ノードが基板に電気的に結合され、切り替え電圧によって、第１の電流がインダクタを流れ、インダクタを流れる第１の電流が、電圧波形の電圧パルスのランプアップおよびランプダウンを定める、ステップを含む方法。
１９． 切り替え電圧を印加するステップは、
第１の周期の間第１の大きさを有する第１の電圧レベルを印加し、第１の電流を増大させるステップと、
第１の周期の後に続く第２の周期の間第１の大きさよりも小さい第２の大きさを有する第２の電圧レベルを印加し、第１の電流を低減させるステップとを含む、条項１８に記載の方法。
２０． 第２の周期の後に続く第３の周期中の、第１の電流の絶対値が実質的にゼロである間共通ノードにおける電圧を第３の大きさを有する第３の電圧レベルにクランプするステップをさらに含む、条項１９に記載の方法。
２１． 第３の大きさは、第１の大きさ以上である、条項２０に記載の方法。
２２． 第１の電流の絶対値は、実質的にゼロであり、共通ノードにおける電圧は、第２の周期の終了時には実質的に第３の電圧レベルに等しい、条項２０または２１に記載の方法。
２３． 第２の周期および場合によっては第３の周期の後に続く第４の周期の間、第４の大きさを有する第４の電圧レベルを印加し、第１の電流の絶対値を増大させるステップをさらに含む、条項１９から２２のいずれか一項に記載の方法。
２４． 第２の周期の後に続く第５の周期、場合によっては第３の周期、場合によっては第４の周期の間、第２の大きさよりも大きい第５の大きさを有する第５の電圧レベルを印加し、第１の電流の絶対値を低減させるステップをさらに含む、条項１９から２３のいずれか一項に記載の方法。
２５． 以後のサイクルの少なくとも第３の周期と第１の周期との間、共通ノードに第２の電流を印加するステップを含む、条項１８から２４のいずれか一項に記載の方法。
２６． 第２の電流は、第１の周期から第３の周期全体にわたって印加される、条項２５に記載の方法。
２７． 条項１から１６のいずれか一項に記載の電圧波形発生器の制御ユニット、または条項１７に記載の装置に実装される、条項１８から２６のいずれか一項に記載の方法。

次に、本発明の態様について添付の図面を参照しながらより詳細に説明する。図面では、同じ参照符号が同じ特徴を示す。

本発明の態様によるＩＣＰ（誘導結合プラズマ）反応器用のバイアス発生器に使用される電圧波形発生器の一例を示す図である。 簡略化されたプラズマ反応器モデルおよびそれに結合された本発明による電圧波形発生器を示す図である。 本発明による電圧波形発生器の構成要素のブロック図である。 加工および放電周期中のプラズマ電圧とシース電圧の組合せ、すなわち、照射される基板表面における電圧を示す図である。 加工および放電周期中の基板ステージにおける電圧、すなわち、本発明によるバイアス発生器によって供給される電圧を示す図である。 加工および放電周期の間、バイアス電圧発生器内で生成され、ＤＣ阻止コンデンサを通じてバイアスされた電圧を示す図である。 加工および放電周期中のシース電流およびイオン電流を示す図である。 加工および放電周期中の基板ステージ電流を示す図である。 加工および放電周期の間本発明によるバイアス発生器によって供給される電流を示す図である。 本発明によるバイアス電圧発生器の回路図である。 図６のバイアス電圧発生器のパルス発生回路におけるＤＣ電源として使用される中性点クランプ型（ＮＰＣ）電気コンバータの回路図である。 放電周期中の図４Ｃの電圧波形の詳細を示す図である。 放電周期の間パルス発生回路によって供給される電流の詳細を示す図である。 パルス発生回路のインダクタコイルを流れる電流を増大させる電圧放電パルスのランプアップ周期中のバイアス電圧発生器における電流経路を示す図である。 パルス発生回路のインダクタコイルを流れる電流を低減させる、ランプアップの後に続く電圧放電パルスのフリーホイール周期中のバイアス電圧発生器における電流経路を示す図である。 図１１と同じフリーホイール周期中のバイアス電圧発生器における代替電流経路を示す図である。 パルス発生回路のインダクタコイルを電流が流れない間の、電圧放電パルスの電圧クランプ周期中のバイアス電圧発生器における電流経路を示す図である。 パルス発生回路のインダクタコイルを流れる逆電流を増大させる電圧放電パルスのランプダウン周期中のバイアス電圧発生器における電流経路を示す図である。 パルス発生回路のインダクタコイルを流れる逆電流を低減させるランプダウンの後に続くフリーホイール周期中のバイアス電圧発生器における電流経路を示す図である。 「レインスティック」ＤＣ／ＤＣコンバータとして設けられる、本明細書で説明するバイアス電圧発生器の電流源用の電源の回路図である。 電流源のスイッチノードにおける電圧と本明細書で説明するバイアス電圧発生器の共通ノードにおける電圧との対比を示す図であり、この場合、電流源が切り替えられ、スイッチノードにおいて切り替え電圧が得られ電流源のインダクタにわたるボルト秒が最低限に抑えられる。 図１７の電圧波形に関連付けられた電流源のインダクタを流れる電流上の電流リップルを示す図である。

図１は、誘導結合プラズマ（ＩＣＰ）装置１００におけるバイアス電圧波形発生器（ＢＶＧ）１０の一般的な使用法の１つを示し、ＢＶＧ１０は、基板ステージ電圧を制御することによって基板１０１（一般にはウエハ）電圧を制御する。プラズマ反応器１０２では、インダクションコイル１０７によって囲まれた誘電チューブ１０８にプラズマ形成ガス１０４を導入することによってプラズマ１０３が発生する。この構成は、基板１０１が配置されたプラットフォーム１０５（基板ステージ）の方へプラズマ１０３を導くプラズマトーチを形成する。場合によっては、前駆物質１０９をプラズマ反応器１０２に導入することができる。当技術分野において知られているように、ＲＦ電源１２０および整合ネットワーク１２１を通じて無線周波数（ＲＦ）電圧がインダクションコイル１０７に印加される。ＲＦ電源１２０ならびにＢＶＧ１０は、システムホストコントローラ１３０を通じて制御することができる。本発明に適したプラズマプロセスは、いわゆる低圧プラズマまたは減圧プラズマであり、すなわち、たとえば１ｍＴｏｒｒから１０Ｔｏｒｒの間の大気圧よりもずっと低い圧力で動作する。この目的のために、プラズマ反応器１０２は有利には気密であり、プラズマ反応器１０２内の所望の圧力は真空ポンプ１０６によって得られる。

ＢＶＧ１０は、容量結合プラズマ（ＣＣＰ）反応器のような他の構成、またはソース発電器（ＲＦ電源）とＢＶＧとの間で制御信号が（システムホストコントローラを介さずに）直接相互接続される構成において使用することもできる。異なるソースを使用してプラズマを発生させることができる（たとえば、容量結合プラズマ、電子サイクロトロン共鳴、マグネトロン、ＤＣ電圧など）。

図２は、プラズマ反応器１０２の電気モデルを表し、ＢＶＧ１０から見て反応器、プラズマ、シース、および基板によって課される負荷を示す。シースは、より高密度の陽イオン、したがって、全体的に過剰な正電荷を有する境界層であり、過剰な正電荷は、プラズマに起因して基板の照射される表面上に形成される。過剰な正電荷は一般に、正電荷が接触する、基板の照射される表面上の逆の負電荷と相殺する。Ｖ_ｐｌは、基板の上方のシースにおけるプラズマ電位を表し、Ｉ_ｉはシース内のイオン電流を表す。ｖ_ｓｈは、シースにわたる電圧を表す。シースは、シース容量Ｃ_ｓｈとしてモデル化することができ、シース容量電流ｉ_ｓｈは、プロセス周期中のシース内の制限されたイオン移動度を表し、一方、ダイオードＤ_ｐは、放電周期中のシース内の高電子移動度を表す。ｖ_ｓｕｂは、基板１０１にわたる電圧を表す。集中容量Ｃ_ｓｕｂは、誘電基板の容量を表す。Ｌ_ｐａｒは、ＢＶＧ出力電力相互接続および帰路の浮遊インダクタンスを表す集中インダクタンスである。Ｃ_ｔは、（たとえば、基板ステージ上／内の静電（誘電）チャックホルダに起因する）基板ステージの容量、ならびに関連する電圧ｖ_ｔおよび電流ｉ_ｔを有するアース１４との基板ステージ電力相互接続からの容量を表す集中容量である。この容量は通常、基板テーブルからダークシールド、すなわち、プラズマがプラットフォームを越えて、たとえばポンプ１０６に伝搬するのを妨げるプラットフォーム１０５に隣接する金属シールドへの容量によって支配される。

シースにわたるＤＣ（バイアス）電圧は理想的には、狭いＩＥＤをもたらし、ＤＣ電圧のレベルが（平均）イオンエネルギーのレベルを制御する。プラズマ照射表面上に収集される正電荷イオンによって、誘電基板および／または誘電材料の基板ステージ（たとえば、静電チャックホルダ）上で電荷蓄積が生じる。電荷蓄積に起因して、シース電圧を一定に維持するにはＢＶＧによって低減する（低減し続ける）電圧を印加する必要がある。このことは実際の実装形態では実現不能である。基板および／または基板ステージの損傷を防止するには、電荷蓄積、したがって基板および／または基板ステージにわたる電位を限定する必要がある。この補償は、連続する（プラズマ）プロセス周期間の放電間隔中の基板および／または基板ステージの周期放電によって実現することができる。

図４Ａを参照すると、プロセス繰返し周期Ｔ_Ｃは、プラズマ加工周期Ｔ_{ｐｒｏｃｅｓｓ}を含み、プラズマ加工周期Ｔ_{ｐｒｏｃｅｓｓ}に放電周期Ｔ_Ｄが先行する（またはプラズマ加工周期Ｔ_{ｐｒｏｃｅｓｓ}に放電周期Ｔ_Ｄが後続する）。プラズマ加工周期Ｔ_{ｐｒｏｃｅｓｓ}の間、シース電圧ｖ_ｓｈおよび／または基板の照射される表面上のプロセス電圧、Ｖ_{ｐｒｏｃｅｓｓ}＝ｖ_ｓｈ＋Ｖ_ｐｌは有利には、（直接または間接的に）制御され一定に維持される。Ｖ_{ｐｒｏｃｅｓｓ}の一般的な値は０Ｖから－１０００Ｖの間の範囲である。連続するプラズマ加工周期Ｔ_{ｐｒｏｃｅｓｓ}間の放電周期Ｔ_Ｄの間、基板ステージに正電圧パルスが印加され、照射される基板表面上に蓄積された電荷を除去することができる。放電周期Ｔ_Ｄは有利には、可能な限り小さく、一般的には２００～５００ｎｓ程度であり、この周期の間に発生する電圧パルスは有利には、立ち上がり時間および立下り時間が短く、場合によっては、電圧ピークの振動が最小限であることを特徴とする。

上記で説明した電圧形状は、図４Ｂに示すように、ＢＶＧ１０によって基板ステージにおいて電圧波形を発生させることによって取得することができる。図２の等価電気方式を考慮すると、基板にわたる電荷／電圧蓄積を補償するにはＴ_{ｐｒｏｃｅｓｓ}の間ＢＶＧによって電圧勾配を発生させなければならない。

図５Ａ～図５Ｃを参照すると、図４Ａ～図４Ｂの電圧波形に対応するプロセス電流が示されている。Ｔ_Ｄの電圧パルスに電流パルスｉ_ｓｈが伴い、一方、プラズマ電流Ｉ_ｉは、全繰返し周期Ｔ_Ｃの間実質的に一定のままであり、すなわち、Ｔ_{ｐｒｏｃｅｓｓ}の間ｉ_ｓｈ＝０であることがわかる。基板において、Ｔ_Ｄの間に非常に高い電流ピークｉ_ｓｕｂが生じ、一方、理想的にはＴ_{ｐｒｏｃｅｓｓ}の間ｉ_ｓｕｂ＝－Ｉ_ｉである。ｉ_ｓｕｂを発生させるには、Ｔ_Ｄの間にＢＶＧによってずっと高い電流パルスｉ_ｌｏａｄを発生させなければならず、一方、Ｔ_{ｐｒｏｃｅｓｓ}の間発生させなければならない電流ｉ_ｌｏａｄは一般に、（約０Ａから４Ａの間であり、図２の方式

に対して）１桁小さい。

電圧波形発生回路
上記で説明した所望の電圧波形を取得するために、本発明によれば、図３に概略的に示すＢＶＧ１０が設けられる。ＢＶＧ１０は、共通ノード１３に結合されたパルス発生回路１１および電流源１６を備える。共通ノード１３は、任意の物理的ＤＣ阻止コンデンサＣ_{ｂｌｏｃｋ}を通してＢＶＧ１０の出力ノード１２に結合される。

パルス発生回路１１は、放電周期Ｔ_Ｄの間電圧パルスを発生させるように構成され、電圧パルスは共通ノード１３に印加され、ＤＣ阻止コンデンサＣ_{ｂｌｏｃｋ}を介して出力ノード１２に印加される。任意の電圧クランプ回路１５を共通ノード１３に結合して、以下にさらに説明するように電圧パルスの上部プラトーにおける電圧振動および／またはオーバシュートを低減させることができる。電流源１６は、少なくとも加工周期Ｔ_{ｐｒｏｃｅｓｓ}の間共通ノード１３に電流ｉ_ＣＳを供給するように構成され、一方、パルス発生回路１１は有利には、Ｔ_{ｐｒｏｃｅｓｓ}の間動作不能である。したがって、Ｔ_{ｐｒｏｃｅｓｓ}の間ｉ_ｌｏａｄ＝ｉ_ＣＳが成立する。ｉ_ＣＳが一般に負である（電流源１６が電流を引き込む）ことに留意すると好都合である。

一態様によれば、電流源１６は、全繰返し周期Ｔ_Ｃの間連続的に動作して共通ノード１３にｉ_ＣＳを供給する。この場合、放電周期Ｔ_Ｄの間ｉ_ｌｏａｄ＝ｉ_ＣＳ＋ｉ_{ｐｕｌｓｅ}が成立する。しかし、グラフ図５Ａ～図５Ｃから明白なように、ｉ_ＣＳ（０．５Ａから４Ａの間、好ましくは１Ａから２Ａの間）は、Ｔ_Ｄの間ｉ_{ｐｕｌｓｅ}（ピーク振幅は少なくとも３０Ａ、有利には少なくとも４０Ａ）よりも１桁小さく、したがって、電圧パルスの発生における影響は無視することができる。

図４Ｃを参照すると、ＤＣ阻止コンデンサＣ_{ｂｌｏｃｋ}にわたるＤＣバイアス電圧ｖ_{Ｃｂｌｏｃｋ}は共通ノードにおける電圧ｖ_ＣＮ上にバイアスを設定するのを可能にする。

ＢＶＧ１０の様々な部分の回路図が図６に表されている。パルス発生回路１１は有利には、少なくとも２つの（ＤＣ）電圧ノードＡ～Ｇを有する（ＤＣ）電源に接続された能動スイッチ１１２を備える中性点クランプ（ＮＰＣ）ブリッジ回路を備えるかまたはこの中性点クランプ（ＮＰＣ）ブリッジ回路からなる。ここで、Ｇは電気グランドＧＮＤを示す。電源は有利には、「レインスティック」コンバータ１１０として設けられ、場合によっては、図７に示すように（分離された）ＤＣ／ＤＣコンバータと組み合わされ、少なくとも２つの電圧ノードＡ～Ｇを形成する（図７の例では７つの電圧ノード、したがって、６つのＤＣバス電圧Ａ～Ｂ、Ｂ～Ｃ、Ｃ～Ｄ、Ｄ～Ｅ、Ｅ～Ｆ、およびＦ～Ｇ）。一例として、各ＤＣバス電圧Ａ～ＢまたはＦ～Ｇなどは、１００Ｖから４００Ｖの間、有利には２００Ｖから４００Ｖの間のＤＣ電圧を供給することができる。有利には、ＤＣバス電圧Ａ～Ｂ、Ｂ～Ｃなどは、コンバータ１１０の能動スイッチの動作を調整することによって制御可能である。

電圧ノードＡ～Ｇは、ＮＰＣブリッジの動作可能スイッチ１１２を通してスイッチノード１１１に接続され、動作可能スイッチ１１２は、制御ユニット１７に動作可能に結合される。スイッチ１１２は有利には、半導体スイッチであり、たとえば、電界効果トランジスタ（ＦＥＴ）として設けられ、有利には内部逆平行ダイオード（図示せず）を備える。スイッチノード１１１は、物理的インダクタ（たとえば、コイル）Ｌ_{ｐｕｌｓｅ}を介して共通ノード１３に接続される。インダクタＬ_{ｐｕｌｓｅ}は有利には、パルス発生回路１１から引き出された電流ｉ_{ｐｕｌｓｅ}を正確に制御し、ｉ_{ｐｕｌｓｅ}を制御する際に基板ステージへの電気結合の寄生インダクタンス（図２ではＬ_ｐａｒによって表される）の影響を実質的に低減または抑制するのを可能にする。実際、Ｌ_{ｐｕｌｓｅ}がない場合、電流ｉ_{ｐｕｌｓｅ}は主として寄生インダクタンスＬ_ｐａｒによって定められ、寄生インダクタンスＬ_ｐａｒが未知であるので、ｉ_{ｐｕｌｓｅ}は正確に推定するのが困難である。有利には、Ｌ_ｐａｒはＬ_{ｐｕｌｓｅ}と比較して相対的に小さい。Ｌ_{ｐｕｌｓｅ}を供給すると、スイッチノード１１１が見る等価ＬＣ回路のＬＣ共振周波数を低下させ、負荷インピーダンスを増大させるのが可能になる。スイッチノード１１１に電圧が印加されると、電流がよりゆっくりと増大し、クリーンな放電パルスを発生させるためにスイッチノード１１１に印加される電圧パルスのタイミングを算出するのがより容易になる。

電圧クランプ回路１５は、共通ノード１３とＤＣ電圧ノード、特に、電源１１０の電圧ノードＡなどのＤＣ電源の電圧ノードとの間に切り替え可能な接続を形成する。この目的のために、第１のブランチ１５１は、共通ノード１３と電圧ノードＡとの間に能動的に切り替え可能な接続を形成するために１つの能動スイッチまたは能動スイッチ、たとえば能動半導体スイッチ１５３の直列構成を備える。スイッチ１５３は、制御ユニット１７を通じて操作することができる。電圧クランプ回路は、第１のブランチ１５１と並列に第２のブランチ１５２を備え、第１のブランチ１５１は、１つのダイオードまたは一連のダイオード１５５などの受動スイッチを備えることができ、能動スイッチ１５３がオンにされる瞬間は臨界的ではなくなる。電圧クランプ回路１５は、抵抗器１５４などの電気的減衰要素を備えることができ、抵抗器１５４は、有利にはスイッチ１５３と直列に第１のブランチ１５１に接続されるか、または代替的に第２のブランチ１５２に接続されるか、または両方のブランチ１５１および１５２に接続される。抵抗器１５４は、電圧クランプ回路１５をアクティブ化したときに電圧不一致によって生じる電圧振動を低減／減衰させるのを可能にする。

電流源回路
本明細書で説明する他の態様と組み合わせて提供するか、または他の態様とは独立に提供することのできる別の態様によれば、電流源１６は、スイッチ１６２を通してスイッチノード１６１に切り替え可能に接続された少なくとも２つの電圧レベル（ノード）Ｘ、Ｙを有する電源を備え、スイッチ１６２は、ＦＥＴなどの能動半導体スイッチとすることができ、かつ動作可能に制御ユニット１７に結合することができる。スイッチノード１６１は有利には、物理的インダクタ（たとえば、コイル）Ｌ_ＣＳを介して共通ノード１３に接続される。電流源１６は有利には、バックコンバータとして設けられ、スイッチ１６２のデューティ比によって、電流源のスイッチノード１６１におけるＤＣ電圧を調整するのが可能になる。有利には、電圧ノードＸおよびＹ間のＤＣバス中点ＧＮＤ_ＣＳが設けられる。ＧＮＤ_ＣＳの電圧レベルは有利には、インダクタＬ_ＣＳにわたるボルト秒積が最小化されるように（たとえば、制御ユニット１７によって）制御される。一例では、スイッチ１６２のデューティサイクル（デューティ比）が０．５（５０％）に設定される場合のスイッチノード１６１における（平均）ＤＣ電圧。この場合、ＸおよびＹの電位は有利にはＧＮＤ_ＣＳに対して対称的である。

図１６を参照すると、電流源１６の電源は、複数のＤＣバス電圧Ｘ～ＧＮＤ_Ｃｓ、ＧＮＤ_Ｃｓ～Ｙ、Ｙ～Ｚなどを実現する複数の電圧ノードＸ、Ｙ、Ｚ、およびＧＮＤ_ＣＳを備えるいわゆる「レインスティック」ＤＣ／ＤＣコンバータ１６０として設けることができる。ＤＣバスの電圧は有利には、ＤＣ／ＤＣコンバータ１６０のスイッチの適切な切り替えによって調整可能であり、有利には１００Ｖから４００Ｖの間の連続的なノード間の電圧差によって適切な値に設定することができる。ノードＧＮＤ_ＣＳは、電流源１６のバックコンバータにおけるＤＣバス中点として働き、ノードＸとノードＹとの間に挿入される。有利には、「レインスティック」ＤＣ／ＤＣコンバータ１６０および電源１１０の「レインスティック」コンバータは、共有される電源に接続され、具体的には、コンバータ／電源１６０および１１０はＤＣバスを共有し、たとえば、２つのコンバータ間でＤＣバスＥ～Ｆが共有される。

電圧波形（パルス）発生
次に、放電周期Ｔ_Ｄの間電圧パルスを発生させるためのパルス発生回路１１の動作について説明する。Ｔ_Ｄの間共通ノード１３において発生する電圧パルスｖ_ＣＮの拡大波形が図８に実線で示されている。パルス発生回路１１によって供給されインダクタＬ_{ｐｕｌｓｅ}を通って流れる対応する電流ｉ_{ｐｕｌｓｅ}が図９に示されている。

電圧パルスは、瞬間ｔ_１から開始するランプアップ周期Ｔ_１２を含み、瞬間ｔ_１には、たとえば制御ユニット１７によってスイッチ１１２が操作され、高電圧レベル、たとえばノードＡにおける電圧レベルがスイッチノード１１１に接続される。このことは、図８では、スイッチノード１１１における電圧ｖ_ＳＮを示す点線によって示されている。この場合、スイッチノード１１１とノードＡとの間のすべてのスイッチ１１２が閉じられ、図１０において灰色の矢印によって示すように、電流がパルス発生回路を流れる。高電圧によって、図９に示すように、Ｌ_{ｐｕｌｓｅ}を通る電流ｉ_{ｐｕｌｓｅ}が増大する。ｉ_{ｐｕｌｓｅ}の勾配は有利には、Ｌ_{ｐｕｌｓｅ}のインダクタンスによって定められる。インダクタンス値が小さいほど一般に、電流および電圧のランプアップが高速になるが、典型的にはピーク電流が高くなり、上記で説明した切り替えタイミングがより臨界的になり、スイッチのタイミングがわずかにずれた場合の信号振動に対する感度が増す。Ｌ_{ｐｕｌｓｅ}のインダクタンス値が大きくなるとランプ勾配が小さくなる。したがって、Ｌ_{ｐｕｌｓｅ}の最適なインダクタンス値は０．５μＨから１０μＨの間、有利には１μＨから５μＨの間である。

瞬間ｔ_２において、スイッチ１１２が開かれて非導電状態になり、すべてのスイッチ１１２が非導電状態に維持される。このことは、ランプアップ周期Ｔ_１２が終了してフリーホイール周期Ｔ_２３が開始したことを示す。瞬間ｔ_２は、共通ノード１３における電圧がほぼスイッチノード１１１における電圧レベル（たとえば、ノードＡの電圧レベル）に達する瞬間として選択することができる。インダクタＬ_{ｐｕｌｓｅ}を流れる電流ｉ_{ｐｕｌｓｅ}は連続しなければならないので、図１１に灰色矢印によって示されるように、ノードＧにおける電気グランドからノードＧとスイッチノード１１１との間に配置されたスイッチ１１２の内部逆平行ダイオードを通る電流経路が形成される。スイッチノード１１１における電圧ｖ_ＳＮがノードＧの電圧レベルに低下し、一方、共通ノード１３における電圧ｖ_ＣＮは、インダクタＬ_{ｐｕｌｓｅ}における電流に起因して引き続きいくらか上昇し、インダクタＬ_{ｐｕｌｓｅ}における電流は、依然として流れており、そのエネルギーを負荷容量に放出し、依然としてこの容量を充電しながらランプダウンしている。電圧ｖ_ＣＮは最終的にノードＡのレベルに達することができる。したがって、インダクタＬ_{ｐｕｌｓｅ}を流れる電流ｉ_{ｐｕｌｓｅ}は低減し、最終的に、フリーホイール周期Ｔ_２３が終了したことを示す瞬間ｔ_３においてゼロになる。

代替的に、フリーホイール周期Ｔ_２３の間スイッチノード１１１を中間電圧レベルＢ～Ｆに接続することが可能である。これによって、ｉ_{ｐｕｌｓｅ}の立下り勾配が変化し、したがって、電圧の立ち上がりエッジの勾配に影響を与え、したがって、所望の波形に基づいて適切な電圧レベルを選択することができる。スイッチノード１１１が電圧ノードＦに接続される例示的なケースについての電流経路は図１２に示されている。この場合、スイッチ１１２ａが能動的に閉じられてノードＦを通る電流経路が形成される。

瞬間ｔ_３において、共通ノード１３における電圧が有利には、クランプ周期Ｔ_３４の間共通ノード１３の最大レベル、たとえばノードＡのレベルにクランプされる。電圧クランプ回路１５は有利にはこの目的のために使用される。スイッチ１５３は、能動半導体スイッチ、たとえばＦＥＴであってもよく、制御ユニット１７によって導電状態になるように操作される。したがって、共通ノード１３における電圧レベルはノードＡの電圧にクランプされる。スイッチ１５３をオンにしたときに共通ノード１３と電圧ノードＡとの間に電圧不一致がある場合、有利には抵抗器１５４によって抑制される。瞬間ｔ_３においてインダクタＬ_{ｐｕｌｓｅ}を流れる電流ｉ_{ｐｕｌｓｅ}がゼロであり、Ｔ_３４の間すべてのスイッチ１１２が非導電状態に維持されるので、全クランプ周期Ｔ_３４の間ｉ_{ｐｕｌｓｅ}はゼロのままになる。クランプ周期Ｔ_３４の長さは有利には、電圧パルスの所望の長さＴ_Ｄに基づいて選択される。

クランプブランチ１５２のダイオード１５５は、電圧ｖ_ＣＮの上昇が高速過ぎ、たとえば、過度に早く、具体的には、インダクタＬ_{ｐｕｌｓｅ}を流れる電流がゼロになる前に、ノードＡのレベルに達する場合に電圧ｖ_ＣＮのクランプを可能にすることに留意すると好都合である。このことは、切り替えタイミングの不一致が生じたときに行われてもよい。

クランプ周期Ｔ_３４中のＢＶＧを通る可能な電流経路は、図１３に灰色の矢印によって表されている。共通ノード１３の電圧レベルが最終的に電圧クランプ回路１５の反対側でノードＡのレベルに達したときに、ダイオード１５５が導電を開始してもよい。この時点で、スイッチ１５３を非導電状態に切り替えることができる。

代替的に、Ｔ_３４の間スイッチ１５３を導電状態に維持することができる。このことは、電流源１６が放電周期Ｔ_Ｄの間も動作する場合に特に適切である。その場合のスイッチ１５３は、電流源１６によって引き出された電流がクランプ間隔の間負荷容量を放電させ、共通ノード１３の電圧をＡよりも低い電圧に低下させるのを防止する。したがって、スイッチ１５３は、電流源１６によって引き出された電流を導き、共通ノード１３の電圧を電圧ノードＡの電圧にクランプされた状態に維持するのを可能にする。

代替的に、クランプ周期Ｔ_３４を省略することが可能である。そのような場合、電圧クランプ回路１５を設ける必要はない。

有利には、共通ノード１３と電圧ノードＧとの間にクランプダイオード（図示せず）が設けられ、図４Ｃを見るとわかるように電圧スパイクの大きさを限定することが可能になる。このような電圧スパイクは、クランプ回路１５のスイッチ１５３をオフにした（開いた）ときに誘起され、電流源１６の電流を中断する。１３とＧの間のダイオードがこの電圧スパイクをクランプする。

瞬間ｔ_４において電圧パルスのランプダウンが開始される。このことは、クランプ周期Ｔ_３４が終了し、ランプダウン周期Ｔ_４５が開始したことを示す。ランプダウンを実現するために、インダクタＬ_{ｐｕｌｓｅ}を流れる電流ｉ_{ｐｕｌｓｅ}は負にされる。この目的のために、スイッチノード１１１が、共通ノード１３の（瞬間）電位よりも低い電位を有するＤＣ電源１１０の電圧ノードに接続される。例示的な本実施形態では、電圧クランプ回路１５に起因して共通ノードが電圧レベルＡに固定されるので、レベルＢ～Ｇのいずれかを選択すれば十分である。選択されたレベルはもちろん、ランプダウンの勾配に影響を及ぼし、したがって、適切なレベルは所望の波形に基づいて選択することができる。

一例として、スイッチ１１２ｂおよび１１２ｃを導電状態になるように操作することによってスイッチノード１１１が電圧ノードＣに接続された場合にランプダウン周期の間ＢＶＧ１０を通る電流経路が図１４に示されている。Ｔ_４５の間の電圧ｖ_ＣＮおよびｖ_ＳＮが図８に示されており、インダクタＬ_{ｐｕｌｓｅ}を流れる電流ｉ_{ｐｕｌｓｅ}が図９に示されている。

ランプダウン周期Ｔ_４５の後にフリーホイール周期Ｔ_５６が続き、放電周期（およびしたがって、パルス発生回路１１の動作）が終了し新しい加工周期Ｔ_{ｐｒｏｃｅｓｓ}が開始する前にＬ_{ｐｕｌｓｅ}を流れる電流ｉ_{ｐｕｌｓｅ}がゼロに戻される。この目的のために、ｔ_５において、スイッチ１１２ｂおよび１１２ｃが非導電状態に切り替え直され、すべてのスイッチ１１２が非導電状態（または任意の他の適切な電圧レベルを選択することができる）のままになる。ｉ_{ｐｕｌｓｅ}は連続的なままでなければならないので、インダクタＬ_{ｐｕｌｓｅ}はスイッチノード１１１と電圧ノードＡとの間に電流を流す。スイッチ１１２は、内部逆平行ダイオードを備えることができ、その場合、内部逆平行ダイオードはこの電流を導く。代替的に、外部ダイオードをスイッチ１１２と逆平行に設けることができる。さらに代替的に、このような逆平行ダイオードの動作を模倣した他の解決策を使用することができ、たとえば、スイッチ１１２をＧａＮ常時オフ接合ゲート電界効果トランジスタ（ＪＦＥＴ）スイッチとすることができ、それによって第３象限動作が可能になり、すなわち、逆導電状態のダイオードと同様の挙動が可能になる。Ｔ_５６の間結果として得られる電流経路は、図１５における灰色の矢印によって表される。スイッチ１１２の内部ダイオードは、瞬間ｔ_６に電流ｉ_{ｐｕｌｓｅ}がゼロになった後（図９参照）自動的に非導電状態になる。このことは、放電周期が終了して新しい加工周期Ｔ_{ｐｒｏｃｅｓｓ}が開始したことを示す。

瞬間ｔ_１～ｔ_６およびスイッチノード１１１に印加される電圧レベルＡ～Ｇは有利には、インダクタＬ_{ｐｕｌｓｅ}のＶ．ｓ（ボルト秒）バランスを維持するように選択される。言い換えれば、図８を参照すると、曲線ｖ_ＣＮと曲線ｖ_ＳＮとの間に結果として得られる領域はＴ_Ｄのタイムスパンにわたってゼロになるはずである。これによって、インダクタＬ_{ｐｕｌｓｅ}における電流ｉ_{ｐｕｌｓｅ}の平均値が変動しない定常状態／動作を維持することが可能になる。ｉ_ＣＳがＴ_Ｄにわたって連続的に流されると、Ｔ_Ｄ（およびＴ_Ｃ）にわたるｉ_{ｐｕｌｓｅ}の平均値がゼロにならず、ｉ_ＣＳに関係付けられ、したがってＩ_ｉに関係付けられることに留意すると好都合である。周期Ｔ_１２～Ｔ_５６の前、後、または間に追加の電圧切り替え状態（ｖ_ＳＮの周期）を追加してｖ_ＣＮについての所望の電圧波形を取得できることに留意すると好都合である。

プロセス周期Ｔ_{ｐｒｏｃｅｓｓ}の間、パルス発生回路１１は動作不能のままであり、インダクタＬ_{ｐｕｌｓｅ}を電流ｉ_{ｐｕｌｓｅ}が流れることはない。したがって、Ｌ_{ｐｕｌｓｅ}にわたる電圧はゼロであり、スイッチノード１１１における電圧レベルは、Ｔ_{ｐｒｏｃｅｓｓ}中の共通ノード１３の電圧レベルに従う。

電流生成
次に、電流源１６の動作について説明する。Ｉ_ｉに起因する負荷容量Ｃ_ｓｕｂの充電を補償するには、Ｃ_ｓｕｂ（およびしたがって、Ｃ_ｔからも）電流を取り込む必要がある。この目的のために、図４Ｂ～図４Ｃに示すように、プロセス周期Ｔ_{ｐｒｏｃｅｓｓ}の間共通ノード１３において（およびしたがって、出力ノード１２において）電圧勾配を取得しなければならない。電流源１６は、適切なＤＣ電流ｉ_ＣＳを供給するように操作される。電流源１６は有利には、共通ノード１３に連続的に接続されて、全繰返し周期Ｔ_Ｃの間、すなわち、Ｔ_{ｐｒｏｃｅｓｓ}とＴ_Ｄの両方の間、電流ｉ_ＣＳを連続的に供給する。その理由は、これによって、電流源１６を有効化／無効化するかまたは接続／切断するときに生じるひずみが解消され、接続／切断デバイス／回路を実装するために講じる必要のある措置に関するシステムの複雑さが解消される。

図１７～図１８を参照すると、電流源１６のスイッチノード１６１が（ノードＸ～Ｙの）異なる電圧レベル同士を切り替えるのを可能にする１つの利点は、１周期、たとえば、場合によっては１繰返し周期Ｔ_Ｃまたは１プロセス周期Ｔ_{ｐｒｏｃｅｓｓ}にわたってｉ_ＣＳの電流リップルを最小限に抑えることができるからである。スイッチノード１６１の電圧ｖ_ＣＳを切り替えると、図１７を見るとわかるように、インダクタＬ_ＣＳ上のボルト秒（Ｖ．ｓ）を所与の周期にわたってゼロにすることが可能になる。図１７では、斜線の領域は、共通ノード１３における電圧ｖ_ＣＮとｖ_ＣＳの電圧との間の差分が１周期にわたって互いを完全に補償することを示す。このことは、ｉ_ＣＳの平均値が変動せず、定常状態を実現できることも意味する。このことは、（電流測定手段によって）ｉ_ＣＳの平均値を測定し、ｉ_ＣＳの平均値が所定の値に等しくなるようにスイッチ１６２のデューティ比を適合させる（制御ユニット１７に実装される電流制御ループによって実施することのできる）ことによって実現することができる。代替的に、または追加として、ノードＸおよびノードＹの電位を適切に調整することができる。図１７は、スイッチノード１６１における電圧ｖ_ＣＳがノードＸとノードＹとの間で瞬間ｔ_７に切り替えられることを示す。

電流リップルは、ｖ_ＣＳとｖ_ＣＮの曲線間のすべての個々のボルト秒領域が最小化されるようにｖ_ＣＳをｖ_ＣＮと整合させることによって低減させることができる。代替的に、または追加として、ｉ_ＣＳの電流リップルを最小限に抑えるようにＸおよびＹの電圧レベルを適合させることができる。このことは有利には、定常状態、すなわち、ゼロ正味ボルト秒領域を維持する間、または言い換えれば、ｖ_ＣＳの平均がｖ_ＣＮの平均に等しい間に実行される。ｉ_ＣＳ上の電流リップルを低減させると有利には、シース電圧のリップルが低減する。

他の態様では、制御ユニット１７は、有利には周波数と位相の両方において、電流源１６のスイッチ１６２およびパルス発生回路１１のスイッチ１１２の切り替えを同期させるように構成される。このことは、制御ユニット１７内でスイッチ１６２および１１２を操作するための同じクロックを実装することによって実現することができる。このことは、電流源のスイッチノード１６１の電圧スイッチとパルス発生回路のスイッチノード１１１の電圧スイッチを同期させるのを可能にする。したがって、所与の周期にわたってインダクタＬ_ＣＳのボルト秒を非常に容易にゼロにすることができ、非同期クロックに起因する任意のあり得る不一致が解消される。そうすることによって、より小さいインダクタコイルＬ_ＣＳを使用することができ、回路がよりコンパクトになる。さらに、ｉ_ＣＳ上で生じる電流リップルが小さくなる。有利には、Ｌ_ＣＳのインダクタンスは５００μＨから１ｍＨの間である。有利には、スイッチ１６２の切り替え周波数は１ｋＨｚから１０ＭＨｚの間、特に１０ｋＨｚから１ＭＨｚの間である。

電流源１６は、３つ以上の切り替え可能な電圧レベルを含み、ｉ_ＣＳ上の電流リップルをさらに低減させることが可能である。このようにして、電流源のスイッチノード１６１における電圧を、共通ノード１３の電圧ｖ_ＣＮの波形により厳密に従わせることができる。しかし、これによって電流源回路のフットプリントが増大することがあり、２電圧レベル回路（バックコンバータ）を性能とフットプリントとの間の最適な妥協点と見なすことができる。

パルス発生回路１１ならびに場合によっては電圧クランプ回路１５および／または電流源１６は、開ループを通じて制御ユニット１７によって動作させることができる。代替的に、パルス発生回路１１、電圧クランプ回路１５、および電流源１６のうちのいずれか１つを動作させるための閉ループ制御を制御ユニット１７において実施すると有利である場合がある。この目的のために、ＢＶＧ１０は、以下のうちの１つまたは組合せを測定するように構成された測定デバイスを備えることができる。
－ 電圧波形（電圧エンベロープ）、共通ノード１３および／または出力ノード１２において測定されてもよい、
－ 放電周期の開始時（瞬間ｔ_１）における共通ノード１３および／または出力ノード１２の電圧レベル、
－ 放電周期の終了時（瞬間ｔ_６）における共通ノード１３および／または出力ノード１２の電圧レベル、
－ インダクタＬ_{ｐｕｌｓｅ}を流れる電流ｉ_{ｐｕｌｓｅ}、
－ （インダクタＬ_Ｃｓを通じて）電流源１６によって生成された電流ｉ_ＣＳ、
－ クランプ回路１５を流れる電流、
－ 電源１１および／または１６０のＤＣバスの１つまたは複数の電圧レベル、ならびに
－ プラズマチャンバ１０２内のプロセス電圧（たとえば、ｖ_ｔ）。
制御ユニット１７で実施されるフィードバック制御ループにおいて上記の測定値のうちのいずれか１つを使用して放電周期の間パルス発生回路および／または電圧クランプ回路の動作を制御することができる。追加的または代替的に、これらの測定値を使用してプロセス周期および放電周期の一方または両方のいずれかの間電流源１６の動作を制御することもできる。

１０ バイアス電圧波形発生器
１１ パルス発生回路
１２ 出力ノード
１３ 共通ノード
１４ アース
１５ 電圧クランプ回路
１６ 電流源
１７ 制御ユニット
１００ 誘導結合プラズマ（ＩＣＰ）装置
１０１ 基板
１０２ プラズマ反応器
１０３ プラズマ
１０４ プラズマ形成ガス
１０５ プラットフォーム
１０６ 真空ポンプ
１０７ インダクションコイル
１０８ 誘電チューブ
１０９ 前駆物質
１１０ 電源
１１１ スイッチノード
１１２ スイッチ
１２０ ＲＦ電源
１２１ 整合ネットワーク
１３０ システムホストコントローラ
１５１ 第１のブランチ
１５２ 第２のブランチ
１５３ 能動スイッチ
１５４ 抵抗器
１５５ ダイオード
１６０ ＤＣ／ＤＣコンバータ
１６１ スイッチノード
１６２ スイッチ
Ａ 電圧ノード
Ｃ_{ｂｌｏｃｋ} ＤＣ阻止コンデンサ
Ｃ_ｓｕｂ 負荷容量
Ｇ 電圧ノード
ｉ_ＣＳ ＤＣ電流
ｉ_{ｐｕｌｓｅ} 電流
ｉ_ｓｈ 電流パルス
ｉ_ｓｕｂ 電流ピーク
Ｌ_ＣＳ インダクタ
Ｌ_{ｐｕｌｓｅ} インダクタ
Ｌ_ｐａｒ 寄生インダクタンス
Ｔ_Ｃ プロセス繰返し周期
Ｔ_Ｄ 放電周期
Ｔ_{ｐｒｏｃｅｓｓ} プラズマ加工周期
ｖ_ｓｈ シース電圧
ｖ_ＣＮ 電圧パルス
ｖ_ＳＮ 電圧

Claims (20)

1. プラズマ支援加工装置（１００）用の電圧波形発生器（１０）であって、
   第１のスイッチノード（１１１）および共通ノード（１３）と、
   前記第１のスイッチノード（１１１）に接続され、前記第１のスイッチノード（１１１）において少なくとも２つの電圧レベルを切り替えるように動作可能である電圧供給回路（１１）と、
   前記第１のスイッチノード（１１１）と前記共通ノード（１３）との間に接続された第１のインダクタ（Ｌ_{ｐｕｌｓｅ}）と、
   前記共通ノード（１３）において所定の電圧波形（ｖ_ＣＮ）を取得するように前記電圧供給回路を動作させるように構成された制御ユニット（１７）とを備える電圧波形発生器において、
   前記電圧波形発生器が、前記共通ノード（１３）に結合され、前記共通ノードからＤＣ電流（ｉ_ＣＳ）を引き出すように構成された電流源（１６）を備えることを特徴とする電圧波形発生器。
2. 前記制御ユニット（１７）は、前記第１のインダクタ（Ｌ_{ｐｕｌｓｅ}）を通じて第１の符号の第１の電流パルスを取得し、次いで逆の符号の第２の電流パルスを取得するように前記電圧供給回路（１１）を動作させるように構成される、請求項１に記載の電圧波形発生器。
3. 前記制御ユニット（１７）は、前記スイッチノード（１１１）において切り替え電圧信号（ｖ_ＳＮ）を取得し、それによって、前記第１のインダクタ（Ｌ_{ｐｕｌｓｅ}）を電流パルス（ｉ_{ｐｕｌｓｅ}）が流れ、それによって、前記共通ノード（１３）において前記所定の波形（ｖ_ＣＮ）を取得することが可能になるように前記電圧供給回路（１１）を動作させるように構成される、請求項１または２に記載の電圧波形発生器。
4. 前記切り替え電圧信号（ｖ_ＳＮ）は、電圧レベルのシーケンスを含み、前記シーケンスは、第１の大きさを有する第１の電圧レベルと、それに続く、前記第１の大きさよりも小さい第２の大きさを有する第２の電圧レベルと、それに続く、前記第２の大きさよりも大きい第３の大きさを有する第３の電圧レベルとを含み、前記第３の大きさは、前記第１の大きさと等しいかまたは異なる、請求項３に記載の電圧波形発生器。
5. 前記所定の波形は電圧パルスである、請求項１から４のいずれか一項に記載の電圧波形発生器。
6. 前記電圧供給回路（１１）は、前記第１のスイッチノード（１１１）において少なくとも３つの電圧レベルを切り替えるように動作可能な中性点クランプ型コンバータを備える、請求項１から５のいずれか一項に記載の電圧波形発生器。
7. 前記電流源は、前記共通ノード（１３）に連続的に接続され、前記ＤＣ電流を連続的に引き出すように構成される、請求項１から６のいずれか一項に記載の電圧波形発生器。
8. 前記共通ノード（１３）に結合され、前記共通ノードの電圧を所定のレベルにクランプするように動作可能な電圧クランプ回路（１５）を備える、請求項１から７のいずれか一項に記載の電圧波形発生器。
9. 前記電圧クランプ回路（１５）は、前記電圧供給回路（１１）の電圧ノード（Ａ）に結合され、前記電圧ノードは、前記少なくとも２つの電圧レベルの一方を前記所定のレベルとして提供するように構成される、請求項８に記載の電圧波形発生器。
10. 前記電圧クランプ回路は、１つまたは複数のダイオード（１５５）を備える受動クランプブランチ（１５２）、能動クランプブランチ（１５１）、および電気的減衰要素（１５４）のうちの１つまたは複数を備える、請求項８または９に記載の電圧波形発生器。
11. 前記能動クランプブランチ（１５１）と前記受動クランプブランチ（１５２）とを備え、前記能動クランプブランチ（１５１）と前記受動クランプブランチ（１５２）は並列接続される、請求項１０に記載の電圧波形発生器。
12. 前記制御ユニット（１７）は、前記第１のインダクタ（Ｌ_{ｐｕｌｓｅ}）を流れる電流（ｉ_{ｐｕｌｓｅ}）が実質的にゼロである瞬間（ｔ_３）に前記所定のレベルに等しい電圧を前記共通ノード（１３）において実現するように前記スイッチノード（１１１）において少なくとも２つの電圧レベルを印加するための切り替え時間を決定するように構成される、請求項８から１１のいずれか一項に記載の電圧波形発生器。
13. プラズマ反応器（１０２）に接続される出力端子（１２）を備え、前記共通ノード（１３）が、ＤＣ電流阻止コンデンサ（Ｃ_{ｂｌｏｃｋ}）を通して前記出力端子に接続される、請求項１から１２のいずれか一項に記載の電圧波形発生器。
14. 基板（１０１）のプラズマ支援加工用の装置（１００）であって、
    プラズマ（１０３）を発生させるための手段（１０２、１０７）と、
    前記基板（１０１）を支持するための加工プラットフォーム（１０５）と、
    請求項１から１３のいずれか一項に記載の前記電圧波形発生器（１０）とを備え、前記共通ノード（１３）が、前記加工プラットフォーム（１０５）に電気的に接続される装置。
15. プラズマ支援加工を受ける基板（１０１）用の電圧波形（ｖ_ＣＮ）を発生させる方法であって、
    スイッチノード（１１１）に切り替え電圧（ｖ_ＳＮ）を印加するステップであって、前記スイッチノードが、インダクタ（Ｌ_{ｐｕｌｓｅ}）を介して共通ノード（１３）に接続され、前記共通ノード（１３）が前記基板に電気的に結合され、前記切り替え電圧によって、第１の電流（ｉ_{ｐｕｌｓｅ}）が前記インダクタを流れ、前記インダクタを流れる前記第１の電流（ｉ_{ｐｕｌｓｅ}）が、前記電圧波形（ｖ_ＣＮ）の電圧パルスのランプアップおよびランプダウンを定める、ステップと、
    少なくとも前記切り替え電圧を印加する連続的なサイクル間に、前記共通ノード（１３）にＤＣ電流（ｉ_ＣＳ）を印加するステップとを含む方法。
16. 前記切り替え電圧（ｖ_ＳＮ）を印加するステップは、
    第１の周期（Ｔ_１２）の間第１の大きさを有する第１の電圧レベルを印加し、前記第１の電流（ｉ_{ｐｕｌｓｅ}）を増大させるステップと、
    前記第１の周期の後に続く第２の周期（Ｔ_２３）の間前記第１の大きさよりも小さい第２の大きさを有する第２の電圧レベルを印加し、前記第１の電流（ｉ_{ｐｕｌｓｅ}）を低減させるステップとを含む、請求項１５に記載の方法。
17. 前記第２の周期（Ｔ_２３）の後に続く第３の周期（Ｔ_３４）中の、前記第１の電流（ｉ_{ｐｕｌｓｅ}）の絶対値が実質的にゼロである間前記共通ノード（１３）における電圧（ｖ_ＣＮ）を第３の大きさを有する第３の電圧レベルにクランプするステップをさらに含む、請求項１６に記載の方法。
18. 前記第２の周期（Ｔ_２３）および場合によっては前記第３の周期（Ｔ_３４）の後に続く第４の周期（Ｔ_４５）の間、第４の大きさを有する第４の電圧レベルを印加し、前記第１の電流（ｉ_{ｐｕｌｓｅ}）の絶対値を増加させるステップをさらに含む、請求項１６または１７に記載の方法。
19. 前記第２の周期、場合によっては前記第３の周期（Ｔ_３４）、場合によっては前記第４の周期（Ｔ_４５）の後に続く第５の周期（Ｔ_５６）の間、前記第２の大きさよりも大きい第５の大きさを有する第５の電圧レベルを印加し、前記第１の電流（ｉ_{ｐｕｌｓｅ}）の絶対値を低減させるステップをさらに含む、請求項１６から１８のいずれか一項に記載の方法。
20. 前記ＤＣ電流（ｉ_ＣＳ）は連続的に印加される、請求項１５から１９のいずれか一項に記載の方法。

Images