KR20240049143A

KR20240049143A - 플라즈마를 이용한 반도체 소자 제조 장치에서 고전압 구형파 발생 장치 및 방법

Info

Publication number: KR20240049143A
Application number: KR1020230095254A
Authority: KR
Inventors: 김영우; 김선태; 조준석; 송인호
Original assignee: 주식회사 다원시스
Priority date: 2022-10-07
Filing date: 2023-07-21
Publication date: 2024-04-16

Abstract

본 개시는 플라즈마를 이용한 반도체 소자 제조 장치에서 고전압 구형파 발생 장치 및 방법에 관한 것이다.
본 개시의 일 측면에 의하면, 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원; 상기 제1 전압원에 병렬로 연결된 제1 입력 커패시터; 상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원; 상기 제2 전압원에 병렬로 연결된 제2 입력 커패시터; 일단이 상기 제1 노드에 연결되고 타단이 제3 노드에 연결된 제1 스위치; 상기 제1 스위치에 병렬로 연결된 제1 커패시터; 일단이 상기 제2 노드에 연결되고 타단이 상기 제3 노드에 연결된 제2 스위치; 상기 제2 스위치에 병렬로 연결된 제2 커패시터; 상기 출력단에 애노드(Anode)가 연결되고 상기 제1 노드에 캐소드(Cathode)가 연결된 제1 다이오드; 상기 제1 다이오드에 병렬로 연결된 제1 다이오드 커패시터; 상기 제2 노드에 애노드가 연결되고 상기 출력단에 캐소드가 연결된 제2 다이오드; 상기 제2 다이오드에 병렬로 연결된 제2 다이오드 커패시터; 및 상기 제3 노드와 상기 출력단 사이에 연결된 인덕터를 포함하는 고전압 구형파 발생 장치를 제공한다.

Description

플라즈마를 이용한 반도체 소자 제조 장치에서 고전압 구형파 발생 장치 및 방법{Method and Apparatus for Generating High Voltage Square Wave in Semiconductor Device Production Apparatus Using Plasma}

본 개시는 플라즈마를 이용한 반도체 소자 제조 장치에서 고전압 구형파 발생 장치 및 방법에 관한 것이다.

이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니다.

반도체 생산단가 절감을 위해서는 동일한 챔버 사이즈 조건에서 웨이퍼의 패턴 미세화와 고 식각률이 요구된다. 하지만, 기존의 플라즈마 반도체 설비에는 2-레벨 단극성 출력을 제공하는 구형파 출력 회로가 제공되는데, 이러한 2-레벨 단극성 출력으로는 웨이퍼 패턴 미세화 및 고 식각률을 얻는 데에 한계가 존재한다.

또한, 기존의 구형파 출력 회로는 하드 스위칭 구동을 함으로써 스위칭 손실이 발생하는 문제점이 존재한다.

본 개시는 플라즈마를 이용한 반도체 소자 제조 장치에서 고전압 구형파 발생 장치 및 방법을 제공하는 데에 주된 목적이 있다.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

본 개시의 일 측면에 의하면, 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원; 상기 제1 전압원에 병렬로 연결된 제1 입력 커패시터; 상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원; 상기 제2 전압원에 병렬로 연결된 제2 입력 커패시터; 일단이 상기 제1 노드에 연결되고 타단이 제3 노드에 연결된 제1 스위치; 상기 제1 스위치에 병렬로 연결된 제1 커패시터; 일단이 상기 제2 노드에 연결되고 타단이 상기 제3 노드에 연결된 제2 스위치; 상기 제2 스위치에 병렬로 연결된 제2 커패시터; 상기 출력단에 애노드(Anode)가 연결되고 상기 제1 노드에 캐소드(Cathode)가 연결된 제1 다이오드; 상기 제1 다이오드에 병렬로 연결된 제1 다이오드 커패시터; 상기 제2 노드에 애노드가 연결되고 상기 출력단에 캐소드가 연결된 제2 다이오드; 상기 제2 다이오드에 병렬로 연결된 제2 다이오드 커패시터; 및 상기 제3 노드와 상기 출력단 사이에 연결된 인덕터를 포함하는 고전압 구형파 발생 장치를 제공한다.

본 개시의 다른 측면에 의하면, 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원; 상기 제1 전압원에 병렬로 연결된 제1 입력 커패시터; 상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원; 상기 제2 전압원에 병렬로 연결된 제2 입력 커패시터; 일단이 상기 제1 노드에 연결되고 타단이 제3 노드에 연결된 제1 스위치; 상기 제1 스위치에 병렬로 연결된 제1 커패시터; 일단이 상기 제2 노드에 연결되고 타단이 상기 제3 노드에 연결된 제2 스위치; 상기 제2 스위치에 병렬로 연결된 제2 커패시터; 상기 출력단에 애노드(Anode)가 연결되고 상기 제1 노드에 캐소드(Cathode)가 연결된 제1 다이오드; 상기 제1 다이오드에 병렬로 연결된 제1 다이오드 커패시터; 상기 제2 노드에 애노드가 연결되고 상기 출력단에 캐소드가 연결된 제2 다이오드; 상기 제2 다이오드에 병렬로 연결된 제2 다이오드 커패시터; 상기 제3 노드와 상기 출력단 사이에 연결된 인덕터를 포함하는 고전압 구형파 발생 장치가 고전압 구형파를 발생하는 방법에 있어서, 상기 제1 스위치를 온(on) 하고 상기 제2 스위치를 오프(off) 하는 제1과정; 상기 제1 과정 이후에 상기 제1 스위치를 오프 하는 제2 과정; 상기 제2 과정 이후에 상기 제2 스위치를 온 하는 제3 과정; 및 상기 제3 과정 이후에 상기 제2 스위치를 오프 하는 제4 과정을 포함하는 고전압 구형파 발생 방법을 제공한다.

본 실시예에 의하면, 고전압 구형파 발생 장치 및 챔버를 포함하되, 상기 고전압 구형파 발생 장치는, 제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원; 상기 제1 전압원에 병렬로 연결된 제1 입력 커패시터; 상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원; 상기 제2 전압원에 병렬로 연결된 제2 입력 커패시터; 일단이 상기 제1 노드에 연결되고 타단이 제3 노드에 연결된 제1 스위치; 상기 제1 스위치에 병렬로 연결된 제1 커패시터; 일단이 상기 제2 노드에 연결되고 타단이 상기 제3 노드에 연결된 제2 스위치; 상기 제2 스위치에 병렬로 연결된 제2 커패시터; 상기 출력단에 애노드(Anode)가 연결되고 상기 제1 노드에 캐소드(Cathode)가 연결된 제1 다이오드; 상기 제1 다이오드에 병렬로 연결된 제1 다이오드 커패시터; 상기 제2 노드에 애노드가 연결되고 상기 출력단에 캐소드가 연결된 제2 다이오드; 상기 제2 다이오드에 병렬로 연결된 제2 다이오드 커패시터; 및 상기 제3 노드와 상기 출력단 사이에 연결된 인덕터를 포함하는 것을 특징으로 하는 반도체 소자 제조 장치를 제공한다.

본 개시의 실시예에 의하면, 챔버에 고품질의 양극성 또는 3극성 구형파 출력을 제공함으로써 동일한 챔버 사이즈 조건에서 웨이퍼의 패턴 미세화와 고 식각률을 얻을 수 있다.

또한, 구형파 출력 회로에 소프트 스위칭 구동을 함으로써 스위칭 손실의 발생을 감소시키는 효과가 있다.

고전압 구형파 발생 장치의 각 구성요소에 존재할 수 있는 기생 커패시턴스에 충전된 전하를 적절히 방전시킴으로써 기생 커패시턴스가 출력에 미치는 영향을 최소화할 수 있다.

본 개시의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 개시의 제1 실시예에 따른 고전압 구형파 발생 장치(100) 및 용량성 부하(200)를 함께 나타낸 도면이다.
도 2는 제1 실시예에 따른 고전압 구형파 발생 장치(100)의 동작 모드에 따른 출력 파형을 도시한 도면이다.
도 3a 내지 도 3d는 제1 실시예에 따른 고전압 구형파 발생 장치(100)의 각 동작 모드에서의 동작상태를 설명하기 위한 도면이다.
도 4는 본 개시의 제2 실시예에 따른 고전압 구형파 발생 장치(400) 및 용량성 부하(200)를 함께 나타낸 도면이다.
도 5는 제2 실시예에 따른 고전압 구형파 발생 장치(400)의 동작 모드에 따른 출력 파형을 도시한 도면이다.
도 6a 내지 도 6e는 제2 실시예에 따른 고전압 구형파 발생 장치(400)의 각 동작 모드에서의 동작상태를 설명하기 위한 도면이다.
도 7a는 제3 실시예에 따른 고전압 구형파 발생 장치(710) 및 용량성 부하(200)를 함께 나타낸 도면이다.
도 7b는 제4 실시예에 따른 고전압 구형파 발생 장치(720) 및 용량성 부하(200)를 함께 나타낸 도면이다.
도 8은 복수의 고전압 구형파 발생 장치가 병렬로 연결되어 구형파 발생회로가 구현된 예를 도시한 도면이다.
도 9는 본 실시예에 따른 고전압 구형파 발생 방법을 흐름도로 도시한 도면이다.
도 10은 본 개시의 일 실시예에 따른 반도체 소자 제조 장치(1000)를 설명하기 위한 블록도이다.

이하, 본 개시의 일부 실시예들을 예시적인 도면을 이용해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

본 개시에 따른 실시예의 구성요소를 설명하는 데 있어서, 제1, 제2, i), ii), a), b) 등의 부호를 사용할 수 있다. 이러한 부호는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 부호에 의해 해당 구성요소의 본질 또는 차례나 순서 등이 한정되지 않는다. 명세서에서 어떤 부분이 어떤 구성요소를 '포함' 또는 '구비'한다고 할 때, 이는 명시적으로 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 개시의 예시적인 실시형태를 설명하고자 하는 것이며, 본 개시가 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다.

도 1은 본 개시의 제1 실시예에 따른 고전압 구형파 발생 장치(100) 및 용량성 부하(200)를 함께 나타낸 도면이다. 고전압 구형파 발생 장치(100)는 사용자가 설정한 소정의 파형을 갖는 고전압 펄스(Vout)를 생성할 수 있고, 생성된 고전압 펄스(Vout)가 용량성 부하(200)에 제공될 수 있다. 예컨대, 용량성 부하(200)로는 플라즈마를 이용하여 반도체 소자 제조를 위한 장치로서 챔버(CB)를 들 수 있다.

도 1에서 고전압 구형파 발생 장치(100)의 구성요소에는 제어기(미도시)가 포함될 수 있으며, 제어기(미도시)는 각 스위치(SW1, SW2)가 온(on) 또는 오프(off)로 스위칭되도록 구동신호를 발생한다.

이하의 설명에서 어떤 스위치가 온 또는 오프되는 동작은 제어기(미도시)가 해당 스위치의 온 또는 오프에 필요한 구동신호를 해당 스위치의 게이트로 제공함으로써 발생된다.

고전압 구형파 발생 장치(100)의 출력 파형은 수 kHz 내지 수 MHz의 주파수를 가질 수 있고, 수십 V 내지 수십 kV의 임의의 가변 전압 레벨로 출력될 수 있다.

도 1에 도시된 바와 같이, 고전압 구형파 발생 장치(100)는 제1 전압원(VS1), 제1 입력 커패시터(Ci1), 제2 전압원(VS2), 제2 입력 커패시터(Ci2), 제1 다이오드(D1), 제1 다이오드 커패시터(Cd1), 제2 다이오드(D2), 제2 다이오드 커패시터(Cd2), 제1 스위치(SW1), 제2 스위치(SW2), 제1 커패시터(C1), 제2 커패시터(C2), 제1 저항소자(R1), 제2 저항소자(R2) 및 인덕터(L)를 포함하여 구현될 수 있다.

제1 전압원(VS1)은 제1 노드(N1)에 (+) 단자가 연결되고 기준 단자(Nref)에 (-) 단자가 연결되며 V1의 크기를 갖는 전압을 발생한다.

제1 입력 커패시터(Ci1)는 제1 전압원(VS1)에 병렬로 연결된다.

제2 전압원(VS2)은 기준 단자(Nref)에 (+) 단자가 연결되고 제2 노드(N2)에 (-) 단자가 연결되며 V2의 크기를 갖는 전압을 발생한다.

제2 입력 커패시터(Ci2)는 제2 전압원(VS2)에 병렬로 연결된다.

제1 스위치(SW1)는 일단이 제1 노드(N1)에 연결되고 타단이 제3 노드(N3)에 연결된다. 제1 스위치(SW1)의 양단 사이에 제1 커패시터(C1) 및 제1 저항소자(R1)가 병렬로 연결될 수 있다.

제2 스위치(SW2)는 일단이 제2 노드(N2)에 연결되고 타단이 제3 노드(N3)에 연결된다. 제2 스위치(SW2)의 양단 사이에 제2 커패시터(C2) 및 제2 저항소자(R2)가 병렬로 연결될 수 있다.

제1 다이오드(D1)는 출력단(Nout)에 애노드(Anode)가 연결되고 제1 노드(N1)에 캐소드(Cathode)가 연결된다.

제2 다이오드(D2)는 제2 노드(N2)에 애노드가 연결되고 출력단(Nout)에 캐소드가 연결된다.

제1 다이오드 커패시터(Cd1)는 제1 다이오드(D1)에 병렬로 연결되고, 제2 다이오드 커패시터(Cd2)는 제2 다이오드(D2)에 병렬로 연결된다.

인덕터(L)는 제3 노드(N3)와 출력단(Nout) 사이에 연결된다.

도 2는 제1 실시예에 따른 고전압 구형파 발생 장치(100)의 동작 모드에 따른 출력 파형을 도시한 도면이다.

도 3a 내지 도 3d는 제1 실시예에 따른 고전압 구형파 발생 장치(100)의 각 동작 모드에서의 동작상태를 설명하기 위한 도면이다.

이하, 도 2 및 도 3a 내지 도 3d를 함께 참조하면서 제1 실시예에 따른 고전압 구형파 발생 장치(100)의 동작을 설명한다.

고전압 구형파 발생 장치(100)는 제1 모드(Mode1), 제2 모드(Mode2), 제3 모드(Mode3) 및 제4 모드(Mode 4) 순으로 순차적으로 반복하면서 동작될 수 있다.

제1 모드에서는 도 3a의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제어기(미도시)에 의해 제1 스위치(SW1)의 제1 게이트 입력신호(Gsw1)가 1이 되고(즉, 제1 스위치(SW1)가 ON) 제2 게이트 입력신호(Gsw2)가 0이 되면(즉, 제2 스위치(SW2)가 OFF) 고전압 구형파 발생 장치(100)는 제1 모드가 된다.

제1 모드에서 출력단(Nout)의 출력전압 Vout은 제1 전압원(VS1)에 의해 점차적으로 증가하다가 제1 전압원(VS1)의 전압 V1과 동일한 전압이 되고 Vout이 V1이 된 이후에 Vout은 V1인 상태로 유지된다.

제2 모드에서는 도 3b의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제1 모드일 때 제어기(미도시)에 의해 제1 게이트 입력신호(Gsw1)가 0으로 제어되면 제1 스위치(SW1)가 OFF가 되고 고전압 구형파 발생 장치(100)는 제2 모드가 된다. 즉, 제1 스위치(SW1)가 ON이고 제2 스위치(SW2)가 OFF 상태인 제1 모드에서, 제1 스위치(SW1)를 OFF로 변화시키면 고전압 구형파 발생 장치(100)는 제2 모드가 된다.

도 3b에서 R1 및 R2의 임피던스가 각각 C1 및 C2의 임피던스에 비하여 크고 VS1 및 VS2의 직류전원의 전류는 C1 및 C2에 의해 각각 제3 노드(N3)로부터 실질적으로 차단되므로 VS1 및 VS2로부터 제3 노드(N3)로 각각 연결되는 전류 경로는 생략하여 도시하였다.

제2 모드에서는, 제1 모드 기간 동안 인덕터(L)에 저장된 에너지와 VS1 사이에 균형을 이루어 Vout이 V1과 거의 동일한 크기로 일정하게 유지된다. 또한, 제1 스위치(SW1)와 관련된 기생 커패시턴스(Cp)에 제1 모드 기간 동안 충전된 전하는 제2 모드 기간 동안 제1 커패시터(C1) 및 인덕터(L)에 의해 방전되고, 제2 스위치(SW2)와 관련된 기생 커패시턴스에 제1 모드 기간 동안 충전된 전하는 제2 모드 기간 동안 제2 커패시터(C2) 및 인덕터(L)에 의해 방전된다.

제3 모드에서는 도 3c의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제2 모드일 때 제어기(미도시)에 의해 제2 게이트 입력신호(Gsw2)가 1로 제어되면 제2 스위치(SW2)가 ON이 되고 고전압 구형파 발생 장치(100)는 제3 모드가 된다. 즉, 제1 스위치(SW1) 및 제2 스위치(SW2)가 OFF 상태인 제2 모드에서 제2 스위치(SW2)를 ON으로 변화시키면 고전압 구형파 발생 장치(100)는 제3 모드가 된다.

제3 모드에서는, 제1 모드 기간 동안 인덕터(L)에 저장되었던 에너지가 방전되면서 점차적으로 출력전압 Vout은 V1으로부터 감소하다가 제2 전압원(VS2)에 의해 제2 전압원(VS2)의 전압과 동일한 값인 -V2로 변하고, Vout이 -V2가 된 이후에 Vout은 -V2를 유지한다.

제4 모드에서는 도 3d의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제3 모드일 때 제어기(미도시)에 의해 제2 게이트 입력신호(Gsw2)가 0으로 제어되면 제2 스위치(SW2)가 OFF가 되고 고전압 구형파 발생 장치(100)는 제4 모드가 된다. 즉, 제1 스위치(SW1)가 OFF 이고 제2 스위치(SW2)가 O N인 상태에서, 제2 스위치(SW2)를 OFF로 변화시키면 고전압 구형파 발생 장치(100)는 제4 모드가 된다.

도 3d에서 R1 및 R2의 임피던스가 각각 C1 및 C2의 임피던스에 비하여 크고 VS1 및 VS2의 직류전원의 전류는 C1 및 C2에 의해 각각 제3 노드(N3)로부터 실질적으로 차단되므로 VS1 및 VS2로부터 제3 노드(N3)로 각각 연결되는 전류 경로는 생략하여 도시하였다.

제4 모드에서는, 제3 모드 기간 동안 인덕터(L)에 저장된 에너지와 VS2 사이에 균형을 이루어 Vout이 V2와 거의 동일한 크기로 일정하게 유지된다. 또한, 제1 스위치(SW1)와 관련된 기생 커패시턴스에 제3 모드 기간 동안 충전된 전하는 제4 모드에서 제1 커패시터(C1) 및 인덕터(L)에 의해 방전되고, 제2 스위치(SW2)와 관련된 기생 커패시턴스에 제3 모드 기간 동안 충전된 전하는 제4 모드에서 제2 커패시터(C1) 및 인덕터(L)에 의해 방전된다.

제4 모드 이후에는 제어기(미도시)에 의해 제1 모드로 상태가 변할 수 있다. 즉, 제1 스위치(SW1) 및 제2 스위치(SW2)가 각각 오프 상태인 제4 모드에서 제어기(미도시)에 의해 제1 스위치(SW1)가 온으로 제어되면 고전압 구형파 발생 장치(100)는 제1 모드가 된다.

이와 같이, 제1 스위치(SW1) 및 제2 스위치(SW2)가 제어기(미도시)에 의해 스위칭이 제어됨으로 인하여 고전압 구형파 발생 장치(100)가 순차적으로 제1 모드 내지 제4 모드로 변화될 수 있다.

여기서, 인덕터(L) 값에 따라 Vout의 rising time 및 falling time을 조절할 수 있다.

한편, 병렬연결 커패시터는 Ci1=Ci2, Cd1=Cd2, C1=C2일 수 있고, 병렬연결 저항소자는 R1=R2일 수 있다. 또한, 병렬연결 커패시터 및 병렬연결 저항소자의 값은 ZVS(Zero-Volt Switching), 즉 소프트 스위칭을 이루기 위하여 각각 적절히 튜닝된 값을 가질 수 있다.

도 4는 본 개시의 제2 실시예에 따른 고전압 구형파 발생 장치(400) 및 용량성 부하(200)를 함께 나타낸 도면이다.

제2 실시예에 따른 고전압 구형파 발생 장치(400)는 제1 실시예에 따른 고전압 구형파 발생 장치(100)에서 제3 스위치(SW3), 제3 커패시터(C3), 제3 저항소자(R3), 제4 스위치(SW4), 제4 커패시터(C4), 제4 저항소자(R4), 제3 다이오드(D3), 제3 다이오드 커패시터(Cd3), 제4 다이오드(D4) 및 제4 다이오드 커패시터(Cd4)를 더 포함한 형태를 갖는다.

제3 스위치(SW3)는 제1 스위치(SW1)의 타단과 제3 노드(N3) 사이에 연결되고, 제3 스위치(SW3)의 양단 사이에 제3 커패시터(C3) 및 제3 저항소자(R3)가 각각 병렬로 연결될 수 있다.

제4 스위치(SW4)는 제2 스위치(SW2)의 일단과 제2 노드(N2) 사이에 연결되고, 제4 스위치(SW4)의 양단 사이에 제4 커패시터(C4) 및 제4 저항소자(R4)가 각각 병렬로 연결될 수 있다.

제3 다이오드(D3)는 기준 단자(Nref)에 애노드가 연결되고 제1 스위치(SW1)의 타단에 캐소드가 연결되고, 제3 다이오드(D3)와 병렬로 제3 다이오드 커패시터(Cd3)가 연결된다.

제4 다이오드(D4)는 제2 스위치(SW2)의 일단에 애노드가 연결되고 기준 단자(Nref)에 캐소드가 연결되고, 제4 다이오드(D4)와 병렬로 제4 다이오드 커패시터(Cd4)가 연결된다.

도 5는 제2 실시예에 따른 고전압 구형파 발생 장치(400)의 동작 모드에 따른 출력 파형을 도시한 도면이다.

도 6a 내지 도 6e는 제2 실시예에 따른 고전압 구형파 발생 장치(400)의 각 동작 모드에서의 동작상태를 설명하기 위한 도면이다.

이하, 도 5 및 도 6a 내지 도 6e를 함께 참조하면서 제2 실시예에 따른 고전압 구형파 발생 장치(400)의 동작을 설명한다.

고전압 구형파 발생 장치(400)는 제어기(미도시)에 의해 제1 모드(Mode1), 제2 모드(Mode2), 제3 모드(Mode3) 및 제4 모드(Mode 4) 순으로 순차적으로 반복하면서 동작한다.

제1 모드에서는 도 6a의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제어기(미도시)에 의해 제1 스위치(SW1)의 제1 게이트 입력신호(Gsw1)가 1이 되고(즉, 제1 스위치(SW1)가 ON) 제3 스위치(SW3)의 제3 게이트 입력신호(Gsw3)가 1이 되고(즉, 제3 스위치(SW3)가 ON) 제2 게이트 입력신호(Gsw2)가 0이 되고(즉, 제2 스위치(SW2)가 OFF) 제4 게이트 입력신호(Gsw4)가 0이 되면(즉, 제4 스위치(SW4)가 OFF) 고전압 구형파 발생 장치(400)는 제1 모드가 된다.

제2 모드에서는 도 6b의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제1 모드일 때 제어기(미도시)에 의해 제1 게이트 입력신호(Gsw1) 및 제3 게이트 입력신호(Gsw3)가 각각 0으로 제어되면 제1 스위치(SW1) 및 제3 스위치(SW3)가 각각 OFF가 되고 고전압 구형파 발생 장치(400)는 제2 모드가 된다. 즉, 제1 스위치(SW1) 및 제3 스위치(SW3)가 ON이고 제2 스위치(SW2) 및 제4 스위치(SW4)가 OFF 상태인 제1 모드에서, 제1 스위치(SW1) 및 제3 스위치(SW3)를 OFF로 변화되면 제2 모드가 된다.

도 6b에서 R1, R2, R3 및 R4의 임피던스가 각각 C1, C2, C3 및 C4의 임피던스에 비하여 크고 VS1 및 VS2의 직류전원의 전류는 C1, C2, C3 및 C4에 의해 각각 제3 노드(N3)로부터 실질적으로 차단되므로 VS1 및 VS2로부터 제3 노드(N3)로 각각 연결되는 전류 경로는 생략하여 도시하였다.

제2 모드에서는, 제1 모드 기간 동안 인덕터(L)에 저장된 에너지와 VS1 사이에 균형을 이루어 Vout이 V1과 거의 동일한 크기로 일정하게 유지된다. 또한, 제1 스위치(SW1)와 관련된 기생 커패시턴스 및 제3 스위치(SW3)와 관련된 기생 커패시턴스에 제1 모드의 기간 동안 충전된 전하는 제2 모드에서 제1 커패시터(C1), 제3 커패시터(C3), 제3 다이오드 커패시터(Cd3) 및 인덕터(L)에 의해 방전되고, 제2 스위치(SW2)와 관련된 기생 커패시턴스 및 제4 스위치(SW4)와 관련된 기생 커패시턴스에 제1 모드의 기간 동안 충전된 전하는 제2 모드에서 제2 커패시터(C1), 제4 커패시터(C4), 제4 다이오드 커패시터(Cd4) 및 인덕터(L)에 의해 방전된다.

제3 모드에서는 도 6c의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제2 모드일 때 제어기(미도시)에 의해 제2 게이트 입력신호(Gsw2) 및 제4 게이트 입력신호(Gsw4)가 각각 1로 제어되면 제2 스위치(SW2) 및 제4 스위치(SW4)가 각각 ON이 되고 고전압 구형파 발생 장치(400)는 제3 모드가 된다. 즉, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)가 각각 OFF 상태인 제2 모드에서 제2 스위치(SW2) 및 제4 스위치(SW4)를 ON으로 변화시키면 제3 모드가 된다.

제3 모드에서는, 제1 모드 기간 동안 인덕터(L)에 저장되었던 에너지가 방전되면서 점차적으로 출력전압 Vout은 V1으로부터 제2 전압원(VS2)의 전압과 동일한 값인 -V2로 변하고, Vout이 -V2가 된 이후에 Vout은 -V2를 유지한다.

제4 모드에서는 도 6d의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제3 모드일 때 제어기(미도시)에 의해 제2 게이트 입력신호(Gsw2) 및 제4 게이트 입력신호(Gsw4)가 각각 0으로 변하면 제2 스위치(SW2) 및 제4 스위치(SW4)가 OFF가 되고 고전압 구형파 발생 장치(400)는 제4 모드가 된다. 즉, 제1 스위치(SW1) 및 제3 스위치(SW3)가 OFF이고 제2 스위치(SW2) 및 제4 스위치(SW4)가 ON인 제3 모드 상태에서, 제2 스위치(SW2) 및 제4 스위치(SW4)를 OFF로 변화시키면 제4 모드가 된다.

도 6d에서 R1, R2, R3 및 R4의 임피던스가 각각 C1, C2, C3 및 C4의 임피던스에 비하여 크고 VS1 및 VS2의 직류전원의 전류는 C1, C2, C3 및 C4에 의해 각각 제3 노드(N3)로부터 실질적으로 차단되므로 VS1 및 VS2로부터 제3 노드(N3)로 각각 연결되는 전류 경로는 생략하여 도시하였다.

제4 모드에서는, 제3 모드 기간 동안 인덕터(L)에 저장된 에너지와 VS2 사이에 균형을 이루어 Vout이 V2와 거의 동일한 크기로 일정하게 유지된다. 또한, 제1 스위치(SW1)와 관련된 기생 커패시턴스 및 제3 스위치(SW3)와 관련된 기생 커패시턴스에 제2 모드의 기간 동안 충전된 전하는 제4 모드에서 제1 커패시터(C1), 제3 커패시터(C3), 제3 다이오드 커패시터(Cd3) 및 인덕터(L)에 의해 방전되고, 제2 스위치(SW2)와 관련된 기생 커패시턴스 및 제4 스위치(SW4)와 관련된 기생 커패시턴스에 제2 모드의 기간 동안 충전된 전하는 제4 모드에서 제2 커패시터(C1), 제4 커패시터(C4), 제4 다이오드 커패시터(Cd4) 및 인덕터(L)에 의해 방전된다.

제4 모드 이후에는 제1 모드로 상태가 변할 수 있다. 즉, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)가 각각 오프 상태인 제4 모드에서 제어기(미도시)에 의해 제1 스위치(SW1) 및 제3 스위치(SW3)가 온 으로 변화되면 제1 모드가 된다.

이와 같이, 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3) 및 제4 스위치(SW4)가 제어기(미도시)에 의해 스위칭이 제어됨으로 인하여 고전압 구형파 발생 장치(400)가 제1 모드 내지 제4 모드로 순차적으로 변화될 수 있다.

고전압 구형파 발생 장치(400)는 제1 모드 내지 제4 모드로 순차적으로 변화하는 과정을 복수회 반복하다가 제3 모드 다음에 제4 모드가 수행되는 대신에 도 6e와 같은 제5 모드가 수행되고 제5 모드 다음에 제1 모드가 수행되는 과정이 포함될 수도 있다.

제1 스위치(SW1) 및 제3 스위치(SW3)에 각각 병렬로 연결된 커패시터 C1 및 C3는 제1 스위치(SW1) 및 제3 스위치(SW3)의 온/오프 전환 과정에서 제1 스위치(SW1) 및 제3 스위치(SW3) 중 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 동적 밸런스를 제공한다. 또한, 제1 스위치(SW1) 및 제3 스위치(SW3)에 각각 병렬로 연결된 저항소자 R1 및 R3는 제1 스위치(SW1) 및 제3 스위치(SW3)에 전원을 인가하는 과정에서 해당 제1 스위치(SW1) 및 제3 스위치(SW3) 중 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 정적 밸런스를 제공한다.

마찬가지로, 제2 스위치(SW2) 및 제4 스위치(SW4)에 각각 병렬로 연결된 커패시터 C2 및 C4는 제2 스위치(SW2) 및 제4 스위치(SW4)의 온/오프 전환 과정에서 제2 스위치(SW2) 및 제4 스위치(SW4) 중 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 동적 밸런스를 제공한다. 또한, 제2 스위치(SW2) 및 제4 스위치(SW4)에 각각 병렬로 연결된 저항소자 R2 및 R4는 제2 스위치(SW2) 및 제4 스위치(SW4)에 전원을 인가하는 과정에서 제2 스위치(SW2) 및 제4 스위치(SW4) 중 어느 한쪽의 스위치에 고전압이 치우쳐 인가되지 않도록 정적 밸런스를 제공한다.

제5 모드에서는 도 6e의 굵은 선으로 도시된 바와 같이 회로가 연결되어 전류가 흐른다. 제1 스위치(SW1) 및 제3 스위치(SW3)가 오프 상태이고 제2 스위치(SW2) 및 제4 스위치(SW4)가 온 상태인 제3 모드에서 제어기(미도시)에 의해 제3 스위치(SW3)가 온 상태가 되고 제4 스위치(SW4)가 오프 상태가 되면 고전압 구형파 발생 장치(400)는 제3 모드으로부터 제5 모드로 변화된다.

제5 모드에서 출력 단자 Nout은 인덕터(L), 제2 스위치(SW2) 및 제1 다이오드(D1)를 경유하여 기준단자로 연결되고, 제2 스위치(SW2) 및 제1 다이오드(D1)와 병렬로 제3 스위치(SW3) 및 제2 다이오드(D2)가 순차적으로 연결된 형태를 가지므로 Vout은 0V가 된다. 이때 Vout이 -V2에서 0V로 전환되는 과정에서 인덕터(L)에 저장된 에너지가 방전되면서 점차적으로 Vout은 0V로 변화된다.

제5 모드 상태에서 제어기(미도시)에 의해 제1 스위치(SW1)가 ON으로 스위칭되고 제2 스위치(SW2)가 OFF로 스위칭되면 고전압 구형파 발생 장치(400)는 제1 모드로 변화된다. 여기서도, Vout이 0V에서 V1으로 전환되는 과정에서 인덕터(L)에 에너지가 점차적으로 저장되면서 Vout은 0V에서 V1으로 점차적으로 변화된다.

이와 같이, "제1모드->제2모드->제3모드->제4모드->제1모드"와 같은 모드 순환 과정이 1회 또는 복수회 반복된 후에 "제1모드->제2모드->제3모드->제5모드->제1모드"와 같은 모드 순환 과정이 1회 또는 복수회 삽입될 수 있다.

도 7a는 제3 실시예에 따른 고전압 구형파 발생 장치(710) 및 용량성 부하(200)를 함께 나타낸 도면이다.

제3 실시예에 따른 고전압 구형파 발생 장치(710)의 회로도는 제2 실시예에 따른 고전압 구형파 발생 장치(400)와 비교할 때, 인덕터(L)와 병렬로 연결된 제5 커패시터(C5)를 더 포함하는 것이 상이하다.

제3 실시예에 따른 고전압 구형파 발생 장치(710)의 각 동작 모드(제1 모드, 제2 모드, 제3 모드, 제4 모드, 제5 모드)별 동작은 제2 실시예에 따른 고전압 구형파 발생 장치(400)와 실질적으로 동일하다. 다만, 제2 실시예에 따른 고전압 구형파 발생 장치(400)에서는 각 모드에서 인덕터(L)에 전류가 흐르는 반면에, 제3 실시예에 따른 고전압 구형파 발생 장치(710)에서는 각 모드에서 서로 병렬 연결된 인덕터(L) 및 제5 커패시터(C5)에 전류가 흐르는 점에서 상이하다.

병렬로 연결된 인덕터(L) 및 제5 커패시터(C5)에 의해 공진 주파수를 기준으로 특정 대역에서 임피던스를 높게 함으로써 특정 대역을 저지하는 기능을 제공한다.

또한, 제3 실시예에 따른 고전압 구형파 발생 장치(710)의 출력 파형은 제2 실시예에 따른 고전압 구형파 발생 장치(400)의 출력 파형과 실질적으로 동일할 수 있다.

도 7b는 제4 실시예에 따른 고전압 구형파 발생 장치(720) 및 용량성 부하(200)를 함께 나타낸 도면이다.

제4 실시예에 따른 고전압 구형파 발생 장치(720)의 회로도는 제2 실시예에 따른 고전압 구형파 발생 장치(400)와 비교할 때, 인덕터(L)에 직렬로 연결된 제5 커패시터(C5)를 더 포함하는 것이 상이하다.

제4 실시예에 따른 고전압 구형파 발생 장치(720)의 각 동작 모드(제1 모드, 제2 모드, 제3 모드, 제4 모드, 제5 모드)별 동작은 제2 실시예에 따른 고전압 구형파 발생 장치(400)와 실질적으로 동일하다. 다만, 제2 실시예에 따른 고전압 구형파 발생 장치(400)에서는 각 모드에서 인덕터(L)에 전류가 흐르는 반면에, 제4 실시예에 따른 고전압 구형파 발생 장치(720)에서는 각 모드에서 서로 직렬 연결된 인덕터(L) 및 제5 커패시터(C5)에 전류가 흐르는 점에서 상이하다.

직렬로 연결된 인덕터(L) 및 제5 커패시터(C5)에 의해 공진 주파수를 기준으로 특정 대역에서 임피던스를 낮게 함으로써 특정 대역을 통과시키는 기능을 제공한다. 또한, 제5 커패시터(C5)에 의해 인덕터(L)의 포화를 방지할 수 있다.

제4 실시예에 따른 고전압 구형파 발생 장치(720)의 출력 파형은 제2 실시예에 따른 고전압 구형파 발생 장치(400)의 출력 파형과 실질적으로 동일할 수 있다.

제1 내지 제4 스위치(SW1, SW2, SW3, SW4)는 전력 반도체 소자일 수 있다. 전력 반도체 소자는 전력의 변환이나 제어에 사용되는 반도체 소자로서, IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal-Oxide Semiconductor Field Effect Transistor) 등의 소자로서 구현 가능하다.

한편, 도 4, 도 7a 및 도 7b에서, 병렬연결 커패시터는 Ci1=Ci2, Cd1=Cd2=Cd3=Cd4, C1=C2=C3=C4일 수 있고, 병렬연결 저항소자는 R1=R2=R3=R4일 수 있다. 또한, 병렬연결 커패시터 및 병렬연결 저항소자의 값은 ZVS, 즉 소프트 스위칭을 이루기 위하여 각각 적절히 튜닝된 값을 가질 수 있다.

도 8은 복수의 고전압 구형파 발생 장치가 병렬로 연결되어 구형파 발생회로가 구현된 예를 도시한 도면이다.

도 8에 도시한 바와 같이, 구형파 발생회로(800)는 제어기(810) 및 복수의 고전압 구형파 발생 장치(820)를 포함할 수 있다. 여기서, 복수의 고전압 구형파 발생 장치(820)는 제1 실시예에 따른 고전압 구형파 발생 장치(100), 제2 실시예에 따른 고전압 구형파 발생 장치(400), 제3 실시예에 따른 고전압 구형파 발생 장치(710) 및 제4 실시예에 따른 고전압 구형파 발생 장치(720)를 포함할 수 있다.

복수의 고전압 구형파 발생 장치(100, 400, 710, 720)의 각 기준 단자(Nref)는 그라운드에 연결되고, 복수의 고전압 구형파 발생 장치(100, 400, 710, 720)의 각 출력 단자(Nout)는 챔버(200)에 병렬로 연결된다. 따라서, 제어기(810)에 의해 각각의 복수의 고전압 구형파 발생 장치(100, 400, 710, 720)가 제어되어 발생하는 구형파는 챔버(200)로 출력된다.

복수의 고전압 구형파 발생 장치(820)는 챔버(200)의 외부면에 물리적으로 장착될 수 있으며, 챔버의 외벽은 기준 단자(Nref)와 연결될 수 있다. 여기서, 각 고전압 구형파 발생 장치(100, 400, 710, 720)의 각 구성요소와 기준 단자 사이에 기생 커패시턴스가 존재할 수 있으며, 이러한 기생 커패시턴스에 충전된 전하가 각 고전압 구형파 발생 장치(100, 400, 710, 720)의 동작에 좋지 않은 영향을 미칠 수 있으며, 본 실시예에 의하면 이러한 기생 커패시턴스에 의한 영향을 최소화할 수 있다.

도 9는 본 실시예에 따른 고전압 구형파 발생 방법을 흐름도로 도시한 도면이다.

이하, 도 1 내지 도 8을 함께 참조하면서 본 실시예에 따른 고전압 구형파 발생 방법을 설명한다.

제어기(810)는 제1 실시예에 따른 고전압 구형파 발생 장치(100)의 제1 스위치(SW1) 및 제2 스위치(SW2)의 온/오프를 제어하거나, 제2 내지 제4 실시예에 따른 고전압 구형파 발생 장치(400, 710, 720)에서 제1 내지 제4 스위치(SW1, SW2, SW3, SW4)의 온/오프를 제어한다.

제1 실시예에 따른 고전압 구형파 발생 장치(100)를 동작시키는 경우, 제어기(810)는 제1 스위치(SW1)를 온 하고 제2 스위치(SW2)를 오프 하여 제1 모드로 진입시킨다(S910).

제1 모드 상태가 일정 시간 수행된 후, 제어기(810)는 제1 스위치(SW1)를 오프 하여 제2 모드로 진입시킨다(S920).

제2 모드로 진입된 후 일정 시간 후에, 제어기(810)는 제2 스위치(SW2)를 온 하여 제3 모드로 진입시킨다(S930).

제3 모드로 진입된 후 일정 시간 후에, 제어기(810)는 제2 스위치(SW2)를 오프 하여 제4 모드로 진입시킨다(S940).

제4 모드로 진입된 후 일정 시간 후에, 제어기(810)는 제1 스위치(SW1)를 온 하여 제1 모드로 진입시킨다(S950).

이와 같이, 제어기(810)는 제1 스위치(SW1) 및 제2 스위치(SW2)의 온/오프를 제어하여 고전압 구형파 발생 장치(100)를 제1 모드 내지 제4 모드 순으로 변화되어 동작하도록 제어한다.

한편, 제2 내지 제4 실시예에 따른 고전압 구형파 발생 장치(400, 710, 720)를 동작시키는 경우, 단계 S910 내지 S950에서 제어기(810)는 제1 스위치(SW1) 및 제2 스위치(SW2)의 온/오프 제어 외에 제3 스위치(SW3) 및 제4 스위치(SW4)의 온/오프도 추가적으로 제어한다. 다시 말해서, 제어기(810)는 단계 S910에서 추가적으로 제3 스위치(SW3)를 온 하고 제4 스위치(SW4)를 오프하며, 단계 S920에서 추가적으로 제3 스위치(SW3)를 오프하며, 단계 S930에서 추가적으로 제4 스위치(SW4)를 온 하며, 단계 S940에서 추가적으로 제4 스위치(SW4)를 오프 하며, 단계 S950에서 추가적으로 제3 스위치(SW3)를 온 한다.

또한, 제2 내지 제4 실시예에 따른 고전압 구형파 발생 장치(400, 710, 720)를 동작시키는 경우, 제어기(810)는 제3 모드 다음의 단계는 제5 모드, 제5 모드의 다음 단계는 제1 모드가 수행되도록 제어할 수도 있다.

도 10은 본 개시의 일 실시예에 따른 반도체 소자 제조 장치(1000)를 설명하기 위한 블록도이다.

도 10을 참조하면, 반도체 소자 제조 장치(1000)는 챔버(200) 및 구형파 발생회로(800)를 포함할 수 있다.

챔버(200) 내의 상부 영역에는 세라믹 커버(210)가 배치되고, 세라믹 커버(210)의 외측에는 복수의 유도 코일(220)이 배치된다.

챔버(200) 내의 하부 영역에는 하부 전극(Bottom Electrode)(230)이 배치되며, 하부 전극(230)의 상부에 웨이퍼(W)가 배치될 수 있다.

하부 전극(230)은 정전력에 의해 웨이퍼(W)를 흡착하여 지지하는 정전 척(Electrostatic Chuck: ESC)일 수 있다. 또한, 챔버(200)는 가스 공급부(미도시) 및 가스 배출부(미도시)를 포함할 수 있으며, 가스 공급부(미도시)는 반응 가스를 챔버(200) 내에 공급하고, 가스 배출부(미도시)를 통해 가스를 배기하여 챔버(200)를 진공 상태로 유지할 수 있다.

RF 전력 생성기(1010)는 정현파 형태의 RF 전력(즉, 제1 전력)을 생성할 수 있고, 생성된 제1 전력을 유도 코일(220)에 제공할 수 있다. 제1 전력은 플라즈마를 생성하기 위한 전력으로서, 소스(source) 전력이라고 명명될 수 있다. 제1 전력 생성기(1010)는 수십 MHz의 정현파 형태의 고주파 전원을 생성하는 기기일 수 있다.

반도체 소자 제조 장치(1000)는 ICP(Inductively Coupled Plasma) 방식이 적용되는 반도체 설비이다.

유도 코일(220)에 RF 전력이 제공되면 유도 코일(220)에 의해 챔버(200) 내에 전기장이 발생하고 챔버(200) 내에 발생한 자유전자가 자기장에 의해 동심원을 그리며 가속된다. 챔버(200) 내의 자유전자가 챔버(200)의 내벽과 충돌하지 않고 계속해서 중성 입자와 충돌하여 플라즈마를 형성하여 고밀도의 플라즈마가 형성될 수 있다.

유도 코일(220)에 의해 발생하는 자기장에 의해 챔버(200) 내에 고밀도 플라즈마(HDP: High Density Plasma)가 형성될 수 있으며, 제1 전력의 세기 조절에 의해 플라즈마의 이온 밀도가 조절될 수 있다.

구형파 발생회로(800)는 구형파 형태의 펄스(즉, 제2 전력)를 생성할 수 있다. 제2 전력은 플라즈마의 이온 에너지를 제어하기 위한 전력이다.

구형파 발생회로(800)는 제어기(810)의 제어에 의해 복수의 고전압 구형파 발생 장치(100, 400, 700) 중에서 하나의 장치가 선택되어 펄스를 발생시킨다. 제어기(810)는 복수의 고전압 구형파 발생 장치(100, 400, 700) 중에서 반도체 공정에 적합한 어느 하나가 선택되도록 복수의 고전압 구형파 발생 장치(100, 400, 700) 내의 각 스위치의 온 또는 오프를 제어하여 구형파 발생회로(800) 내의 특정 고전압 구형파 발생 장치(100, 400, 700)로부터 펄스를 발생시킨다. 구형파 발생회로(800)로부터 발생된 펄스는 제2 전력으로서 하부 전극(230)에 제공된다.

하부 전극(230)에 제2 전력이 제공되면, 하부 전극(230) 상에 배치되는 웨이퍼(W)에 전압이 유도될 수 있다. 따라서, 제2 전력에 따라 웨이퍼(W)의 전압이 제어될 수 있고, 이에 따라, 챔버(200) 내에 생성된 플라즈마의 이온 에너지가 제어될 수 있다.

반응 가스가 챔버(200) 내에 확산되고, 유도 코일(220)로 인가되는 제1 전력 및 하부 전극(230)으로 인가되는 제2 전력에 의해 반응가스가 플라즈마로 변환될 수 있다. 플라즈마는 웨이퍼(W) 표면과 접촉되어 물리적 또는 화학적으로 반응하게 되고, 이러한 반응을 통해 플라즈마 어닐링, 식각, 플라즈마 강화 화학적 기상 증착, 물리적 기상 증착, 플라즈마 세정 등의 웨이퍼 처리 공정을 수행할 수 있다.

반도체 소자 제조 장치(1000)가 식각 공정에 이용되는 경우, 반응 가스는 하부 전극(230)의 상부에서 고주파 방전에 의해 플라즈마화 되고, 플라즈마에 의해 활성화된 라디칼, 전자, 이온에 의해 웨이퍼(W) 상의 피가공 막이 원하는 패턴으로 식각될 수 있다. 본 실시예에 따르면, 플라즈마의 라디칼, 전자, 이온을 정밀 제어함으로써, 식각률(etching rate), 종횡비, 식각 패턴의 치수(critical dimension), 식각 패턴의 프로파일, 선택비 등의 식각 성능을 개선할 수 있다.

본 발명에 따른 장치 또는 방법의 각 구성요소는 하드웨어 또는 소프트웨어로 구현되거나, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 각 구성요소의 기능이 소프트웨어로 구현되고 마이크로프로세서가 각 구성요소에 대응하는 소프트웨어의 기능을 실행하도록 구현될 수도 있다.

본 명세서에 설명되는 시스템들 및 기법들의 다양한 구현예들은, 디지털 전자 회로, 집적회로, FPGA(field programmable gate array), ASIC(application specific integrated circuit), 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 및/또는 이들의 조합으로 실현될 수 있다. 이러한 다양한 구현예들은 프로그래밍가능 시스템 상에서 실행 가능한 하나 이상의 컴퓨터 프로그램들로 구현되는 것을 포함할 수 있다. 프로그래밍가능 시스템은, 저장 시스템, 적어도 하나의 입력 디바이스, 그리고 적어도 하나의 출력 디바이스로부터 데이터 및 명령들을 수신하고 이들에게 데이터 및 명령들을 전송하도록 결합되는 적어도 하나의 프로그래밍가능 프로세서(이것은 특수 목적 프로세서일 수 있거나 혹은 범용 프로세서일 수 있음)를 포함한다. 컴퓨터 프로그램들(이것은 또한 프로그램들, 소프트웨어, 소프트웨어 애플리케이션들 혹은 코드로서 알려져 있음)은 프로그래밍가능 프로세서에 대한 명령어들을 포함하며 "컴퓨터가 읽을 수 있는 기록매체"에 저장된다.

컴퓨터가 읽을 수 있는 기록매체는, 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 이러한 컴퓨터가 읽을 수 있는 기록매체는 ROM, CD-ROM, 자기 테이프, 플로피디스크, 메모리 카드, 하드 디스크, 광자기 디스크, 스토리지 디바이스 등의 비휘발성(non-volatile) 또는 비일시적인(non-transitory) 매체일 수 있으며, 또한 데이터 전송 매체(data transmission medium)와 같은 일시적인(transitory) 매체를 더 포함할 수도 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다.

본 명세서의 흐름도/타이밍도에서는 각 과정들을 순차적으로 실행하는 것으로 기재하고 있으나, 이는 본 개시의 일 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것이다. 다시 말해, 본 개시의 일 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 일 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 흐름도/타이밍도에 기재된 순서를 변경하여 실행하거나 각 과정들 중 하나 이상의 과정을 병렬적으로 실행하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이므로, 흐름도/타이밍도는 시계열적인 순서로 한정되는 것은 아니다.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100, 400, 710, 720, 820: 고전압 구형파 발생 장치
200: 챔버 210: 세라믹 커버
220: 유도 코일 230: 하부 전극
800: 구형파 발생회로 810: 제어기
1000: 반도체 소자 제조 장치 1010: RF 전력 생성기

Claims

제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원;
상기 제1 전압원에 병렬로 연결된 제1 입력 커패시터;
상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원;
상기 제2 전압원에 병렬로 연결된 제2 입력 커패시터;
일단이 상기 제1 노드에 연결되고 타단이 제3 노드에 연결된 제1 스위치;
상기 제1 스위치에 병렬로 연결된 제1 커패시터;
일단이 상기 제2 노드에 연결되고 타단이 상기 제3 노드에 연결된 제2 스위치;
상기 제2 스위치에 병렬로 연결된 제2 커패시터;
상기 출력단에 애노드(Anode)가 연결되고 상기 제1 노드에 캐소드(Cathode)가 연결된 제1 다이오드;
상기 제1 다이오드에 병렬로 연결된 제1 다이오드 커패시터;
상기 제2 노드에 애노드가 연결되고 상기 출력단에 캐소드가 연결된 제2 다이오드;
상기 제2 다이오드에 병렬로 연결된 제2 다이오드 커패시터; 및
상기 제3 노드와 상기 출력단 사이에 연결된 인덕터
를 포함하는 고전압 구형파 발생 장치.
제1항에 있어서,
상기 제1 스위치가 온 상태가 되고 상기 제2 스위치는 오프 상태인 제1 모드가 되도록 하고, 상기 제1 및 제2 스위치와 상기 기준 단자 사이에 상기 제1 모드 기간 동안 생성된 기생 커패시턴스의 전하를 상기 인덕터를 이용하여 제거하기 위하여 상기 제1 및 제2 스위치가 오프 상태인 제2 모드로 변화시킨 후, 상기 제1 스위치는 오프 상태이고 상기 제2 스위치는 온 상태인 제3 모드로 변화시키는 것을 특징으로 하는 고전압 구형파 발생 장치.
제2항에 있어서,
상기 제1 및 제2 스위치와 상기 기준 단자 사이에 상기 제3 모드 기간 동안 생성된 기생 커패시턴스의 전하를 상기 인덕터를 이용하여 제거하기 위하여 상기 제1 및 제2 스위치가 오프 상태인 제4 모드로 변화시킨 후, 상기 제1 스위치는 온 상태이고 상기 제2 스위치는 오프 상태인 제1 모드로 변화시키는 것을 특징으로 하는 고전압 구형파 발생 장치.
제1항에 있어서,
상기 제1 스위치의 타단과 상기 제3 노드 사이에 연결된 제3 스위치;
상기 제3 스위치에 병렬로 연결된 제3 커패시터;
상기 제2 스위치의 일단과 상기 제2 노드 사이에 연결된 제4 스위치;
상기 제4 스위치에 병렬로 연결된 제4 커패시터;
상기 기준 단자에 애노드가 연결되고 상기 제1 스위치의 타단에 캐소드가 연결된 제3 다이오드;
상기 제3 다이오드에 병렬로 연결된 제3 다이오드 커패시터;
상기 제2 스위치의 일단에 애노드가 연결되고 상기 기준 단자에 캐소드가 연결된 제4 다이오드; 및
상기 제4 다이오드에 병렬로 연결된 제4 다이오드 커패시터
를 더 포함하는 것을 특징으로 하는 고전압 구형파 발생 장치.
제4항에 있어서,
상기 제1 및 제3 스위치가 온 상태가 되고 상기 제2 및 제4 스위치가 오프 상태인 제1 모드가 되도록 하고, 상기 제1 내지 제4 스위치와 상기 기준 단자 사이에 상기 제1 모드 기간 동안 생성된 기생 커패시턴스의 전하를 상기 제3 및 제4 다이오드 커패시터를 이용하여 제거하기 위하여 상기 제1 내지 제4 스위치가 오프 상태인 제2 모드로 변화시킨 후, 상기 제1 및 제3 스위치는 오프 상태이고 상기 제2 및 제4 스위치는 온 상태인 제3 모드로 변화시키는 것을 특징으로 하는 고전압 구형파 발생 장치.
제5항에 있어서,
상기 제3 모드 이후에, 상기 제1 및 제4 스위치가 오프가 되고 상기 제2 및 제3 스위치가 온 상태인 제5 모드가 되도록 한 후, 상기 제1 및 제3 스위치는 온 상태이고 상기 제2 및 제4 스위치는 오프 상태인 제1 모드로 변화시키는 것을 특징으로 하는 고전압 구형파 발생 장치.
제4항에 있어서,
상기 인덕터에 병렬로 연결된 제5 커패시터를 더 포함하는 것을 특징으로 하는 고전압 구형파 발생 장치.
제4항에 있어서,
상기 제3 노드와 상기 출력단 사이에 상기 인덕터와 직렬로 연결되는 제5 커패시터를 더 포함하는 것을 특징으로 하는 고전압 구형파 발생 장치.
제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원; 상기 제1 전압원에 병렬로 연결된 제1 입력 커패시터; 상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원; 상기 제2 전압원에 병렬로 연결된 제2 입력 커패시터; 일단이 상기 제1 노드에 연결되고 타단이 제3 노드에 연결된 제1 스위치; 상기 제1 스위치에 병렬로 연결된 제1 커패시터; 일단이 상기 제2 노드에 연결되고 타단이 상기 제3 노드에 연결된 제2 스위치; 상기 제2 스위치에 병렬로 연결된 제2 커패시터; 상기 출력단에 애노드(Anode)가 연결되고 상기 제1 노드에 캐소드(Cathode)가 연결된 제1 다이오드; 상기 제1 다이오드에 병렬로 연결된 제1 다이오드 커패시터; 상기 제2 노드에 애노드가 연결되고 상기 출력단에 캐소드가 연결된 제2 다이오드; 상기 제2 다이오드에 병렬로 연결된 제2 다이오드 커패시터; 및 상기 제3 노드와 상기 출력단 사이에 연결된 인덕터를 포함하는 고전압 구형파 발생 장치가 고전압 구형파를 발생하는 방법에 있어서,
상기 제1 스위치를 온(on) 하고 상기 제2 스위치를 오프(off) 하는 제1과정;
상기 제1 과정 이후에 상기 제1 스위치를 오프 하는 제2 과정;
상기 제2 과정 이후에 상기 제2 스위치를 온 하는 제3 과정; 및
상기 제3 과정 이후에 상기 제2 스위치를 오프 하는 제4 과정
을 포함하는 고전압 구형파 발생 방법.
고전압 구형파 발생 장치 및 챔버를 포함하되,
상기 고전압 구형파 발생 장치는,
제1 노드에 (+)단자가 연결되고 기준 단자에 (-)단자가 연결된 제1 전압원;
상기 제1 전압원에 병렬로 연결된 제1 입력 커패시터;
상기 기준 단자에 (+)단자가 연결되고 제2 노드에 (-)단자가 연결된 제2 전압원;
상기 제2 전압원에 병렬로 연결된 제2 입력 커패시터;
일단이 상기 제1 노드에 연결되고 타단이 제3 노드에 연결된 제1 스위치;
상기 제1 스위치에 병렬로 연결된 제1 커패시터;
일단이 상기 제2 노드에 연결되고 타단이 상기 제3 노드에 연결된 제2 스위치;
상기 제2 스위치에 병렬로 연결된 제2 커패시터;
상기 출력단에 애노드(Anode)가 연결되고 상기 제1 노드에 캐소드(Cathode)가 연결된 제1 다이오드;
상기 제1 다이오드에 병렬로 연결된 제1 다이오드 커패시터;
상기 제2 노드에 애노드가 연결되고 상기 출력단에 캐소드가 연결된 제2 다이오드;
상기 제2 다이오드에 병렬로 연결된 제2 다이오드 커패시터; 및
상기 제3 노드와 상기 출력단 사이에 연결된 인덕터
를 포함하는 것을 특징으로 하는 반도체 소자 제조 장치.