JP2013188099A - 電流共振回路の制御回路、及び電流共振回路の制御方法 - Google Patents

Abstract

【課題】部品点数を削減し安全に起動や切断が可能な電流共振回路の制御回路、及び電流共振回路の制御方法等を提供する。
【解決手段】直流電源の両端の間に接続されたハイサイドスイッチ及びローサイドスイッチと、ローサイドスイッチと並列に接続され一次側と二次側との間が絶縁されたトランス及び該トランスの一次巻線に直列に接続された共振コンデンサーとを有する電流共振回路を制御する制御回路は、一次巻線に流れる共振電流の第１の検出レベル以上の電流レベルが第１の検出レベル未満の電流レベルに変化したことを検出する第１の検出部と、第１の検出レベル以上の電流レベルが第１の検出レベル未満の電流レベルに変化したことが検出されたとき、共振はずれの防止制御を行う制御部とを含む。第１の検出レベルは、共振はずれを検出するための第１の共振はずれ検出レベルより低いレベルである。
【選択図】図２

Description

本発明は、電流共振回路の制御回路、及び電流共振回路の制御方法等に関する。

従来、電流共振回路は、高効率の電源の構成に好適な回路として知られている。ところが、この種の電流共振回路は、共振はずれと呼ばれる動作モードになると、電流共振回路を構成するスイッチ素子に過大なストレスをかけてしまうという問題点がある。そこで、例えば特許文献１に開示されているように、電流共振回路は、共振はずれ検出レベルを設けて共振電流の電流値を監視し、電流値が低下したことを検出して共振はずれを防止する制御を行っている。

しかしながら、検出のバラツキや検出の遅れ等の安全性を考慮すると、共振はずれ検出レベルをできるだけ高く設定する必要があり、起動時や停止時のように入力電圧が低くなると、共振はずれ検出レベルを用いた共振電流の監視では、低い入力電圧を検出することができないといった問題点がある。このため、例えば特許文献２又は特許文献３に開示されているように、電流共振回路は、入力電圧自体を監視して、入力電圧が低くなるとスイッチ素子のスイッチング動作を停止させる等の制御を行っている。

〔従来の電流共振回路の構成〕
図１２に、従来の電流共振回路の回路図を示す。電流共振回路９００は、スイッチング電源を実現する一種の回路として、負荷２００に直流電圧を供給する。この電流共振回路９００は、トランスＴと、電流電圧変換部９１０と、電流共振制御部９２０と、直流電源Ｖｉｎと、スイッチ素子Ｑ１，Ｑ２と、ダイオードＤ１，Ｄ２と、キャパシターＣ１，Ｃ２，Ｃ３と、抵抗素子Ｒ１４，Ｒ１５とを備えている。ハイサイドスイッチとしてのスイッチ素子Ｑ１、及びローサイドスイッチとしてのスイッチ素子Ｑ２は、Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）により構成される。ダイオードＤ１は、スイッチ素子Ｑ１のボディーダイオードである。ダイオードＤ２は、スイッチ素子Ｑ２のボディーダイオードである。更に、電流共振回路９００は、出力電圧検出部９５０と、ダイオードＤ３，Ｄ４と、キャパシターＣ４と、抵抗素子Ｒ１と、フォトダイオードＰＣ１とを備えている。

まず、トランスＴの一次側における電流共振回路９００の構成について説明する。トランスＴの一次側では、直流電源Ｖｉｎの両端の間に、直列に接続されたスイッチ素子Ｑ１及びスイッチ素子Ｑ２を有する直列回路が接続される。

トランスＴの一次巻線Ｔ１の一端には、スイッチ素子Ｑ１のソースと、ダイオードＤ１のアノードと、キャパシターＣ１の一方の電極と、スイッチ素子Ｑ２のドレインと、ダイオードＤ２のカソードと、キャパシターＣ２の一方の電極とが接続される。スイッチ素子Ｑ１のドレインには、ダイオードＤ１のカソードと、キャパシターＣ１の他方の電極と、直流電源Ｖｉｎの正極と、抵抗素子Ｒ１４の一端とが接続される。スイッチ素子Ｑ２のソースには、ダイオードＤ２のアノードと、キャパシターＣ２の他方の電極と、直流電源Ｖｉｎの負極と、抵抗素子Ｒ１５の一端とが接続される。抵抗素子Ｒ１４の他端には、抵抗素子Ｒ１５の他端が接続される。

トランスＴの一次巻線Ｔ１の他端には、共振コンデンサーとしてのキャパシターＣ３の一方の電極が接続される。キャパシターＣ３の他方の電極には、電流電圧変換部９１０を介して、直流電源Ｖｉｎの負極が接続される。

電流共振制御部９２０は、制御手段としての制御回路９３０と、キャパシターＣ５，Ｃ６と、抵抗素子Ｒ２，Ｒ３と、フォトトランジスターＰＣ２とを備えている。フォトトランジスターＰＣ２は、フォトダイオードＰＣ１に対応して設けられ、フォトダイオードＰＣ１から出射される光を受光することができる位置に配置される。

制御回路９３０には、端子Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７が設けられる。端子Ｐ１には、キャパシターＣ５を介して基準電位源ＧＮＤが接続され、端子Ｐ２には、キャパシターＣ６を介して基準電位源ＧＮＤが接続される。また、端子Ｐ２には、抵抗素子Ｒ２を介して基準電位源ＧＮＤが接続されると共に、直列に接続される抵抗素子Ｒ３及びフォトトランジスターＰＣ２を介して基準電位源ＧＮＤが接続される。端子Ｐ３には、電流電圧変換部９１０が接続される。端子Ｐ４には、基準電位源ＧＮＤが接続される。端子Ｐ５には、抵抗素子Ｒ１４の他端と抵抗素子Ｒ１５の他端との接続ノードが接続される。端子Ｐ６には、スイッチ素子Ｑ２のゲートが接続される。端子Ｐ７には、スイッチ素子Ｑ１のゲートが接続される。

次に、トランスＴの二次側における電流共振回路９００の構成について説明する。トランスＴの第１の二次巻線Ｔ２の一端には、ダイオードＤ３のアノードが接続される。ダイオードＤ３のカソードには、キャパシターＣ４の一方の電極と、負荷２００の一端と、ダイオードＤ４のカソードとが接続される。トランスＴの第１の二次巻線Ｔ２の他端には、キャパシターＣ４の他方の電極と、負荷２００の他端と、基準電位源ＧＮＤとが接続される。

トランスＴの第２の二次巻線Ｔ３の一端には、キャパシターＣ４の他方の電極と、負荷２００の他端と、基準電位源ＧＮＤとが接続される。トランスＴの第２の二次巻線Ｔ３の他端には、ダイオードＤ４のアノードが接続される。

ダイオードＤ３のカソードと、ダイオードＤ４のカソードとには、出力電圧検出部９５０の第１端子が接続されると共に、直列に接続される抵抗素子Ｒ１及びフォトダイオードＰＣ１を介して出力電圧検出部９５０の第２端子が接続される。出力電圧検出部９５０の第３端子には、基準電位源ＧＮＤが接続される。

〔従来の電流共振回路の動作〕
電流共振回路９００は、制御回路９３０において生成したスイッチング信号によってデッドタイムを挟んでスイッチ素子Ｑ１，Ｑ２を交互にオンにすることで、負荷２００に直流電圧を供給する。ここで、デッドタイムとは、スイッチ素子Ｑ１，Ｑ２の双方がオフとなる期間のことである。

スイッチ素子Ｑ１がオンで、且つ、スイッチ素子Ｑ２がオフである期間では、直流電源Ｖｉｎの正極から出力された電流が、オン状態であるスイッチ素子Ｑ１を介してトランスＴの一次巻線Ｔ１に供給される。従って、トランスＴの一次巻線Ｔ１の一端から他端に向かって、電流が流れる。すると、トランスＴの第１の二次巻線Ｔ２と、トランスＴの第２の二次巻線Ｔ３とには、他端から一端に向かって電流を流そうとする起電力がそれぞれ発生し、ダイオードＤ３ではアノードの電圧がカソードの電圧より高くなり、ダイオードＤ３が導通する。その結果、トランスＴの第１の二次巻線Ｔ２と、トランスＴの第２の二次巻線Ｔ３とに発生した起電力は、整流され、キャパシターＣ４で平滑されて、負荷２００に供給される。

スイッチ素子Ｑ１がオフで、且つ、スイッチ素子Ｑ２がオンである期間では、トランスＴの一次巻線Ｔ１の一端から他端に電流が流れた期間にトランスＴに蓄えられたエネルギーが用いられる。即ち、この期間では、トランスＴに蓄えられたエネルギーにより、トランスＴの一次巻線Ｔ１からオン状態のスイッチ素子Ｑ２を介して直流電源Ｖｉｎの負極に電流が供給される。従って、トランスＴの一次巻線Ｔ１の他端から一端に向かって、電流が流れる。すると、トランスＴの第１の二次巻線Ｔ２と、トランスＴの第２の二次巻線Ｔ３とには、一端から他端に向かって電流を流そうとする起電力がそれぞれ発生し、ダイオードＤ４ではアノードの電圧がカソードの電圧より高くなり、ダイオードＤ４が導通する。その結果、トランスＴの第１の二次巻線Ｔ２と、トランスＴの第２の二次巻線Ｔ３とに発生した起電力は、整流され、キャパシターＣ４で平滑されて、負荷２００に供給される。

負荷２００に供給される直流電圧は、抵抗素子Ｒ１を介してフォトダイオードＰＣ１に供給されると共に、出力電圧検出部９５０に供給される。出力電圧検出部９５０は、負荷２００に供給される直流電圧を監視し、この直流電圧が高くなるに従って、フォトダイオードＰＣ１に流れる電流を増加させて、フォトダイオードＰＣ１から出射される光の光量を増加させる。

フォトダイオードＰＣ１から出射された光は、フォトトランジスターＰＣ２で受光される。フォトトランジスターＰＣ２に流れる電流は、受光した光の光量が増加するに従って、増加する。

一方、制御回路９３０の端子Ｐ２に流れる電流は、抵抗素子Ｒ２に流れる電流と、抵抗素子Ｒ３及びフォトトランジスターＰＣ２に流れる電流とからなる。このため、フォトトランジスターＰＣ２に流れる電流が「０」の場合には、端子Ｐ２に流れる電流が最も小さくなる。

制御回路９３０は、端子Ｐ１の電圧と、端子Ｐ２の電圧と、端子Ｐ３の電圧と、端子Ｐ５の電圧とに応じて、スイッチ素子Ｑ１，Ｑ２をスイッチングさせるスイッチング信号を生成する。制御回路９３０は、端子Ｐ１の電圧に応じた周波数でソフトスタート動作を制御し、端子Ｐ２の電圧に応じた周波数でスイッチ素子Ｑ１，Ｑ２をスイッチングさせる。また、制御回路９３０は、端子Ｐ３の電圧と端子Ｐ５の電圧とに基づいて共振はずれの防止制御を行う。ここで、端子Ｐ１の電圧は、キャパシターＣ５の電極間電圧に等しく、端子Ｐ２の電圧は、キャパシターＣ６の電極間電圧に等しい。また、端子Ｐ３の電圧は、トランスＴの一次巻線Ｔ１に流れる共振電流を電流電圧変換部９１０により電圧に変換したものであり、トランスＴの一次巻線Ｔ１に流れる電流が大きくなるに従って、高くなる。端子Ｐ５の電圧は、直流電源Ｖｉｎの電圧を抵抗素子Ｒ１４，Ｒ１５により分圧した電圧であり、直流電源Ｖｉｎが低くなるに従って、低くなる。

〔従来の制御回路の構成〕
図１３に、図１２の制御回路９３０の回路図を示す。なお、図１３では、制御回路９３０の外部に設けられる抵抗素子Ｒ１４等についても図示している。制御回路９３０は、基準電圧生成部９３１と、駆動部９３２と、制御部９３３と、ソフトスタート制御部９３４と、入力監視部９３５とを備えている。更に、制御回路９３０は、比較器ＣＭＰ１，ＣＭＰ２と、立ち上がり検出部９３６，９３７と、スイッチ素子Ｑ１Ｈ，Ｑ２Ｈ，Ｑ１Ｌ，Ｑ２Ｌとを備えている。スイッチ素子Ｑ１Ｈ，Ｑ２Ｈは、Ｐ型ＭＯＳＦＥＴにより構成される。スイッチ素子Ｑ１Ｌ，Ｑ２Ｌは、Ｎ型ＭＯＳＦＥＴにより構成される。

端子Ｐ１には、ソフトスタート制御部９３４が接続される。端子Ｐ２には、駆動部９３２に接続された制御部９３３が接続される。端子Ｐ３には、比較器ＣＭＰ１の反転入力端子と、比較器ＣＭＰ２の非反転入力端子とが接続される。端子Ｐ４には、制御回路９３０の基準電位源ＧＮＤが接続される。端子Ｐ５には、ソフトスタート制御部９３４に接続された入力監視部９３５が接続される。

ここで、端子Ｐ３の電圧について説明する。端子Ｐ３の電圧は、図１２の電流電圧変換部９１０により生成される。

図１４に、図１２の電流電圧変換部９１０の回路図を示す。図１４は、電流電圧変換部９１０の他に、直流電源Ｖｉｎ、スイッチ素子Ｑ１，Ｑ２、ダイオードＤ１，Ｄ２、キャパシターＣ１，Ｃ２，Ｃ３、一次巻線Ｔ１も合わせて図示している。電流電圧変換部９１０は、抵抗素子Ｒ１０，Ｒ１１，Ｒ１２と、キャパシターＣ１０とを備えている。

抵抗素子Ｒ１０の一端には、キャパシターＣ３の他方の電極と、抵抗素子Ｒ１１の一端とが接続され、抵抗素子Ｒ１０の他端には、直流電源Ｖｉｎの負極が接続される。抵抗素子Ｒ１１の他端には、端子Ｐ３と、抵抗素子Ｒ１２の一端と、キャパシターＣ１０の一方の電極とが接続される。抵抗素子Ｒ１２の他端には、直流電源Ｖｉｎの負極が接続される。キャパシターＣ１０の他方の電極には、直流電源Ｖｉｎの負極が接続される。

スイッチ素子Ｑ１がオンとなり、トランスＴの一次巻線Ｔ１の一端から他端に向かって電流が流れる期間では、抵抗素子Ｒ１０の一端から他端に向かって電流が流れる。このとき、抵抗素子Ｒ１０の両端の電圧を抵抗素子Ｒ１１，Ｒ１２により抵抗分割した正の電圧が、端子Ｐ３に供給される。

一方、スイッチ素子Ｑ２がオンとなり、トランスＴの一次巻線Ｔ１の他端から一端に向かって電流が流れる期間では、抵抗素子Ｒ１０の他端から一端に向かって電流が流れる。このとき、抵抗素子Ｒ１０の両端の電圧を抵抗素子Ｒ１１，Ｒ１２により抵抗分割した負の電圧が、端子Ｐ３に供給される。

図１３に示すように、このような端子Ｐ３が反転入力端子に接続される比較器ＣＭＰ１の非反転入力端子には、閾値電圧Ｖｒｅｆ１が供給される。閾値電圧Ｖｒｅｆ１は、スイッチ素子Ｑ１を介してトランスＴの一次巻線Ｔ１に流れる第１の共振はずれ検出レベルＩｒｅｆ１の共振電流の電流レベルに対応した電圧である。比較器ＣＭＰ１は、閾値電圧Ｖｒｅｆ１と、端子Ｐ３の電圧とを比較する。また、端子Ｐ３が非反転入力端子に接続される比較器ＣＭＰ２の反転入力端子には、閾値電圧Ｖｒｅｆ２が供給される。閾値電圧Ｖｒｅｆ２は、スイッチ素子Ｑ２を介してトランスＴの一次巻線Ｔ１に流れる第２の共振はずれ検出レベルＩｒｅｆ２の共振電流の電流レベルに対応した電圧である。比較器ＣＭＰ２は、閾値電圧Ｖｒｅｆ２と、端子Ｐ３との電圧とを比較する。

立ち上がり検出部９３６の入力端子には、比較器ＣＭＰ１の出力端子が接続され、立ち上がり検出部９３６の出力端子には、制御部９３３が接続される。立ち上がり検出部９３７の入力端子には、比較器ＣＭＰ２の出力端子が接続され、立ち上がり検出部９３７の出力端子には、制御部９３３が接続される。

端子Ｐ６には、スイッチ素子Ｑ２Ｈのドレインと、スイッチ素子Ｑ２Ｌのドレインとが接続される。スイッチ素子Ｑ２Ｈのソースには、基準電圧生成部９３１が接続される。スイッチ素子Ｑ２Ｌのソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ２Ｈ，Ｑ２Ｌのそれぞれのゲートには、基準電圧生成部９３１が接続された駆動部９３２が接続される。

端子Ｐ７には、スイッチ素子Ｑ１Ｈのドレインと、スイッチ素子Ｑ１Ｌのドレインとが接続される。スイッチ素子Ｑ１Ｈのソースには、基準電圧生成部９３１が接続される。スイッチ素子Ｑ１Ｌのソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ１Ｈ，Ｑ１Ｌのそれぞれのゲートには、駆動部９３２が接続される。

〔従来の制御回路の動作〕
制御部９３３は、主として、端子Ｐ１，Ｐ２の電圧に基づいて、スイッチング信号の発振周波数を制御する。そのため、制御部９３３は、端子Ｐ２の電圧が第１の電圧に達するまでの充電期間では、定電流源によりキャパシターＣ６に電荷を充電し、その後の放電期間では、電荷の充電を停止する。キャパシターＣ６に充電された電荷は、抵抗素子Ｒ２により、常時、放電されると共に、フォトトランジスターＰＣ２において受光される光量に応じて、抵抗素子Ｒ３及びフォトトランジスターＰＣ２により放電される。放電期間では、端子Ｐ２の電圧は時間の経過に従って降下し、制御部９３３は、第２の電圧に達すると、再び、充電期間となり、上記の定電流源によりキャパシターＣ６への電荷の充電を開始する。制御部９３３は、このような充電期間及び放電期間に応じて電圧レベルが変化する駆動パルス信号を生成する。

例えば、放電期間の長さは、端子Ｐ２の電圧や端子Ｐ２に接続されるキャパシターＣ６から電荷を引き抜く電流駆動能力によって調整することができる。従って、制御部９３３は、端子Ｐ２の電圧や電流駆動能力に対応した周波数の駆動パルス信号を生成することができる。

ソフトスタート制御部９３４は、端子Ｐ１の電圧に応じて、端子Ｐ２に接続されるキャパシターＣ６から電荷を引き抜く電流駆動能力を制御する。そのため、ソフトスタート制御部９３４は、制御回路９３０の動作が開始されると、端子Ｐ１に接続されるキャパシターＣ５の充電を開始する。端子Ｐ１の電圧が低い場合、キャパシターＣ６から電荷を引き抜く電流駆動能力を高くすることで、上記の放電期間を短くし、駆動パルス信号の周波数を高くする。

入力監視部９３５は、端子Ｐ５の電圧と、所与の入力閾値電圧とを比較する。端子Ｐ５の電圧が入力閾値電圧より低いとき、入力監視部９３５は、端子Ｐ５の電圧に対応した直流電源Ｖｉｎの入力電圧が低くなったと判断して、ソフトスタート制御部９３４を制御して端子Ｐ１の電圧を低くする。この結果、制御部９３３は、生成する駆動パルス信号の周波数を高くした状態で起動させることができる。

立ち上がり検出部９３６又は立ち上がり検出部９３７は、共振はずれ検出レベルを基準とした端子Ｐ３の電圧に基づいて、検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂを制御部９３３に対して出力する。制御部９３３は、検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂに基づいて、共振はずれの防止制御を行う。

図１５に、制御回路９３０による共振はずれの防止制御の動作説明図を示す。図１５は、横軸に時間軸をとり、縦軸にスイッチ素子Ｑ１又はスイッチ素子Ｑ２がオンになったときに流れる電流を模式的に表したものである。スイッチ素子Ｑ１，Ｑ２のゲートがＨレベルになると、ゲートがＨレベルとなったスイッチ素子のソース・ドレイン間には、例えば図１５に示す電流波形の電流Ｊ１が共振電流として流れる。

電流Ｊ１がスイッチ素子Ｑ１に流れる電流とすると、比較器ＣＭＰ１は、共振電流の電流レベルに対応した端子Ｐ３の電圧と、第１の共振はずれ検出レベルＩｒｅｆ１に対応する閾値電圧Ｖｒｅｆ１とを比較する。比較器ＣＭＰ１は、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ１より低いとき、Ｈレベルを出力する。立ち上がり検出部９３６は、比較器ＣＭＰ１の出力電圧に基づいて、閾値電圧Ｖｒｅｆ１以上の端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ１未満に変化したことを検出し、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔａを出力する。制御部９３３は、この検出パルス信号ｄｉ／ｄｔａにより、スイッチ素子Ｑ１，Ｑ２のゲートをオフする駆動パルス信号を生成する。

電流波形Ｊ１がスイッチ素子Ｑ２に流れる電流とすると、比較器ＣＭＰ２は、共振電流の電流レベルに対応した端子Ｐ３の電圧と、第２の共振はずれ検出レベルＩｒｅｆ２に対応する閾値電圧Ｖｒｅｆ２とを比較する。比較器ＣＭＰ２は、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ２より高いとき、Ｈレベルを出力する。立ち上がり検出部９３７は、比較器ＣＭＰ２の出力電圧に基づいて、閾値電圧Ｖｒｅｆ２以下の端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ２を超えた電圧に変化したことを検出し、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔｂを出力する。制御部９３３は、この検出パルス信号ｄｉ／ｄｔｂにより、スイッチ素子Ｑ１，Ｑ２のゲートをオフする駆動パルス信号を生成する。

具体的には、立ち上がり検出部９３６又は立ち上がり検出部９３７からの検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂがＨレベルになると、制御部９３３は、強制的に放電期間を終了させることで、スイッチ素子Ｑ１，Ｑ２のゲートをオフする制御を行う。

図１３において、基準電圧生成部９３１は、基準電圧を生成し、駆動部９３２と、スイッチ素子Ｑ１Ｈのソースと、スイッチ素子Ｑ２Ｈのソースとに供給する。

駆動部９３２は、制御部９３３から供給される駆動パルス信号に基づいて、スイッチ素子Ｑ１Ｈ，Ｑ１Ｌ，Ｑ２Ｈ，Ｑ２Ｌのそれぞれのゲートに供給されるゲート信号を生成する。このとき、駆動部９３２は、スイッチ素子Ｑ１Ｈ，Ｑ１Ｌ，Ｑ２Ｈ，Ｑ２Ｌに対応した振幅レベルで、駆動パルス信号の周波数に応じた発振周波数のゲート信号を生成する。その結果、端子Ｐ６，Ｐ７から、デッドタイムを挟んでスイッチ素子Ｑ１，Ｑ２が交互にオンに制御するスイッチング信号が出力される。

図１６に、電流共振回路９００の起動時の動作例のタイミング図を示す。図１６は、横軸に時間軸をとり、直流電源Ｖｉｎの電圧、端子Ｐ７の電圧ＶＧＨ、端子Ｐ６の電圧ＶＧＬ、スイッチ素子Ｑ１に流れる電流ＩＤＨ、スイッチ素子Ｑ２に流れる電流ＩＤＬ、端子Ｐ３の電圧、比較器ＣＭＰ１，ＣＭＰ２の出力、検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂ、端子Ｐ１の電圧のそれぞれの変化を模式的に表したものである。

電流共振回路９００が起動しソフトスタート動作が開始されると、所定のソフトスタート電圧に対応した周波数のスイッチング信号が生成され、スイッチ素子Ｑ１，Ｑ２のスイッチングが開始される。しかしながら、時刻ｔ１では、端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２に達していないため、共振はずれの状態となり、スイッチ素子Ｑ１，Ｑ２に過大なストレスがかかる。本来、入力監視部９３５は、このような状態になる入力電圧の低下を検出し、共振はずれの防止制御に寄与するが、図１６では、説明の便宜上、入力監視部がない場合であって、低入力電圧時に共振はずれになった状態を示す。その後、直流電源Ｖｉｎの入力電圧が高くなり、時刻ｔ２において、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ１に達し、時刻ｔ３において、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ２に達する。

時刻ｔ２では、端子Ｐ３が閾値電圧Ｖｒｅｆ１以上の電圧から閾値電圧Ｖｒｅｆ１未満の電圧に変化するため、検出パルス信号ｄｉ／ｄｔａがＨレベルに変化し、スイッチ素子Ｑ１，Ｑ２のゲートをオフすることで、共振はずれを防止する。時刻ｔ３では、端子Ｐ３が閾値電圧Ｖｒｅｆ２以下の電圧から閾値電圧Ｖｒｅｆ２を超えた電圧に変化するため、検出パルス信号ｄｉ／ｄｔｂがＨレベルに変化し、スイッチ素子Ｑ１，Ｑ２のゲートをオフすることで、共振はずれを防止する。

特開２００５−１９８４５６号公報 特開２００５−２１０７５９号公報 特開２０００−６９７５０号公報

しかしながら、電流共振回路９００では、安全な起動や切断を行うために入力電圧を監視する目的で、抵抗素子Ｒ１４，Ｒ１５が付加回路として設けられる。そのため、電流共振回路９００では、抵抗素子Ｒ１４，Ｒ１５に電流が流れることにより例えば数十ミリワット〜数百ミリワット程度まで損失が増大するという問題がある。

また、抵抗素子Ｒ１４，Ｒ１５の電食等により抵抗値が不安定になる可能性がある。この場合、直流電源Ｖｉｎの電圧が十分に高いにもかかわらず入力電圧が低くなったと判定したり、逆に電圧が低いにもかかわらず入力電圧が高いと判定してしたりする誤動作の可能性が高くなる。

更に、抵抗素子Ｒ１４，Ｒ１５は、耐圧の高い抵抗素子である必要があり、部品点数の増加に加えて、安全規格等により絶縁距離を確保する必要が生じて実装面積の増大を招くという問題がある。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、部品点数を削減し安全に起動や切断が可能な電流共振回路の制御回路、及び電流共振回路の制御方法等を提供することができる。

（１）本発明の第１の態様は、直列に接続されたハイサイドスイッチ及びローサイドスイッチを有し直流電源の両端の間に接続された直列回路と、前記ローサイドスイッチと並列に接続され一次側と二次側との間が絶縁されたトランス及び該トランスの一次巻線に直列に接続された共振コンデンサーとを有する電流共振回路を制御する制御回路が、前記一次巻線に流れる共振電流の第１の検出レベル以上の電流レベルが、前記第１の検出レベル未満の電流レベルに変化したことを検出する第１の検出部と、前記第１の検出部により前記共振電流の前記第１の検出レベル以上の電流レベルが前記第１の検出レベル未満の電流レベルに変化したことが検出されたとき、共振はずれの防止制御を行う制御部とを含み、前記第１の検出レベルは、共振はずれを検出するための第１の共振はずれ検出レベルより低いレベルである。

本態様においては、電流共振回路における共振はずれを検出するための第１の共振はずれ検出レベルより低い第１の検出レベルが設けられる。制御回路は、電流共振回路を構成するトランスの一次巻線に流れる共振電流の第１の検出レベル以上の電流レベルが、第１の検出レベル未満の電流レベルに変化したことを検出し、この検出結果に基づいて共振はずれの防止制御を行う。これにより、共振電流に対応した直流電源の入力電圧の低下を検出し、共振はずれの防止制御を行うことができるので、入力電圧を監視するための抵抗素子等を設けることなく、安全に起動や停止を行うことができる。また、入力監視のための抵抗素子が不要になるので、損失の増大、誤動作の可能性、部品点数の増加、実装面積の増大を大幅に抑えることができるようになる。

（２）本発明の第２の態様は、直列に接続されたハイサイドスイッチ及びローサイドスイッチを有し直流電源の両端の間に接続された直列回路と、前記ローサイドスイッチと並列に接続され一次側と二次側との間が絶縁されたトランス及び該トランスの一次巻線に直列に接続された共振コンデンサーとを有する電流共振回路を制御する制御回路が、前記一次巻線に流れる共振電流の電流レベルと、第１の共振はずれ検出レベルより低い第１の検出レベルとを比較する第１の比較部と、前記第１の比較部において前記共振電流の電流レベルが前記第１の検出レベル未満のとき、前記ハイサイドスイッチ及び前記ローサイドスイッチのオンオフ制御を行うスイッチング信号の発振周波数を所与のソフトスタート周波数でソフトスタート動作させるソフトスタート制御部とを含む。

本態様によれば、第１の比較部において、共振電流の電流レベルと第１の検出レベルとを比較し、その比較結果に基づいてソフトスタート動作をさせるようにしたので、入力電圧を監視するための抵抗素子等を設けることなく、安全に起動や停止を行うことができる。また、入力監視のための抵抗素子が不要になるので、損失の増大、誤動作の可能性、部品点数の増加、実装面積の増大を大幅に抑えることができるようになる。

（３）本発明の第３の態様は、直列に接続されたハイサイドスイッチ及びローサイドスイッチを有し直流電源の両端の間に接続された直列回路と、前記ローサイドスイッチと並列に接続され一次側と二次側との間が絶縁されたトランス及び該トランスの一次巻線に直列に接続された共振コンデンサーとを有する電流共振回路を制御する制御方法が、前記一次巻線に流れる共振電流の第１の検出レベル以上の電流レベルが、前記第１の検出レベル未満の電流レベルに変化したことを検出する第１の検出ステップと、前記第１の検出ステップにおいて前記共振電流の前記第１の検出レベル以上の電流レベルが前記第１の検出レベル未満の電流レベルに変化したことが検出されたとき、共振はずれの防止制御を行う制御ステップとを含み、前記第１の検出レベルは、共振はずれを検出するための第１の共振はずれ検出レベルより低いレベルである。

本態様によれば、共振電流に対応した直流電源の入力電圧の低下を検出し、共振はずれの防止制御を行うことができるので、入力電圧を監視するための抵抗素子等を設けることなく、安全に起動や停止を行うことができる。また、入力監視のための抵抗素子が不要になるので、損失の増大、誤動作の可能性、部品点数の増加、実装面積の増大を大幅に抑えることができるようになる。

本発明によれば、できるだけ高く設定すべき共振はずれ検出用の共振はずれ検出レベルとは別に、より低い検出レベルを用いて共振電流の電流レベルを監視することにより、入力監視機能を設ける必要がなくなる。これにより、部品点数を削減すると共に、誤動作をなくして安全に起動や切断が可能な電流共振回路の制御回路、及び電流共振回路の制御方法等を提供することができる。

第１の実施形態における電流共振回路の構成例の回路図。 第１の実施形態における制御回路の構成例を示す図。 第１の実施形態における制御回路の動作フローの一例を示すフロー図。 図４（Ａ）、図４（Ｂ）は、第１の共振はずれ検出レベル、第２の共振はずれ検出レベル、第１の検出レベル、及び第２の検出レベルの説明図。 第１の実施形態における閾値電圧の説明図。 第１の実施形態における電流共振回路の動作例のタイミング図。 第１の実施形態における制御回路の詳細な構成例の回路図。 図７の制御部の動作タイミングの一例を示す図。 図７の駆動部の動作タイミングの一例を示す図。 図７の制御回路を備えた電流共振回路の起動時の動作タイミングの一例を示す図。 第２の実施形態における制御回路の構成例を示す図。 従来の電流共振回路の回路図。 図１２の制御回路の回路図。 図１２の電流電圧変換部の回路図。 図１３の制御回路の動作説明図。 従来の電流共振回路の動作例のタイミング図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。

〔第１の実施形態〕
〔電流共振回路の構成〕
図１に、本発明の第１の実施形態における電流共振回路の構成例の回路図を示す。図１において、図１２と同様の部分には同一符号を付し、適宜説明を省略する。第１の実施形態における電流共振回路１０は、図１２の電流共振回路９００と同様に、スイッチング電源を実現する一種の回路として、負荷２００に直流電圧を供給する。電流共振回路１０は、トランスＴと、電流電圧変換部９１０と、電流共振制御部２０と、直流電源Ｖｉｎと、スイッチ素子Ｑ１，Ｑ２と、ダイオードＤ１，Ｄ２と、キャパシターＣ１，Ｃ２，Ｃ３とを備えている。また、電流共振回路１０は、出力電圧検出部９５０と、ダイオードＤ３，Ｄ４と、キャパシターＣ４と、抵抗素子Ｒ１と、フォトダイオードＰＣ１とを備えている。

電流共振回路１０は、電流共振回路９００とほぼ同様の構成を有している。即ち、トランスＴの一次側では、直流電源Ｖｉｎの両端の間に、直列に接続されたスイッチ素子Ｑ１（ハイドスイッチ）及びスイッチ素子Ｑ２（ローサイドスイッチ）を有する直列回路が接続される。このトランスＴは、スイッチ素子Ｑ２と並列に接続され一次側と二次側との間が絶縁される。また、トランスＴの一次巻線Ｔ１と直列にキャパシターＣ３（共振コンデンサー）が接続される。このような電流共振回路１０の構成が図１２の電流共振回路９００の構成と異なる点は、直流電源Ｖｉｎの入力電圧を監視するための抵抗素子Ｒ１４，Ｒ１５が省略された点と、電流共振制御部９２０に代えて電流共振制御部２０が設けられた点である。

電流共振制御部２０は、制御手段としての制御回路１００と、キャパシターＣ５，Ｃ６と、抵抗素子Ｒ２，Ｒ３と、フォトトランジスターＰＣ２とを備えている。電流共振制御部２０の構成が図１２の電流共振制御部９２０の構成と異なる点は、制御回路９３０に代えて、端子Ｐ５が省略された構成を有する制御回路１００が設けられた点である。そのため、制御回路１００は、共振はずれ検出レベルとは別に、該共振はずれ検出レベルより低い検出レベルを設けて、共振電流に基づいて直流電源Ｖｉｎの入力電圧の低下を検出することができるようになっている。

〔制御回路の構成〕
図２に、図１の制御回路１００の構成例を示す。なお、図２では、制御回路１００の端子Ｐ１に接続されるキャパシターＣ５、端子Ｐ２に接続される抵抗素子Ｒ２，Ｒ３、キャパシターＣ６、フォトトランジスターＰＣ２についても図示している。図２において、図１３と同様の部分には同一符号を付し、適宜説明を省略する。

制御回路１００には、端子Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ６，Ｐ７が設けられる。また、制御回路１００は、基準電圧生成部１１０と、駆動部１２０と、制御部１３０と、ソフトスタート制御部１５０とを備えている。更に、制御回路１００は、比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４と、ＯＲ回路１７０，１７１と、立ち上がり検出部９３６，９３７と、スイッチ素子Ｑ１Ｈ，Ｑ２Ｈ，Ｑ１Ｌ，Ｑ２Ｌとを備えている。

端子Ｐ１には、ソフトスタート制御部１５０が接続される。端子Ｐ２には、駆動部１２０に接続された制御部１３０が接続される。端子Ｐ３には、比較器ＣＭＰ１の反転入力端子と、比較器ＣＭＰ２の非反転入力端子と、比較器ＣＭＰ３の反転入力端子と、比較器ＣＭＰ４の非反転入力端子とが接続される。端子Ｐ４には、制御回路１００の基準電位源ＧＮＤが接続される。

端子Ｐ３の電圧は、図１４に示したように、トランスＴの一次巻線Ｔ１に流れる共振電流が電流電圧変換部９１０により変換された電圧である。即ち、スイッチ素子Ｑ１がオンとなり、トランスＴの一次巻線Ｔ１の一端から他端に向かって電流が流れる期間では、図１４の抵抗素子Ｒ１０の一端から他端に向かって電流が流れる。このとき、抵抗素子Ｒ１０の両端の電圧を抵抗素子Ｒ１１，Ｒ１２により抵抗分割した正の電圧が、端子Ｐ３に供給される。

このような端子Ｐ３が反転入力端子に接続される比較器ＣＭＰ１の非反転入力端子には、閾値電圧Ｖｒｅｆ１が供給される。閾値電圧Ｖｒｅｆ１は、スイッチ素子Ｑ１を介してトランスＴの一次巻線Ｔ１に流れる第１の共振はずれ検出レベルＩｒｅｆ１の共振電流の電流レベルに対応した電圧であり、第１の共振はずれ検出レベルＩｒｅｆ１に対応する。比較器ＣＭＰ１は、第３の比較部として、閾値電圧Ｖｒｅｆ１と、端子Ｐ３の電圧とを比較する。また、端子Ｐ３が反転入力端子に接続される比較器ＣＭＰ３の非反転入力端子には、閾値電圧Ｖｒｅｆ３が供給される。閾値電圧Ｖｒｅｆ３は、スイッチ素子Ｑ１を介してトランスＴの一次巻線Ｔ１に流れる第１の共振はずれ検出レベルＩｒｅｆ１より低い第１の検出レベルＩｒｅｆ３の共振電流の電流レベルに対応した電圧であり、第１の検出レベルＩｒｅｆ３に対応する。なお、第１の検出レベルＩｒｅｆ３は、定常入力電圧範囲での無負荷動作時の電流レベルに応じて決められることが望ましい。比較器ＣＭＰ３は、第１の比較部として、閾値電圧Ｖｒｅｆ３と、端子Ｐ３の電圧とを比較する。

一方、スイッチ素子Ｑ２がオンとなり、トランスＴの一次巻線Ｔ１の他端から一端に向かって電流が流れる期間では、図１４の抵抗素子Ｒ１０の他端から一端に向かって電流が流れる。このとき、抵抗素子Ｒ１０の両端の電圧を抵抗素子Ｒ１１，Ｒ１２により抵抗分割した負の電圧が、端子Ｐ３に供給される。

このような端子Ｐ３が非反転入力端子に接続される比較器ＣＭＰ２の反転入力端子には、閾値電圧Ｖｒｅｆ２が供給される。閾値電圧Ｖｒｅｆ２は、スイッチ素子Ｑ２を介してトランスＴの一次巻線Ｔ１に流れる第２の共振はずれ検出レベルＩｒｅｆ２の共振電流の電流レベルに対応した電圧であり、第２の共振はずれ検出レベルＩｒｅｆ２に対応する。比較器ＣＭＰ２は、第４の比較部として、閾値電圧Ｖｒｅｆ２と、端子Ｐ３の電圧とを比較する。また、端子Ｐ３が非反転入力端子に接続される比較器ＣＭＰ４の反転入力端子には、閾値電圧Ｖｒｅｆ４が供給される。閾値電圧Ｖｒｅｆ４は、スイッチ素子Ｑ２を介してトランスＴの一次巻線Ｔ１に流れる第２の共振はずれ検出レベルＩｒｅｆ２より低い第２の検出レベルＩｒｅｆ４の共振電流の電流レベルに対応した電圧であり、第２の検出レベルＩｒｅｆ４に対応する。なお、第２の検出レベルＩｒｅｆ４は、定常入力電圧範囲での無負荷動作時の電流レベルに応じて決められることが望ましい。比較器ＣＭＰ４は、第２の比較部として、閾値電圧Ｖｒｅｆ４と、端子Ｐ３の電圧とを比較する。

ＯＲ回路１７０は、２入力の論理和演算結果を出力する２入力ＯＲ回路であり、それぞれの入力端子には、比較器ＣＭＰ１の出力端子と、比較器ＣＭＰ３の出力端子とが接続される。ＯＲ回路１７１は、２入力の論理和演算結果を出力する２入力ＯＲ回路であり、それぞれの入力端子には、比較器ＣＭＰ２の出力端子と、比較器ＣＭＰ４の出力端子とが接続される。

立ち上がり検出部９３６の入力端子には、ＯＲ回路１７０の出力端子が接続され、立ち上がり検出部９３６の出力端子には、制御部１３０が接続される。立ち上がり検出部９３７の入力端子には、ＯＲ回路１７１の出力端子が接続され、立ち上がり検出部９３７の出力端子には、制御部１３０が接続される。

また、比較器ＣＭＰ３，ＣＭＰ４の出力端子には、ソフトスタート制御部１５０が接続される。

なお、比較器ＣＭＰ１の出力は、スイッチ素子Ｑ１がオンになる期間においてのみ制御部１３０に反映される。比較器ＣＭＰ２の出力は、スイッチ素子Ｑ２がオンになる期間においてのみ制御部１３０に反映される。比較器ＣＭＰ３の出力は、スイッチ素子Ｑ１がオンになる期間においてのみ制御部１３０及びソフトスタート制御部１５０に反映される。比較器ＣＭＰ４の出力は、スイッチ素子Ｑ２がオンになる期間においてのみ制御部１３０及びソフトスタート制御部１５０に反映される。

端子Ｐ６には、スイッチ素子Ｑ２Ｈのドレインと、スイッチ素子Ｑ２Ｌのドレインとが接続される。スイッチ素子Ｑ２Ｈのソースには、基準電圧生成部１１０が接続される。スイッチ素子Ｑ２Ｌのソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ２Ｈ，Ｑ２Ｌのそれぞれのゲートには、基準電圧生成部１１０が接続された駆動部１２０が接続される。

端子Ｐ７には、スイッチ素子Ｑ１Ｈのドレインと、スイッチ素子Ｑ１Ｌのドレインとが接続される。スイッチ素子Ｑ１Ｈのソースには、基準電圧生成部１１０が接続される。スイッチ素子Ｑ１Ｌのソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ１Ｈ，Ｑ１Ｌのそれぞれのゲートには、駆動部１２０が接続される。

図２の構成において比較器ＣＭＰ３及び立ち上がり検出部９３６が、第１の検出部として機能するものとする。この場合、比較器ＣＭＰ４及び立ち上がり検出部９３７は、第２の検出部として機能し、比較器ＣＭＰ１及び立ち上がり検出部９３６は、第３の検出部として機能し、比較器ＣＭＰ２及び立ち上がり検出部９３７は、第４の検出部として機能する。

〔制御回路の動作〕
以上のような構成を有する制御回路１００の動作について、まず、図３、図４（Ａ）、図４（Ｂ）、及び図５を用いて説明する。

図３に、制御回路１００の動作フローの一例を示す。
図４（Ａ）、図４（Ｂ）に、第１の共振はずれ検出レベルＩｒｅｆ１、第２の共振はずれ検出レベルＩｒｅｆ２、第１の検出レベルＩｒｅｆ３、及び第２の検出レベルＩｒｅｆ４の説明図を示す。図４（Ａ）、図４（Ｂ）は、横軸に時間軸をとり、スイッチ素子Ｑ１又はスイッチ素子Ｑ２がオンになったときに流れる電流の変化を模式的に表したものである。図４（Ａ）は、スイッチ素子Ｑ１又はスイッチ素子Ｑ２がオンになったときに流れる電流の電流レベルが共振はずれ検出レベルを超える場合の様子を表す。図４（Ｂ）は、スイッチ素子Ｑ１又はスイッチ素子Ｑ２がオンになったときに流れる電流の電流レベルが共振はずれ検出レベル未満で、共振はずれ検出レベルより低い検出レベルを超える場合の様子を表す。
図５に、閾値電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３，Ｖｒｅｆ４の説明図を示す。図５は、横軸に時間軸をとり、端子Ｐ３の電圧の変化を模式的に表したものである。

電流共振回路１０が起動すると、スイッチ素子Ｑ１，Ｑ２が交互にオンして各スイッチ素子に電流が流れる。スイッチ素子Ｑ１のゲートがＨレベルになると、スイッチ素子Ｑ１のソース・ドレイン間には、例えば図４（Ａ）に示す電流波形の電流Ｊ２が共振電流として流れる。このようにスイッチ素子Ｑ１に電流が流れる期間のとき（ステップＳ１：Ｙ）、制御回路１００は、第１の共振はずれ検出レベルＩｒｅｆ１に基づいて、トランスＴの一次巻線Ｔ１に流れる共振電流の電流レベルの変化を検出する（ステップＳ２）。ステップＳ２では、第１の共振はずれ検出ステップとして、制御回路１００が、共振電流の第１の共振はずれ検出レベルＩｒｅｆ１以上の電流レベルが、第１の共振はずれ検出レベルＩｒｅｆ１未満に変化したか否かを検出する。

具体的には、ステップＳ２では、制御回路１００は、比較器ＣＭＰ１において、端子Ｐ３の電圧と、閾値電圧Ｖｒｅｆ１とを比較する。比較器ＣＭＰ１は、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ１より低いとき、Ｈレベルを出力する。立ち上がり検出部９３６は、スイッチ素子Ｑ１がオンになる期間において、比較器ＣＭＰ１の出力電圧に基づいて、閾値電圧Ｖｒｅｆ１以上の端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ１未満に変化したことを検出する。立ち上がり検出部９３６は、この変化を検出したとき、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔａを出力する。

ステップＳ２における電流レベルの変化が検出されなかったとき（ステップＳ２：Ｎ）、制御回路１００は、第１の検出レベルＩｒｅｆ３に基づいて、共振電流の電流レベルの変化を検出する（ステップＳ３）。図４（Ａ）に示すように、第１の検出レベルＩｒｅｆ３は、第１の共振はずれ検出レベルＩｒｅｆ１より低いレベルである。ステップＳ３では、第１の検出ステップとして、制御回路１００が、共振電流の第１の検出レベルＩｒｅｆ３以上の電流レベルが、第１の検出レベルＩｒｅｆ３未満に変化したか否かを検出する。

具体的には、ステップＳ３では、制御回路１００は、比較器ＣＭＰ３において、端子Ｐ３の電圧と、閾値電圧Ｖｒｅｆ３とを比較する。閾値電圧Ｖｒｅｆ３は、図５に示すように閾値電圧Ｖｒｅｆ１より低電位側の正の電圧である。比較器ＣＭＰ３は、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ３より低いとき、Ｈレベルを出力する。立ち上がり検出部９３６は、スイッチ素子Ｑ１がオンになる期間において、比較器ＣＭＰ３の出力電圧に基づいて、閾値電圧Ｖｒｅｆ３以上の端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ３未満に変化したことを検出する。立ち上がり検出部９３６は、この変化を検出したとき、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔａを出力する。これにより、図４（Ｂ）に示すような電流波形を有する電流Ｊ３についても、立ち上がり検出部９３６は、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔａを出力することができる。

ステップＳ３における電流レベルの変化が検出されなかったとき（ステップＳ３：Ｎ）、制御回路１００は、ステップＳ１に戻って、処理を続ける（リターン）。

ステップＳ２における電流レベルの変化が検出されたとき（ステップＳ２：Ｙ）、制御回路１００は、制御部１３０においてスイッチ素子Ｑ１，Ｑ２のゲートをオフする制御を行うことで、共振はずれの防止制御を行う（ステップＳ４、制御ステップ）。また、ステップＳ３における電流レベルの変化が検出されたとき（ステップＳ３：Ｙ）、制御回路１００は、制御部１３０においてスイッチ素子Ｑ１，Ｑ２のゲートをオフする制御を行うことで、共振はずれの防止制御を行う（ステップＳ４）。

ステップＳ４の後、制御回路１００は、ステップＳ１に戻って、処理を続ける（リターン）。

スイッチ素子Ｑ２のゲートがＨレベルになると、スイッチ素子Ｑ２のソース・ドレイン間には、例えば図４（Ａ）に示す電流波形の電流Ｊ２が共振電流として流れる。このようなスイッチ素子Ｑ２に電流が流れる期間のとき（ステップＳ１：Ｎ、ステップＳ５：Ｙ）、制御回路１００は、第２の共振はずれ検出レベルＩｒｅｆ２に基づいて、共振電流の電流レベルの変化を検出する（ステップＳ６）。ステップＳ６では、第２の共振はずれ検出ステップとして、制御回路１００が、共振電流の第２の共振はずれ検出レベルＩｒｅｆ２以上の電流レベルが、第２の共振はずれ検出レベルＩｒｅｆ２未満に変化したか否かを検出する。

具体的には、ステップＳ６では、制御回路１００は、比較器ＣＭＰ２において、端子Ｐ３の電圧と、閾値電圧Ｖｒｅｆ２とを比較する。比較器ＣＭＰ２は、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ２より高いとき、Ｈレベルを出力する。立ち上がり検出部９３７は、スイッチ素子Ｑ２がオンになる期間において、比較器ＣＭＰ２の出力電圧に基づいて、閾値電圧Ｖｒｅｆ２以下の端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ２を超えた電圧に変化したことを検出する。立ち上がり検出部９３７は、この変化を検出したとき、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔｂを出力する。

ステップＳ６における電流レベルの変化が検出されなかったとき（ステップＳ６：Ｎ）、制御回路１００は、第２の検出レベルＩｒｅｆ４に基づいて、共振電流の電流レベルの変化を検出する（ステップＳ７）。図４（Ｂ）に示すように、第２の検出レベルＩｒｅｆ４は、第２の共振はずれ検出レベルＩｒｅｆ２より低いレベルである。ステップＳ７では、第２の検出ステップとして、制御回路１００が、共振電流の第２の検出レベルＩｒｅｆ４以上の電流レベルが、第２の検出レベルＩｒｅｆ４未満に変化したか否かを検出する。

具体的には、ステップＳ７では、制御回路１００は、比較器ＣＭＰ４において、端子Ｐ３の電圧と、閾値電圧Ｖｒｅｆ４とを比較する。閾値電圧Ｖｒｅｆ４は、図５に示すように閾値電圧Ｖｒｅｆ２より高電位側の負の電圧である。比較器ＣＭＰ４は、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ４より高いとき、Ｈレベルを出力する。立ち上がり検出部９３７は、スイッチ素子Ｑ２がオンになる期間において、比較器ＣＭＰ４の出力電圧に基づいて、閾値電圧Ｖｒｅｆ４以下の端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ４を超えた電圧に変化したことを検出する。立ち上がり検出部９３７は、この変化を検出したとき、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔｂを出力する。これにより、図４（Ｂ）に示すような電流波形を有する電流Ｊ３についても、立ち上がり検出部９３７は、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔｂを出力することができる。

ステップＳ７における電流レベルの変化が検出されなかったとき（ステップＳ７：Ｎ）、制御回路１００は、ステップＳ１に戻って、処理を続ける（リターン）。

ステップＳ６における電流レベルの変化が検出されたとき（ステップＳ６：Ｙ）、制御回路１００は、制御部１３０においてスイッチ素子Ｑ１，Ｑ２のゲートをオフする制御を行うことで共振はずれの防止制御を行う（ステップＳ８、制御ステップ）。また、ステップＳ７における電流レベルの変化が検出されたとき（ステップＳ７：Ｙ）、制御回路１００は、制御部１３０においてスイッチ素子Ｑ１，Ｑ２のゲートをオフする制御を行うことで共振はずれの防止制御を行う（ステップＳ８）。

ステップＳ８の後、制御回路１００は、ステップＳ１に戻って、処理を続ける（リターン）。

以上のように、比較器ＣＭＰ３及び立ち上がり検出部９３６によりスイッチ素子Ｑ１がオンの期間で共振はずれの防止制御を行い、比較器ＣＭＰ４及び立ち上がり検出部９３７によりスイッチ素子Ｑ２がオンの期間で共振はずれの防止制御を行うことができる。これにより、共振はずれ検出レベルより低い検出レベルにより、直流電源の入力電圧の低下をパルスバイパルスで検出して、共振はずれの防止制御を行うことができるようになる。従って、第１の実施形態によれば、部品点数を削減し、より確実に、安全に起動や切断が可能な電流共振回路の制御回路やその制御方法等を提供することができるようになる。

更に、比較器ＣＭＰ１及び立ち上がり検出部９３６により、共振電流の第１の共振はずれ検出レベル以上の電流レベルが、第１の共振はずれ検出レベル未満の電流レベルに変化したことを検出し、この検出結果に基づいて共振はずれの防止制御を行うことができる。これにより、第１の共振はずれ検出レベルとは別の第１の検出レベルを設けるようにしたため、第１の共振はずれ検出レベルをできるだけ高いレベルに設定して、共振はずれを防止することもでき、より信頼性を向上させることが可能となる。

更にまた、比較器ＣＭＰ１及び立ち上がり検出部９３６によりスイッチ素子Ｑ１がオンの期間で共振はずれの防止制御を行い、比較器ＣＭＰ２及び立ち上がり検出部９３７によりスイッチ素子Ｑ２がオンの期間で共振はずれの防止制御を行うことができる。これにより、共振はずれ検出レベルにより共振はずれになりそうな入力電圧の低下をパルスバイパルスで検出して、共振はずれの防止制御を行うことができるようになる。従って、第１の実施形態によれば、より確実に、安全に起動や切断が可能な電流共振回路の制御回路やその制御方法等を提供することができるようになる。

なお、図３において、ステップＳ２及びステップＳ３の順序を入れ替えてもよいし、同時に行うようにしてもよい。同様に、ステップＳ６及びステップＳ７の順序を入れ替えてもよいし、同時に行うようにしてもよい。

以上のように、制御回路１００は、従来と同様に、図４（Ａ）に示すような電流Ｊ２に対して、できるだけ高いレベルで共振はずれを検出し、共振はずれの防止制御を行うことができる。更に、端子Ｐ５及び図１４のような入力監視部を備えることなく、制御回路１００は、直流電源Ｖｉｎの入力電圧が低くなり、図４（Ｂ）に示すような電流Ｊ３になった場合でも、これを検出して共振はずれの防止制御を行うことができる。

このような制御回路１００を構成する各部は、次のように動作する。制御部１３０は、制御部９３３と同様に、端子Ｐ２の電圧が第１の電圧Ｖ１に達するまでの充電期間では、定電流源によりキャパシターＣ６に電荷を充電し、その後の放電期間では、電荷の充電を停止する。キャパシターＣ６に充電された電荷は、抵抗素子Ｒ２により、常時、放電されると共に、フォトトランジスターＰＣ２において受光される光量に応じて、抵抗素子Ｒ３及びフォトトランジスターＰＣ２により放電される。放電期間では、端子Ｐ２の電圧は時間の経過に従って降下し、制御部１３０は、第２の電圧Ｖ２に達すると、再び、充電期間となり、上記の定電流源によりキャパシターＣ６への電荷の充電を開始する。制御部９３３は、このような充電期間及び放電期間に応じて電圧レベルが変化する駆動パルス信号を生成する。

例えば、放電期間の長さは、端子Ｐ２の電圧や端子Ｐ２に接続されるキャパシターＣ６から電荷を引き抜く電流駆動能力によって調整することができる。従って、制御部１３０は、端子Ｐ２の電圧や電流駆動能力に対応した周波数の駆動パルス信号を生成することができる。

ソフトスタート制御部１５０は、スイッチ素子Ｑ１，Ｑ２のオンオフ制御を行うスイッチング信号の発振周波数を所与のソフトスタート周波数でソフトスタート動作させる。このとき、ソフトスタート制御部１５０は、端子Ｐ１の電圧に応じて、端子Ｐ２に接続されるキャパシターＣ６から電荷を引き抜く電流駆動能力を制御する。そのため、ソフトスタート制御部１５０は、制御回路１００の動作が開始されると、端子Ｐ１に接続されるキャパシターＣ５の充電を開始する。端子Ｐ１の電圧が低い場合、キャパシターＣ６から電荷を引き抜く電流駆動能力を高くすることで、上記の放電期間を短くし、駆動パルス信号の周波数を高くすることができる。

立ち上がり検出部９３６又は立ち上がり検出部９３７は、パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂを制御部１３０に対して出力することで、制御部１３０は、放電期間を短縮して、共振はずれの防止制御を行う。

また、ソフトスタート制御部１５０には、対応するスイッチ素子がオンの期間において、比較器ＣＭＰ３，ＣＭＰ４の出力電圧が供給され、端子Ｐ３の電圧と閾値電圧Ｖｒｅｆ３，Ｖｒｅｆ４との比較結果が通知される。これにより、ソフトスタート制御部１５０は、共振電流の電流レベルが第１の検出レベル又は第２の検出レベル未満になったことを検知することで直流電源Ｖｉｎの入力電圧が低くなったことを検知することができる。そして、ソフトスタート制御部１５０は、端子Ｐ１の電圧を、所与のソフトスタート電圧に設定し、駆動パルス信号の周波数を高くする。この結果、スイッチ素子Ｑ１，Ｑ２のスイッチング周波数が高くなり、所与のソフトスタート電圧に対応したソフトスタート周波数でソフトスタート動作させることができるようになる。

基準電圧生成部１１０は、基準電圧を生成し、駆動部１２０と、スイッチ素子Ｑ１Ｈのソースと、スイッチ素子Ｑ２Ｈのソースとに供給する。

駆動部１２０は、制御部１３０から供給される駆動パルス信号に基づいて、スイッチ素子Ｑ１Ｈ，Ｑ１Ｌ，Ｑ２Ｈ，Ｑ２Ｌのそれぞれのゲートに供給されるゲート信号を生成する。このとき、駆動部１２０は、スイッチ素子Ｑ１Ｈ，Ｑ１Ｌ，Ｑ２Ｈ，Ｑ２Ｌに対応した振幅レベルで、駆動パルス信号の周波数に応じた発振周波数のゲート信号を生成する。その結果、端子Ｐ６，Ｐ７から、デッドタイムを挟んでスイッチ素子Ｑ１，Ｑ２が交互にオンに制御するスイッチング信号が出力される。

図６に、電流共振回路１０の動作例のタイミング図を示す。図６は、横軸に時間軸をとり、直流電源Ｖｉｎの電圧、端子Ｐ７の電圧ＶＧＨ、端子Ｐ６の電圧ＶＧＬ、スイッチ素子Ｑ１に流れる電流ＩＤＨ、スイッチ素子Ｑ２に流れる電流ＩＤＬ、検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂ、及び端子Ｐ１の電圧のそれぞれの変化を模式的に表したものである。

図６に示すように直流電源Ｖｉｎの入力電圧が低くなると、スイッチ素子Ｑ１，Ｑ２に流れる共振電流の電流レベルのピーク値も低くなる。このとき、対応するスイッチ素子がオンの期間において、第１の共振はずれ検出レベルＩｒｅｆ１又は第２の共振はずれ検出レベルＩｒｅｆ２により、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂが出力される。これにより、対応するスイッチ素子のゲートをオフする制御を行うことで、スイッチング信号の発振周波数を高くて、共振はずれを防止する。

更に、入力電圧が低くなると、対応するスイッチ素子がオンの期間において、より低い第１の検出レベルＩｒｅｆ３又は第２の検出レベルＩｒｅｆ４により、Ｈレベルに変化する検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂが出力される。このとき、ソフトスタート制御部１５０は、比較器ＣＭＰ３，ＣＭＰ４の出力に基づいて、入力電圧が低くなったことを検知することができるので、端子Ｐ１の電圧を所与のソフトスタート電圧に設定する。端子Ｐ１の電圧をソフトスタート電圧に設定することで、スイッチング信号の発振周波数が、ソフトスタート電圧に対応したソフトスタート周波数に設定される。

以上のように、起動時や停止時に入力電圧が低くなった場合、スイッチ素子Ｑ１，Ｑ２のゲートをオフする制御を行うことで、スイッチング信号の発振周波数を高くして、共振はずれを防止する。また、外部の付加回路を設けた入力監視機能がなくても、端子Ｐ１の電圧を所与のソフトスタート電圧に設定することができるので、スイッチング信号の発振周波数を高くし、安全に起動を行うことができる。

〔制御回路の詳細な構成例〕
次に、図２の制御回路１００の詳細な構成例について説明する。

図７に、図２の制御回路１００の詳細な構成例の回路図を示す。図７において、図２と同様の部分には同一符号を付し、適宜説明を省略する。図７は、対応するスイッチ素子がオンの期間において各比較器の出力を有効にするため、ＡＮＤ回路１２２，１２３の出力により、各比較器の出力がマスク制御される制御回路１００の構成例を表している。制御回路１００は、基準電圧生成部１１０と、駆動部１２０と、制御部１３０と、ソフトスタート制御部１５０とを備えている。また、制御回路１００は、比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４と、ＯＲ回路１７０，１７１，１７２と、ＡＮＤ回路１８１，１８２，１８３，１８４と、立ち上がり検出部９３６，９３７と、スイッチ素子Ｑ１Ｈ，Ｑ２Ｈ，Ｑ１Ｌ，Ｑ２Ｌとを備えている。

ＡＮＤ回路１８１は、２入力論理積演算結果を出力する２入力ＡＮＤ回路であり、それぞれの入力端子には、比較器ＣＭＰ１の出力端子と、ＡＮＤ回路１２３の出力に対応したデッドタイム生成部１２４の第１の出力端子とが接続される。ＡＮＤ回路１８１の出力端子には、ＯＲ回路１７０の入力端子が接続される。

ＡＮＤ回路１８２は、２入力論理積演算結果を出力する２入力ＡＮＤ回路であり、それぞれの入力端子には、比較器ＣＭＰ２の出力端子と、ＡＮＤ回路１２２の出力に対応したデッドタイム生成部１２４の第２の出力端子とが接続される。ＡＮＤ回路１８２の出力端子には、ＯＲ回路１７１の入力端子が接続される。

ＡＮＤ回路１８３は、２入力論理積演算結果を出力する２入力ＡＮＤ回路であり、それぞれの入力端子には、比較器ＣＭＰ３の出力端子と、ＡＮＤ回路１２３の出力に対応したデッドタイム生成部１２４の第１の出力端子とが接続される。ＡＮＤ回路１８３の出力端子には、ＯＲ回路１７０の入力端子が接続される。

ＡＮＤ回路１８４は、２入力論理積演算結果を出力する２入力ＡＮＤ回路であり、それぞれの入力端子には、比較器ＣＭＰ４の出力端子と、ＡＮＤ回路１２２の出力に対応したデッドタイム生成部１２４の第２の出力端子とが接続される。ＡＮＤ回路１８４の出力端子には、ＯＲ回路１７１の入力端子が接続される。

ＯＲ回路１７２は、２入力の論理和演算結果を出力する２入力ＯＲ回路であり、それぞれの入力端子には、立ち上がり検出部９３６の出力端子と、立ち上がり検出部９３７の出力端子とが接続される。ＯＲ回路１７２の出力端子には、制御部１３０が接続される。

制御部１３０は、定電流源ＩＳと、Ｐ型ＭＯＳＦＥＴ１３１と、ヒステリシスコンパレーター１３２と、ＮＯＲ回路１３３とを備えている。ヒステリシスコンパレーター１３２は、比較器１３４と、切替部１３５とを備えている。

定電流源ＩＳの一端には、高電位側電源が接続され、定電流源ＩＳの他端には、ＭＯＳＦＥＴ１３１のソースが接続される。ＭＯＳＦＥＴ１３１のゲートには、ＮＯＲ回路１３３の出力端子が接続される。ＭＯＳＦＥＴ１３１のドレインには、端子Ｐ２と、比較器１３４の非反転入力端子とが接続される。

比較器１３４の反転入力端子には、ＮＯＲ回路１３３の出力信号Ｄ（駆動パルス信号）により切替制御が行われる切替部１３５が接続される。切替部１３５には、第１の電圧Ｖ１を出力する電圧源と、第２の電圧Ｖ２を出力する電圧源とが接続される。

ＮＯＲ回路１３３は、２入力の否定論理和演算結果を出力する２入力ＮＯＲ回路であり、それぞれの入力端子には、ヒステリシスコンパレーター１３２（比較器１３４）の出力端子と、ＯＲ回路１７２の出力端子とが接続される。

駆動部１２０は、Ｔ型フリップフロップ１２１と、ＡＮＤ回路１２２，１２３と、デッドタイム生成部１２４と、基準電圧生成部１１０に接続されたレベルシフター１２５とを備えている。

Ｔ型フリップフロップ１２１の入力端子（Ｔ端子）には、ＮＯＲ回路１３３の出力端子が接続される。Ｔ型フリップフロップ１２１の第１の出力端子（Ｑ端子）には、ＡＮＤ回路１２３の入力端子が接続される。Ｔ型フリップフロップ１２１の第２の出力端子（ＸＱ端子）には、ＡＮＤ回路１２２の入力端子が接続される。

ＡＮＤ回路１２２は、２入力の論理積演算結果を出力する２入力ＡＮＤ回路であり、もう一方の入力端子には、ＮＯＲ回路１３３の出力端子が接続される。ＡＮＤ回路１２３は、２入力の論理積演算結果を出力する２入力ＡＮＤ回路であり、もう一方の入力端子には、ＮＯＲ回路１３３の出力端子が接続される。ＡＮＤ回路１２２の出力端子には、デッドタイム生成部１２４が接続される。ＡＮＤ回路１２３の出力端子には、デッドタイム生成部１２４が接続される。

デッドタイム生成部１２４の第１の出力端子及び第２の出力端子には、レベルシフター１２５の第１の入力端子及び第２の入力端子が接続される。レベルシフター１２５の第１の出力端子には、スイッチ素子Ｑ２Ｈ，Ｑ２Ｌのゲートが接続され、レベルシフター１２５の第２の出力端子には、スイッチ素子Ｑ１Ｈ，Ｑ１Ｌのゲートが接続される。

ソフトスタート制御部１５０は、差動アンプ１５１と、Ｎ型ＭＯＳＦＥＴ１５２と、比較出力ラッチ部１５３と、ＩＮＶ回路１５４と、アナログスイッチ１５５，１５６と、バッファー回路１５７，１５８とを備えている。

差動アンプ１５１の非反転入力端子には、端子Ｐ１が接続される。差動アンプ１５１の反転入力端子には、所与の基準電圧Ｖ０を出力する電圧源が接続される。差動アンプ１５１の出力端子には、ＭＯＳＦＥＴ１５２のゲートが接続される。ＭＯＳＦＥＴ１５２のドレインには、端子Ｐ２が接続される。ＭＯＳＦＥＴ１５２のソースには、基準電位源ＧＮＤが接続される。

比較出力ラッチ部１５３の入力端子には、ＡＮＤ回路１８３の出力端子と、ＡＮＤ回路１８４の出力端子とが接続される。比較出力ラッチ部１５３の出力端子には、ＩＮＶ回路１５４の入力端子と、アナログスイッチ１５５の第１の制御端子と、アナログスイッチ１５６の第２の制御端子とが接続される。比較出力ラッチ部１５３は、入力信号としてＡＮＤ回路１８３の出力信号又はＡＮＤ回路１８４の出力信号の変化タイミング（立ち下がりエッジ）を基準にスイッチング信号の１サイクルの期間、２つの入力信号の否定論理和演算結果をラッチする。

ＩＮＶ回路１５４は、１入力の否定演算結果を出力する１入力ＩＮＶ回路である。ＩＮＶ回路１５４の出力端子には、アナログスイッチ１５５の第２の制御端子と、アナログスイッチ１５６の第１の制御端子とが接続される。アナログスイッチ１５５は、端子Ｐ１と、バッファー回路１５７の出力端子との間に接続される。アナログスイッチ１５５は、比較出力ラッチ部１５３の出力端子がＬレベルのとき、端子Ｐ１とバッファー回路１５７の出力端子とを接続する。アナログスイッチ１５６は、端子Ｐ１と、バッファー回路１５８の出力端子との間に接続される。アナログスイッチ１５６は、比較出力ラッチ部１５３の出力端子がＨレベルのとき、端子Ｐ１とバッファー回路１５８の出力端子とを接続する。

バッファー回路１５７は、その出力端子とその反転入力端子とが接続されたオペアンプを有し、該オペアンプの非反転入力端子には、電圧Ｖｓｓ１を出力する電圧源が接続される。バッファー回路１５８は、その出力端子とその反転入力端子とが接続されたオペアンプを有し、該オペアンプの非反転入力端子には、電圧Ｖｓｓ２を出力する電圧源が接続される。電圧Ｖｓｓ１は、ソフトスタート周波数に対応したソフトスタート電圧である。Ｖｓｓ２は、スイッチング信号の最低周波数に対応した電圧であり、電圧Ｖｓｓ１より高い電圧である。

図８に、制御部１３０の動作タイミングの一例を示す。図８は、横軸に時間軸をとり、端子Ｐ２の電圧、ヒステリシスコンパレーター１３２の出力であるノードＢの電圧、ＯＲ回路１７２の出力であるノードＣの電圧、及びＮＯＲ回路１３３の出力であるノードＤの電圧のそれぞれの変化を模式的に表したものである。

例えばノードＢ，ＣがＬレベルでノードＤがＨレベルのとき、切替部１３５が、第１の電圧Ｖ１を比較器１３４の反転入力端子に供給する。比較器１３４は、端子Ｐ２の電圧と第１の電圧Ｖ１とを比較し、端子Ｐ２の電圧が第１の電圧Ｖ１より低いとき、ノードＢにＬレベルを出力する。このとき、ＭＯＳＦＥＴ１３１がオフであり、キャパシターＣ６の放電期間Ｔｄとなる。放電期間Ｔｄでは、端子Ｐ２の電圧が徐々に降下し、端子Ｐ２の電圧が第２の電圧Ｖ２に達するまで、比較器１３４は、Ｌレベルを出力する。

端子Ｐ２の電圧が第２の電圧Ｖ２に達すると、比較器１３４は、ノードＢにＨレベルを出力する。これにより、ノードＤがＬレベル、ＭＯＳＦＥＴ１３１がオンとなり、キャパシターＣ６の充電期間Ｔｃが開始される。ノードＤがＬレベルのとき、切替部１３５が、第２の電圧Ｖ２を比較器１３４の反転入力端子に供給する。比較器１３４は、端子Ｐ２の電圧と第２の電圧Ｖ２とを比較し、端子Ｐ２の電圧が第２の電圧Ｖ２より高いとき、Ｈレベルを出力する。充電期間Ｔｃでは、定電流源ＩＳによりキャパシターＣ６が充電され、端子Ｐ２の電圧が上昇し、端子Ｐ２の電圧が第１の電圧Ｖ１に達するまで、比較器１３４は、Ｈレベルを出力する。

端子Ｐ２の電圧が第１の電圧Ｖ１に達すると、比較器１３４は、ノードＢにＬレベルを出力する。これにより、ノードＤがＨレベル、ＭＯＳＦＥＴ１３１がオフとなり、キャパシターＣ６の放電期間Ｔｄが再び開始される。これ以降、同様に繰り返す。

キャパシターＣ６の充放電が繰り返される間に、検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂにより、ノードＣがＨレベルになると、ノードＤがＬレベルとなる。従って、放電期間ＴｄにおいてノードＣがＨレベルになると、ＭＯＳＦＥＴ１３１がオンとなり、キャパシターＣ６の放電期間Ｔｄが短縮され、充電期間Ｔｃが開始される。

図９に、駆動部１２０の動作タイミングの一例を示す。図９は、横軸に時間軸をとり、ＮＯＲ回路１３３の出力であるノードＤの電圧、Ｔ型フリップフロップ１２１のＱ端子の電圧、ＸＱ端子の電圧、ＡＮＤ回路１２２の出力であるノードａの電圧、ＡＮＤ回路１２３の出力であるノードｂの電圧、端子Ｐ７の電圧ＶＧＨ、及び端子Ｐ６の電圧ＶＧＬの電圧のそれぞれの変化を模式的に表したものである。

図９は、タイミングｔａ，ｔｂ，ｔｃでＨレベルに変化する検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂにより、駆動パルス信号であるノードＤの電圧が、Ｈレベル又はＬレベルに切り替わる周波数が高くなる例を表す。Ｔ型フリップフロップ１２１は、ノードＤの駆動パルス信号の立ち上がりタイミングに同期して、Ｑ端子の出力レベルを反転して出力することを繰り返す。ＸＱ端子は、Ｑ端子の出力レベルを反転したレベルを出力する。従って、ＡＮＤ回路１２２の出力であるノードａと、ＡＮＤ回路１２３の出力であるノードｂとには、ノードＤの駆動パルス信号のＨレベルのパルスが交互に伝達される。デッドタイム生成部１２４は、ノードａ，ｂの信号に基づいてスイッチング信号がデッドタイムを設ける制御を行う。レベルシフター１２５は、デッドタイム生成部１２４の出力信号の振幅レベルを、スイッチ素子Ｑ１Ｈ，Ｑ１Ｌ，Ｑ２Ｈ，Ｑ２Ｌに揃える。この結果、端子Ｐ６，Ｐ７から出力されるスイッチング信号は、ノードＤの駆動パルス信号がＬレベルの期間がデッドタイムとなると共に、交互にＨレベルとなる。

ここで、タイミングｔａ，ｔｂ，ｔｃにおいてノードＣがＨレベルに変化することによりノードＤがＬレベルとなるため、端子Ｐ６，Ｐ７の電圧がＬレベルとなり、スイッチ素子Ｑ１，Ｑ２をオフすることができる。その結果、スイッチ素子Ｑ１，Ｑ２をスイッチングするスイッチング信号の周波数が高くなる。

図１０に、図７の制御回路１００を備えた電流共振回路１０の起動時の動作タイミングの一例を示す。図１０は、横軸に時間軸をとり、直流電源Ｖｉｎの電圧、端子Ｐ７の電圧ＶＧＨ、端子Ｐ６の電圧ＶＧＬ、スイッチ素子Ｑ１の電流ＩＤＨ、スイッチ素子Ｑ２の電流ＩＤＬ、端子Ｐ３の電圧、比較器ＣＭＰ１〜ＣＭＰ４の各出力電圧、検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂ、端子Ｐ１の電圧、ノードＡの電圧、端子Ｐ２の電圧、ノードＢ，Ｃ，Ｄの電圧のそれぞれの変化を模式的に表したものである。

電流共振回路１０が起動されると、直流電源Ｖｉｎの入力電圧が徐々に高くなる。直流電源Ｖｉｎの入力電圧が低い段階では、比較器ＣＭＰ３，ＣＭＰ４の出力がＨレベルとなり、比較出力ラッチ部１５３は、その否定論理和演算結果をラッチすることにより、ノードＡがＨレベルとなる。従って、端子Ｐ１は、バッファー回路１５７により電圧Ｖｓｓ１が印加され、キャパシターＣ５は、端子間電圧が電圧Ｖｓｓ１になる。差動アンプ１５１は、電圧Ｖ０と端子Ｐ１の電圧との差分に応じてＭＯＳＦＥＴ１５２のゲートを制御する。これにより、ＭＯＳＦＥＴ１５２のソース・ドレイン間のインピーダンスが低くなり、高い電流駆動能力で端子Ｐ２に接続されるキャパシターＣ６の電荷が引き抜かれる。その結果、キャパシターＣ６の放電期間が短くなり、スイッチ素子Ｑ１，Ｑ２をスイッチングするスイッチング信号の発振周波数が高くなる。

そして、直流電源Ｖｉｎの入力電圧が高くなり、時刻ｔ１０において端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ４未満になると、比較出力ラッチ部１５３はＨレベルをラッチしてＨレベルを出力し、ノードＡの電圧がＬレベルとなる。従って、端子Ｐ１には、バッファー回路１５８により電圧Ｖｓｓ２が印加される。その後、時刻ｔ１１においても、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ３を超えて、比較出力ラッチ部１５３はＨレベルを出力し、端子Ｐ１は、バッファー回路１５８により電圧Ｖｓｓ２が印加される。これ以降、スイッチング信号の１周期毎に比較器ＣＭＰ３，ＣＭＰ４の出力が変化し、１周期毎に比較器ＣＭＰ３，ＣＭＰ４の出力の否定論理和演算結果が比較出力ラッチ部１５３にラッチされるため、ノードＡはＬレベルに固定される。

時刻ｔ１０以降では、差動アンプ１５１は、電圧Ｖ０と端子Ｐ１の電圧との差分に応じてＭＯＳＦＥＴ１５２のゲートを制御して、ＭＯＳＦＥＴ１５２のソース・ドレイン間のインピーダンスを上げる。この結果、端子Ｐ２の電圧が第２の電圧Ｖ２に達するまでの期間が徐々に長くなり、スイッチング信号の発振周波数が徐々に低くなる。

時刻ｔ１２では、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ３以上となり、時刻ｔ１３では、端子Ｐ３の電圧が閾値電圧Ｖｒｅｆ３未満に変化したため、検出パルス信号ｄｉ／ｄｔａがＨレベルに変化する。その結果、ノードＤがＬレベルとなり、端子Ｐ６，端子Ｐ７の電圧はＬベルとなってスイッチ素子Ｑ１，Ｑ２をオフする。

時刻ｔ１４では、端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ４以下から閾値電圧Ｖｒｅｆ４を超えた電圧に変化したため、検出パルス信号ｄｉ／ｄｔｂがＨレベルに変化する。その結果、ノードＤがＬレベルとなり、端子Ｐ６，端子Ｐ７の電圧はＬベルとなってスイッチ素子Ｑ１，Ｑ２をオフする。

時刻ｔ１５では、端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ１以上から閾値電圧Ｖｒｅｆ１未満の電圧に変化したため、検出パルス信号ｄｉ／ｄｔａがＨレベルに変化する。その結果、ノードＤがＬレベルとなり、端子Ｐ６，端子Ｐ７の電圧はＬベルとなってスイッチ素子Ｑ１，Ｑ２をオフする。

時刻ｔ１６では、端子Ｐ３の電圧が、閾値電圧Ｖｒｅｆ２以下から閾値電圧Ｖｒｅｆ２を超えた電圧に変化したため、検出パルス信号ｄｉ／ｄｔｂがＨレベルに変化する。その結果、ノードＤがＬレベルとなり、端子Ｐ６，端子Ｐ７の電圧はＬベルとなってスイッチ素子Ｑ１，Ｑ２をオフする。

時刻ｔ１６以降は、スイッチ素子Ｑ１，Ｑ２のオン期間に、共振はずれ検出レベル及び検出レベルを下回ることがないため、検出パルス信号ｄｉ／ｄｔａ，ｄｉ／ｄｔｂはＨレベルに変化しない。

以上説明したように、第１の実施形態によれば、共振はずれ検出レベルとは別に、該共振はずれ検出レベルより低い検出レベルを設け、共振電流に基づいて直流電源Ｖｉｎの入力電圧の低下を検出し、共振はずれの防止制御を行うことができるようになる。これにより、抵抗素子Ｒ１４，Ｒ１５が不要となり、制御回路１００の内部に、端子Ｐ５や入力監視部を設ける必要がなくなる。従って、損失の増大、誤動作の可能性、部品点数の増加、実装面積の増大を大幅に抑えることができる電流共振回路の制御回路を提供することができるようになる。このとき、共振はずれ検出レベルとは別の検出レベルを設けるようにしたため、共振はずれ検出レベルをできるだけ高いレベルに設定することができ、スイッチ素子に過大な負荷を与えることなく、安全に起動や停止を行い、且つ、信頼性を向上させることができる。

〔第２の実施形態〕
第１の実施形態では、共振はずれ検出レベルにより検出できないような入力電圧のとき、共振はずれの防止制御を行うものとして説明したが、本発明に係る実施形態は、これに限定されるものではない。

図１１に、本発明の第２の実施形態における電流共振回路の制御回路の構成例を示す。図１１において、図２と同様の部分には同一符号を付し、適宜説明を省略する。第２の実施形態における制御回路１００ａは、基準電圧生成部１１０と、駆動部１２０と、制御部１３０と、ソフトスタート制御部１５０とを備えている。更に、制御回路１００ａは、比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４と、立ち上がり検出部９３６，９３７と、スイッチ素子Ｑ１Ｈ，Ｑ２Ｈ，Ｑ１Ｌ，Ｑ２Ｌとを備えている。図１の電流共振回路１０において、制御回路１００に代えて制御回路１００ａを設けることができる。

制御回路１００ａの構成が図２に示す制御回路１００の構成と異なる点は、制御回路１００ａにおいてＯＲ回路１７０，１７２が省略されている点である。制御回路１００ａの動作については、制御回路１００と同様であり、詳細な説明を省略する。また、制御回路１００ａの詳細な構成例については、図７と同様であるため、図示及び説明を省略する。

以上のような構成を有する第２の実施形態によれば、共振はずれ検出レベルとは別に、該共振はずれ検出レベルより低い検出レベルを設けて、共振電流に基づいて直流電源Ｖｉｎの入力電圧の低下を検出して、ソフトスタート制御を行うことができるようになる。これにより、抵抗素子Ｒ１４，Ｒ１５が不要となり、制御回路１００の内部に、端子Ｐ５や入力監視部を設ける必要がなくなる。従って、損失の増大、誤動作の可能性、部品点数の増加、実装面積の増大を大幅に抑えることができる電流共振回路の制御回路を提供することができるようになる。このとき、共振はずれ検出レベルとは別の検出レベルを設けるようにしたため、共振はずれ検出レベルをできるだけ高いレベルに設定することができ、安全に起動や停止を行い、且つ、信頼性を向上させることができる。

以上、本発明に係る電流共振回路の制御方法、及び電流共振回路の制御方法等を上記のいずれかの実施形態に基づいて説明したが、本発明は上記のいずれかの実施形態に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。

（１）上記のいずれかの実施形態における電流共振回路として、図１に示す構成を有するものとして説明したが、本発明は、図１に示す構成の電流共振回路に限定されるものではない。

（２）上記のいずれかの実施形態における制御回路は、主として、端子Ｐ１，Ｐ２によりスイッチ素子のスイッチング信号の周波数を制御するものとして説明したが、本発明は、これに限定されるものではない。

（３）上記のいずれかの実施形態における制御回路において、第１の共振はずれ検出レベルＩｒｅｆ１及び第２の共振はずれ検出レベルＩｒｅｆ２の他に、第１の検出レベルＩｒｅｆ３及び第２の検出レベルＩｒｅｆ４を設ける例を説明した。しかしながら、本発明は、これに限定されるものではない。本発明に係る制御回路は、第１の共振はずれ検出レベルＩｒｅｆ１及び第２の共振はずれ検出レベルＩｒｅｆ２の一方を省略して共振はずれの防止制御を行ってもよい。こうすることで、共振はずれをパルスバイパルスで検出する必要がない場合には、比較器を１つ省略することができる。また、本発明に係る制御回路は、第１の検出レベルＩｒｅｆ３及び第２の検出レベルＩｒｅｆ４の一方を省略して共振はずれの防止制御を行ったりしてもよい。こうすることで、検出レベルを用いてパルスバイパルスで検出する必要がない場合には、比較器を１つ省略することができる。

（４）上記のいずれかの実施形態における制御回路は、電流電圧変換部９１０により共振電流の電流レベルを電圧に変換し、変換後の電圧と、検出レベルに対応した閾値電圧とを比較するものとして説明したが、本発明は、これに限定されるものではない。

（５）上記のいずれかの実施形態における制御回路として、図２、図７、又は図１１の構成を有するものとして説明したが、本発明は、これらに限定されるものではない。例えば、制御回路１００，１００ａは、図２等において外部に接続されるキャパシターＣ５，Ｃ６、抵抗素子Ｒ２，Ｒ３、及びフォトトランジスターＰＣ２の少なくとも１つを内蔵する構成を有していてもよい。

（６）上記のいずれかの実施形態において、本発明を電流共振回路の制御回路、及び電流共振回路の制御方法等として説明したが、本発明は、これに限定されるものではない。例えば、本発明に係る電流共振回路の制御方法の処理手順が記述されたプログラム、このプログラムが記録された記録媒体であってもよい。

１０，９００…電流共振回路、 ２０，９２０…電流共振制御部、
１００，１００ａ，９３０…制御回路、 １１０，９３１…基準電圧生成部、
１２０，９３２…駆動部、 １３０，９３３…制御部、
１５０，９３４…ソフトスタート制御部、 １７０，１７２…ＯＲ回路、
２００…負荷、 ９１０…電流電圧変換部、 ９３５…入力監視部、
９３６，９３７…立ち上がり検出部、 ９５０…出力電圧検出部、
ｄｉ／ｄｔａ，ｄｉ／ｄｔｂ…検出パルス信号、
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６…キャパシター、
ＣＭＰ１，ＣＭＰ２，ＣＭＰ３，ＣＭＰ４…比較器、
Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード、 Ｉｒｅｆ１…第１の共振はずれ検出レベル、
Ｉｒｅｆ２…第２の共振はずれ検出レベル、 Ｉｒｅｆ３…第１の検出レベル、
Ｉｒｅｆ４…第２の検出レベル、 Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７…端子、
ＰＣ１…フォトダイオード、 ＰＣ２…フォトトランジスター、
Ｑ１…スイッチ素子（ハイサイドスイッチ）、
Ｑ１Ｈ，Ｑ１Ｌ，Ｑ２Ｈ，Ｑ２Ｌ…スイッチ素子、
Ｑ２…スイッチ素子（ローサイドスイッチ）、
Ｒ１，Ｒ２，Ｒ３、Ｒ１４，Ｒ１５…抵抗素子、 Ｔ…トランス、 Ｔ１…一次巻線、
Ｔ２…第１の二次巻線、 Ｔ３…第２の二次巻線、 Ｖｉｎ…直流電源、
Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３，Ｖｒｅｆ４…閾値電圧

Claims (10)

1. 直列に接続されたハイサイドスイッチ及びローサイドスイッチを有し直流電源の両端の間に接続された直列回路と、前記ローサイドスイッチと並列に接続され一次側と二次側との間が絶縁されたトランス及び該トランスの一次巻線に直列に接続された共振コンデンサーとを有する電流共振回路を制御する制御回路であって、
   前記一次巻線に流れる共振電流の第１の検出レベル以上の電流レベルが、前記第１の検出レベル未満の電流レベルに変化したことを検出する第１の検出部と、
   前記第１の検出部により前記共振電流の前記第１の検出レベル以上の電流レベルが前記第１の検出レベル未満の電流レベルに変化したことが検出されたとき、共振はずれの防止制御を行う制御部とを含み、
   前記第１の検出レベルは、
   共振はずれを検出するための第１の共振はずれ検出レベルより低いレベルであることを特徴とする電流共振回路の制御回路。
2. 請求項１において、
   前記ローサイドスイッチを介して前記一次巻線に流れる共振電流の第２の検出レベル以上の電流レベルが、前記第２の検出レベル未満の電流レベルに変化したことを検出する第２の検出部を含み、
   前記第２の検出レベルは、
   共振はずれを検出するための第２の共振はずれ検出レベルより低いレベルであり、
   前記第１の検出部は、
   前記ハイサイドスイッチを介して前記一次巻線に流れる共振電流の前記第１の検出レベル以上の電流レベルが前記第１の検出レベル未満の電流レベルに変化したことを検出し、
   前記制御部は、
   前記第２の検出部により前記共振電流の前記第２の検出レベル以上の電流レベルが前記第２の検出レベル未満の電流レベルに変化したことが検出されたとき、前記共振はずれの防止制御を行うことを特徴とする電流共振回路の制御回路。
3. 請求項１又は２において、
   前記共振電流の前記第１の共振はずれ検出レベル以上の電流レベルが、前記第１の共振はずれ検出レベル未満の電流レベルに変化したことを検出する第３の検出部を含み、
   前記制御部は、
   前記第３の検出部により前記共振電流の前記第１の共振はずれ検出レベル以上の電流レベルが、前記第１の共振はずれ検出レベル未満の電流レベルに変化したことが検出されたとき、前記共振はずれの防止制御を行うことを特徴とする電流共振回路の制御回路。
4. 請求項３において、
   前記ローサイドスイッチを介して前記一次巻線に流れる共振電流の第２の共振はずれ検出レベル以上の電流レベルが、前記第２の共振はずれ検出レベル未満の電流レベルに変化したことを検出する第４の検出部を含み、
   前記第３の検出部は、
   前記ハイサイドスイッチを介して前記一次巻線に流れる共振電流の前記第１の共振はずれ検出レベル以上の電流レベルが前記第１の共振はずれ検出レベル未満の電流レベルに変化したことを検出し、
   前記制御部は、
   前記第４の検出部により前記共振電流の前記第２の共振はずれ検出レベル以上の電流レベルが前記第２の共振はずれ検出レベル未満の電流レベルに変化したことが検出されたとき、前記共振はずれの防止制御を行うことを特徴とする電流共振回路の制御回路。
5. 請求項１乃至４のいずれかにおいて、
   前記制御部は、
   前記共振はずれの防止制御として、前記ハイサイドスイッチ又は前記ローサイドスイッチをオフする制御を行うことを特徴とする電流共振回路の制御回路。
6. 請求項１乃至５のいずれかにおいて、
   前記共振電流の電流レベルが前記第１の検出レベル未満のとき、前記ハイサイドスイッチ及び前記ローサイドスイッチのオンオフ制御を行うスイッチング信号の発振周波数を所与のソフトスタート周波数でソフトスタート動作させるソフトスタート制御部を含むことを特徴とする電流共振回路の制御回路。
7. 直列に接続されたハイサイドスイッチ及びローサイドスイッチを有し直流電源の両端の間に接続された直列回路と、前記ローサイドスイッチと並列に接続され一次側と二次側との間が絶縁されたトランス及び該トランスの一次巻線に直列に接続された共振コンデンサーとを有する電流共振回路を制御する制御回路であって、
   前記一次巻線に流れる共振電流の電流レベルと、第１の共振はずれ検出レベルより低い第１の検出レベルとを比較する第１の比較部と、
   前記第１の比較部において前記共振電流の電流レベルが前記第１の検出レベル未満のとき、前記ハイサイドスイッチ及び前記ローサイドスイッチのオンオフ制御を行うスイッチング信号の発振周波数を所与のソフトスタート周波数でソフトスタート動作させるソフトスタート制御部とを含むことを特徴とする電流共振回路の制御回路。
8. 直列に接続されたハイサイドスイッチ及びローサイドスイッチを有し直流電源の両端の間に接続された直列回路と、前記ローサイドスイッチと並列に接続され一次側と二次側との間が絶縁されたトランス及び該トランスの一次巻線に直列に接続された共振コンデンサーとを有する電流共振回路を制御する制御方法であって、
   前記一次巻線に流れる共振電流の第１の検出レベル以上の電流レベルが、前記第１の検出レベル未満の電流レベルに変化したことを検出する第１の検出ステップと、
   前記第１の検出ステップにおいて前記共振電流の前記第１の検出レベル以上の電流レベルが前記第１の検出レベル未満の電流レベルに変化したことが検出されたとき、共振はずれの防止制御を行う制御ステップとを含み、
   前記第１の検出レベルは、
   共振はずれを検出するための第１の共振はずれ検出レベルより低いレベルであることを特徴とする電流共振回路の制御方法。
9. 請求項８において、
   前記ローサイドスイッチを介して前記一次巻線に流れる共振電流の第２の検出レベル以上の電流レベルが、前記第２の検出レベル未満の電流レベルに変化したことを検出する第２の検出ステップを含み、
   前記第２の検出レベルは、
   共振はずれを検出するための第２の共振はずれ検出レベルより低いレベルであり、
   前記第１の検出ステップは、
   前記ハイサイドスイッチを介して前記一次巻線に流れる共振電流の前記第１の検出レベル以上の電流レベルが前記第１の検出レベル未満の電流レベルに変化したことを検出し、
   前記制御ステップは、
   前記第２の検出ステップにおいて前記共振電流の前記第２の検出レベル以上の電流レベルが前記第２の検出レベル未満の電流レベルに変化したことが検出されたとき、前記共振はずれの防止制御を行うことを特徴とする電流共振回路の制御方法。
10. 請求項８又は９において、
    前記共振電流の前記第１の共振はずれ検出レベル以上の電流レベルが、前記第１の共振はずれ検出レベル未満の電流レベルに変化したことを検出する第３の検出ステップを含み、
    前記制御ステップは、
    前記第３の検出ステップにおいて前記共振電流の前記第１の共振はずれ検出レベル以上の電流レベルが、前記第１の共振はずれ検出レベル未満の電流レベルに変化したことが検出されたとき、前記共振はずれの防止制御を行うことを特徴とする電流共振回路の制御方法。

Images