KR20130040485A - 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법 - Google Patents

휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법 Download PDF

Info

Publication number
KR20130040485A
KR20130040485A KR1020110105287A KR20110105287A KR20130040485A KR 20130040485 A KR20130040485 A KR 20130040485A KR 1020110105287 A KR1020110105287 A KR 1020110105287A KR 20110105287 A KR20110105287 A KR 20110105287A KR 20130040485 A KR20130040485 A KR 20130040485A
Authority
KR
South Korea
Prior art keywords
core
clock frequency
delay
reference value
cpu
Prior art date
Application number
KR1020110105287A
Other languages
English (en)
Inventor
최치정
권태연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110105287A priority Critical patent/KR20130040485A/ko
Priority to US13/651,620 priority patent/US20130097453A1/en
Publication of KR20130040485A publication Critical patent/KR20130040485A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 휴대 단말기에서 중앙 처리 장치를 제어하는 장치 및 방법에 관한 것으로, 중앙 처리 장치에 포함된 복수의 코어들 중에서 제1코어를 미리 지정된 제한 클럭 주파수 이내에서 동작하며, 상기 중앙 처리 장치가 지연 중인 처리 개수를 나타내는 지연처리 개수를 확인하며, 상기 확인된 지연처리 개수와 미리 지정된 기준 값을 비교하고, 상기 비교 결과, 상기 확인된 지연처리 개수가 상기 기준 값을 초과하면, 상기 복수의 코어들 중에서 상기 제1코어와 제2코어를 최대 클럭 주파수로 동작하는 것을 특징으로 한다.

Description

휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법{APPARATUS AND METHOD FOR CONTROLLING CPU IN A PORTABLE TERMINAL}
본 발명은 휴대 단말기에 관한 것으로, 특히, 휴대 단말기에서 중앙 처리 장치를 제어하는 장치 및 방법에 관한 것이다.
스마트 폰(Smart Phone) 및 태블릿(Tablet) 등의 휴대 단말기들은 여러 가지 다양한 어플리케이션들을 통해 사용자에게 여러 가지 유용한 기능을 제공하고 있다. 따라서, 휴대 단말기는 다양한 기능의 제공을 통해 음성 통화 기능과 더불어 다양한 형태의 정보를 이용할 수 있는 기기로 변모해 가는 추세이다.
이렇게 휴대 단말기를 통해 제공되는 기능이 다양하게 되면서 사용자는 휴대 단말기를 더욱 많이 조작하게 되는데, 이는 전력 소모가 증가하게 되는 원인이 된다. 결국, 휴대 단말기의 사용자는 이러한 전력 소모로 인해 배터리를 자주 교체한다.
특히, 중앙 처리 장치에 포함된 코어는 처리할 로드가 일정 이상이면, 최대 클럭 주파수로 동작한다. 예를 들면, 중앙 처리 장치의 클럭 주파수를 제어하는 가버너(Governor)가 중앙 처리 장치 클럭 조절 정책을 온 디멘드(On demand) 모드로 설정한 경우, 코어는 처리할 로드가 적더라도 최대 클럭 주파수로 동작한다.
그러나 코어의 로드에 상관없이 코어가 최대 클럭 주파수로 동작하는 것은 전력 소모를 증가시키기 때문에, 휴대 단말기의 배터리를 자주 교체하는 요인이 된다.
따라서, 휴대 단말기에 구비된 중앙 처리 장치의 전력 소모를 최적화할 수 있도록 중앙 처리 장치를 제어하는 방안의 필요성이 대두 되었다.
본 발명은 중앙 처리 장치의 전력 소모를 최적화할 수 있도록 중앙 처리 장치를 제어하는 장치 및 방법을 제안한다.
상기한 과제를 해결하기 위한, 본 발명의 장치는, 휴대 단말기에서 중앙 처리 장치를 제어하는 장치에 있어서, 중앙 처리 장치에 포함된 복수의 코어들 중에서 제1코어를 미리 지정된 제한 클럭 주파수 이내에서 동작하며, 상기 중앙 처리 장치가 지연 중인 처리 개수를 나타내는 지연처리 개수를 확인하며, 상기 확인된 지연처리 개수와 미리 지정된 기준 값을 비교하고, 상기 비교 결과, 상기 확인된 지연처리 개수가 상기 기준 값을 초과하면, 상기 복수의 코어들 중에서 상기 제1코어와 제2코어를 최대 클럭 주파수로 동작하는 제어부를 포함하는 것을 특징으로 한다.
상기한 과제를 해결하기 위한, 본 발명의 방법은, 휴대 단말기에서 중앙 처리 장치를 제어하는 방법에 있어서, 중앙 처리 장치에 포함된 복수의 코어들 중에서 제1코어를 미리 지정된 제한 클럭 주파수 이내에서 동작하며, 상기 중앙 처리 장치가 지연 중인 처리 개수를 나타내는 지연처리 개수를 확인하며, 상기 확인된 지연처리 개수와 미리 지정된 기준 값을 비교하고, 상기 비교 결과, 상기 확인된 지연처리 개수가 상기 기준 값을 초과하면, 상기 복수의 코어들 중에서 상기 제1코어와 제2코어를 최대 클럭 주파수로 동작하는 것을 특징으로 한다.
본 발명은 제한 클럭 주파수 이내에서 중앙 처리 장치에 포함된 코어를 동작시킴으로써, 중앙 처리 장치의 전력 소모를 최적화하는 효과를 가진다.
도 1은 본 발명의 실시 예에 따른 휴대 단말기의 블록 구성도,
도 2는 본 발명의 제1실시 예에 따른 CPU 제어부의 블록 구성도,
도 3은 본 발명의 제1실시 예에 따른 CPU 제어부에서 CPU를 제어하는 흐름도,
도 4는 본 발명의 제2실시 예에 따른 CPU 제어부의 블록 구성도,
도 5는 본 발명의 제2실시 예에 따른 CPU 제어부에서 CPU를 제어하는 흐름도이다.
이하, 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 또한, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명의 실시 예에 따른 휴대 단말기는 휴대가 용이하게 이동 가능한 전자기기로서, 화상전화기, 휴대폰, 스마트 폰(smart phone), IMT-2000(International Mobile Telecommunication 2000) 단말기, WCDMA 단말기, UMTS(Universal Mobile Telecommunication Service) 단말기, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), DMB(Digital Multimedia Broadcasting) 단말기, E-Book, 휴대용 컴퓨터(Notebook, Tablet 등) 또는 디지털 카메라(Digital Camera) 등이 될 수 있다.
도 1은 본 발명의 실시 예에 따른 휴대 단말기의 블록 구성도이다.
도 1을 참조하면, 휴대 단말기는 제어부(101)와 표시부(105)와 키입력부(107)와 배터리부(109)와 메모리부(111)와 오디오 처리부(113)와 RF부(115)와 데이터 처리부(117)를 포함한다.
각 구성요소를 설명하면, RF부(115)는 휴대 단말기의 무선 통신 기능을 수행한다. 좀 더 자세히 설명하면, RF부(115)는 송신되는 신호의 주파수를 상승변환 및 증폭하는 무선 송신기와, 수신되는 신호를 저잡음 증폭하고 주파수를 하강 변환하는 무선 수신기 등을 포함한다. 그리고 데이터 처리부(117)는 송신되는 신호를 부호화 및 변조하는 송신기 및 수신되는 신호를 복조 및 복호화하는 수신기 등을 포함한다. 여기서, 데이터 처리부(117)는 모뎀(MODEM) 및 코덱(CODEC)으로 구성될 수 있으며, 코덱은 패킷데이터 등을 처리하는 데이터 코덱과 음성 등의 오디오 신호를 처리하는 오디오 코덱을 포함할 수 있다.
그리고 오디오 처리부(113)는 데이터 처리부(117)에서 출력되는 수신 오디오 신호를 스피커를 통해 재생하거나 마이크로부터 발생되는 송신 오디오 신호를 데이터 처리부(117)에 전송하는 기능을 수행한다. 그리고 키입력부(107)는 숫자 및 문자 정보를 입력하기 위한 키들 및 각종 기능들을 설정하기 위한 기능 키들을 구비하고, 표시부(105)는 영상 신호를 화면으로 표시하며, 제어부(101)로부터 출력 요청되는 데이터를 표시한다.
만약에, 표시부(105)가 정전식 또는 감압식 등의 터치 표시 화면 방식으로 구현될 경우, 키입력부(107)는 미리 설정된 최소한의 키만을 포함할 수 있으며 표시부(105)는 키입력부(107)의 키입력 기능을 일부 대체할 수 있다.
그리고 배터리부(109)는 주 배터리와 보조 배터리를 포함하며, 주 배터리는 휴대 단말기에서 탈착이 가능하며, 보조 배터리보다 큰 용량을 가지고, 휴대 단말기의 전원이 온(ON)된 경우에 전원을 휴대 단말기의 각 구성부로 공급한다. 그리고 보조 배터리는 용량이 약 1mA 이하로, 휴대 단말기의 전원이 오프(OFF)된 경우에 제어부(101)의 시간 정보를 업데이트(update)할 수 있는 최소한의 전원을 제어부(101)로 공급하며, 주 배터리로부터 공급되는 전원에 의해 충전된다.
그리고 메모리부(111)는 프로그램 메모리와 데이터 메모리를 포함한다. 여기서, 프로그램 메모리는 휴대 단말기의 일반적인 동작을 제어하기 위한 부팅(booting) 및 운영 시스템(Operating System, 이하 'OS'라 한다)을 저장하고, 데이터 메모리는 휴대 단말기 동작 중에 발생되는 각종 데이터들을 저장한다.
그리고 제어부(101)는 휴대 단말기의 전반적인 동작을 제어하는 기능을 수행한다. 특히, 제어부(101)에 포함된 중앙 처리 장치(Central Processing Unit, 이하 'CPU'라 한다) 제어부(103)는 CPU에 포함되는 복수의 코어(core)들을 제어한다.
좀 더 자세히 설명하면, CPU가 듀얼(dual) 코어로 구성되는 경우, CPU 제어부(103)는 휴대 단말기의 전원이 온(ON)되면, 미리 지정된 제한 클럭 주파수(Limit Clock Frequency) 이내에서 하나의 코어를 동작시킨다.
여기서, 제한 클럭 주파수는 코어의 최대 클럭 주파수(Max Clock Frequency)와 최소 클럭 주파수(Minimum Clock Frequcney) 범위 내에서 설정되는 클럭 주파수이며, 대부분의 어플리케이션 또는 프로그램을 원활하게 처리할 수 있는 클럭 주파수 또는 그보다 높은 클럭 주파수로 설정된다. 이러한 제한 클럭 주파수는 코어와 코어가 미리 지정된 시간 동안에 처리할 수 있는 로드(Load) 간의 상관 관계를 고려하여 결정된다.
예를 들면, 코어의 최대 클럭 주파수가 1.5GHz인 경우, 제한 클럭 주파수는 1.2GHz로 설정될 수 있다. 또 다른 예로, 코어의 최대 클럭 주파수가 1.2GHz인 경우, 제한 클럭 주파수는 1GHz로 설정될 수 있다.
그리고 CPU 제어부(103)는 현재 CPU가 처리해야할 지연처리(Workqueue)의 개수를 확인한다. 여기서, 지연처리에는 CPU가 처리해야할 복수의 요청이 등록되며, 지연처리의 개수는 스레드(thread) 단위로 나타낼 수 있다. 이와 같이, CPU 제어부(103)는 지연처리 개수를 확인함으로써, CPU가 처리해야할 요청의 개수를 알 수 있다.
그리고 CPU 제어부(103)는 확인된 지연처리 개수와 제1기준 값을 비교한다. 여기서, 제1기준 값은 미리 지정되고, 휴대 단말기의 사용자가 처리 지연을 인지하지 못하면서 제한 클럭 주파수 이내에서 동작하는 하나의 코어가 처리할 수 있는 지연처리 개수를 나타낸다.
비교 결과, 확인된 지연처리 개수가 제1기준 값을 초과하는 경우, CPU 제어부(103)는 듀얼 코어를 최대 클럭 주파수로 동작시킴으로써, 지연된 로드를 신속하게 처리한다. 이와 달리, 확인된 지연처리 개수가 제1기준 값 이하인 경우, CPU 제어부(103)는 하나의 코어를 제한 클럭 주파수 이내에서 동작시킴으로써, 지연된 로드를 처리한다.
그리고 CPU가 쿼드(quad) 코어로 구성되는 경우, CPU 제어부(103)는 휴대 단말기의 전원이 온(ON)되면, 미리 지정된 제한 클럭 주파수(Limit Clock Frequency) 이내에서 하나의 코어를 동작시킨다.
그리고 CPU 제어부(103)는 현재 CPU가 처리해야할 지연처리(Workqueue)의 개수를 확인한다. 여기서, 지연처리는 CPU가 처리해야할 복수의 요청이 등록되므로, CPU 제어부(103)는 지연처리 개수를 확인함으로써, CPU가 처리해야할 요청의 개수를 알 수 있다.
그리고 CPU 제어부(103)는 확인된 지연처리 개수와 제1기준 값을 비교한다. 여기서, 제1기준 값은 미리 지정되고, 휴대 단말기의 사용자가 처리 지연을 인지하지 못하면서 제한 클럭 주파수 이내에서 동작하는 하나의 코어가 처리할 수 있는 지연처리 개수를 나타낸다.
비교 결과, 확인된 지연처리 개수가 제1기준 값을 초과하는 경우, CPU 제어부(103)는 듀얼 코어를 제한 클럭 주파수로 동작시킴으로써, 지연된 처리 요청을 신속하게 처리한다. 이와 달리, 확인된 지연처리 개수가 제1기준 값 이하인 경우, CPU 제어부(103)는 하나의 코어를 제한 클럭 주파수 이내에서 동작시킴으로써, 지연된 처리 요청을 처리한다.
그리고 듀얼 코어로 로드를 처리 중에, CPU 제어부(103)는 현재 CPU가 처리해야할 지연처리의 개수를 확인하고, 확인된 지연처리 개수와 제2기준 값을 비교한다. 여기서, 제2기준 값은 미리 지정되고, 휴대 단말기의 사용자가 처리 지연을 인지하지 못하면서 제한 클럭 주파수 이내에서 동작하는 듀얼 코어가 처리할 수 있는 지연처리 개수를 나타낸다.
비교 결과, 확인된 지연처리 개수가 제2기준 값을 초과하는 경우, CPU 제어부(103)는 쿼드 코어를 최대 클럭 주파수로 동작시킴으로써, 지연된 처리 요청을 신속하게 처리한다. 이와 달리, 확인된 지연처리 개수가 제2기준 값 이하인 경우, CPU 제어부(103)는 확인된 지연처리 개수를 제1기준 값과 비교함으로써, 하나의 코어를 제한 클럭 주파수로 동작시킬 것인지 또는 듀얼 코어를 제한 클럭 주파수로 동작시킬 것인지 여부를 결정한다.
도 2는 본 발명의 제1실시 예에 따른 CPU 제어부의 블록 구성도이다.
본 발명에서 제1실시 예는 CPU가 듀얼 코어로 구성된 경우의 실시 예를 말한다.
도 2를 참조하면, CPU 제어부(103)는 제1코어(201)와 제2코어(203)와 코어 결정부(205)와 부하 감지부(207)를 포함한다.
각 구성요소를 설명하면, 제1코어(201)와 제2코어(203)는 CPU 내에 포함되며, 요청되는 로드, 예를 들면, 스레드(thread)를 처리한다. 그리고 부하 감지부(207)는 CPU 전체가 처리해야할 지연처리 개수를 확인하고, 확인된 지연처리 개수를 코어 결정부(205)로 출력한다.
그리고 코어 결정부(205)는 휴대 단말기의 전원이 온(ON)되면, 미리 지정된 제한 클럭 주파수 이내에서 제1코어(201)를 동작시킨다. 여기서, 제한 클럭 주파수는 제1코어의 최대 클럭 주파수와 최소 클럭 주파수 범위 내에서 설정되는 클럭 주파수이며, 대부분의 어플리케이션 또는 프로그램을 원활하게 처리할 수 있는 클럭 주파수 또는 그보다 높은 클럭 주파수로 설정된다.
그리고 코어 결정부(205)는 현재 CPU가 처리해야할 지연처리의 개수를 부하 감지부(207)로부터 수신한다. 여기서, 지연처리에는 CPU가 처리해야할 복수의 요청이 등록되며, 지연처리의 개수는 스레드 단위로 나타낼 수 있다.
그리고 코어 결정부(205)는 수신된 지연처리 개수와 제1기준 값을 비교한다. 여기서, 제1기준 값은 미리 지정되고, 휴대 단말기의 사용자가 처리 지연을 인지하지 못하면서 제한 클럭 주파수 이내에서 동작하는 제1코어(201)가 처리할 수 있는 지연처리 개수를 나타낸다.
비교 결과, 수신된 지연처리 개수가 제1기준 값을 초과하는 경우, 코어 결정부(205)는 제1코어(201)와 제2코어(203)를 최대 클럭 주파수로 동작시킨다. 이와 달리, 수신된 지연처리 개수가 제1기준 값 이하인 경우, 코어 결정부(205)는 제1코어(201)의 클럭 주파수를 변경 없이, 제1코어(201)를 제한 클럭 주파수 이내에서 동작시킨다.
도 3은 본 발명의 제1실시 예에 따른 CPU 제어부에서 CPU를 제어하는 흐름도이다.
도 3을 참조하면, 301 단계에서, 코어 결정부(205)는 휴대 단말기의 전원이 온(ON)되었는지 여부를 확인한다.
만약에, 휴대 단말기의 전원이 온(ON)되면, 코어 결정부(205)는 303 단계로 진행하고, 그렇지 않으면, 301 단계를 반복적으로 수행한다. 만약에, 303 단계로 진행하면, 코어 결정부(205)는 미리 지정된 제한 클럭 주파수 이내에서 제1코어(201)를 동작시킨 후, 305 단계로 진행한다.
그리고 305 단계에서, 코어 결정부(205)는 현재 CPU가 처리해야할 지연처리의 개수를 부하 감지부(203)로부터 수신한 후, 307 단계로 진행한다. 그리고 307 단계에서, 코어 결정부(205)는 수신된 지연처리 개수와 제1기준 값을 비교한다. 비교 결과, 확인된 지연처리 개수가 제1기준 값을 초과하는 경우, 코어 결정부(205)는 309 단계로 진행하고, 그렇지 않으면, 303 단계로 재진행한다.
만약에, 309 단계로 진행하면, 코어 결정부(205)는 제1코어(201)와 제2코어(203)를 최대 클럭 주파수로 동작시킨 후, 305 단계로 재진행한다.
이와 같이, 303 단계 또는 305 단계로 재진행함으로써, 코어 결정부(205)는 지연처리 개수에 따라 제1코어(201)만을 제한 클럭 주파수 이내에서 동작시키거나 제1코어(201)와 제2코어(203) 모두를 최대 클럭 주파수로 동작시킬 수 있다.
도 4는 본 발명의 제2실시 예에 따른 CPU 제어부의 블록 구성도이다.
본 발명에서 제2실시 예는 CPU가 쿼드 코어로 구성된 경우의 실시 예를 말한다.
도 4를 참조하면, CPU 제어부(103)는 제1코어(401)와 제2코어(403)와 제3코어(405)와 제4코어(407)와 코어 결정부(409)와 부하 감지부(411)를 포함한다.
각 구성요소를 설명하면, 제1코어 내지 제4코어(401, 403, 405, 407)는 CPU 내에 포함되며, 요청되는 로드, 예를 들면, 스레드를 처리한다. 그리고 부하 감지부(411)는 CPU 전체가 처리해야할 지연처리 개수를 확인하고, 확인된 지연처리 개수를 코어 결정부(409)로 출력한다.
그리고 코어 결정부(409)는 휴대 단말기의 전원이 온(ON)되면, 미리 지정된 제한 클럭 주파수 이내에서 제1코어(401)를 동작시킨다. 여기서, 제한 클럭 주파수는 제1코어의 최대 클럭 주파수와 최소 클럭 주파수 범위 내에서 설정되는 클럭 주파수이며, 대부분의 어플리케이션 또는 프로그램을 원활하게 처리할 수 있는 클럭 주파수 또는 그보다 높은 클럭 주파수로 설정된다.
그리고 코어 결정부(409)는 현재 CPU가 처리해야할 지연처리의 개수를 부하 감지부(411)로부터 수신한다. 여기서, 지연처리에는 CPU가 처리해야할 복수의 요청이 등록되며, 지연처리의 개수는 스레드 단위로 나타낼 수 있다.
그리고 코어 결정부(409)는 수신된 지연처리 개수와 제1기준 값을 비교한다. 여기서, 제1기준 값은 미리 지정되고, 휴대 단말기의 사용자가 처리 지연을 인지하지 못하면서 제한 클럭 주파수 이내에서 동작하는 하나의 코어가 처리할 수 있는 지연처리 개수를 나타낸다.
비교 결과, 수신된 지연처리 개수가 제1기준 값을 초과하는 경우, 코어 결정부(409)는 듀얼 코어, 예를 들면, 제1코어(401)와 제2코어(403)를 최소 클럭 주파수와 제한 클럭 주파수 간의 범위 이내에서 동작시킨다. 이와 달리, 수신된 지연처리 개수가 제1기준 값 이하인 경우, 코어 결정부(409)는 제1코어(401)의 클럭 주파수를 변경 없이, 제1코어(401)를 제한 클럭 주파수 이내에서 동작시킨다.
그리고 CPU 듀얼 코어로 로드를 처리하는 중에, 코어 결정부(409)는 현재 CPU가 처리해야할 지연처리의 개수를 부하 감지부(411)로부터 수신하고, 수신된 지연처리 개수와 제2기준 값을 비교한다. 여기서, 제2기준 값은 미리 지정되고, 휴대 단말기의 사용자가 처리 지연을 인지하지 못하면서 제한 클럭 주파수 이내에서 동작하는 듀얼 코어가 처리할 수 있는 지연처리 개수를 나타낸다.
비교 결과, 수신된 지연처리 개수가 제2기준 값을 초과하는 경우, 코어 결정부(409)는 쿼드 코어, 예를 들면, 제1코어 내지 제4코어(401, 403, 405, 407)를 최대 클럭 주파수로 동작시킨다. 이와 달리, 수신된 지연처리 개수가 제2기준 값 이하인 경우, 코어 결정부(409)는 수신된 지연처리 개수를 제1기준 값과 비교함으로써, 제1코어(401)를 제한 클럭 주파수로 동작시킬 것인지 또는 제1코어(401)와 제2코어(403)를 제한 클럭 주파수로 동작시킬 것인지 여부를 결정한다.
도 5는 본 발명의 실시 예에 따른 CPU 제어부에서 CPU를 제어하는 흐름도이다.
도 5를 참조하면, 501 단계에서, 코어 결정부(409)는 휴대 단말기의 전원이 온(ON)되는지 여부를 확인한다. 만약에, 휴대 단말기의 전원이 온(ON)되면, 코어 결정부(409)는 503 단계로 진행하고, 그렇지 않으면, 501 단계를 반복적으로 수행한다. 만약에, 503 단계로 진행하면, 코어 결정부(205)는 미리 지정된 제한 클럭 주파수 이내에서 제1코어(401)를 동작시킨 후, 505 단계로 진행한다.
그리고 505 단계에서, 코어 결정부(409)는 현재 CPU가 처리해야할 지연처리의 개수를 부하 감지부(411)로부터 수신한 후, 307 단계로 진행한다. 그리고 507 단계에서, 코어 결정부(409)는 수신된 지연처리 개수와 제1기준 값을 비교한다. 비교 결과, 확인된 지연처리 개수가 제1기준 값을 초과하는 경우, 코어 결정부(409)는 509 단계로 진행하고, 그렇지 않으면, 503 단계로 재진행한다.
만약에, 509 단계로 진행하면, 코어 결정부(409)는 듀얼 코어, 예를 들면, 제1코어(401)와 제2코어(403)를 제한 클럭 주파수로 동작시킨 후, 511 단계로 진행한다. 그리고 511 단계에서, 코어 결정부(409)는 현재 CPU가 처리해야할 지연처리의 개수를 부하 감지부(411)로부터 수신한 후, 513 단계로 진행한다.
그리고 513 단계에서, 코어 결정부(409)는 수신된 지연처리 개수와 제2기준 값을 비교한다. 비교 결과, 수신된 지연처리 개수가 제2기준 값을 초과하는 경우, 코어 결정부(409)는 515 단계로 진행하고, 그렇지 않으면, 507 단계로 재진행한다.
만약에, 515 단계로 진행하면, 코어 결정부(409)는 쿼드 코어, 예를 들면, 제1코어 내지 제4코어(401, 403, 405, 407)를 최대 클럭 주파수로 동작시킨 후, 505 단계로 재진행한다.
이와 같이, 503 단계 또는 505 단계 또는 507 단계로 재진행함으로써, 코어 결정부(409)는 지연처리 개수에 따라 제1코어(401)만을 제한 클럭 주파수 이내에서 동작시키거나 제1코어(401)와 제2코어(403)를 제한 클럭 주파수 이내에서 동작시키거나 제1코어 내지 제4코어(401, 403, 405, 407) 모두를 최대 클럭 주파수 이내에서 동작시킬 수 있다.
이와 같은 동작을 통해, 본 발명은 제한 클럭 주파수 이내에서 중앙 처리 장치에 포함된 코어를 동작시킴으로써, 중앙 처리 장치의 전력 소모를 최적화하는 효과를 가진다.
상술한 본 발명의 설명에서는 휴대 단말기와 같은 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해져야 한다.
예를 들면, 본 발명에서는 듀얼 코어 또는 쿼드 코어의 클럭 주파수를 제어하는 방안을 설명하였으나, 본 발명은 헥사(hexe) 코어 또는 옥타(octa) 코어에도 적용될 수 있다.
101: 제어부 103: CPU 제어부
105: 표시부 107 키입력부
109: 배터리부 111: 메모리부
113: 오디오 처리부 115: RF부
117: 데이터 처리부
201: 제1코어 203: 제2코어
205: 코어 결정부 207: 부하 감지부
401: 제1코어 403: 제2코어
405: 제3코어 407: 제4코어
409: 코어 결정부 411: 부하 감지부

Claims (8)

  1. 휴대 단말기에서 중앙 처리 장치를 제어하는 장치에 있어서,
    중앙 처리 장치에 포함된 복수의 코어들 중에서 제1코어를 미리 지정된 제한 클럭 주파수 이내에서 동작하며, 상기 중앙 처리 장치가 지연 중인 처리 개수를 나타내는 지연처리 개수를 확인하며, 상기 확인된 지연처리 개수와 미리 지정된 기준 값을 비교하고, 상기 비교 결과, 상기 확인된 지연처리 개수가 상기 기준 값을 초과하면, 상기 복수의 코어들 중에서 상기 제1코어와 제2코어를 최대 클럭 주파수로 동작하는 제어부를 포함하는 것을 특징으로 하는 제어 장치.
  2. 제1항에 있어서,
    상기 제어부는, 상기 확인된 지연처리 개수가 상기 기준 값 이하이면, 상기 제1코어를 상기 제한 클럭 주파수 이내에서 동작하는 것을 특징으로 하는 제어 장치.
  3. 제1항에 있어서,
    상기 제한 클럭 주파수는, 상기 제1코어와 상기 제1코어가 미리 지정된 시간 동안에 처리할 수 있는 로드 간의 상관 관계를 고려하여 결정되는 것을 특징으로 하는 제어 장치.
  4. 제1항에 있어서,
    상기 기준 값은 휴대 단말기의 사용자가 처리 지연을 인지하지 못하면서 상기 제한 클럭 주파수 이내에서 동작하는 상기 제1코어가 처리할 수 있는 지연처리 개수를 나타내는 것을 특징으로 하는 제어 장치.
  5. 휴대 단말기에서 중앙 처리 장치를 제어하는 방법에 있어서,
    중앙 처리 장치에 포함된 복수의 코어들 중에서 제1코어를 미리 지정된 제한 클럭 주파수 이내에서 동작하는 과정과,
    상기 중앙 처리 장치가 지연 중인 처리 개수를 나타내는 지연처리 개수를 확인하는 과정과,
    상기 확인된 지연처리 개수와 미리 지정된 기준 값을 비교하는 과정과,
    상기 비교 결과, 상기 확인된 지연처리 개수가 상기 기준 값을 초과하면, 상기 복수의 코어들 중에서 상기 제1코어와 제2코어를 최대 클럭 주파수로 동작하는 과정을 포함하는 것을 특징으로 하는 제어 방법.
  6. 제5항에 있어서,
    상기 확인된 지연처리 개수가 상기 기준 값 이하이면, 상기 제1코어를 상기 제한 클럭 주파수 이내에서 동작하는 과정을 더 포함하는 것을 특징으로 하는 제어 방법.
  7. 제5항에 있어서,
    상기 제한 클럭 주파수는, 상기 제1코어와 상기 제1코어가 미리 지정된 시간 동안에 처리할 수 있는 로드 간의 상관 관계를 고려하여 결정되는 것을 특징으로 하는 제어 방법.
  8. 제5항에 있어서,
    상기 기준 값은 휴대 단말기의 사용자가 처리 지연을 인지하지 못하면서 상기 제한 클럭 주파수 이내에서 동작하는 상기 제1코어가 처리할 수 있는 지연처리 개수를 나타내는 것을 특징으로 하는 제어 방법.
KR1020110105287A 2011-10-14 2011-10-14 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법 KR20130040485A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110105287A KR20130040485A (ko) 2011-10-14 2011-10-14 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법
US13/651,620 US20130097453A1 (en) 2011-10-14 2012-10-15 Apparatus and method for controlling cpu in portable terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105287A KR20130040485A (ko) 2011-10-14 2011-10-14 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20130040485A true KR20130040485A (ko) 2013-04-24

Family

ID=48086820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105287A KR20130040485A (ko) 2011-10-14 2011-10-14 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법

Country Status (2)

Country Link
US (1) US20130097453A1 (ko)
KR (1) KR20130040485A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170081531A (ko) * 2016-01-04 2017-07-12 한국전자통신연구원 중앙처리장치의 동적 주파수 조절 장치 및 그 방법
US9760154B2 (en) 2013-12-10 2017-09-12 Electronics And Telecommunications Research Institute Method of dynamically controlling power in multicore environment

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140181539A1 (en) * 2012-12-21 2014-06-26 Advanced Micro Devices, Inc. System for adaptive -power consumption design in ultrathin computing devices
JP6051924B2 (ja) * 2013-02-21 2016-12-27 富士通株式会社 情報処理装置の制御方法、制御プログラム、情報処理装置
US20150309552A1 (en) * 2014-04-25 2015-10-29 Qualcomm Innovation Center, Inc. Enhancement in linux ondemand governor for periodic loads
CN106991770B (zh) * 2017-03-30 2019-09-24 福建实达电脑设备有限公司 基于双cpu架构的智能pos安卓同步低功耗方法
US11157329B2 (en) * 2019-07-26 2021-10-26 Intel Corporation Technology for managing per-core performance states

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711447B1 (en) * 2003-01-22 2004-03-23 Intel Corporation Modulating CPU frequency and voltage in a multi-core CPU architecture
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US9563250B2 (en) * 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8560876B2 (en) * 2010-07-06 2013-10-15 Sap Ag Clock acceleration of CPU core based on scanned result of task for parallel execution controlling key word
US8812825B2 (en) * 2011-01-10 2014-08-19 Dell Products L.P. Methods and systems for managing performance and power utilization of a processor employing a fully multithreaded load threshold
US8793515B2 (en) * 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US8775837B2 (en) * 2011-08-19 2014-07-08 Oracle International Corporation System and method for enabling turbo mode in a processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9760154B2 (en) 2013-12-10 2017-09-12 Electronics And Telecommunications Research Institute Method of dynamically controlling power in multicore environment
KR20170081531A (ko) * 2016-01-04 2017-07-12 한국전자통신연구원 중앙처리장치의 동적 주파수 조절 장치 및 그 방법
US10007291B2 (en) 2016-01-04 2018-06-26 Electronics And Telecommunications Research Institute Apparatus and method for performing dynamic frequency control of central processing unit

Also Published As

Publication number Publication date
US20130097453A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
US10754520B2 (en) Method and apparatus for managing an application being executed in a portable terminal
KR20130040485A (ko) 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법
RU2691640C2 (ru) Способ и аппаратура для сокращения потребления энергии в мобильном электронном устройстве
CN107835033B (zh) 天线调谐开关的控制方法、装置、终端设备及存储介质
KR101518163B1 (ko) 멀티 코어 중앙 처리 장치에서의 코어 클록들을 비동기적으로 및 독립적으로 제어하는 시스템 및 방법
EP2704406B1 (en) Temporarily unlocking of a mobile terminal
KR20130008424A (ko) 휴대 단말기에서 바로 가기 기능을 실행하는 장치 및 방법
US20130227175A1 (en) Electronic devices and methods for sharing peripheral devices in dual operating systems
US20210132791A1 (en) Key control method, storage medium, and smart terminal
WO2013152645A1 (zh) 一种提供快速启动入口的方法、电子设备及存储介质
CN107861602B (zh) 终端cpu性能控制方法、终端及计算机可读存储介质
CN107291302B (zh) 一种触摸屏的控制方法、装置、存储介质及终端
EP3591949A1 (en) Broadcast message queuing method and device, and terminal
CN106851737B (zh) 一种发送上行数据的方法，及终端设备
KR101659018B1 (ko) 이동 단말기 및 그 제어 방법
RU2705226C1 (ru) Терминальное устройство и способ обработки информации позиционирования, применяемый к терминальному устройству
EP3592005B1 (en) Broadcast receiver control method and apparatus, and mobile terminal
KR101421361B1 (ko) 워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 시스템 및 방법
CN112997471B (zh) 音频通路切换方法和装置、可读存储介质、电子设备
US8249668B2 (en) Communication device and power saving method thereof
KR20130020363A (ko) 휴대 단말기에서 전력을 관리하는 장치 및 방법
CN109614248B (zh) 消息压缩方法、装置、存储介质及终端设备
CN112367425B (zh) 一种音量调节方法、装置及终端
CN112492554A (zh) 一种数据传输方法、装置、存储介质及终端
CN109151154B (zh) 功耗控制方法、及移动终端

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid