JP6051924B2 - 情報処理装置の制御方法、制御プログラム、情報処理装置 - Google Patents

情報処理装置の制御方法、制御プログラム、情報処理装置 Download PDF

Info

Publication number
JP6051924B2
JP6051924B2 JP2013032663A JP2013032663A JP6051924B2 JP 6051924 B2 JP6051924 B2 JP 6051924B2 JP 2013032663 A JP2013032663 A JP 2013032663A JP 2013032663 A JP2013032663 A JP 2013032663A JP 6051924 B2 JP6051924 B2 JP 6051924B2
Authority
JP
Japan
Prior art keywords
cpu
core
operating
power consumption
cores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013032663A
Other languages
English (en)
Other versions
JP2014164361A (ja
Inventor
岳生 村上
岳生 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013032663A priority Critical patent/JP6051924B2/ja
Priority to US14/157,569 priority patent/US9529407B2/en
Publication of JP2014164361A publication Critical patent/JP2014164361A/ja
Application granted granted Critical
Publication of JP6051924B2 publication Critical patent/JP6051924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

本技術は、マルチコアＣＰＵを備える情報処理装置の制御方法、制御プログラム、及び情報処理装置に関する。
携帯情報端末の高性能化・多機能化に伴い、携帯情報端末の消費電力が増加する傾向にある。ところが、携帯情報端末に搭載されるバッテリから供給される電力には限界がある。このため、近年、携帯情報端末は、複数のコアを内蔵するマルチコアＣＰＵを搭載するとともに、ＣＰＵ負荷を観測しながら稼働コアの個数を動的に増減（最適化）することで、ユーザの操作性能を確保しつつ、ＣＰＵ全体の消費電力を削減している。
国際公開２００７−１４１８４９号公報 特開２００６−１４６６０５号公報 特開２００９−０９３３８３号公報
従来技術にかかる携帯情報端末では、システム全体のＣＰＵ負荷に基づき、マルチコアＣＰＵの稼働コアの個数を制御して、携帯情報端末の消費電力を抑制している。
ところが、情報処理装置の益々の高性能化・多機能化が予想され、今後さらなる消費電力の削減が要求される。
開示の技術によれば、消費電力を削減できる情報処理装置の制御方法、制御プログラム情報処理装置を提供する。
開示の技術の一観点によれば、マルチコアＣＰＵの負荷状況に基づき、稼働コアの個数を増減させる情報処理装置の制御方法に於いて、前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときに前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも小さい場合、前記稼働コアの個数のＭ個からＭ＋Ｎ個への増加を禁止し、前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときの前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも大きい場合、前記マルチコアＣＰＵにより実行されるスレッド数に関する指標を算出し、前記スレッド数に関する指標に基づき、前記稼働コアの個数をＭ個からＭ＋Ｎ個に増加するかどうかを判断する、情報処理装置の制御方法が提供される。
開示の技術の一観点によれば、情報処理装置の消費電力を削減することができる。
第１の実施形態にかかるＣＰＵの処理量（仕事量）及び消費電力の関係のグラフである。 第１の実施形態にかかるＣＰＵの稼働コアを増加させたときの消費電力の変化の模式図である。 第１の実施形態にかかる携帯情報端末のハードウェア構成の概略図である。 第１の実施形態にかかる携帯情報端末の機能ブロックの概略図である。 第１の実施形態にかかるアプリ／サービス動作情報の概略図である。 第１の実施形態にかかるＣＰＵコア制御パラメータ情報の概略図である。 第１の実施形態にかかるＣＰＵ制御情報の概略図である。 第１の実施形態にかかるプロセス動作情報の概略図である。 第１の実施形態にかかるシステム状態情報の概略図である。 第１の実施形態にかかるＣＰＵコア制御判定処理のフローチャートである。 第１の実施形態にかかるコア増加判定処理のフローチャートである。 第１の実施形態にかかるスレッド負荷計測処理のフローチャートである。 第１の実施形態にかかるコア減少判定処理のフローチャートである。 第２の実施形態にかかる携帯情報端末のハードウェア構成の概略図である。 第２の実施形態にかかる携帯情報端末の機能ブロックの概略図である。 第２の実施形態にかかるＣＰＵコア制御パラメータ情報の概略図である。 第２の実施形態にかかるシステム状態情報の概略図である。
［マルチコアＣＰＵの稼働コア数と消費電力］
図１、図２を参照して、マルチコアＣＰＵ（以下、ＣＰＵとする）の稼働コア数と消費電力との関係を説明する。ここでは、マルチコアＣＰＵとして、２つのコアを有する、所謂デュアルコアＣＰＵを使用することとする。
図１は、ＣＰＵの処理量（仕事量）及び消費電力の関係のグラフである。グラフでは、横軸を処理量とし、縦軸を消費電力としている。処理量は、動作周波数×稼働コア数［ＧＨｚ］である。
曲線１は、ＣＰＵの稼働コア数が１つであるときの関係、曲線２は、ＣＰＵの稼働コア数が２つであるときの関係である。曲線１、２の各プロットは、ＣＰＵの動作周波数を与えたときの、処理量（＝動作周波数×稼働コア数）と消費電力の交差点である。
曲線１の左側からｎ個目のプロットの動作周波数は、曲線２の左側からｎ個目のプロットの動作周波数に相当する。例えば、曲線１の左側から１個目のプロットの動作周波数が０．３［ＧＨｚ］であれば、曲線２の左側から１番目のプロットの動作周波数も０．３［ＧＨｚ］である。但し、横軸を処理量（＝動作周波数×稼働コア数）としている為、曲線２の左側から１個目のプロットは、横軸上の２倍の位置、即ち０．３［ＧＨｚ］×２［個／ＧＨｚ］＝０．６［ＧＨｚ］の位置となる。
図１に示すように、例えばＣＰＵの動作周波数が高いときは（丸枠Ａの範囲）、稼働コアを２個に増やすことで、同等の処理量を確保しつつ、ＣＰＵの消費電力を削減できることがわかる。ところが、例えばＣＰＵの動作周波数が低いときは（丸枠Ｂの範囲）、ＣＰＵの稼働コアを２個に増加しても、ＣＰＵの消費電力を削減できない、ましてやＣＰＵの稼働コアを２個に増やすことで、かえってＣＰＵの消費電力が増加することがわかる。
図２は、第１の実施形態にかかるＣＰＵの稼働コアを増加させたときの消費電力の変化の模式図である。（ａ）は、ＣＰＵの動作周波数が高いとき（図１の丸枠Ａの範囲に相当）、（ｂ）はＣＰＵの動作周波数が低いとき（図１の丸枠Ｂの範囲に相当）、をそれぞれ示している。
図２（ａ）に示すように、ＣＰＵの動作周波数が高いときに、ＣＰＵの稼働コアを２個に増加すると、ＣＰＵの処理能力は２倍に増加するが、稼働コアの増加後、ＣＰＵの動作周波数は、ＣＰＵの処理能力がＣＰＵ負荷に見合うところまで引き下げられる。このため、ＣＰＵの動作周波数が高いときには、稼働コアを増加させることで、ＣＰＵの動作周波数を低下させることができるので、結果、ＣＰＵの消費電力を削減することができる。
具体的には、ＣＰＵの動作周波数が高いときに、稼働コアを増加させると、曲線１の動作点ａ１は、曲線２の動作点ｃ１に遷移して、動作点ｃ１への遷移後、ＣＰＵの動作周波数が引き下げられることで、さらに曲線２の動作点ｂ１（動作点ａ１の消費電力よりも低い）に遷移する。
ところが、図２（ｂ）に示すように、ＣＰＵの動作周波数が高いときに、ＣＰＵの稼働コアを増加させると、ＣＰＵの処理能力は２倍に増加するが、稼働コアの増加後、ＣＰＵの動作周波数は、ＣＰＵの動作周波数の最低値に阻まれ、十分に引き下げられない。このため、ＣＰＵの動作周波数が低いときには、稼働コアを増加させてもＣＰＵの動作周波数を低下させることができず、結果、ＣＰＵの消費電力を十分に削減することができない。
具体的には、ＣＰＵの動作周波数が低いときに、ＣＰＵの稼働コアを増加させると、曲線１の動作点ａ２は、曲線２の動作点ｂ２に遷移するが、動作点ｂ２への遷移後、ＣＰＵの動作周波数が引き下げられない為、さらなる動作点の遷移が生じない。このため、稼働コアを増加させても、ＣＰＵの消費電力を削減することができない。しかも、稼働コアが増加したことで、かえってＣＰＵの消費電力が増加している。
以上の事実を踏まえ、以下の実施形態では、ＣＰＵの動作周波数が低いときには、稼働コアの増加を禁止することで、ＣＰＵの消費電力の増加を抑制する。なお、「ＣＰＵの動作周波数が低いとき」とは、ＣＰＵの稼働コアの増加後の複数の動作点（曲線２のプロット）中に、ＣＰＵの稼働コアの増加前の動作点（曲線１のプロット）よりも消費電力が低い動作点が存在しないときに相当する。
例えば、図１に示すように、ＣＰＵの稼働コアの増加前の動作点を「ｐ１」とすると、曲線２の複数の動作点中に、動作点「ｐ１」よりも消費電力が低い動作点が存在することがわかる。さらに、ＣＰＵの稼働コアの増加前の動作点を「ｐ２」とすると、曲線２の複数の動作点中に、動作点「ｐ２」よりも消費電力が低い動作点「ｐ４」が存在することがわかる。このため、稼働コアの増加前の動作点が「ｐ１」や「ｐ２」であれば、稼働コアを増加することで、ＣＰＵの消費電力が削減される。
一方、ＣＰＵの稼働コアの増加前の動作点を「ｐ３」とすると、曲線２の複数のプロット中に、動作点「ｐ３」よりも消費電力が低い動作点が存在しないことがわかる。このため、稼働コアの増加前の動作点が「ｐ２」であれば、稼働コアを増加しても、ＣＰＵの消費電力が削減されない。従って、ＣＰＵの動作周波数が動作点「ｐ２」の動作周波数よりも低いときには、ＣＰＵの稼働コアを増加させないこととなる。
［第１の実施形態］
以下、図３〜図１３を参照して、第１の実施形態にかかる携帯情報端末１００を説明する。本実施形態では、携帯情報端末１００として、例えばスマートフォンやタブレットＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）等を使用しても良い。又、携帯情報端末１００に搭載されるＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）として、Ａｎｄｒｏｉｄ（登録商標）を使用しても良い。Ａｎｄｒｏｉｄは、ＯＳカーネルと、アプリケーションフレームワーク／ライブラリと、を含み、本実施形態にかかる制御プログラムは、アプリケーションフレームワーク／ライブラリに組み込まれる。但し、本発明の態様は、これに限定されるものではなく、Ａｎｄｒｏｉｄ以外のＯＳを採用しても良い。さらに、本実施形態にかかる制御プログラムを、アプリケーションフレームワーク／ライブラリ以外に組み込んでも良い。
（携帯情報端末１００のハードウェア構成）
図３は、第１の実施形態にかかる携帯情報端末１００のハードウェア構成の概略図である。
図３に示すように、本実施形態にかかる携帯情報端末１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０１、メインメモリ１０２、補助メモリ１０３、クロック供給回路１０４、電圧供給回路１０５、ディスプレイ１０６、タッチスクリーン１０７、をハードウェアモジュールとして備える。これらのハードウェアモジュールは、例えばバス１０８により相互接続されている。
ＣＰＵ１０１は、クロック供給回路１０４から供給されるクロック信号及び電圧供給回路１０５から供給される電圧により動作して、携帯情報端末１００の各種ハードウェアモジュールを制御する。ＣＰＵ１０１は、所謂デュアルコアＣＰＵであって、「コア０」１０１１及び「コア１」１０１２を有する。さらに、ＣＰＵ１０１は、補助メモリ１０３に格納された各種プログラムを読み出して、メインメモリ１０２にロードするとともに、該メインメモリ１０２にロードされた各種プログラムを実行することで、各種機能を実現する。各種機能の詳細は、後述することとする。本実施形態では、ＣＰＵ１０１として、デュアルコアＣＰＵを使用しているが、所謂マルチコアＣＰＵであれば、例えばクアッドコアＣＰＵなど、任意の数のコアを有していても良い。
メインメモリ１０２は、ＣＰＵ１０１により実行される各種プログラムを格納する。さらに、メインメモリ１０２は、ＣＰＵ１０１のワークエリアとして使用され、ＣＰＵ１０１による処理に必要な各種データを記憶する。メインメモリ１０２としては、例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などを使用しても良い。
補助メモリ１０３は、携帯情報端末１００を動作させる各種プログラムを格納している。各種プログラムとしては、例えば、携帯情報端末１００が実行するアプリケーションプログラムやＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）などがある。アプリケーションプログラムとしては、例えば、ディスプレイ１０６にコンテンツ（実行結果）が表示され、ユーザが画面操作できる「アプリ」や、ディスプレイ１０６にコンテンツが表示されることがなく、アプリの動作の為にバックグラウンドで動作する「サービス」などが格納されている。但し、複数のアプリが起動している場合、アプリは、ディスプレイ１０６の前面にコンテンツが表示され、実際にユーザが画面操作できるアプリ（フォアグラウンドアプリ）と、ディスプレイ１０６の前面にコンテンツが表示されていなく、実際にはユーザが画面操作できないアプリ（バックグラウンドアプリ）の何れかとなる。本実施形態にかかる制御プログラムも補助メモリ１０３に格納されている。補助メモリ１０３としては、例えば、ハードディスクやフラッシュメモリ等の不揮発メモリを使用しても良い。
ディスプレイ１０６は、ＣＰＵ１０１により制御され、ユーザに画像情報を表示する。タッチスクリーン１０７は、ディスプレイ１０６に貼り付けられ、ユーザの指先やペン先などで接触された位置情報を入力する。
（携帯情報端末１００の機能ブロック）
図４は、第１の実施形態にかかる携帯情報端末１００の機能ブロックの概略図である。
図４に示すように、本実施形態にかかる携帯情報端末１００は、アプリ実行管理部２０１、ＣＰＵコア制御判定部２０２、システム負荷計測部２０３、スレッド負荷計測部２０４、ＣＰＵ周波数制御部２０５、ＣＰＵ周波数／状態設定部２０６、プロセス／システム管理部２０７、ＣＰＵ状態制御部２０８、タイマ部２０９、アプリ／サービス動作情報３０１、ＣＰＵコア制御パラメータ情報３０２、ＣＰＵ制御情報３０３、プロセス動作情報３０４、システム状態情報３０５、を備える。
アプリ実行管理部２０１、ＣＰＵコア制御判定部２０２、システム負荷計測部２０３、スレッド負荷計測部２０４、ＣＰＵ周波数制御部２０５、ＣＰＵ周波数／状態設定部２０６、プロセス／システム管理部２０７、ＣＰＵ状態制御部２０８、タイマ部２０９、アプリ／サービス動作情報３０１、ＣＰＵコア制御パラメータ情報３０２、ＣＰＵ制御情報３０３、プロセス動作情報３０４、システム状態情報３０５は、何れもＣＰＵ１０１が、ＡｎｄｒｏｉｄのＯＳカーネルもしくはアプリケーションフレームワーク／ライブラリを実行することで実現される。
なお、アプリ／サービス動作情報３０１、ＣＰＵコア制御パラメータ情報３０２、ＣＰＵ制御情報３０３、プロセス動作情報３０４、システム状態情報３０５は、何れも補助メモリ１０３に構築される。
アプリ実行管理部２０１は、アプリやサービスなどのプログラムの実行や停止を管理する。具体的には、アプリ実行管理部２０１は、アプリやサービスなどのアプリケーションプログラムの利用環境やプロセス状態に変化が生じた場合、後述するアプリ／サービス動作情報３０１の「種別」や「状態」を更新する。利用環境としては、フォアグラウンド及びバックグラウンドが定義される。例えば、アプリ実行管理部２０１は、フォアグラウンドでアプリケーションプログラムが動作を開始した場合、即ちフォアグラウンドでアプリケーションプログラムが起動もしくは再開された場合、アプリ／サービス動作情報３０１にアクセスして、「種別」を「フォアグラウンド」、「状態」を「実行中」、にそれぞれ更新する。
ＣＰＵコア制御判定部２０２は、定期的にシステムの動作状態を観測して、ＣＰＵ１０１の稼働コアを増減するか否かを判断する。具体的には、ＣＰＵコア制御判定部２０２は、システム状態情報３０５、ＣＰＵコア制御パラメータ情報３０２、などを参照して、「ｒｕｎ＿ｑｕｅｕｅ＿ａｖｇ（スレッドの実行キュー長の平均値）」と、ＣＰＵ１０１により実行されているスレッド数（並列度）、ＣＰＵ１０１の稼働コア数、ＣＰＵ１０１の動作周波数、各種制御パラメータとに基づき、ＣＰＵ制御情報３０３の「ｃｐｕ１／ｏｎｌｉｎｅ」の設定内容を変更する。
スレッド負荷計測部２０４は、プロセス動作情報３０４を参照して、累積動作時間に基づき、ＣＰＵ１０１により実行されているスレッドの並列度を算出する。
システム負荷計測部２０３は、システム全体の動作状況を観測して、システム状態情報３０５の「ｒｕｎ＿ｑｕｅｕｅ＿ａｖｇ」及び「ＣＰＵ利用率」の記録内容を参照し、コア制御判定に利用する。
ＣＰＵ周波数制御部２０５は、定期的にシステム状態情報３０５を参照して、システム状態情報３０５の「ＣＰＵ利用率」に基づき、ＣＰＵ周波数／状態設定部２０６に、ＣＰＵ１０１の稼働コアの動作周波数の変更指示を通知する。
ＣＰＵ周波数／状態設定部２０６は、ＣＰＵ状態制御部２０８からのＯＮ／ＯＦＦ指示に基づき、ＣＰＵ１０１の「コア１」１０１２のＯＮ／ＯＦＦを制御する。さらに、ＣＰＵ周波数／状態設定部２０６は、ＣＰＵ周波数制御部２０５からの動作周波数の変更指示に基づき、ＣＰＵ１０１の稼働コアの動作周波数を制御する。
プロセス／システム管理部２０７は、ＣＰＵ１０１により実行されるプロセスの動作状況を観測して、プロセス動作情報３０４の「動作状態」、「累積動作時間」を更新する。さらに、プロセス／システム管理部２０７は、システム全体の動作状況を観測して、システム状態情報３０５の「Ｏｎｌｉｎｅ」、「Ｏｆｆｌｉｎｅ」、「ｒｕｎ＿ｑｕｅｕｅ＿ａｖｇ」、「ＣＰＵ利用率」、「動作周波数」を更新する。
ＣＰＵ状態制御部２０８は、定期的にＣＰＵ制御情報３０３を観測して、ＣＰＵ制御情報３０３の「ｃｐｕ１／ｏｎｌｉｎｅ」に基づき、ＣＰＵ周波数／状態設定部２０６に、「コア１」１０１２のＯＮ／ＯＦＦ指示を通知する。例えば、「コア１」１０１２がＯＮであるときに、「ｃｐｕ１／ｏｎｌｉｎｅ」が「１」から「０」に変更された場合、ＣＰＵ状態制御部２０８は、ＣＰＵ周波数／状態設定部２０６に「コア１」１０１２のＯＦＦ指示を通知する。逆に、「コア１」１０１２がＯＦＦであるときに、「ｃｐｕ１／ｏｎｌｉｎｅ」が「０」から「１」に変更された場合、ＣＰＵ状態制御部２０８は、ＣＰＵ周波数／状態設定部２０６に「コア１」１０１２のＯＮ指示を通知する。
タイマ部２０９は、例えば時計回路（図示しない）から取得した現在時刻を、例えばアプリ実行管理部２０１、ＣＰＵコア制御判定部２０２、システム負荷計測部２０３、スレッド負荷計測部２０４、ＣＰＵ周波数制御部２０５、ＣＰＵ周波数／状態設定部２０６、プロセス／システム管理部２０７、ＣＰＵ状態制御部２０８に通知する。
（アプリ／サービス動作情報３０１）
図５は、第１の実施形態にかかるアプリ／サービス動作情報３０１の概略図である。
図５に示すように、アプリ／サービス動作情報３０１は、アプリケーションプログラム毎に、「プロセスＩＤ」、「プログラム名」、「種別」、「状態」を記憶する。アプリ／サービス動作情報３０１は、ＣＰＵ１０１により実行される全アプリケーションプログラムのプロセスを記憶する。従って、アプリ／サービス動作情報３０１は、例えばアプリ（フォアグラウンドアプリ、バックグラウンドアプリ）及びサービスのプロセスも記憶する。「種別」としては、「フォアグラウンド」及び「バックグラウンド」が定義される。「状態」としては、「実行中」、「待機中」、「実行可能」、「停止中」、「ゾンビ」が定義される。アプリ／サービス動作情報３０１の「種別」及び「状態」は、アプリ実行管理部２０１により更新される。
（ＣＰＵコア制御パラメータ情報３０２）
図６は、第１の実施形態にかかるＣＰＵコア制御パラメータ情報３０２の概略図である。
図６に示すように、ＣＰＵコア制御パラメータ情報３０２は、稼働コア数毎に、制御パラメータとして、「コア増加周波数しきい値１」、「コア増加周波数しきい値２」、「コア増加実行キュー長しきい値１」、「コア増加実行キュー長しきい値２」、「継続時間しきい値」、「スレッド負荷計測下限値」、「コア減少実行キュー長しきい値」、「並列度しきい値」を記憶する。
「コア増加周波数しきい値１」、「コア増加周波数しきい値２」、「コア増加実行キュー長しきい値１」、「コア増加実行キュー長しきい値２」、「継続時間しきい値」、「スレッド負荷計測下限値」、「コア減少実行キュー長しきい値」、「並列度しきい値」は、何れもＣＰＵ１０１の稼働コア数を増加するか否かを判断する為に、即ちＣＰＵ１０１の「コア１」１０１２をＯＮするか否かを判断する為に使用される。「継続時間しきい値」及び「コア減少実行キュー長しきい値」は、何れもＣＰＵ１０１の稼働コア数を減少するか否かを判断する為に、即ちＣＰＵ１０１の「コア１」１０１２をＯＦＦするか否かを判断する為に使用される。
なお、本実施形態にかかる制御パラメータは、ＣＰＵコア制御パラメータ情報３０２に記録されたパラメータに限定されるものではなく、例えばＣＰＵ１０１の最低動作周波数などの構成毎に設定されるものである。最低動作周波数は、ＣＰＵ１０１に設定される複数の動作周波数の最低値である。なお、最低値は、ＣＰＵ１０１の構成毎もしくはＯＳにより設定される。
（ＣＰＵ制御情報３０３）
図７は、第１の実施形態にかかるＣＰＵ制御情報３０３の概略図である。
図７に示すように、ＣＰＵ制御情報３０３は、ＣＰＵ１０１の「コア１」１０１２のＯＮ／ＯＦＦを決定する為の「ｃｐｕ１／ｏｎｌｉｎｅ」として、「０」もしくは「１」を記憶する。本実施形態では、「コア１」１０１２の「ＯＦＦ指示」に「０」を割り当て、「コア１」１０１２の「ＯＮ指示」に「１」を割り当てる。このため、ＣＰＵ制御情報３０３の「ｃｐｕ１／ｏｎｌｉｎｅ」に「０」が登録された場合、ＣＰＵ状態制御部２０８は、「コア１」１０１２の「ＯＦＦ指示」をＣＰＵ周波数／状態設定部２０６に通知する。ＣＰＵ制御情報３０３の「ｃｐｕ１／ｏｎｌｉｎｅ」に「１」が登録された場合、ＣＰＵ状態制御部２０８は、「コア１」１０１２の「ＯＮ指示」をＣＰＵ周波数／状態設定部２０６に通知する。
（プロセス動作情報３０４）
図８は、第１の実施形態にかかるプロセス動作情報３０４の概略図である。
図８に示すように、プロセス動作情報３０４は、ＣＰＵ１０１により生成されたスレッド毎に作成され、それぞれの「スレッドＩＤ（Ｓｉｄ）」、「動作状態（Ｓｔａｔｅ）」、「親プロセスＩＤ（Ｐｐｉｄ）」、「累積動作時間」を記憶する。なお、「親プロセスＩＤ（Ｐｉｄ）」は、スレッドの親プロセスのＩＤである。例えば、複数のスレッドが同一のアプリケーションプログラムから生成された場合、複数のスレッドに同一の「親プロセスＩＤ（Ｐｉｄ）」が記録される。
「累積動作時間」は、アプリやサービスなどのアプリケーションプログラムの動作時間（ｍｓ）の累積値を記憶する。「累積動作時間」は、何れもアプリケーションプログラムの起動時刻を始点としてカウントされる。プロセス動作情報３０４の「スレッドＩＤ」、「動作状態」、「親プロセスＩＤ」、「累積動作時間」は、何れもプロセス／システム管理部２０７により観測毎に更新される。
（システム状態情報３０５）
図９は、第１の実施形態にかかるシステム状態情報３０５の概略図である。
図９に示すように、システム状態情報３０５は、「Ｏｎｌｉｎｅ（オンラインＣＰＵコア番号）」、「Ｏｆｆｌｉｎｅ（オフラインＣＰＵコア番号）」、「ｒｕｎ＿ｑｕｅｕｅ＿ａｖｇ」、「ＣＰＵ利用率（％）」、「動作周波数（ＭＨｚ）」を記憶する。「Ｏｎｌｉｎｅ」は、稼働中のＣＰＵコア番号を記憶する。「Ｏｆｆｌｉｎｅ」は、非稼働のＣＰＵコア番号を記憶する。従って、「コア０」１０１１及び「コア１」１０１２の双方が稼働している場合、「Ｏｎｌｉｎｅ」に「０」及び「１」が記録され、「Ｏｆｆｌｉｎｅ」には何も記録されない。「コア０」１０１１だけが稼働している場合、「Ｏｎｌｉｎｅ」に「０」が記録され、「Ｏｆｆｌｉｎｅ」に「１」が記録される。「ｒｕｎ＿ｑｕｅｕｅ＿ａｖｇ」は、ＣＰＵ１０１による実行待ちのスレッドの個数の直近の平均値である。「ＣＰＵ利用率」は、システム全体のＣＰＵ利用率、即ち単位時間あたりの全スレッドの実行時間の合計である。「動作周波数」は、ＣＰＵ１０１の動作周波数である。システム状態情報３０５の「Ｏｎｌｉｎｅ」、「Ｏｆｆｌｉｎｅ」、「ｒｕｎ＿ｑｕｅｕｅ＿ａｖｇ」、「ＣＰＵ利用率」、「動作周波数」は、プロセス／システム管理部２０７により観測毎に更新される。
（ＣＰＵコア制御判定処理）
図１０は、第１の実施形態にかかるＣＰＵコア制御判定処理のフローチャートである。
図１０に示すように、ＣＰＵコア制御判定部２０２は、先ず、ＣＰＵ１０１の稼働コア数を増加するか否かを判定する為の「コア増加判定処理」を実行する（ステップＳ００１）。「コア増加判定処理」の詳細は、後述することとする。
次に、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の稼働コア数を減少させるか否かを判定する為の「コア減少判定処理」を実行する（ステップＳ００１）。「コア減少判定処理」の詳細は、後述することとする。
次に、ＣＰＵコア制御判定部２０２は、定期監視の為のタイマを設定して、スリープ状態に遷移する（ステップＳ００３）。タイマの設定時間は、特に限定されるものではないが、本実施形態では、数１０ｍｓとする。タイマの設定時間の満了後、ＣＰＵコア制御判定部２０２は、ＣＰＵコア制御判定処理のスタートから処理を実行する。
（コア増加判定処理）
図１１は、第１の実施形態にかかるコア増加判定処理のフローチャートである。
ここでは、ＣＰＵ１０１の「コア０」１０１１だけが稼動していることを前提とし、「コア１」１０１２の稼働を開始するか否かの判断プロセスを説明する。
図１１に示すように、ＣＰＵコア制御判定部２０２は、先ず、システム状態情報３０５を参照して、ＣＰＵ１０１の稼働コアが１つであるか否かを判断する（ステップＳ０１１）。具体的には、ＣＰＵコア制御判定部２０２は、システム状態情報３０５の「Ｏｎｌｉｎｅ」に「コア０」１０１１のコア番号「０」だけが登録されているか否かを判断する。さらに、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の稼働コアが１つであるか否かを判断した場合、タイマ部２０９からの時刻情報に基づき、条件継続時間の計測を開始する。
ここで、ＣＰＵ１０１の稼働コアが１つであると判断されない場合（ステップＳ０１１のＮｏ）、ＣＰＵコア制御判定部２０２は、本実施形態にかかるコア増加判定処理を終了させる。
一方、ＣＰＵ１０１の稼働コアが１つであると判断された場合（ステップＳ０１１のＹｅｓ）、ＣＰＵコア制御判定部２０２は、ＣＰＵコア制御パラメータ情報３０２を参照して、稼働コアが１つであるときの制御パラメータを取得する（ステップＳ０１２）。具体的には、ＣＰＵコア制御判定部２０２は、ＣＰＵコア制御パラメータ情報３０２の「コア増加周波数しきい値１」、「コア増加周波数しきい値２」、「コア増加実行キュー長しきい値１」、「コア増加実行キュー長しきい値２」、「継続時間しきい値」、「スレッド負荷計測下限値」、「並列度しきい値」を、制御パラメータとして取得する。
次に、ＣＰＵコア制御判定部２０２は、システム状態情報３０５を参照して、スレッド負荷計測フラグを設定する（ステップＳ０１３）。具体的には、ＣＰＵコア制御判定部２０２は、システム状態情報３０５に記録されたＣＰＵ１０１の動作周波数が「スレッド負荷計測下限値」よりも大きければ、スレッド負荷計測フラグに「１」を記録、ＣＰＵ１０１の動作周波数が「スレッド負荷計測下限値」よりも大きくなければ、スレッド負荷計測フラグに「０」を記録する。なお、スレッド負荷計測フラグは、スレッド毎の並列度を算出するかどうかを判断する為のフラグである。即ち、スレッド負荷計測フラグに「１」が記録されている場合、スレッド負荷計測部２０４は、スレッド毎のＣＰＵ利用率を算出するが、スレッド負荷計測フラグに「０」が記録されている場合、スレッド負荷計測部２０４は、スレッド毎のＣＰＵ利用率を算出しない。
次に、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値１」よりも大きいか否かを判断する（ステップＳ０１４）。本実施形態では、「コア増加周波数しきい値１」を「７００（ＭＨｚ）」とする。
ここで、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値１」よりも大きいと判断されない場合（ステップＳ０１４のＮｏ）、即ちＣＰＵ１０１の動作周波数が７００（ＭＨｚ）以下であると判断された場合、ＣＰＵコア制御判定部２０２は、タイマ部２０９からの時刻情報に基づき、条件継続時間を初期化して（ステップＳ０２３）、即ち０（ｓｅｃ）に設定して、本実施形態にかかるコア増加判定処理を終了させる。
このように、本実施形態では、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値１（７００［ＭＨｚ］）」よりも大きいと判断されない場合、ＣＰＵ１０１の稼働コアを増加しても、ＣＰＵ１０１の消費電力が削減されないと判断して、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の稼働コアを増加することなく、コア増加判定処理を終了させる。
一方、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値１」よりも大きいと判断された場合（ステップＳ０１４のＹｅｓ）、即ちＣＰＵ１０１の動作周波数が７００（ＭＨｚ）よりも大きいと判断された場合、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値２」よりも大きいか否かを判断する（ステップＳ０１５）。本実施形態では、「コア増加周波数しきい値２」を「１０００（ＭＨｚ）」とする。
ここで、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値２」よりも大きいと判断された場合（ステップＳ０１５のＹｅｓ）、即ちＣＰＵ１０１の動作周波数が１０００（ＭＨｚ）よりも大きいと判断された場合、ＣＰＵコア制御判定部２０２は、システム状態情報３０５を参照して、スレッドの実行キュー長が「コア増加実行キュー長しきい値２」よりも大きく、かつ、スレッドの並列度が「並列度しきい値」よりも大きいかどうかを判断する（ステップＳ０１６）。本実施形態では、「コア増加実行キュー長しきい値２」を「１．５」とし、「並列度しきい値」を「２」とする。
ここで、スレッドの実行キュー長が「コア増加実行キュー長しきい値２」よりも大きく、かつ、スレッドの並列度が「並列度しきい値」よりも大きいと判断されない場合（ステップＳ０１６のＮｏ）、即ちスレッドの実行キュー長が１．５よりも大きく、かつ、スレッドの並列度が２よりも大きいと判断されない場合、ＣＰＵコア制御判定部２０２は、タイマ部２０９からの時刻情報に基づき、条件継続時間を初期化して（ステップＳ０２３）、即ち「０（ｓｅｃ）」に設定して、本実施形態にかかるコア増加判定処理を終了させる。
一方、スレッドの実行キュー長が「コア増加実行キュー長しきい値２」よりも大きく、かつ、スレッドの並列度が「並列度しきい値」よりも大きいと判断された場合（ステップＳ０１６のＹｅｓ）、即ちスレッドの実行キュー長が１．５よりも大きく、かつ、スレッドの並列度が２よりも大きい場合、ＣＰＵコア制御判定部２０２は、タイマ部２０９からの時刻情報に基づき、条件継続時間を更新する（ステップＳ０１７）。
次に、ＣＰＵコア制御判定部２０２は、条件継続時間が「継続時間しきい値」よりも大きいか否かを判断する（ステップＳ０１８）。本実施形態では、「継続時間しきい値」を「３００（ｍｓ）」とする。
ここで、条件継続時間が「継続時間しきい値」よりも大きいと判断されない場合（ステップＳ０１８のＮｏ）、即ち条件継続時間が３００（ｍｓ）以下であると判断された場合、ＣＰＵコア制御判定部２０２は、本実施形態にかかるコア増加判定処理を終了させる。
一方、条件継続時間が「継続時間しきい値」よりも大きいと判断された場合（ステップＳ０１８のＹｅｓ）、即ち条件継続時間が３００（ｍｓ）より大きいと判断された場合、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の「コア１」１０１２を稼働、即ちＣＰＵ１０１の稼働コアを増加させ（ステップＳ０１９）、本実施形態にかかるコア増加判定処理を終了させる。具体的には、ＣＰＵコア制御判定部２０２は、ＣＰＵ制御情報３０３の「ｃｐｕ１／ｏｎｌｉｎｅ」を「１」に更新する。「ｃｐｕ１／ｏｎｌｉｎｅ」を「１」に更新すると、ＣＰＵ状態制御部２０８からＣＰＵ周波数／状態設定部２０６に「コア１」１０１２のＯＮ指示が通知され、「コア０」１０１１及び「コア１」１０１２の双方が動作することとなる。
一方、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値２」よりも大きいと判断されない場合（ステップＳ０１５のＮｏ）、即ちＣＰＵ１０１の動作周波数が７００（ＭＨｚ）よりも大きく、かつ、１０００（ＭＨｚ）以下であると判断された場合、ＣＰＵコア制御判定部２０２は、スレッドの実行キュー長が「コア増加実行キュー長しきい値１」よりも大きいか否かを判断する（ステップＳ０２０）。本実施形態では、「コア増加実行キュー長しきい値１」を「２．０」とする。
ここで、スレッドの実行キュー長が「コア増加実行キュー長しきい値１」よりも大きいと判断されない場合（ステップＳ０２０のＮｏ）、即ちスレッドの実行キュー長が「２．０」以下である場合、ＣＰＵコア制御判定部２０２は、タイマ部２０９からの時刻情報に基づき、条件継続時間を初期化して（ステップＳ０２３）、即ち「０（ｓｅｃ）」に設定して、本実施形態にかかるコア増加判定処理を終了させる。
一方、スレッドの実行キュー長が「コア増加実行キュー長しきい値１」よりも大きいと判断された場合（ステップＳ０２０のＹｅｓ）、即ちスレッドの実行キュー長が「２．０」よりも大きいと判断された場合、ＣＰＵコア制御判定部２０２は、タイマ部２０９からの時刻情報に基づき、条件継続時間を更新する（ステップＳ０２１）。
このように、本実施形態では、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値１（７００［ＭＨｚ］）」〜「コア増加周波数しきい値（１０００［ＭＨｚ］）」である場合、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の稼働コアを増加しても、ＣＰＵ１０１の消費電力が削減されない可能性が高いと判断して、ＣＰＵ１０１の稼働コアを増加するか否かを判定に、「コア増加実行キュー長しきい値２」よりも大きい「コア増加実行キュー長しきい値１」を使用して、ＣＰＵ１０１の稼働コアが増加しにくい環境を整える。
次に、ＣＰＵコア制御判定部２０２は、条件継続時間が「継続時間しきい値」よりも大きいか否かを判断する（ステップＳ０２２）。本実施形態では、「継続時間しきい値」を「３００（ｍｓ）」とする。 ここで、条件継続時間が「継続時間しきい値」よりも大きいと判断されない場合（ステップＳ０２２のＮｏ）、即ち条件継続時間が３００（ｍｓ）以下である場合、ＣＰＵコア制御判定部２０２は、本実施形態にかかるコア増加判定処理を終了させる。
一方、条件継続時間が「継続時間しきい値」よりも大きいと判断された場合（ステップＳ０２２のＹｅｓ）、条件継続時間が３００（ｍｓ）よりも大きいと判断された場合、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の「コア１」１０１２を稼働、即ちＣＰＵ１０１の稼働コアを増加させ（ステップＳ０１９）、本実施形態にかかるコア増加判定処理を終了させる。具体的には、ＣＰＵコア制御判定部２０２は、ＣＰＵ制御情報３０３の「ｃｐｕ１／ｏｎｌｉｎｅ」を「１」に更新する。
以上のように、本実施形態では、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値１（７００［ＭＨｚ］）」以下である場合、ＣＰＵ１０１の稼働コアを増加しても、ＣＰＵ１０１の消費電力が削減されないと判断して、ＣＰＵ１０１の稼働コアの増加を取り止める。このため、稼働コアの増加に起因して、かえってＣＰＵ１０１の消費電力が増加するような、不本意な稼働コアの増加を減らすことができる。
しかも、本実施形態では、ＣＰＵ１０１の動作周波数が「コア増加周波数しきい値１（７００［ＭＨｚ］）」〜「コア増加周波数しきい値２（１０００［ＭＨｚ］）」である場合、ＣＰＵ１０１の稼働コアを増加しても、ＣＰＵ１０１の消費電力を削減されない可能性が高いと判断して、ＣＰＵ１０１の稼働コアを増加するか否か判定する為に、「コア増加実行キュー長しきい値２」よりも大きい「コア増加実行キュー長しきい値１」を使用して、ＣＰＵ１０１の稼働コアが増加しにくい環境を整える。このため、稼働コアの増加に起因して、かえってＣＰＵ１０１の消費電力が増加するような、不本意な稼働コアの増加を、さらに減らすことができる。
（スレッド負荷計測処理）
図１２は、第１の実施形態にかかるスレッド負荷計測処理のフローチャートである。
図１２に示すように、スレッド負荷計測部２０４は、ＣＰＵコア制御パラメータ情報３０２を参照して、ＣＰＵ１０１の稼働コアが１つであるときの「並列度しきい値」を取得する。本実施形態では、「並列度しきい値」を「２」とする。
次に、スレッド負荷計測部２０４は、スレッド負荷計測フラグがＯＮであるか否か、即ちスレッド負荷計測フラグに「１」が記録されているか否かを判断する（ステップＳ０３２）。
ここで、スレッド負荷計測フラグがＯＮであると判断されない場合（ステップＳ０３２のＮｏ）、即ちスレッド負荷計測フラグに「１」が記録されていない場合、スレッド負荷計測部２０４は、再度、スレッド負荷計測フラグがＯＮであるか否かを判断する（ステップＳ０３２）。
一方、スレッド負荷計測フラグがＯＮであると判断された場合（ステップＳ０３２のＹｅｓ）、即ちスレッド負荷計測フラグに「１」が記録されている場合、スレッド負荷計測部２０４は、アプリ／サービス動作情報３０１及びプロセス動作情報３０４を参照して、計測対象プロセスのスレッド毎のＣＰＵ利用率を算出する（ステップＳ０３３）。具体的には、スレッド負荷計測部２０４は、先ず、アプリ／サービス動作情報３０１を参照して、フォアグラウンドアプリのプロセスＩＤを取得する。続いて、スレッド負荷計測部２０４は、プロセス動作情報３０４を参照して、該プロセスＩＤに紐付けられたフォアグラウンドアプリを親プロセスとするスレッドを特定する。続いて、スレッド負荷計測部２０４は、該スレッドの累積動作時間に基づき、スレッド毎のＣＰＵ利用率を算出する。
次に、スレッド負荷計測部２０４は、スレッド毎のＣＰＵ利用率と、ＣＰＵ利用率しきい値と、に基づき、ＣＰＵ１０１により実行されているスレッドの並列度を算出する（ステップＳ０３４）。具体的には、スレッド負荷計測部２０４は、スレッド毎のＣＰＵ利用率がＣＰＵ利用率しきい値よりも大きいスレッド数を算出する。本実施形態では、ＣＰＵ利用率しきい値を「４０％」とする。
次に、スレッド負荷計測部２０４は、定期監視のためのタイマを設定して、スリープ状態に遷移する（ステップＳ０３５）。タイマの設定時間は、特に限定されるものではないが、本実施形態では、数十ｍｓとする。タイマの設定時間の満了後、スレッド負荷計測部２０４は、スレッド負荷計測処理のスタートから処理を実行する。
以上のように、本実施形態では、ＣＰＵ１０１の動作周波数が、「コア増加周波数しきい値１」よりも小さい「スレッド負荷計測下限値」以下である場合、ＣＰＵ１０１の稼働コアを増加しても、ＣＰＵ１０１の消費電力が削減されないと判断して、スレッドの並列度の算出を開始しない。このため、スレッドの並列度を算出する為の消費電力を削減することができる。
（コア減少判定処理）
図１３は、第１の実施形態にかかるコア減少判定処理のフローチャートである。
ここでは、ＣＰＵ１０１の「コア０」１０１１及び「コア１」１０１２の双方が稼動していることを前提とし、「コア１」１０１２の稼働を停止させるか否かの判断プロセスを説明する。
図１３に示すように、ＣＰＵコア制御判定部２０２は、ＣＰＵコア制御パラメータ情報３０２を参照して、ＣＰＵ１０１の稼働コアが２つであるときの制御パラメータを取得する（ステップＳ０４１）。具体的には、ＣＰＵコア制御判定部２０２は、ＣＰＵコア制御パラメータ情報３０２の「継続時間しきい値」、「コア減少実行キュー長しきい値」を、制御パラメータとして取得する。
次に、ＣＰＵコア制御判定部２０２は、システム状態情報３０５を参照して、スレッドの実行キュー長が「コア減少実行キュー長しきい値」よりも小さいか否かを判断する（ステップＳ０４２）。本実施形態では、「コア減少実行キュー長しきい値」を「１．２」とする。
ここで、スレッドの実行キュー長が「コア減少実行キュー長しきい値」よりも小さいと判断されない場合（ステップＳ０４２のＮｏ）、即ちスレッドの実行キュー長が１．２以上であると判断された場合、ＣＰＵコア制御判定部２０２は、タイマ部２０９からの時刻情報に基づき、条件継続時間を初期化して（ステップＳ０４６）、即ち０（ｓｅｃ）に設定して、本実施形態にかかるコア減少判定処理を終了させる。
一方、スレッドの実行キュー長が「コア減少実行キュー長しきい値」よりも小さいと判断された場合（ステップＳ０４２のＹｅｓ）、即ちスレッドの実行キュー長が１．２よりも小さいと判断された場合、ＣＰＵコア制御判定部２０２は、タイマ部２０９からの時刻情報に基づき、条件継続時間を更新する（ステップＳ０４３）。
次に、ＣＰＵコア制御判定部２０２は、条件継続時間が「継続時間しきい値」よりも大きいか否かを判断する（ステップＳ０４４）。本実施形態では、「継続時間しきい値」を「３００（ｍｓ）」とする。
ここで、条件継続時間が「継続時間しきい値」よりも大きいと判断されない場合（ステップＳ０４４のＮｏ）、即ち条件継続時間が３００（ｍｓ）以下であると判断された場合、ＣＰＵコア制御判定部２０２は、本実施形態にかかるコア減少判定処理を終了させる。
一方、条件継続時間が「継続時間しきい値」よりも大きいと判断された場合（ステップＳ０４４のＹｅｓ）、即ち条件継続時間が３００（ｍｓ）よりも大きいと判断された場合、ＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の「コア１」１０１２の稼働を停止、即ちＣＰＵ１０１の稼働コアを減少させる（ステップＳ０４５）。具体的には、ＣＰＵコア制御判定部２０２は、ＣＰＵ制御情報３０３の「ｃｐｕ１／ｏｎｌｉｎｅ」を「０」に更新する。「ｃｐｕ１／ｏｎｌｉｎｅ」を「０」に更新すると、ＣＰＵ状態制御部２０８からＣＰＵ周波数／状態設定部２０６に「コア１」１０１２のＯＦＦ指示が通知され、「コア１」１０１２の稼働が停止することとなる。
［第２の実施形態］
以下、図１４〜図１７を参照して、第２の実施形態にかかる携帯情報端末１００Ａを説明する。
（携帯情報端末１００Ａのハードウェア構成）
図１４は、第２の実施形態にかかる携帯情報端末１００Ａのハードウェア構成の概略図である。
第１の実施形態にかかる携帯情報端末１００のＣＰＵ１０１は、「コア０」１０１１及び「コア１」１０１２を有するが、図１４に示すように、第２の実施形態にかかる携帯情報端末１００ＡのＣＰＵ１０１Ａは、さらに、「コア２」１０１３及び「コア３」１０１４を有する。
（携帯情報端末１００Ａの機能ブロック）
図１５は、第２の実施形態にかかる携帯情報端末１００Ａの機能ブロックの概略図である。
本実施形態では、４コアを有するＣＰＵ１０１ＡのＣＰＵコア制御判定処理を実現する為に、ＣＰＵコア制御判定部２０２Ａ、ＣＰＵコア制御パラメータ情報３０２Ａ、システム状態情報３０５Ａ、を備える。
ＣＰＵコア制御判定部２０２Ａ、ＣＰＵコア制御パラメータ情報３０２Ａ、システム状態情報３０５Ａは、何れもＣＰＵ１０１Ａが、ＡｎｄｒｏｉｄのＯＳカーネルもしくはアプリケーションフレームワーク／ライブラリを実行することで実現される。なお、ＣＰＵコア制御パラメータ情報３０２Ａ及びシステム状態情報３０５Ａは、何れも補助メモリ１０３に構築される。
（ＣＰＵコア制御パラメータ情報３０２Ａ）
図１６は、第２の実施形態にかかるＣＰＵコア制御パラメータ情報３０２Ａの概略図である。
図１６に示すように、本実施形態にかかるＣＰＵコア制御パラメータ情報３０２Ａは、第１の実施形態にかかるＣＰＵコア制御パラメータ情報３０２の制御パラメータに加えて、さらに、稼働コア数が「３」及び「４」のときの制御パラメータを記憶する。
（システム状態情報３０５Ａ）
図１７は、第２の実施形態にかかるシステム状態情報３０５Ａの概略図である。
図１７に示すように、本実施形態にかかるシステム状態情報３０５Ａは、第１の実施形態にかかるシステム状態情報３０５の「Ｏｎｌｉｎｅ（オンラインＣＰＵコア番号）」、「Ｏｆｆｌｉｎｅ（オフラインＣＰＵコア番号）」の何れかに、「コア０」１０１１のコア番号「０」及び「コア１」１０１２のコア番号「１」だけでなく、「コア２」１０１３のコア番号「２」及び「コア３」１０１４のコア番号「３」を記憶する。
（コア増加判定処理）
第１の実施形態にかかるＣＰＵコア制御判定部２０２は、ＣＰＵ１０１の稼働コアが１つであるか否かを判断する（ステップＳ０１１）。ここで、ＣＰＵ１０１の稼働コアが１つであると判断された場合（ステップＳ０１１のＹｅｓ）、ＣＰＵコア制御判定部２０２は、稼働コアが１つであるときの制御パラメータを取得する（ステップＳ０１２）。
これに対し、本実施形態にかかるＣＰＵコア制御判定部２０２Ａは、ＣＰＵ１０１の稼働コアが１つであるか否かを判断するのではなく、システム状態情報３０５Ａを参照して、ＣＰＵ１０１の稼働コアの個数を取得する。続いて、本実施形態にかかるＣＰＵコア制御判定部２０２Ａは、稼働コアが１つであるときの制御パラメータを取得するのではなく、ＣＰＵコア制御パラメータ情報３０２Ａを参照して、稼働コアの個数に紐付けられた制御パラメータを取得する。
以降、稼働コアの個数に紐付けられた制御パラメータを使用して、第１の実施形態と同様、コア増加判定処理及びコア減少判定処理を実行する。
以上のように、本発明は、デュアルコアＣＰＵにのみ適用されるものではなく、クアッドコアＣＰＵをはじめとするマルチコアＣＰＵに適用されるものである。
なお、第１、第２の実施形態では、携帯情報端末１００として、例えばスマートフォンやタブレットＰＣ等を想定しているが、本発明は、これに限定されるものではない。例えばマルチコアＣＰＵを搭載していれば、例えばデスクトップＰＣやサーバ装置にも本発明を適用することができる。
１００：携帯情報端末
１００Ａ：携帯情報端末
１０１：ＣＰＵ
１０１Ａ：ＣＰＵ
１０２：メインメモリ
１０３：補助メモリ
１０４：クロック供給回路
１０５：電圧供給回路
１０６：ディスプレイ
１０７：タッチスクリーン
１０８：バス
２０１：アプリ実行管理部
２０２：ＣＰＵコア制御判定部
２０２Ａ：ＣＰＵコア制御判定部
２０３：システム負荷計測部
２０４：スレッド負荷計測部
２０５：ＣＰＵ周波数制御部
２０６：ＣＰＵ周波数／状態設定部
２０７：プロセス／システム管理部
２０８：ＣＰＵ状態制御部
２０９：タイマ部
３０１：アプリ／サービス動作情報
３０２：ＣＰＵコア制御パラメータ情報
３０２Ａ：ＣＰＵコア制御パラメータ情報
３０３：ＣＰＵ制御情報
３０４：プロセス動作情報
３０５：システム状態情報
３０５Ａ：システム状態情報
１０１１：コア０
１０１２：コア１
１０１３：コア２
１０１４：コア３

Claims (6)

  1. マルチコアＣＰＵの負荷状況に基づき、稼働コアの個数を増減させる情報処理装置の制御方法に於いて、
    前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときに前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも小さい場合、前記稼働コアの個数のＭ個からＭ＋Ｎ個への増加を禁止し、
    前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときの前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも大きい場合、前記マルチコアＣＰＵにより実行されるスレッド数に関する指標を算出し、前記スレッド数に関する指標に基づき、前記稼働コアの個数をＭ個からＭ＋Ｎ個に増加するかどうかを判断する、情報処理装置の制御方法。
  2. 請求項１に記載の情報処理装置の制御方法に於いて、
    前記マルチコアＣＰＵの動作周波数に基づき、前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときに前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも小さいかどうかを判断する、情報処理装置の制御方法。
  3. 請求項１又は２に記載の情報処理装置の制御方法に於いて、
    前記マルチコアＣＰＵにより実行されるスレッド毎のＣＰＵ負荷を取得し、
    前記ＣＰＵ負荷がしきい値以上であるスレッド数を前記スレッド数に関する指標とする、情報処理装置の制御方法。
  4. 請求項３に記載の情報処理装置の制御方法に於いて、
    前記ＣＰＵ負荷がしきい値以上であるスレッド数がＭ個以下である場合、前記稼働コアの個数のＭ個からＭ＋Ｎ個への増加を禁止する、情報処理装置の制御方法。
  5. マルチコアＣＰＵの負荷状況に基づき、稼働コアの個数を増減させる情報処理装置の制御プログラムに於いて、
    前記制御プログラムは、前記情報処理装置に、
    前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときに前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも小さい場合、前記稼働コアの個数をＭ個からＭ＋Ｎ個に増加させず、
    前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときの前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも大きい場合、前記マルチコアＣＰＵにより実行されるスレッド数に関する指標を算出し、前記スレッド数に関する指標に基づき、前記稼働コアの個数をＭ個からＭ＋Ｎ個に増加するかどうかを判断する、情報処理装置の制御プログラム。
  6. マルチコアＣＰＵの負荷状況に基づき、稼働コアの個数を増減させる情報処理装置に於いて、
    前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときに前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも小さい場合、前記稼働コアの個数をＭ個からＭ＋Ｎ個に増加させず、前記マルチコアＣＰＵの稼働コアの個数がＭ個であるときの消費電力が、前記稼働コアの個数がＭ＋Ｎ個であるときの前記マルチコアＣＰＵを最低動作周波数で動作させたときの消費電力よりも大きい場合、前記マルチコアＣＰＵにより実行されるスレッド数に関する指標を算出し、前記スレッド数に関する指標に基づき、前記稼働コアの個数をＭ個からＭ＋Ｎ個に増加するかどうかを判断するＣＰＵコア制御判定部を備える、情報処理装置。
JP2013032663A 2013-02-21 2013-02-21 情報処理装置の制御方法、制御プログラム、情報処理装置 Active JP6051924B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013032663A JP6051924B2 (ja) 2013-02-21 2013-02-21 情報処理装置の制御方法、制御プログラム、情報処理装置
US14/157,569 US9529407B2 (en) 2013-02-21 2014-01-17 Method for controlling information processing apparatus and information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013032663A JP6051924B2 (ja) 2013-02-21 2013-02-21 情報処理装置の制御方法、制御プログラム、情報処理装置

Publications (2)

Publication Number Publication Date
JP2014164361A JP2014164361A (ja) 2014-09-08
JP6051924B2 true JP6051924B2 (ja) 2016-12-27

Family

ID=51352183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013032663A Active JP6051924B2 (ja) 2013-02-21 2013-02-21 情報処理装置の制御方法、制御プログラム、情報処理装置

Country Status (2)

Country Link
US (1) US9529407B2 (ja)
JP (1) JP6051924B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11734067B2 (en) 2019-08-06 2023-08-22 Samsung Electronics Co., Ltd. Multi-core system and controlling operation of the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496087B (zh) * 2012-09-21 2015-08-11 Htc Corp 具多重中央處理單元之電子裝置及其效能管理方法
KR102169692B1 (ko) * 2014-07-08 2020-10-26 삼성전자주식회사 멀티-코어 프로세서를 포함하는 시스템 온 칩 및 그것의 동적 전력 관리 방법
US10169104B2 (en) * 2014-11-19 2019-01-01 International Business Machines Corporation Virtual computing power management
US9740266B2 (en) * 2015-09-04 2017-08-22 Mediatek Inc. Apparatus and method for controlling multi-core of electronic device
US10372493B2 (en) * 2015-12-22 2019-08-06 Intel Corporation Thread and/or virtual machine scheduling for cores with diverse capabilities
US10073718B2 (en) 2016-01-15 2018-09-11 Intel Corporation Systems, methods and devices for determining work placement on processor cores
US11054883B2 (en) * 2017-06-19 2021-07-06 Advanced Micro Devices, Inc. Power efficiency optimization in throughput-based workloads

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085164A (ja) * 2003-09-10 2005-03-31 Sharp Corp マルチプロセッサシステムの制御方法およびマルチプロセッサシステム
JP4553307B2 (ja) * 2004-11-19 2010-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、及びプログラム
EP2031510A4 (en) 2006-06-07 2011-07-06 Hitachi Ltd INTEGRATED SEMICONDUCTOR SWITCHING
JP5182792B2 (ja) 2007-10-07 2013-04-17 アルパイン株式会社 マルチコアプロセッサ制御方法及び装置
US8397088B1 (en) * 2009-07-21 2013-03-12 The Research Foundation Of State University Of New York Apparatus and method for efficient estimation of the energy dissipation of processor based systems
KR101648978B1 (ko) * 2009-11-05 2016-08-18 삼성전자주식회사 저전력 멀티코어 시스템에서의 전력 제어 방법 및 장치
US9292662B2 (en) * 2009-12-17 2016-03-22 International Business Machines Corporation Method of exploiting spare processors to reduce energy consumption
JP5531679B2 (ja) * 2010-03-04 2014-06-25 日本電気株式会社 Ｓｍｔ対応ｃｐｕを有する情報処理装置の消費電力低減方法、消費電力低減装置及び消費電力低減プログラム
US8607083B2 (en) * 2010-04-01 2013-12-10 Intel Corporation Method and apparatus for interrupt power management
US8381006B2 (en) * 2010-04-08 2013-02-19 International Business Machines Corporation Reducing power requirements of a multiple core processor
US8627128B2 (en) * 2010-11-09 2014-01-07 International Business Machines Corporation Power management for processing capacity upgrade on demand
WO2012069881A1 (en) * 2010-11-25 2012-05-31 Freescale Semiconductor, Inc. Method and apparatus for managing power in a multi-core processor
JP5545376B2 (ja) * 2010-12-22 2014-07-09 富士通株式会社 マルチコアプロセッサシステム、および電力制御方法
CN103348324A (zh) * 2011-02-10 2013-10-09 富士通株式会社 调度方法、设计辅助方法以及系统
KR20130040485A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 휴대 단말기에서 중앙처리장치를 제어하는 장치 및 방법
WO2013075012A2 (en) * 2011-11-18 2013-05-23 The Regents Of The University Of Michigan Computational sprinting using multiple cores
US9569278B2 (en) * 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
US9137848B2 (en) * 2012-01-31 2015-09-15 Lg Electronics Inc. Mobile terminal, controlling method thereof and recording medium thereof
JP2014026681A (ja) * 2012-07-24 2014-02-06 Ps4 Luxco S A R L 半導体装置及びこれを備えた情報処理システム
US20150277988A1 (en) * 2012-10-18 2015-10-01 Toyota Jidosha Kabushiki Kaisha Parallel computing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11734067B2 (en) 2019-08-06 2023-08-22 Samsung Electronics Co., Ltd. Multi-core system and controlling operation of the same

Also Published As

Publication number Publication date
JP2014164361A (ja) 2014-09-08
US9529407B2 (en) 2016-12-27
US20140237274A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
JP6051924B2 (ja) 情報処理装置の制御方法、制御プログラム、情報処理装置
US8695008B2 (en) Method and system for dynamically controlling power to multiple cores in a multicore processor of a portable computing device
US9618997B2 (en) Controlling a turbo mode frequency of a processor
US9626295B2 (en) Systems and methods for scheduling tasks in a heterogeneous processor cluster architecture using cache demand monitoring
US9134787B2 (en) Power-gating in a multi-core system without operating system intervention
JP5915406B2 (ja) 携帯端末装置の制御方法、制御プログラム及び携帯端末装置
TW200941209A (en) Power-aware thread schedulingard and dynamic use of processors
CN103268247B (zh) 任务执行及调整线程池中保留线程的数量的方法和装置
KR20170054485A (ko) 운영체제에서의 휴리스틱 프로세서 전력 관리
US20170160778A1 (en) Method and device for monitoring power-consuming applications, user terminal, computer program and storage medium
CN101777009B (zh) 应用程序的负载控管方法
US10275007B2 (en) Performance management for a multiple-CPU platform
CN112463367A (zh) 一种存储系统性能优化方法、系统及电子设备和存储介质
JP2013149221A (ja) プロセッサの制御装置およびその方法
JP6175980B2 (ja) Ｃｐｕの制御方法、制御プログラム、情報処理装置
JP6142709B2 (ja) 計測方法、計測プログラム、携帯情報端末、及びその制御方法
CN112817992A (zh) 执行更改任务的方法、装置、电子设备以及可读存储介质
JP6070321B2 (ja) 携帯情報端末、制御方法、制御プログラム
EP3340040B1 (en) Data processing system and data processing method
JP6217008B2 (ja) 電子機器、制御方法、及び、プログラム
CN115756866A (zh) 负载均衡方法、装置及存储介质
CN107636636B (zh) 调节处理器核操作
KR101353065B1 (ko) 실시간 운영체제의 테스크 스케줄링 테이블을 이용한 테스크 관리장치 및 관리방법
JPWO2013129061A1 (ja) 同時接続数制御システム、同時接続数制御サーバ、同時接続数制御方法および同時接続数制御プログラム
CN114003367B (zh) 风险监控方法、装置、设备及存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151007

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R150 Certificate of patent or registration of utility model

Ref document number: 6051924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150