CN103001513A - Pwm 信号输出电路、pwm 信号输出控制方法以及程序 - Google Patents
Pwm 信号输出电路、pwm 信号输出控制方法以及程序 Download PDFInfo
- Publication number
- CN103001513A CN103001513A CN2012103425235A CN201210342523A CN103001513A CN 103001513 A CN103001513 A CN 103001513A CN 2012103425235 A CN2012103425235 A CN 2012103425235A CN 201210342523 A CN201210342523 A CN 201210342523A CN 103001513 A CN103001513 A CN 103001513A
- Authority
- CN
- China
- Prior art keywords
- signal
- set point
- pwm signal
- output unit
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000003860 storage Methods 0.000 claims abstract description 16
- 230000007423 decrease Effects 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 description 23
- 230000000630 rising effect Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 238000010411 cooking Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
- H03C2200/0037—Functional aspects of modulators
- H03C2200/0045—Pulse width, duty cycle or on/off ratio
Landscapes
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明的PWM信号输出电路具备:计数器;死区时间值存储用寄存器;以及多个PWM信号输出单元。作为分别输出前面的下降PWM信号的前段侧与输出之后的下降PWM信号的后段侧,后段侧在自身开始设定值与前段侧的停止设定值的差比死区时间值小、且该停止设定值与死区时间值的和与计数器值一致的情况下,另外,在差在死区时间值以上、且自身开始设定值与计数器值一致的情况下生成开始信号,前段侧在自身开始设定值比死区时间值小、且死区时间值与计数器值一致的情况下,另外,在自身开始设定值在死区时间值以上、且自身开始设定值与计数器值一致的情况下,生成开始信号。
Description
技术领域
本发明涉及生成并输出多个PWM(Pulse Width Modulation:脉冲宽度调制)信号的PWM信号输出电路、PWM信号输出控制方法以及程序,尤其涉及优选用于高效进行对周期以及占空比分别被任意设定的各PWM信号附加死区时间(各PWM信号不同时为ON的时间)的、PWM信号输出电路、PWM信号输出控制方法以及程序。
背景技术
PWM信号被用于IT烹调器、不间断电源装置等的逆变器控制中所设置的IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)的控制等。
例如,IT烹调器所使用的逆变器电路由2个开关元件构成,利用PWM信号对各个开关元件进行接通(ON)、断开(OFF)的控制。在这样的构成中,当2个开关元件同时接通时穿透电流流过,会导致对逆变器控制电路造成损伤。
为了解决这样的问题,例如专利文献1~3等中记载了作为逆变器控制用微型计算机,输出带死区时间的PWM信号,以使多个PWM信号不同时为ON的技术。
例如,专利文献1记载有下述技术:在生成逆变器控制用的互补PWM信号的半导体装置中,能够通过灵活且容易的构成来对2个PWM信号的每一个附加各PWM信号不同时为ON的时间(死区时间)。
具体而言,在该技术中,作为半导体装置,具备生成第1PWM信号和作为该第1PWM信号的反转信号的第2PWM信号的互补PWM生成部;以及在第1PWM信号的上升时附加第1死区时间,并且在第2PWM信号的上升时附加第2死区时间的死区时间附加部,死区时间附加部构成为可以分别设定第1死区时间与第2死区时间。
另外,死区时间附加部具备无感计时器和第1、第2死区时间设定寄存器,在第1PWM信号的上升时,附加无感计时器的值到达第1死区时间设定寄存器的设定值的时间作为第1死区时间,另一方面,在第2PWM信号的上升时,附加无感计时器的值到达第2死区时间设定寄存器的设定值的时间作为第2死区时间。
通过这样的构成,能够在PWM信号与其反转信号中设定不同的死区时间,且无需在电路上进行死区时间的最佳值的变更及设定,并且能够分别实施最佳的死区时间的设定,并能够进行抑制了功率损耗的更高程度的控制。
但是,在该专利文献1所记载的技术中,不能解决以下那样的课题。
例如,输出PWM信号的IC(Integrated Circuit)并非一定输出互补(反相)的信号,优选不论是互补的信号,还是完全不同的其他信号,都可以进行2相的控制的IC。因此,需要构成为能够任意控制各个周期、占空比。
使用图1与图2对这样的具有能够任意控制输出的多个PWM信号的每一个的周期、占空比的构成的PWM信号输出电路进行说明。
图1是表示能够任意控制周期、占空比的PWM信号输出电路的构成例的框图,图2是表示图1中的PWM信号输出电路的动作例的时序图。
图1所示的PWM信号输出电路可以构成为例如微型计算机等半导体装置,该PWM信号输出电路构成为具有计数器11、CH1周期设定寄存器12、CH1占空比设定寄存器13、CH2周期设定寄存器14、CH2占空比设定寄存器15、比较器(1)16a~比较器(4)16d、CH1输出控制电路17以及CH2输出控制电路18。
计数器11与例如内置于微型计算机的计时器等所输出的时钟同步地动作,来对该时钟数进行计数并输出为计数器值。
另外,由CH1周期设定寄存器12、CH1占空比设定寄存器13、比较器(1)16a、比较器(2)16b以及CH1输出控制电路17构成输出第1PWM信号(PWM1)的第1PWM信号生成部,同样地,由CH2周期 设定寄存器14、CH2占空比设定寄存器15、比较器(3)16c、比较器(4)16d以及CH2输出控制电路18构成输出第2PWM信号(PWM2)的第2PWM信号生成部。
这样的构成所形成的第1、第2PWM信号生成部基于计数器11输出的计数器值,来生成并输出与在CH1周期设定寄存器12和CH1占空比设定寄存器13以及CH2周期设定寄存器14和CH2占空比设定寄存器15的每一个中所设定的值对应的占空比值的PWM信号。
另外,比较器(1)16a具有作为重置电路的功能,即:当计数器11输出的计数器值达到预先设定的值时,重置该计数器11的计数动作。
第1、第2PWM信号生成部分别将在CH1占空比设定寄存器13、CH2占空比设定寄存器15中所设定的值作为开始设定值,在比较器(2)16b、比较器(4)16d中,对计数器11输出的计数器值与存储于CH1占空比设定寄存器13、CH2占空比设定寄存器15中的各开始设定值进行比较,若一致则生成并输出开始信号。
这样,若从比较器(2)16b、比较器(4)16d输出开始信号,则第1、第2PWM信号生成部分别在CH1输出控制电路17、CH2输出控制电路18中生成并输出第1、第2PWM信号(PWM1、PWM2)。
另外,第1、第2PWM信号生成部分别将在CH1周期设定寄存器12、CH2周期设定寄存器14中所设定的值存储为停止设定值,并在比较器(1)16a、比较器(3)16c中,对计数器11输出的计数器值与存储在CH1周期设定寄存器12、CH2周期设定寄存器14中的各停止设定值进行比较,若一致,则输出停止信号。
这样,若从比较器(1)16a、比较器(3)16c输出停止信号,则第1、第2PWM信号生成部分别停止CH1输出控制电路17、CH2输出控制电路18中的第1、第2PWM信号(PWM1、PWM2)的生成及输出。
使用图2分别说明这样的第1、第2PWM信号生成部的动作。对于图2所示的例子,在第1周期中,CH1周期设定寄存器12中设定有停止设定值“7”,CH1占空比设定寄存器13中设定有开始设定值“2”,CH2周期设定寄存器14中设定有停止设定值“4”,CH2占空比设定寄存器 15中设定有开始设定值“1”的各值。
在这样的设定状况下,计数器11与时钟同步动作,当计数器11的输出计数器值与CH1占空比设定寄存器13中设定的开始设定值“2”一致时,比较器(2)16b生成开始信号并将其输出到CH1输出控制电路17,从CH1输出控制电路17输出的PWM1输出从“L(低)”变化为“H(高)”,之后,当计数器11的值与CH1周期设定寄存器12中设定的停止设定值“7”一致时,比较器(1)16a生成停止信号并将其输出到CH1输出控制电路17,从CH1输出控制电路17输出的输出、即PWM1输出从“H”变化为“L”,并且,计数器11的值被清零。
另外,当计数器11的输出计数器值与CH2占空比设定寄存器15中设定的开始设定值“1”一致时,比较器(4)16d生成开始信号并将其输出到CH2输出控制电路18,从CH2输出控制电路18输出的PWM2输出从“L”变化为“H”,之后,当计数器11的值与CH2周期设定寄存器14中设定的停止设定值“4”一致时,比较器(3)16c生成停止信号并将其输出到CH2输出控制电路18,从CH2输出控制电路18输出的输出、即PWM2输出从“H”变化为“L”,直至计数器11的输出计数器值与CH1周期设定寄存器12中设定的值“7”一致为止、即直至计数器11的值被清零为止保持该值“L”。
这样,在图1的构成所形成的PWM信号输出电路中能够自由地分别设定2信道的周期与占空比。
但是,这样,在第1、第2PWM信号生成部的每一个中,在能够任意设定开始设定值与停止设定值的情况下,例如,如图2所示,根据各开始设定值与停止设定值的设定状况,会产生第1、第2PWM信号生成部分别输出的第1、第2PWM信号(PWM1、PWM2)同时为“H”的期间。
这样在存在PWM1与PWM2同时为“H”的区间的情况下,当PWM输出在“H”区间中为ON(有效)时,产生2信道同时为ON的区间,例如,将PWM1与PWM2用于IGBT等控制的情况下,会对部件造成损伤。
这样,在图1的构成所形成的PWM信号输出电路中,能够分别自 由设定2信道的周期与占空比,但另一方面,例如用于IGBT等控制的情况下,进行了错误的设定,会制造出2信道同时为ON的时刻,其结果,存在使控制对象的元件产生不良的情况。
即、图1的构成的PWM信号输出电路构成为能够分别任意设定PWM信号输出电路中的多个信道的周期与占空比,因此存在例如在用于IGBT等控制的情况下进行了错误的设定,而导致制造出2信道同时为ON的时刻、这一问题。
专利文献1:日本特开2004-187492号公报;
专利文献2:日本特开2004-357450号公报;
专利文献3:日本特开2007-202329号公报。
发明内容
本发明为解决上述问题点而提出,目的在于能够对多个PWM信号的每一个进行自由度高的设定,并且在各PWM信号的互补使用中也能够进行适当的动作。
为了达成上述目的,本发明的PWM信号输出电路具备:计数单元,其对时钟数进行计数并输出计数器值,当重置信号被输入时,重置计数后的计数器值并重新开始计数;存储死区时间值的死区时间值存储单元;以及多个PWM信号输出单元,开始设定值以及停止设定值被设定,并且生成停止信号以及开始信号,分别输出通过自身所生成的开始信号而上升、且通过自身所生成的停止信号而下降的PWM信号,其中,所述多个PWM信号输出单元的每一个在自身的停止设定值与所述计数器值一致的情况下,生成停止信号,当将输出先下降的PWM信号的PWM信号输出单元设为前段PWM信号输出单元,将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为后段PWM信号输出单元时,后段PWM信号输出单元在自身的开始设定值与前段PWM信号输出单元的停止设定值的差比所述死区时间值小的情况下,当前段PWM信号输出单元的停止设定值与所述死区时间值的和与所述计数器值一致时,生成开始信号,在所述差在所述死区时间值以上的情况下,当自身的开始设定值与所述计数器值一致时,生成开始信 号,前段PWM信号输出单元在自身的开始设定值比所述死区时间值小的情况下,当所述死区时间值与所述计数器值一致时生成开始信号,在自身的开始设定值在所述死区时间值以上的情况下,当自身的开始设定值与所述计数器值一致时,生成开始信号。
另外,所述多个PWM信号输出单元包括:第1PWM信号输出单元,第1开始设定值以及第1停止设定值被设定,并且生成第1停止信号以及第1开始信号,输出通过第1开始信号而上升、且通过第1停止信号而下降的PWM信号;以及第2PWM信号输出单元,第2开始设定值以及第2停止设定值被设定,并且生成第2停止信号以及第2开始信号,输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号,其中,所述第1PWM信号输出单元当第1停止设定值与所述计数器值一致时,生成第1停止信号,所述第2PWM信号输出单元当第2停止设定值与所述计数器值一致时,生成第2停止信号,当将输出先下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元,将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第1PWM信号输出单元时,第1PWM信号输出单元在第1开始设定值与第2停止设定值的差比所述死区时间值小的情况下,当第2停止设定值与所述死区时间值的和与所述计数器值一致时生成第1开始信号,在所述差在所述死区时间值以上的情况下,当第1开始设定值与所述计数器值一致时,生成第1开始信号,第2PWM信号输出单元在第2开始设定值比所述死区时间值小的情况下,当所述死区时间值与所述计数器值一致时,生成第2开始信号,在第2开始设定值在所述死区时间值以上的情况下,当第2开始设定值与所述计数器值一致时,生成第2开始信号。
另外,所述多个PWM信号输出单元包括:第1PWM信号输出单元,第1开始设定值以及第1停止设定值被设定,并且生成第1停止信号以及第1开始信号,输出通过第1开始信号而上升、且通过第1停止信号而下降的PWM信号;第2PWM信号输出单元,第2开始设定值以及第2停止设定值被设定,并且生成第2停止信号以及第2开始信号,输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号;以及第3PWM信号输出单元,第3开始设定值以及第3停止设定值被设定,并且生成第3停止信号以及第3开始信号,输出通过第3开 始信号而上升、且通过第3停止信号而下降的PWM信号,其中,所述第1PWM信号输出单元在第1停止设定值与所述计数器值一致时,生成第1停止信号,所述第2PWM信号输出单元在第2停止设定值与所述计数器值一致时,生成第2停止信号,所述第3PWM信号输出单元在第3停止设定值与所述计数器值一致时,生成第3停止信号,当将输出最先下降的PWM信号的PWM信号输出单元设为第3PWM信号输出单元,将输出接着所述第3PWM信号输出单元输出的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元,将输出接着所述第2PWM信号输出单元输出的PWM信号的下降而下降的PWM信号的PWM信号输出单元为第1PWM信号输出单元时,第1PWM信号输出单元在第1开始设定值与第2停止设定值的差比所述死区时间值小的情况下,当第2停止设定值与所述死区时间值的和与所述计数器值一致时,生成第1开始信号,在所述差在所述死区时间值以上的情况下,当第1开始设定值与所述计数器值一致时,生成第1开始信号,第2PWM信号输出单元在第2开始设定值与第3停止设定值的差比所述死区时间值小的情况下,当第3停止设定值与所述死区时间值的和与所述计数器值一致时生成第2开始信号,在所述差在所述死区时间值以上的情况下,当第2开始设定值与所述计数器值一致时,生成第2开始信号,第3PWM信号输出单元在第3开始设定值比所述死区时间值小的情况下,当所述死区时间值与所述计数器值一致时,生成第3开始信号,在第3开始设定值在所述死区时间值以上的情况下,当第3开始设定值与所述计数器值一致时,生成第3开始信号。
另外,所述多个PWM信号输出单元包括:第1PWM信号输出单元,第1开始设定值以及第1停止设定值被设定,并且生成第1停止信号以及第1开始信号,输出通过第1开始信号而上升、且通过第1停止信号而下降的PWM信号;以及第2PWM信号输出单元,所述死区时间值被设定为第2开始设定值,所述第1开始设定值被设定为第2停止设定值,并且生成第2停止信号以及第2开始信号,输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号,其中,所述第1PWM信号输出单元当所述第1停止设定值与所述计数器值一致时,生成第1停止信号,所述第2PWM信号输出单元在所述第1开始设定值与所述计数器值一致时,生成第2停止信号,当将输出先下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元,将输出接着 所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第1PWM信号输出单元时,第1PWM信号输出单元在所述第1开始设定值与所述死区时间值的和与所述计数器值一致时,生成第1开始信号,第2PWM信号输出单元在所述第2开始设定值与所述计数器值一致时,生成第2开始信号。
发明的效果
根据本发明,能够对多个PWM信号的每一个进行自由度高的设定,并且在互补(反相)使用的情况下也能够进行适当的动作。
附图说明
图1是表示现有的能够任意控制周期、占空比的PWM信号输出电路的构成例的框图。
图2是表示图1中的PWM信号输出电路的动作例的时序图。
图3是表示本发明所涉及的PWM信号输出电路的第1构成例的框图。
图4是表示图3的PWM信号输出电路的本发明所涉及的动作例的流程图。
图5是表示图3中的PWM信号输出电路的第1动作例的时序图。
图6是表示本发明所涉及的PWM信号输出电路的第2构成例的框图。
图7是表示图5中的PWM信号输出电路的动作例的时序图。
图8是表示本发明所涉及的PWM信号输出电路的第3构成例的框图。
附图标记的说明如下:
11、31、61…计数器;12、32、62…CH1周期设定寄存器;13、33、63…CH1占空比设定寄存器;14、34…CH2周期设定寄存器;15、35…CH2占空比设定寄存器;16a、36a、66a…比较器(1);16b、36b、66b…比较 器(2);16c、36c、66c…比较器(3);16d、36d、66d…比较器(4);17、37、67…CH1输出控制电路;18、38、68…CH2输出控制电路;30、60…死区时间设定寄存器。
具体实施方式
以下,使用附图对用于实施本发明的最优选的实施方式例进行说明。
图3所示的本发明所涉及的构成的PWM信号输出电路在图1所示的现有的具有能够任意控制周期、占空比的构成的PWM信号输出电路中设置死区时间设定寄存器30,并进一步分别在比较器(2)16b以及比较器(4)16d中新设置用于对多个PWM信号的每一个能够进行自由度高的设定,并且在互补的使用情况下也能够进行适当的动作的各功能。
即、图3所示的PWM信号输出电路可以构成为例如微型计算机等半导体装置,具有计数器31、CH1周期设定寄存器32、CH1占空比设定寄存器33、CH2周期设定寄存器34、CH2占空比设定寄存器35、比较器(1)36a~比较器(4)36d、CH1输出控制电路37、CH2输出控制电路38以及死区时间设定寄存器30。
在这样的构成中,计数器31与例如内置于微型计算机的计时器等所输出的时钟同步地动作,来对该时钟数进行计数并输出为计数器值。
另外,由CH1周期设定寄存器32、CH1占空比设定寄存器33、比较器(1)36a、比较器(2)36b以及CH1输出控制电路37构成了输出第1PWM信号(PWM1)的第1PWM信号生成部。
另外,由CH2周期设定寄存器34、CH2占空比设定寄存器35、比较器(3)36c、比较器(4)36d以及CH2输出控制电路38构成了输出第2PWM信号(PWM2)的第2PWM信号生成部。
这样,图3所示的PWM信号输出电路构成为生成并输出2相(2信道)的PWM信号。
CH1周期设定寄存器32存储针对在第1PWM信号生成部中生成的 PWM信号(PWM1)的下降而设定的第1停止设定值,CH1占空比设定寄存器33存储针对在第1PWM信号生成部中生成的第1PWM信号(PWM1)的上升而设定的第1开始设定值。
CH2周期设定寄存器34存储针对在第2PWM信号生成部中生成的PWM信号(PWM2)的下降而设定的第2停止设定值,CH2占空比设定寄存器35存储针对在第2PWM信号生成部中生成的第2PWM信号(PWM2)的上升而设定的第2开始设定值。
死区时间设定寄存器30存储被设为使第1PWM信号(PWM1)与第2PWM信号(PWM2)同时为OFF状态的期间的死区时间值。
比较器(1)36a比较CH1周期设定寄存器32中所存储的第1停止设定值与计数器31输出的计数器值,若一致,则输出第1停止信号以及重置计数器31的计数动作的重置信号。
比较器(2)36b具有进行本发明所涉及的死区时间附加控制处理的功能,首先,求出从CH1占空比设定寄存器33所存储的第1开始设定值减去CH2周期设定寄存器34所存储的第2停止设定值后的值,其次,比较所求出的值是否比死区时间设定寄存器30所存储的死区时间值小,在比死区时间值小的情况下,比较对该死区时间值加上CH2周期设定寄存器34所存储的第2停止设定值后的值与计数器31输出的计数器值,若一致,则生成并输出第1开始信号,另外,在与死区时间值相等或比其大的情况下,则比较CH1占空比设定寄存器33所存储的第1开始设定值与计数器31输出的计数器值,若一致,则生成并输出第1开始信号。
若从比较器(2)36b输出第1开始信号,CH1输出控制电路37则生成并输出第1PWM信号(PWM1),若从比较器(1)36a输出第1停止信号,则停止第1PWM信号(PWM1)的生成。
比较器(3)36c比较CH2周期设定寄存器34所存储的第2停止设定值与计数器31输出的计数器值,若一致,则输出第2停止信号。
比较器(4)36d具有进行本发明所涉及的死区时间附加控制处理的功能,比较CH2占空比设定寄存器35所存储的第2开始设定值是否比 死区时间设定寄存器30所存储的死区时间值小,在比死区时间值小的情况下,比较该死区时间值与计数器31输出的计数器值,若一致,则生成并输出第2开始信号,另外,在与死区时间值相等或比其大的情况下,比较CH2占空比设定寄存器35所存储的第2开始设定值与计数器31输出的计数器值,若一致,则生成并输出第2开始信号。
若从比较器(4)36d输出第2开始信号,CH2输出控制电路38则生成并输出第2PWM信号(PWM2),若从比较器(3)36c输出第2停止信号,则停止第2PWM信号(PWM2)的生成。
这样,在图3的PWM信号输出电路中,第1、第2PWM信号生成部基于计数器31输出的计数器值,生成并输出分别与在CH1周期设定寄存器32和CH1占空比设定寄存器33以及与CH2周期设定寄存器34和CH2占空比设定寄存器35中设定的值对应的占空比值的PWM信号(PWM1、PWM2)时,针对各个生成的PWM信号(PWM1、PWM2),比较该生成PWM信号与相邻的其他的PWM信号同时为OFF的期间与在死区时间设定寄存器30中设定的死区时间值,按照同时为OFF的期间在死区时间值以上的方式延迟生成的PWM信号(PWM1、2)的上升。
使用图4的流程图来说明这样的图3中的PWM信号输出电路的动作。
首先,通过图3中的比较器(4)36d,读入针对先上升的PWM信号的下降而设定的前段停止设定值“Sp”(步骤S401),从自身的开始设定值“St”减去读入的值,来求得其差“T”(步骤S402)。
比较求得的差“T”与死区时间设定寄存器30中存储的死区时间值“D”(步骤S403),在求得的差“T”比死区时间值“D”大或者与其相等的情况下,比较计数器输出的计数器值“C”与开始设定值“St”(步骤S404),在一致的情况下,生成并输出开始信号(步骤S405)。
另外,在步骤S403中的比较处理中,在求得的差“T”比死区时间值“D”小的情况下,求出死区时间值“D”与前段停止设定值“Sp”的和“Sm”(步骤S406),在求得的和“Sm”与计数器值“D ”一致的情况下,生成并输出开始信号(步骤S407、S405)。
其中,图3中的比较器(2)36b设置于输出最先下降的PWM信号的PWM信号输出部,虽未图示,但比较自身的开始设定值与死区时间值,并在自身的开始设定值比死区时间值小的情况下,当死区时间值与计数器值一致时生成开始信号,在自身的开始设定值在死区时间值以上的情况下,当自身的开始设定值与计数器值一致时生成并输出开始信号。
以下,使用图5对图3的PWM信号输出电路的本发明所涉及的动作进行说明。对于图5所示的例子而言,在最初的帧(帧1)中,在CH1周期设定寄存器32中设定“7”为停止设定值,在CH1占空比设定寄存器33中设定“5”为开始设定值,在CH2周期设定寄存器34中设定“4”为停止设定值,在CH2占空比设定寄存器35中设定“2”为开始设定值,在死区时间设定寄存器30中设定“1”为死区时间值。
另外,在下一帧(帧2)中,在CH1周期设定寄存器32中设定“10”为停止设定值,在CH1占空比设定寄存器33中设定“5”为开始设定值,在CH2周期设定寄存器34中设定“4”为停止设定值,在CH2占空比设定寄存器35中设定“0”为开始设定值,在死区时间设定寄存器30中设定“2”为死区时间值。
在这样的各值的设定状况下,第2PWM信号生成部会比第1PWM信号生成部先生成PWM信号。
在这样的设定状况下,第1PWM信号生成部中的比较器(2)36b首先求出从在CH1占空比设定寄存器33中设定的开始设定值减去在CH2周期设定寄存器34中设定的停止设定值后的值,比较求得的值是否比死区时间设定寄存器30中设定的死区时间值小。
在图4所示的最初的帧(帧1)中,CH1占空比设定寄存器33中设定的开始设定值为“5”,CH2周期设定寄存器34中设定的停止设定值为“4”,其差为“5-4=1”,这样求得的值“1”与死区时间设定寄存器30中设定的死区时间值“1”相同。
这样,在求得的值“1”与死区时间设定寄存器30中设定的死区时间值“1”相同(或者大)的情况下,比较器(2)36b进行通常动作。即、在CH1占空比设定寄存器33中设定的开始设定值“5”与计数器31输出 的计数器值一致之时,向CH1输出控制电路37输出开始信号。与此相伴,从CH1输出控制电路37输出的PWM1输出从“L”变化为“H”。
与此相对,在图4所例示的下一帧(帧2)中,在死区时间设定寄存器30中设定的死区时间值为“2”,CH1占空比设定寄存器33中设定的开始设定值(“5”)与CH2周期设定寄存器34中设定的停止设定值(“4”)与帧1的情况相同,其差也为“1”,为其差“1”比死区时间设定寄存器30中设定的死区时间值“2”小的情况。
在这样的情况下,比较器(2)36b比较在死区时间设定寄存器30中设定的死区时间值“2”加上CH2周期设定寄存器34中设定的停止设定值“4”后的值“6”与计数器31输出的计数器值,若一致,则生成并输出开始信号。
另外,在第2PWM信号生成部侧,在比较器(4)36d中比较CH2占空比设定寄存器35中设定的开始设定值是否比死区时间设定寄存器30中设定的死区时间值小,在比死区时间值小的情况下,根据死区时间值与计数器31输出的计数器值的一致而生成并输出开始信号,在与死区时间值相等或比其大的情况下,根据自身开始设定值与计数器31输出的计数器值的一致而生成并输出开始信号。
即、在图4所例示的最初的帧(帧1)中,CH2占空比设定寄存器35中设定的开始设定值为“2”,比死区时间设定寄存器30中设定的死区时间值“1”大,因此根据CH2占空比设定寄存器35中设定的开始设定值“2”与计数器31输出的计数器值的一致,生成并输出开始信号。与此相伴,CH2输出控制电路38所输出的PWM2输出从“L”变化为“H”。
与此相对,在图4所例示的下一帧(帧2)中,CH1占空比设定寄存器33中设定的开始设定值为“0”,死区时间设定寄存器30中设定的死区时间值为“2”,为CH1占空比设定寄存器33中设定的开始设定值(“0”)比死区时间设定寄存器30中设定的死区时间值(“2”)小的情况。
在这样的情况下,比较器(4)36d在死区时间设定寄存器30中设定的死区时间值“2”与计数器31输出的计数器值一致时生成并输出开始信号,与此相伴,从CH2输出控制电路38输出的PWM2输出从“L” 变化为“H”。
这样,在图3所示的构成所形成的PWM信号输出电路中,能够仅在不具有2相的第1PWM信号(PWM1)与第2PWM信号(PWM2)的各个周期设定值以及占空比设定值在死区时间设定值以上的同时OFF(无效)区间的情况下,削减第1PWM信号(PWM1)与第2PWM信号(PWM2)的每一个的占空比,强制地设置同时OFF区间,从而设定值的自由度增加。
接下来,使用图6以及图7对本发明的其他的实施例进行说明。图6中的PWM信号输出电路由计数器61、周期设定寄存器62、占空比设定寄存器63、死区时间设定寄存器60、比较器(1)66a~比较器(4)66d、CH1输出控制电路67以及CH2输出控制电路68构成。
在该图6所示的本发明所涉及的构成的PWM信号输出电路中,占空比设定寄存器63为构成图3所示的PWM信号输出电路中的第2PWM信号生成部的CH2周期设定寄存器34共用了构成第1PWM信号生成部的CH1占空比设定寄存器33的构成,另外,死区时间设定寄存器60为构成图3中的第2PWM信号生成部的CH2占空比设定寄存器35共用了死区时间设定寄存器30的构成。
即、由周期设定寄存器62、占空比设定寄存器63、比较器(1)66a、比较器(2)66b以及CH1输出控制电路67构成输出第1PWM信号(PWM1)的第1PWM信号生成部,由占空比设定寄存器63、死区时间设定寄存器60、比较器(3)66c、比较器(4)66d以及CH2输出控制电路68构成输出第2PWM信号(PWM2)的第2PWM信号生成部。
周期设定寄存器62存储针对在第1PWM信号生成部中生成的PWM信号(PWM1)的下降而设定的第1停止设定值。
占空比设定寄存器63存储针对在第1PWM信号生成部的每一个中生成的第1PWM信号(PWM1)的上升而设定的开始设定值,该开始设定值也可以用于在第2PWM信号生成部中生成的第2PWM信号(PWM2)的下降用(第2停止设定值)。
死区时间设定寄存器60存储被设为使第1PWM信号(PWM1)与 第2PWM信号(PWM2)同时为OFF状态的期间的死区时间值,该死区时间值也用于在第2PWM信号生成部中生成的第2PWM信号(PWM2)的上升用(第2开始设定值)。
即、构成第1PWM信号生成部的比较器(2)66b对在占空比设定寄存器63中设定的开始设定值加上死区时间设定寄存器60中设定的死区时间值,比较加法运算后的值与计数器61输出的计数器值,若一致,则生成并输出(第1)开始信号,伴随该开始信号的输出,CH1输出控制电路67生成并输出PWM信号(PWM1)。
构成第1PWM信号生成部的比较器(1)66a比较周期设定寄存器62中设定的停止设定值与计数器61输出的计数器值,若一致,则输出(第1)停止信号以及重置信号,伴随该停止信号的输出,CH1输出控制电路67停止PWM信号(PWM1)的生成及输出,伴随重置信号的输出,重置计数器61的计数动作。
另外,构成第2PWM信号生成部的比较器(4)66d比较死区时间设定寄存器62中设定的死区时间值与计数器61输出的计数器值,若一致,则生成并输出(第2)开始信号,伴随该开始信号的输出,CH2输出控制电路68生成并输出PWM信号(PWM2)。
构成第2PWM信号生成部的比较器(3)66c比较占空比设定寄存器63中存储的开始设定值与计数器61输出的计数器值,若一致,则输出(第2)停止信号,伴随该停止信号的输出,CH2输出控制电路68停止PWM信号(PWM2)的生成及输出。
这样,图6所示的构成的PWM信号输出电路由计数器61、周期设定寄存器62、占空比设定寄存器63、死区时间设定寄存器60、比较器(1)66a~比较器(4)66d、CH1输出控制电路67以及CH2输出控制电路68构成,比较器(1)66a进行计数器61的计数值(计数器值)与周期设定寄存器62的值的比较。
另外,比较器(2)66b进行计数器61计数的计数器值与“占空比设定寄存器63的设定值+死区时间设定寄存器60的设定值”的比较。
另外,比较器(3)66c进行计数器61的输出计数器值与占空比设 定寄存器63的设定值的比较。
另外,比较器(4)66d进行计数器61的输出计数器值与死区时间设定寄存器60的设定值的比较。
通过这样的各比较器(1)66a~比较器(4)66d的动作,如图7所示,在帧1的区间,即周期设定寄存器62的设定值被设定为“7”,占空比设定寄存器63的设定值被设定为“3”,死区时间设定寄存器60的设定值被设定为“1”的区间中,若与时钟同步动作的计数器61的输出计数器值与“占空比设定寄存器63的设定值(“3”)+死区时间设定寄存器60的设定值(“1”)”一致,则比较器(2)66b输出作为开始信号的“H”信号,在该开始信号的下降中,CH1输出控制电路67的PWM1输出从“L”变化为“H”,之后,若计数器61的输出计数器值与周期设定寄存器62的设定值(“7”)一致,则比较器(1)66a输出作为停止信号的“H”信号,在该停止信号的下降中,CH1输出控制电路67的PWM1输出从“H”变化为“L”,计数器61被清零。
另外,若计数器61的输出计数器值与死区时间设定寄存器60的设定值(“1”)一致,则比较器(4)66d输出作为开始信号的“H”信号,在该开始信号的下降中,CH2输出控制电路68的PWM2输出从“L”变化为“H”,之后,若计数器61的输出计数器值与占空比设定寄存器63的设定值(“3”)一致,则比较器(3)66c输出作为停止信号的“H”信号,在该停止信号的下降时,CH2输出控制电路68的PWM2输出从“H”变化为“L”,直至计数器61的输出计数器值与周期设定寄存器62的设定值(“7”)一致为止,保持“L”电平。
另外,在帧2的区间,即周期设定寄存器62的设定值被设定为“10”,占空比设定寄存器63的设定值被设定为“4”,死区时间设定寄存器60的设定值被设定为“2”的区间中,若计数器61的输出计数器值与“占空比设定寄存器63的设定值(“4”)+死区时间设定寄存器60的设定值(“2”)”一致,则PWM1输出从“L”变化为“H”,之后,若计数器61的输出计数器值与周期设定寄存器62的设定值(“10”)一致,则PWM1输出从“H”变化为“L”,计数器61被清零。
而且,若计数器61的输出计数器值与死区时间设定寄存器60的设 定值(“2”)一致,则PWM2输出从“L”变化为“H”,之后,若计数器的值与占空比设定寄存器63的设定值(“4”)一致,则PWM2输出从“H”变化为“L”,直至计数器61的输出计数器值与周期设定寄存器62的设定值(“10”)一致为止,保持“L”电平。
这样,在图6所示的构成所形成的PWM信号输出电路中也设置死区时间设定用的寄存器,在该设定值的区间中,通过削减上升中的占空比,能够使PWM1输出与PWM2输出都一定为“L”。由此,不会创造出对PWM的周期以及占空比寄存器设定错误的值,而使2信道同时为ON的时刻。
在以上的使用图3~图7说明的例子中,对生成并输出2相(CH1与CH2)的PWM信号的PWM信号输出电路进行了说明,但本发明不限于生成并输出这样的2相的PWM信号的PWM信号输出电路,也可以应用于生成并输出3相以上的PWM信号的PWM信号输出电路。
例如,对于3相以上的情况为图8所示的构成。该图8为设置了第1~第nPWM信号生成部的PWM信号输出电路,第1PWM信号生成部具有与图3所示的第1PWM信号生成部同样的构成,也进行相同的动作,第2PWM信号生成部至第n-1PWM信号生成部的每一个均仅不具备生成并输出重置信号的功能,具有与图3所示的第1PWM信号生成部同样的构成,也进行相同的动作,而且,第nPWM信号生成部具有图3所示的第2PWM信号生成部同样的构成,也进行同样的动作。
以上,在使用图3~图8说明的本例的PWM信号输出电路中,只要前后上升的2个PWM信号间比死区时间设定值小,就能够通过延迟后段的PWM信号的上升,来设置PWM信号同时在比死区时间设定值长的期间OFF的状态。由此,能够对多个PWM信号的每一个,进行自由度高的设定,并且在互补使用的情况下也可以进行适当的动作。
此外,本发明并不局限于使用图3~图8说明的例子,在不脱离其主旨的范围内可以进行各种变更。另外,本例的PWM信号输出电路可以构成为微型计算机等半导体装置,可以通过程序化的计算机处理来实现各构成要素的功能的一部分或者全部,或者也可以用逻辑元件电路所构成的硬件构成来实现。
Claims (6)
1.一种PWM信号输出电路,其具备:
计数单元,其对时钟数进行计数并输出计数器值,若重置信号被输入,则重置计数后的计数器值并重新开始计数;
存储死区时间值的死区时间值存储单元;以及
多个PWM信号输出单元,开始设定值以及停止设定值被设定,并且生成停止信号以及开始信号,分别输出通过自身所生成的开始信号而上升、且通过自身所生成的停止信号而下降的PWM信号,
其中,所述多个PWM信号输出单元的每一个在自身的停止设定值与所述计数器值一致的情况下生成停止信号,
当将输出先下降的PWM信号的PWM信号输出单元设为前段PWM信号输出单元,将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为后段PWM信号输出单元时,
后段PWM信号输出单元在自身的开始设定值与前段PWM信号输出单元的停止设定值的差比所述死区时间值小的情况下,当前段PWM信号输出单元的停止设定值与所述死区时间值的和与所述计数器值一致时,生成开始信号,在所述差在所述死区时间值以上的情况下,当自身的开始设定值与所述计数器值一致时,生成开始信号,
前段PWM信号输出单元在自身的开始设定值比所述死区时间值小的情况下,当所述死区时间值与所述计数器值一致时生成开始信号,在自身的开始设定值在所述死区时间值以上的情况下,当自身的开始设定值与所述计数器值一致时生成开始信号。
2.根据权利要求1所述的PWM信号输出电路,其中,
所述多个PWM信号输出单元包括:
第1PWM信号输出单元,第1开始设定值以及第1停止设定值被设定,并且生成第1停止信号以及第1开始信号,输出通过第1开始信号而上升、且通过第1停止信号而下降的PWM信号;以及
第2PWM信号输出单元,第2开始设定值以及第2停止设定值被设定,并且生成第2停止信号以及第2开始信号,输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号,
其中,所述第1PWM信号输出单元在第1停止设定值与所述计数器值一致时,生成第1停止信号,
所述第2PWM信号输出单元在第2停止设定值与所述计数器值一致时,生成第2停止信号,
当将输出先下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元,将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第1PWM信号输出单元时,
第1PWM信号输出单元在第1开始设定值与第2停止设定值的差比所述死区时间值小的情况下,当第2停止设定值与所述死区时间值的和与所述计数器值一致时,生成第1开始信号,在所述差在所述死区时间值以上的情况下,当第1开始设定值与所述计数器值一致时,生成第1开始信号,
第2PWM信号输出单元在第2开始设定值比所述死区时间值小的情况下,当所述死区时间值与所述计数器值一致时,生成第2开始信号,在第2开始设定值在所述死区时间值以上的情况下,当第2开始设定值与所述计数器值一致时,生成第2开始信号。
3.根据权利要求1所述的PWM信号输出电路,其中,
所述多个PWM信号输出单元包括:
第1PWM信号输出单元,第1开始设定值以及第1停止设定值被设定,并且生成第1停止信号以及第1开始信号,输出通过第1开始信号而上升、且通过第1停止信号而下降的PWM信号;
第2PWM信号输出单元,第2开始设定值以及第2停止设定值被设定,并且生成第2停止信号以及第2开始信号,输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号;以及
第3PWM信号输出单元,第3开始设定值以及第3停止设定值被设定,并且生成第3停止信号以及第3开始信号,输出通过第3开始信号而上升、且通过第3停止信号而下降的PWM信号,
其中,所述第1PWM信号输出单元在第1停止设定值与所述计数器值一致时,生成第1停止信号,
所述第2PWM信号输出单元在第2停止设定值与所述计数器值一致时,生成第2停止信号,
所述第3PWM信号输出单元在第3停止设定值与所述计数器值一致时,生成第3停止信号,
当将输出最先下降的PWM信号的PWM信号输出单元设为第
3PWM信号输出单元,将输出接着所述第3PWM信号输出单元输出的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元,将输出接着所述第2PWM信号输出单元输出的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第1PWM信号输出单元时,
第1PWM信号输出单元在第1开始设定值与第2停止设定值的差比所述死区时间值小的情况下,当第2停止设定值与所述死区时间值的和与所述计数器值一致时,生成第1开始信号,在所述差在所述死区时间值以上的情况下,当第1开始设定值与所述计数器值一致时,生成第1开始信号,
第2PWM信号输出单元在第2开始设定值与第3停止设定值的差比所述死区时间值小的情况下,当第3停止设定值与所述死区时间值的和与所述计数器值一致时,生成第2开始信号,在所述差在所述死区时间值以上的情况下,当第2开始设定值与所述计数器值一致时,生成第2开始信号,
第3PWM信号输出单元在第3开始设定值比所述死区时间值小的情况下,当所述死区时间值与所述计数器值一致时生成第3开始信号,在第3开始设定值在所述死区时间值以上的情况下,当第3开始设定值与所述计数器值一致时生成第3开始信号。
4.根据权利要求1所述的PWM信号输出电路,其中,
所述多个PWM信号输出单元包括:
第1PWM信号输出单元,第1开始设定值以及第1停止设定值被设定,并且生成第1停止信号以及第1开始信号,输出通过第1开始信号而上升、且通过第1停止信号而下降的PWM信号;以及
第2PWM信号输出单元,所述死区时间值被设定为第2开始设定值,所述第1开始设定值被设定为第2停止设定值,并且生成第2停止信号以及第2开始信号,输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号,
其中,所述第1PWM信号输出单元在所述第1停止设定值与所述计数器值一致时,生成第1停止信号,
所述第2PWM信号输出单元在所述第1开始设定值与所述计数器值一致时,生成第2停止信号,
当将输出先下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元,将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第1PWM信号输出单元时,
第1PWM信号输出单元在所述第1开始设定值与所述死区时间值的和与所述计数器值一致时,生成第1开始信号,
第2PWM信号输出单元在所述第2开始设定值与所述计数器值一致时,生成第2开始信号。
5.根据权利要求1所述的PWM信号输出电路,其中,
所述PWM信号输出单元包括:
存储开始设定值的开始设定值存储单元;
存储停止设定值的停止设定值存储单元;
生成并输出停止信号的停止比较单元;
生成并输出开始信号的开始比较单元;以及
生成并输出通过所述开始信号而上升、且通过所述停止信号而下降的PWM信号的输出控制单元。
6.一种PWM信号输出电路的PWM信号输出控制方法,其中,
所述PWM信号输出电路具备:
计数单元,其对时钟数进行计数并输出计数器值,当重置信号被输入时,重置计数后的计数器值并重新开始计数;
存储死区时间值的死区时间值存储单元;以及
多个PWM信号输出单元,开始设定值以及停止设定值被设定,并且生成停止信号以及开始信号,分别输出通过自身所生成的开始信号而上升、且通过自身所生成的停止信号而下降的PWM信号,
在该PWM信号输出控制方法中,
当自身的停止设定值与所述计数器值一致时,使所述多个PWM信号输出单元的每一个生成停止信号,
当将输出先下降的PWM信号的PWM信号输出单元设为前段PWM信号输出单元,将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为后段PWM信号输出单元时,
在自身的开始设定值与前段PWM信号输出单元的停止设定值的差比所述死区时间值小的情况下,当前段PWM信号输出单元的停止设定值与所述死区时间值的和与所述计数器值一致时,使后段PWM信号输出单元生成开始信号,在所述差在所述死区时间值以上的情况下,当自身的开始设定值与所述计数器值一致时,使后段PWM信号输出单元生成开始信号,
在自身的开始设定值比所述死区时间值小的情况下,当所述死区时间值与所述计数器值一致时,使前段PWM信号输出单元生成开始信号,在自身的开始设定值在所述死区时间值以上的情况下,当自身的开始设定值与所述计数器值一致时,使前段PWM信号输出单元生成开始信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011203398A JP5885977B2 (ja) | 2011-09-16 | 2011-09-16 | Pwm信号出力回路とpwm信号出力制御方法およびプログラム |
JP2011-203398 | 2011-09-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103001513A true CN103001513A (zh) | 2013-03-27 |
CN103001513B CN103001513B (zh) | 2017-05-10 |
Family
ID=47880125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210342523.5A Active CN103001513B (zh) | 2011-09-16 | 2012-09-14 | Pwm信号输出电路和pwm信号输出控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9184738B2 (zh) |
JP (1) | JP5885977B2 (zh) |
CN (1) | CN103001513B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103873035A (zh) * | 2014-03-07 | 2014-06-18 | 电子科技大学 | 基于定时器产生死区可调的pwm控制信号系统 |
CN107517049A (zh) * | 2017-09-05 | 2017-12-26 | 郑州云海信息技术有限公司 | 一种多通道pwm输出的控制方法、系统及fpga |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10003260B2 (en) * | 2015-06-23 | 2018-06-19 | Nxp Usa, Inc. | Semiconductor devices and methods for dead time optimization by measuring gate driver response time |
KR102281469B1 (ko) * | 2017-04-13 | 2021-07-27 | 삼성전기주식회사 | 저전력 기능을 갖는 고주파 다채널 pwm 제어장치 |
US11356238B1 (en) * | 2021-05-24 | 2022-06-07 | Texas Instruments Incorporated | Synchronization between devices for PWM waveforms |
CN115865060B (zh) * | 2023-02-22 | 2023-06-06 | 广东亚数智能科技股份有限公司 | 一种pwm信号生成方法、电路、控制芯片及加工设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1503599A (zh) * | 2002-11-19 | 2004-06-09 | 松下电器产业株式会社 | 半导体装置以及控制方法 |
JP2004357450A (ja) * | 2003-05-30 | 2004-12-16 | Matsushita Electric Ind Co Ltd | Pwm回路およびマイクロコントローラ |
CN101383564A (zh) * | 2007-09-07 | 2009-03-11 | 株式会社瑞萨科技 | 半导体集成电路、pwm信号输出装置及电力变换控制装置 |
CN101860251A (zh) * | 2010-04-29 | 2010-10-13 | 山东大学 | 一种插入可变死区时间的pwm互补输出方法 |
WO2010119761A1 (ja) * | 2009-04-14 | 2010-10-21 | 株式会社村田製作所 | スイッチング電源装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880644A (en) * | 1997-11-04 | 1999-03-09 | Texas Instruments Incorporated | N-bit pulse width modulated signal generator |
JP3022499B2 (ja) * | 1998-08-18 | 2000-03-21 | 日本電気株式会社 | インバータ制御用マイクロコンピュータ及びインバータ制御装置 |
US7003031B1 (en) * | 1999-04-23 | 2006-02-21 | Fuji Photo Film Co., Ltd. | Pulse width modulating device and exposure device |
US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
JP4509535B2 (ja) * | 2002-11-19 | 2010-07-21 | パナソニック株式会社 | 半導体装置および制御方法 |
JP2004274975A (ja) * | 2003-03-12 | 2004-09-30 | Calsonic Kansei Corp | Pwm駆動装置 |
US7362152B2 (en) * | 2004-03-24 | 2008-04-22 | Texas Instruments Incorporated | Apparatus and method for digital phase control of a pulse width modulation generator for microprocessor/DSP in integrated circuits |
US20050242858A1 (en) * | 2004-04-20 | 2005-11-03 | Figoli David A | Apparatus and method for synchronized distributed pulse width modulation waveforms in microprocessor and digital signal processing devices |
JP4681830B2 (ja) * | 2004-06-24 | 2011-05-11 | パナソニック株式会社 | Pwm回路およびpwm回路制御方法 |
US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
JP4926482B2 (ja) | 2006-01-27 | 2012-05-09 | 東芝キヤリア株式会社 | 電力変換装置 |
JP4787712B2 (ja) * | 2006-10-02 | 2011-10-05 | 日立コンピュータ機器株式会社 | Pwm信号生成回路およびそれを備えた電源装置 |
JP2008244841A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | Pwm信号生成回路 |
US7791386B2 (en) * | 2008-01-23 | 2010-09-07 | Microchip Technology Incorporated | Externally synchronizing multiphase pulse width modulation signals |
JP5165463B2 (ja) * | 2008-05-28 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | Pwm制御装置及びパルス波形制御方法 |
US8472213B2 (en) * | 2011-09-29 | 2013-06-25 | Microchip Technology Incorporated | Extending pulse width modulation phase offset |
-
2011
- 2011-09-16 JP JP2011203398A patent/JP5885977B2/ja active Active
-
2012
- 2012-09-07 US US13/606,859 patent/US9184738B2/en active Active
- 2012-09-14 CN CN201210342523.5A patent/CN103001513B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1503599A (zh) * | 2002-11-19 | 2004-06-09 | 松下电器产业株式会社 | 半导体装置以及控制方法 |
JP2004357450A (ja) * | 2003-05-30 | 2004-12-16 | Matsushita Electric Ind Co Ltd | Pwm回路およびマイクロコントローラ |
CN101383564A (zh) * | 2007-09-07 | 2009-03-11 | 株式会社瑞萨科技 | 半导体集成电路、pwm信号输出装置及电力变换控制装置 |
WO2010119761A1 (ja) * | 2009-04-14 | 2010-10-21 | 株式会社村田製作所 | スイッチング電源装置 |
CN101860251A (zh) * | 2010-04-29 | 2010-10-13 | 山东大学 | 一种插入可变死区时间的pwm互补输出方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103873035A (zh) * | 2014-03-07 | 2014-06-18 | 电子科技大学 | 基于定时器产生死区可调的pwm控制信号系统 |
CN103873035B (zh) * | 2014-03-07 | 2016-11-02 | 电子科技大学 | 基于定时器产生死区可调的pwm控制信号系统 |
CN107517049A (zh) * | 2017-09-05 | 2017-12-26 | 郑州云海信息技术有限公司 | 一种多通道pwm输出的控制方法、系统及fpga |
Also Published As
Publication number | Publication date |
---|---|
JP5885977B2 (ja) | 2016-03-16 |
JP2013066297A (ja) | 2013-04-11 |
US9184738B2 (en) | 2015-11-10 |
CN103001513B (zh) | 2017-05-10 |
US20130069734A1 (en) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103001513A (zh) | Pwm 信号输出电路、pwm 信号输出控制方法以及程序 | |
CN105304131B (zh) | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 | |
JP5708605B2 (ja) | Pwmデューティ変換装置 | |
CN102891670B (zh) | 一种上电复位电路 | |
CN101320966B (zh) | 延迟电路 | |
CN102130666A (zh) | 占空比调节电路及方法 | |
CN1790907B (zh) | 复位电路 | |
CN103066972B (zh) | 一种带有全局使能脉冲控制自动复位功能的上电复位电路 | |
CN104933982B (zh) | 移位寄存单元、移位寄存器、栅极驱动电路和显示装置 | |
WO2013078311A4 (en) | Frequency scaling of variable speed systems for fast response and power reduction | |
CN105425898B (zh) | 一种低功耗嵌入式系统 | |
US8451887B2 (en) | Phase interleaving control method for a multi-channel regulator system | |
US7474580B2 (en) | Apparatus and method for controlling refresh operation of semiconductor integrated circuit | |
CN102089978A (zh) | 多相时钟分频电路 | |
CN206020961U (zh) | 控制电路和电子设备 | |
US20150244352A1 (en) | Power reduction device and method | |
CN103869856B (zh) | 一种多电压时序控制电路 | |
CN105811971A (zh) | 基于计数器的可变频时钟源和fpga器件 | |
CN207968360U (zh) | 一种控制直流马达输出稳定fg信号的电路 | |
CN103413567B (zh) | 参考电压提供电路 | |
CN104137021B (zh) | 用于负载开关控制器的方法和装置 | |
US8259527B2 (en) | Self-refresh test circuit of semiconductor memory apparatus | |
CN111988021B (zh) | 一种pwm生成方法、装置、电机控制器及车辆 | |
CN103413568A (zh) | 参考电压提供电路 | |
CN203840306U (zh) | 电源启动重置电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: Kanagawa Applicant after: Lapis Semiconductor Co., Ltd. Address before: Tokyo, Japan, Japan Applicant before: Lapis Semiconductor Co., Ltd. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |