CN107517049A - 一种多通道pwm输出的控制方法、系统及fpga - Google Patents
一种多通道pwm输出的控制方法、系统及fpga Download PDFInfo
- Publication number
- CN107517049A CN107517049A CN201710791601.2A CN201710791601A CN107517049A CN 107517049 A CN107517049 A CN 107517049A CN 201710791601 A CN201710791601 A CN 201710791601A CN 107517049 A CN107517049 A CN 107517049A
- Authority
- CN
- China
- Prior art keywords
- reference clock
- pulse
- time
- dead time
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000000630 rising effect Effects 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims description 9
- 230000002159 abnormal effect Effects 0.000 claims description 8
- 206010044565 Tremor Diseases 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 241000406668 Loxodonta cyclotis Species 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Abstract
本发明公开了一种多通道PWM输出的控制方法、系统及FPGA，包括从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一PWM信号；从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便生成N路第二PWM信号，第二基准时钟的相位与第一基准时钟的相位相反。本发明避免了直通现象的发生，保证了死区时间的精确性，使多通道PWM输出稳定可靠。
Description
技术领域
本发明涉及多通道输出技术领域，特别是涉及一种多通道PWM输出的控制方法、系统及FPGA。
背景技术
随着多通道PWM(Pulse Width Modulation，脉冲宽度调制)技术的发展，多通道PWM控制系统在自动化系统中的应用越来越广泛。请参照图1，图1为现有技术中一种多通道PWM输出的控制电路的电路图。该控制电路包括互锁逻辑电路和死区电路，互锁逻辑电路的两个输出端与死区电路的两个输入端一一对应连接，互锁逻辑电路用于将输入的占空比为50％的PWM信号转变为两路相位相反的PWM信号。死区电路用于根据其电阻-电容的充电时间使两路相位相反的PWM信号相应的从两个输出端输出时出现死区，防止了直通现象的发生。
但是，由于死区电路中的电阻和电容的精度低、热稳定性差、易老化，所以无法保证死区时间的精确性，而且死区电路的输出信号易出现温漂现象，可能会导致直通现象的发生，从而使控制电路不稳定，甚至是无法正常工作。
因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种多通道PWM输出的控制方法、系统及FPGA，避免了直通现象的发生，保证了死区时间的精确性，使得多通道PWM输出稳定可靠。
为解决上述技术问题，本发明提供了一种多通道PWM输出的控制方法，包括：
从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，所述第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一脉冲宽度调制PWM信号，N为大于1的整数；
从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，所述第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便最终生成N路第二PWM信号，其中，所述第二基准时钟的相位与所述第一基准时钟的相位相反。
优选地，所述第二死区时间等于所述第一死区时间。
优选地，所述第一死区时间和所述第二死区时间的预设过程均具体为：
根据系统时钟的频率预设死区时间对应的所述系统时钟的脉冲数目，所述死区时间为所述第一死区时间或者所述第二死区时间；
则所述计时时间到达预设第一死区时间和所述计时时间到达预设第二死区时间的过程均具体为：
累计的所述系统时钟的脉冲数目到达预设的脉冲数目。
优选地，所述系统时钟具体为通过锁相环对外部时钟进行M倍频后得到的时钟，其中，M为大于1的整数。
优选地，该方法还包括：
预先将所述第一基准时钟进行消抖处理。
优选地，该方法还包括：
当出现异常情况时，复位所述第一基准时钟和所述第二基准时钟。
为解决上述技术问题，本发明还提供了一种多通道PWM输出的控制系统，包括：
第一脉冲生成模块，用于从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，所述第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一脉冲宽度调制PWM信号，N为大于1的整数；
第二脉冲生成模块，用于从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，所述第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便最终生成N路第二PWM信号，其中，所述第二基准时钟的相位与所述第一基准时钟的相位相反。
优选地，该系统还包括：
消抖模块，用于预先将所述第一基准时钟进行消抖处理。
优选地，该系统还包括：
复位模块，用于当出现异常情况时，复位所述第一基准时钟和所述第二基准时钟。
为解决上述技术问题，本发明还提供了一种FPGA，包括上述任一项所述的多通道PWM输出的控制系统。
本发明提供了一种多通道PWM输出的控制方法，包括从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一脉冲宽度调制PWM信号，N为大于1的整数；从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便最终生成N路第二PWM信号，其中，第二基准时钟的相位与第一基准时钟的相位相反。
与现有技术中的死区时间的设置方式相比，本发明提前设置第一死区时间，然后从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达第一死区时间之后，第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成多路第一脉冲，第二脉冲的生成原理相同，只是第二基准时钟的相位与第一基准时钟的相位相反，从而避免了直通现象的发生，而且本发明的死区时间的设置方式保证了死区时间的精确性，使得多通道PWM输出稳定可靠。
本发明还提供了一种多通道PWM输出的控制系统及FPGA，与上述控制方法具有相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中一种多通道PWM输出的控制电路的电路图；
图2为本发明提供的一种多通道PWM输出的控制方法的流程图；
图3为现有技术中一种H桥逆变电路的电路图；
图4为本发明提供的一种多通道PWM输出的波形图；
图5为本发明提供的一种多通道PWM输出的控制系统的结构示意图。
具体实施方式
本发明的核心是提供一种多通道PWM输出的控制方法、系统及FPGA，避免了直通现象的发生，保证了死区时间的精确性，使得多通道PWM输出稳定可靠。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图2，图2为本发明提供的一种多通道PWM输出的控制方法的流程图，该方法包括：
步骤S1：从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一脉冲宽度调制PWM信号，N为大于1的整数；
具体地，这里的预设是提前设置好的，只需要设置一次，除非需要根据实际情况修改，否则不需要重新设置。提前设置好的第一基准时钟相当于一个计时基准，即从第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，在计时时间到达提前设置好的第一死区时间之后，在第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成多路第一脉冲。也就是说，死区时间和第一脉冲的时间之和为第一基准时钟的每个周期中的脉冲的时间。按照第一基准时钟的周期循环，最终便生成N路第一PWM信号。
步骤S2：从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便最终生成N路第二PWM信号，其中，第二基准时钟的相位与第一基准时钟的相位相反。
具体地，这里的预设也是提前设置好的，只需要设置一次，除非需要根据实际情况修改，否则不需要重新设置。这里的第二基准时钟是通过第一基准时钟反相得到的，同样地，第二基准时钟也相当于一个计时基准，即从第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，在计时时间到达提前设置好的第二死区时间之后，在第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成多路第二脉冲。同样地，死区时间和第二脉冲的时间之和为第二基准时钟的每个周期中的脉冲的时间。按照第二基准时钟的周期循环，最终便生成N路第二PWM信号。
由于比较常用的桥式全控整流和H桥逆变均需要多通道PWM技术实现，这里以多通道PWM技术在H桥逆变电路中的应用进行举例说明。
请参照图3和图4，图3为现有技术中一种H桥逆变电路的电路图，图4为本发明提供的一种多通道PWM输出的波形图。
具体地，H桥逆变电路的原理为：四个二极管将2000V交流电整流成直流电，然后直流电经过电容滤波后稳定输出。当PWM1开关和PWM4开关同时打开时，变压器的电压极性为上正下负；当PWM2开关和PWM3开关同时打开时，变压器的电压极性为上负下正，从而实现了直流电变交流电的逆变输出。在整个逆变的过程中，PWM1开关和PWM2开关是禁止同时打开的，否则会造成滤波后输出的直流电短路，从而烧毁整个电路。同样地，PWM3开关和PWM4开关也是禁止同时打开的。因此，精确控制各PWM开关的死区时间是非常重要的。
图4中的CLK1为第一基准时钟，CLK2为第二基准时钟，t1～t2为第一死区时间，t3～t4为第二死区时间，PWM1和PWM4均为第一PWM信号，PWM2和PWM3均为第二PWM信号。将PWM1和PWM4相应地输入PWM1开关的输入端和PWM4开关的输入端，以便同时打开PWM1开关和PWM4开关。同样地，将PWM2和PWM3相应地输入PWM2开关的输入端和PWM3开关的输入端中，以便同时打开PWM2开关和PWM3开关。
可见，由于CLK2的相位与CLK1的相位相反，避免了PWM1开关和PWM2开关同时打开，同样避免了PWM3开关和PWM4开关同时打开。另外，由于t1～t2和t3～t4的存在，精确控制了死区时间，避免了直通现象的发生，从而保护了整个电路。
本发明提供了一种多通道PWM输出的控制方法，包括从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一脉冲宽度调制PWM信号，N为大于1的整数；从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便最终生成N路第二PWM信号，其中，第二基准时钟的相位与第一基准时钟的相位相反。
与现有技术中的死区时间的设置方式相比，本发明提前设置第一死区时间，然后从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达第一死区时间之后，第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成多路第一脉冲，第二脉冲的生成原理相同，只是第二基准时钟的相位与第一基准时钟的相位相反，从而避免了直通现象的发生，而且本发明的死区时间的设置方式保证了死区时间的精确性，使得多通道PWM输出稳定可靠。
在上述实施例的基础上：
作为一种优选地实施例，第二死区时间等于第一死区时间。
具体地，第一死区时间和第二死区时间可以设置为相同的时间。当然，第一死区时间和第二死区时间也可以为不同的时间，本发明在此不做特别的限定，根据实际情况而定。
作为一种优选地实施例，第一死区时间和第二死区时间的预设过程均具体为：
根据系统时钟的频率预设死区时间对应的系统时钟的脉冲数目，死区时间为第一死区时间或者第二死区时间；
则计时时间到达预设第一死区时间和计时时间到达预设第二死区时间的过程均具体为：
累计的系统时钟的脉冲数目到达预设的脉冲数目。
具体地，将第一死区时间和第二死区时间统称为死区时间。死区时间的设置方式可以为：通过系统时钟的频率得到系统时钟的周期，由于系统时钟的每个周期中的脉冲数目固定，便可以得到死区时间对应的系统时钟的脉冲数目，从而达到设置死区时间的目的。因此，后续执行的计时过程具体为从计时开始的时刻累计系统时钟的脉冲数目，直到累计的脉冲数目到达预设的脉冲数目时停止累计，此时相当于计时时间到达死区时间。
当然，本申请也可以利用其他方式设置死区时间，本发明在此不做特别的限定，根据实际情况而定。
作为一种优选地实施例，系统时钟具体为通过锁相环对外部时钟进行M倍频后得到的时钟，其中，M为大于1的整数。
具体地，这里的系统时钟是通过锁相环对外部时钟进行M倍频后得到的高频时钟，能够较好地并行处理多通道PWM高速信号的输出。
当然，本申请也可以利用其他方式得到系统时钟，本发明在此不做特别的限定，根据实际情况而定。
作为一种优选地实施例，该方法还包括：
预先将第一基准时钟进行消抖处理。
具体地，这里的预先是提前处理好的，只需要处理一次，除非实际情况要求，否则不需要重新处理。对第一基准时钟进行消抖处理，使其频率更加稳定，增加了第一基准时钟作为计时基准的准确性和可靠性。
作为一种优选地实施例，该方法还包括：
当出现异常情况时，复位第一基准时钟和第二基准时钟。
考虑到系统可能会出现异常的情况，在异常情况出现时，复位第一基准时钟和第二基准时钟，阻止了多通道PWM输出不稳定的情况的发生，从而避免了直通现象的发生，使得多通道PWM输出安全可靠。
请参照图5，图5为本发明提供的一种多通道PWM输出的控制系统的结构示意图，该系统包括：
第一脉冲生成模块1，用于从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一脉冲宽度调制PWM信号，N为大于1的整数；
第二脉冲生成模块2，用于从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便最终生成N路第二PWM信号，其中，第二基准时钟的相位与第一基准时钟的相位相反。
作为一种优选地实施例，该系统还包括：
消抖模块，用于预先将第一基准时钟进行消抖处理。
作为一种优选地实施例，该系统还包括：
复位模块，用于当出现异常情况时，复位第一基准时钟和第二基准时钟。
本发明提供的系统的介绍请参考上述方法实施例，本发明在此不再赘述。
本发明还提供了一种FPGA，包括上述任一项多通道PWM输出的控制系统。
具体地，FPGA(Field-Programmable Gate Array，现场可编程门阵列)不仅支持数字电路的模块化搭建，而且支持Verilog和VHDL语言编程，设计方式更加灵活。因此，多通道PWM输出的控制系统中的各模块可以集成在一块FPGA中，简化了外围电路的设计，降低了成本。
本发明提供的FPGA的其他介绍请参考上述系统实施例，本发明在此不再赘述。
还需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种多通道PWM输出的控制方法，其特征在于，包括：
从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，所述第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一脉冲宽度调制PWM信号，N为大于1的整数；
从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，所述第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便最终生成N路第二PWM信号，其中，所述第二基准时钟的相位与所述第一基准时钟的相位相反。
2.如权利要求1所述的方法，其特征在于，所述第二死区时间等于所述第一死区时间。
3.如权利要求2所述的方法，其特征在于，所述第一死区时间和所述第二死区时间的预设过程均具体为：
根据系统时钟的频率预设死区时间对应的所述系统时钟的脉冲数目，所述死区时间为所述第一死区时间或者所述第二死区时间；
则所述计时时间到达预设第一死区时间和所述计时时间到达预设第二死区时间的过程均具体为：
累计的所述系统时钟的脉冲数目到达预设的脉冲数目。
4.如权利要求3所述的方法，其特征在于，所述系统时钟具体为通过锁相环对外部时钟进行M倍频后得到的时钟，其中，M为大于1的整数。
5.如权利要求4所述的方法，其特征在于，该方法还包括：
预先将所述第一基准时钟进行消抖处理。
6.如权利要求5所述的方法，其特征在于，该方法还包括：
当出现异常情况时，复位所述第一基准时钟和所述第二基准时钟。
7.一种多通道PWM输出的控制系统，其特征在于，包括：
第一脉冲生成模块，用于从预设的第一基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第一死区时间之后，所述第一基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第一脉冲，以便最终生成N路第一脉冲宽度调制PWM信号，N为大于1的整数；
第二脉冲生成模块，用于从预设的第二基准时钟的每个周期中的脉冲的上升沿所在的时刻开始计时，当计时时间到达预设第二死区时间之后，所述第二基准时钟的每个周期中的脉冲的下降沿所在的时刻之前，生成N路第二脉冲，以便最终生成N路第二PWM信号，其中，所述第二基准时钟的相位与所述第一基准时钟的相位相反。
8.如权利要求7所述的系统，其特征在于，该系统还包括：
消抖模块，用于预先将所述第一基准时钟进行消抖处理。
9.如权利要求8所述的系统，其特征在于，该系统还包括：
复位模块，用于当出现异常情况时，复位所述第一基准时钟和所述第二基准时钟。
10.一种FPGA，其特征在于，包括如权利要求7-9任一项所述的多通道PWM输出的控制系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710791601.2A CN107517049A (zh) | 2017-09-05 | 2017-09-05 | 一种多通道pwm输出的控制方法、系统及fpga |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710791601.2A CN107517049A (zh) | 2017-09-05 | 2017-09-05 | 一种多通道pwm输出的控制方法、系统及fpga |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107517049A true CN107517049A (zh) | 2017-12-26 |
Family
ID=60725090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710791601.2A Pending CN107517049A (zh) | 2017-09-05 | 2017-09-05 | 一种多通道pwm输出的控制方法、系统及fpga |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107517049A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109088641A (zh) * | 2018-07-04 | 2018-12-25 | 华南理工大学 | 一种基于fpga的数字接收机系统及射频模数转换方法 |
| CN111988021A (zh) * | 2019-05-24 | 2020-11-24 | 北京车和家信息技术有限公司 | 一种pwm生成方法、装置、电机控制器及车辆 |
| CN111988021B (zh) * | 2019-05-24 | 2024-05-03 | 北京车和家信息技术有限公司 | 一种pwm生成方法、装置、电机控制器及车辆 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103001513A (zh) * | 2011-09-16 | 2013-03-27 | 拉碧斯半导体株式会社 | Pwm 信号输出电路、pwm 信号输出控制方法以及程序 |
| CN103178815A (zh) * | 2013-04-08 | 2013-06-26 | 浙江大学 | 一种基于fpga的pwm发生器 |
| CN104734678A (zh) * | 2015-01-25 | 2015-06-24 | 东北石油大学 | 基于fpga的pwm死区时间生成方法 |
| CN105811937A (zh) * | 2016-03-15 | 2016-07-27 | 珠海格力电器股份有限公司 | 一种波形输出方法及装置 |
| CN106374893A (zh) * | 2016-09-22 | 2017-02-01 | 北方电子研究院安徽有限公司 | 一种嵌入式SoC系统中通用死区可配置PWM波生成电路 |
-
2017
- 2017-09-05 CN CN201710791601.2A patent/CN107517049A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103001513A (zh) * | 2011-09-16 | 2013-03-27 | 拉碧斯半导体株式会社 | Pwm 信号输出电路、pwm 信号输出控制方法以及程序 |
| CN103178815A (zh) * | 2013-04-08 | 2013-06-26 | 浙江大学 | 一种基于fpga的pwm发生器 |
| CN104734678A (zh) * | 2015-01-25 | 2015-06-24 | 东北石油大学 | 基于fpga的pwm死区时间生成方法 |
| CN105811937A (zh) * | 2016-03-15 | 2016-07-27 | 珠海格力电器股份有限公司 | 一种波形输出方法及装置 |
| CN106374893A (zh) * | 2016-09-22 | 2017-02-01 | 北方电子研究院安徽有限公司 | 一种嵌入式SoC系统中通用死区可配置PWM波生成电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109088641A (zh) * | 2018-07-04 | 2018-12-25 | 华南理工大学 | 一种基于fpga的数字接收机系统及射频模数转换方法 |
| CN111988021A (zh) * | 2019-05-24 | 2020-11-24 | 北京车和家信息技术有限公司 | 一种pwm生成方法、装置、电机控制器及车辆 |
| CN111988021B (zh) * | 2019-05-24 | 2024-05-03 | 北京车和家信息技术有限公司 | 一种pwm生成方法、装置、电机控制器及车辆 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Buso et al. | Digital control in power electronics | |
| US9116184B2 (en) | System and method for verifying the operating frequency of digital control circuitry | |
| CN104919704B (zh) | 互补输出产生器模块 | |
| JP2013081114A (ja) | Ｐｗｍ出力装置及びモータ駆動装置 | |
| AU2019397879B2 (en) | PWM generation circuit, processing circuit and chip | |
| CN107517049A (zh) | 一种多通道pwm输出的控制方法、系统及fpga | |
| JP5885977B2 (ja) | Ｐｗｍ信号出力回路とｐｗｍ信号出力制御方法およびプログラム | |
| JPS5878386A (ja) | 誘導加熱用インバ−タ装置 | |
| JP5258827B2 (ja) | Ｐｗｍ制御装置及びモータ制御装置 | |
| CN209231361U (zh) | 基于pwm信号的速度检测器、处理电路及芯片 | |
| TWI491169B (zh) | 具有信號擷取功能之模組化風扇馬達控制電路及其控制方法 | |
| CN109580975A (zh) | 一种基于pwm信号的速度检测器、处理电路及芯片 | |
| CN109379018A (zh) | 一种三相交流电机的变频控制电路及控制方法 | |
| KR101626762B1 (ko) | 모터 드라이버 | |
| Zhou et al. | Design and implementation of an FPGA-based 3-phase sinusoidal PWM VVVF controller | |
| EP3104514A1 (en) | Method and system for simulating inverter phase legs during discontinuous conduction mode | |
| CN104753417A (zh) | 用于麻醉机的无刷直流电机的控制装置和方法 | |
| CN205945576U (zh) | 步进电机驱动器 | |
| CN204517771U (zh) | 晶闸管电动机软起动器双窄高频触发脉冲列生成电路 | |
| Cunţan et al. | Xilinx implementation of a serial-parallel digital converter | |
| CN209170328U (zh) | Pwm生成电路、处理电路及芯片 | |
| JPS6115571A (ja) | Ｐｗｍインバータの過電流保護方法及び装置 | |
| Gorbounov et al. | FPGA based multichannel PWM controller with embedded dead time | |
| Parker et al. | Current Balancing of Parallel High Current SiC Half Bridge Modules using Delay Based Active Gate Driving with Inter-Device Inductances | |
| KR940006610Y1 (ko) | 인버터 장치의 온시간 지연 가변회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171226 |
|
| RJ01 | Rejection of invention patent application after publication |