JP5258827B2 - Ｐｗｍ制御装置及びモータ制御装置 - Google Patents

Description

この発明はモータを駆動する際のパルス幅変調（以下、ＰＷＭと言う）制御を行うＰＷＭ制御装置及びそのＰＷＭ制御装置を用いるモータ制御装置に関する。

図６はＰＷＭ制御装置の従来構成例を示したものであり、ＰＷＭ制御装置は三角波発生器１１と三角波比較回路１２と駆動信号生成回路２０とよりなり、駆動信号生成回路２０はこの例では反転回路２１とディレイ回路２２，２３とによって構成されている。

三角波発生器１１は一定の周期で変動する基準三角波電圧を出力する。三角波比較回路１２は三角波発生器１１が出力する基準三角波電圧と、上位装置（図示せず）から入力される電圧指令とを比較し、ＰＷＭ信号を出力する。ＰＷＭ信号は図７に示したように、基準三角波電圧に対して電圧指令が大きい場合はハイレベル（Ｈ）となり、小さい場合はローレベル（Ｌ）となる。

ＰＷＭ信号は駆動信号生成回路２０に入力され、駆動信号生成回路２０はＰＷＭ信号からＡＣモータを駆動制御するインバータ回路（図示せず）のＵ、Ｖ、Ｗ相の各アームの２つのスイッチング素子（上アームスイッチング素子、下アームスイッチング素子）を駆動するためのスイッチング素子駆動信号を生成する。２つのスイッチング素子駆動信号はこの例ではＵ相アームに対する信号をＰＷＭ＿Ｕ信号及びＰＷＭ＿ｎＵ信号として示している。

スイッチング素子をオンさせる場合、上アームスイッチング素子と下アームスイッチング素子のターンオフ・ターンオン時間を考慮し、両方同時にオンとなる短絡を防ぐ時間（デッドタイム）を設ける必要がある。ディレイ回路２２，２３はこのために設けられており、ＰＷＭ信号と反転回路２１により反転された反転ＰＷＭ信号はそれぞれディレイ回路２２，２３に入力される。ディレイ回路２２，２３では基準クロック信号から一定時間のディレイが設定され、これにより図７に示したようにＰＷＭ＿Ｕ信号及びＰＷＭ＿ｎＵ信号に対してデッドタイム（ＤＴ）が形成される。

図８に示した表１はＰＷＭスイッチング周波数を２０ｋＨｚ（周期＝５０μＳ）とし、デッドタイムを１μＳとした時の電圧指令に対するＰＷＭ信号のパルスオン時間（パルス幅）とＰＷＭ＿Ｕ信号、ＰＷＭ＿ｎＵ信号のパルスオン時間を示したものであり、図９は電圧指令とアームの出力電圧との関係を示したものである。なお、表１においてＰＷＭ信号のパルスオン時間が５０μＳの場合は、１周期の全期間においてＰＷＭ信号はハイレベルであり、立ち上がりは存在しないため、パルスの立ち上がりをディレイさせるデットタイムは設定されず、ＰＷＭ＿Ｕ信号のパルスオン時間は５０.０μＳとなる。また、ＰＷＭ信号のパルスオン時間が０.０μＳの場合は、反転ＰＷＭ信号のパルスオン時間が５０μＳとなり、１周期の全期間において反転ＰＷＭ信号はハイレベルとなって立ち上がりは存在しないため、デットタイムは設定されず、ＰＷＭ＿ｎＵ信号のパルスオン時間は５０.０μＳとなる。

表１よりデッドタイムの影響で電圧指令が基準三角波電圧の最大値近傍の値になっている場合はＰＷＭ＿Ｕ信号のパルスオン時間は４８.８μＳから５０μＳに一気に変化し、また電圧指令が基準三角波電圧の最小値近傍の値になっている場合にはＰＷＭ＿ｎＵ信号のパルスオン時間が４８.８μＳから５０μＳに一気に変化していることがわかる。このようなパルスオン時間の変化により、アームの出力電圧が最大値もしくは最小値近傍の値になっている場合には図９に示したように電圧指令の変化に対して出力電圧が不連続となる。

このような出力電圧の不連続な変化はモータ制御の不安定さにつながり、よって従来においては例えば電圧指令に対して出力制限をかけ、図９に示したように出力電圧が不連続とならない範囲を制御範囲として使用するといったことが行われていた。

しかしながら、このような方法では供給電源に対して出力電圧を最大まで出力することはできず、つまりＡＣモータを用いたシステムにおいて、モータトルク（動作速度）に制限をかけることになり、供給電源を有効に利用できていないことになる。

これに対し、特許文献１には三角波比較回路を２つ用意し、基準三角波電圧を（＋），（−）にオフセットした電圧をそれら三角波比較回路にそれぞれ入力する方式を採用することで、電圧指令が基準三角波電圧の最大値もしくは最小値の近傍にある場合でも電圧指令に対する出力電圧の変化が連続となるようにしたＰＷＭ制御装置が記載されている。

特開２００１−２１８４７９号公報

ところで、この種のＰＷＭ制御装置では例えば２０ｋＨｚ以上といった高速の電流ループ応答を必要とする場合、三角波比較回路はディジタル回路ではその実現が困難であり、アナログ回路で一般に構成される。

上述した特許文献１に記載されているＰＷＭ制御装置では、出力電圧が最大まで連続的に得られるものとなっているものの、三角波比較回路を２つ用いるものとなっているため、三角波比較回路をアナログ回路で構成した場合には構成部品点数が極めて多くなってしまい、コストアップになるという問題がある。

この発明の目的はこの問題に鑑み、コストアップを招くことなく、出力電圧を最大まで連続的に得られるようにしたＰＷＭ制御装置を提供することにあり、さらにそのＰＷＭ制御装置を用いたモータ制御装置を提供することにある。

請求項１の発明によれば、三角波発生器と、その三角波発生器が出力する基準三角波電圧と電圧指令とを比較し、ＰＷＭ信号を出力する三角波比較回路と、ＰＷＭ信号からアームの２つのスイッチング素子を駆動するためのスイッチング素子駆動信号を生成する駆動信号生成回路とよりなるＰＷＭ制御装置において、駆動信号生成回路は、ＰＷＭ信号を反転させて反転ＰＷＭ信号を生成する反転回路と、ＰＷＭ信号のパルスオン時間を検出する第１のパルス時間検出器と、反転ＰＷＭ信号のパルスオン時間を検出する第２のパルス時間検出器と、第１のパルス時間検出器が検出したパルスオン時間と所定のデッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する第１の比較回路と、第２のパルス時間検出器が検出したパルスオン時間とデッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する第２の比較回路と、第２の比較回路から出力されるディレイ時間に基づき、ＰＷＭ信号の立ち上がりをディレイさせて第１のスイッチング素子駆動信号を生成する第１の可変ディレイ回路と、第１の比較回路から出力されるディレイ時間に基づき、反転ＰＷＭ信号の立ち上がりをディレイさせて第２のスイッチング素子駆動信号を生成する第２の可変ディレイ回路とを備える。

請求項２の発明では請求項１の発明において、三角波比較回路はアナログ回路で構成され、駆動信号生成回路はディジタル回路で構成される。

請求項３の発明によれば、モータ制御装置は請求項１又は２記載のＰＷＭ制御装置と、そのＰＷＭ制御装置が生成するスイッチング素子駆動信号によって駆動制御されるインバータ回路と、そのインバータ回路によって駆動制御されるＡＣモータとからなる。

この発明によれば、電圧指令に対する出力電圧の不連続な変化を解消することができ、出力電圧を最大まで連続的に得ることができる。

さらに、高速応答化を図る上では三角波比較回路はアナログ回路で構成されるが、従来の三角波比較回路を２つ用いるものと異なり、この発明では三角波比較回路は１つでよく、ディジタル回路で構成される駆動信号生成回路のディジタル回路の構成を変更するだけでよいため、コストアップを招くこともない。

この発明によるＰＷＭ制御装置の一実施例の構成を示すブロック図。 図１における駆動信号生成回路をディジタル回路で構成した場合の回路構成例を示す図。 図２に示した駆動信号生成回路の動作の一例を説明するための図。 電圧指令に対するＰＷＭ信号、反転ＰＷＭ信号、ＰＷＭ＿Ｕ信号及びＰＷＭ＿ｎＵ信号のパルスオン時間を示す表。 電圧指令と出力電圧の関係を示すグラフ。 ＰＷＭ制御装置の従来構成例を示すブロック図。 ＰＷＭ信号の生成及び従来のＰＷＭ＿Ｕ信号、ＰＷＭ＿ｎＵ信号を説明するための図。 電圧指令に対するＰＷＭ信号及び従来のＰＷＭ＿Ｕ信号、ＰＷＭ＿ｎＵ信号のパルスオン時間を示す表。 従来の電圧指令と出力電圧の関係を示すブラフ。

この発明の実施形態を図面を参照して実施例により説明する。

図１はこの発明によるＰＷＭ制御装置の一実施例の機能構成を示したものであり、ＰＷＭ制御装置は三角波発生器１１と三角波比較回路１２と駆動信号生成回路１００とによって構成されている。三角波比較回路１２は図６に示した従来例と同様、三角波発生器１１が出力する基準三角波電圧と電圧指令とを比較し、ＰＷＭ信号を出力する。

ＰＷＭ信号からスイッチング素子駆動信号を生成する駆動信号生成回路１００はこの例ではＰＷＭ信号を反転させて反転ＰＷＭ信号を生成する反転回路３０と、第１及び第２のパルス時間検出器４０，５０と、第１及び第２の比較回路６０，７０と、第１及び第２の可変ディレイ回路８０，９０とによって構成されている。ＰＷＭ信号は反転回路３０、第１のパルス時間検出器４０及び第１の可変ディレイ回路８０に入力される。

第１のパルス時間検出器４０はＰＷＭ信号のパルスオン時間を検出し、第１の比較回路６０に出力する。第１の比較回路６０は第１のパルス時間検出器４０から入力されたパルスオン時間と、予め設定されている所定のデッドタイム（ＤＴ）とを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ（Ｔｄ）時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間（Ｔｄ）として出力する。

第２のパルス時間検出器５０は反転回路３０から入力される反転ＰＷＭ信号のパルスオン時間を検出し、第２の比較回路７０に出力する。第２の比較回路７０は第２のパルス時間検出器５０から入力されたパルスオン時間と、予め設定されているデッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する。

なお、これら第１及び第２のパルス時間検出器４０，５０における時間の計測は基準クロック信号の立ち上がりまたは立ち下がりを使用して行われ、第１及び第２の比較回路６０，７０における比較も基準クロック信号を基準として行われる。時間計測の分解能を上げるためには基準となるクロックはできるだけ早い方が望ましい。

第２の比較回路７０が出力するディレイ時間は第１の可変ディレイ回路８０に入力され、第１の可変ディレイ回路８０は入力されたディレイ時間に基づき、ＰＷＭ信号の立ち上がりをディレイさせ、第１のスイッチング素子（上アームスイッチング素子）を駆動するためのＰＷＭ＿Ｕ信号を生成して出力する。

一方、第２の可変ディレイ回路９０には反転ＰＷＭ信号と第１の比較回路６０が出力するディレイ時間が入力され、第２の可変ディレイ回路９０は入力されたディレイ時間に基づき、反転ＰＷＭ信号の立ち上がりをディレイさせ、第２のスイッチング素子（下アームスイッチング素子）を駆動するためのＰＷＭ＿ｎＵ信号を生成して出力する。

このように、この例では従来において一定であったＰＷＭ＿Ｕ信号及びＰＷＭ＿ｎＵ信号のデッドタイムを第１及び第２の可変ディレイ回路８０，９０を用いることによって可変とし、ＰＷＭ信号及び反転ＰＷＭ信号のパルスオン時間がそれぞれ予め設定した所定のデッドタイムより短い場合にはそのパルスオン時間をそれぞれディレイ時間とし、つまりデッドタイムとしてＰＷＭ＿ｎＵ信号及びＰＷＭ＿Ｕ信号を生成するものとなっている。これにより、デッドタイムが一定値であったことによって発生していた電圧指令に対する出力電圧の不連続な変化を解消することができ、出力電圧を最大まで連続的に得ることができるものとなっている。

上記のような構成において、三角波比較回路１２は高速応答化を図る上ではアナログ回路で構成される。一方、三角波比較回路１２の出力（ＰＷＭ信号）はオン・オフのディジタル信号として扱えるため、駆動信号生成回路１００は例えばＦＰＧＡ（Field programmable gate array）やＰＬＤ（Programmable Logic device）等のディジタル回路で構成することができる。

図２は駆動信号生成回路１００をディジタル回路で構成した場合の回路構成の一例を示したものである。

この例では第１のパルス時間検出器４０はＨｉ判断回路４１とカウンタ回路４２と立ち下がりエッジ検出回路４３とよりなり、第２のパルス時間検出器５０はＨｉ判断回路５１とカウンタ回路５２と立ち下がりエッジ検出回路５３とよりなる。第１の可変ディレイ回路８０は立ち上がりエッジ検出回路８１とタイマ回路８２とアンド回路８３とによって構成され、第２の可変ディレイ回路９０は同様に立ち上がりエッジ検出回路９１とタイマ回路９２とアンド回路９３とによって構成されている。

以下、この図２に示した回路の動作について説明する。

Ｈｉ判断回路４１はＰＷＭ信号がＨであることを判定し、カウンタ回路４２にカウント許可信号を与える。カウンタ回路４２はカウント許可信号を受けてカウントアップするように動作し、その結果（カウント値）はカウント値比較回路６１に入力される。カウンタ回路４２は、ＰＷＭ信号がＬになったことを検出する立ち下がりエッジ検出回路４３のカウントクリア信号でカウント値のクリアが行われる。

カウント値比較回路６１は、ＰＷＭ信号がＬになったことを検出する立ち下がりエッジ検出回路４３から比較許可信号を受け、カウンタ回路４２からのカウント値と、予め設定されているディレイ時間設定値（デッドタイム，例えば１μＳ）を比較し、その大小を判断する。
（カウンタ回路４２からのカウント値）≧（カウント値に換算したディレイ時間設定値）の場合、
カウント値比較回路６１はディレイ時間としてカウント値に換算したディレイ時間設定値（デッドタイム）をタイマ回路９２に出力する。
（カウンタ回路４２からのカウント値）＜（カウント値に換算したディレイ時間設定値）の場合、
カウント値比較回路６１はディレイ時間としてカウンタ回路４２からのカウント値をタイマ回路９２に出力する。

タイマ回路９２はカウント値比較回路６１で上記の判断が行われるまでの検出遅れ時間をカウント値に換算した値を、入力されたディレイ時間から差し引いた値をカウント値とし、そのカウント値の時間分だけ、反転ＰＷＭ信号のオンを禁止させる信号をアンド回路９３に出力する。

これら一連の検出動作は基準クロック信号を基準として行われているため、ＰＷＭ信号の立ち下がりを検出する時間の遅れやカウント値比較回路６１からタイマ回路９２にディレイ時間をセットする時間の遅れが発生するが、検出遅れ時間はあらかじめ見積もることができるので、タイマ回路９２で補正する。
アンド回路９３には反転回路３０から反転ＰＷＭ信号が入力され、アンド回路９３はＰＷＭ＿ｎＵ信号を生成して出力する。タイマ回路９２は反転ＰＷＭ信号がＬになったことを検出する立ち下がりエッジ検出回路５３のタイマクリア信号でカウント値のクリアが行われる。

以上、ＰＷＭ＿ｎＵ信号の生成について説明したが、ＰＷＭ＿Ｕ信号も同様にして生成される。

図３は上記のようにして生成されるＰＷＭ＿ｎＵ信号の一例を示したものである。図３では基準クロックは１０ＭＨｚ（周期＝１００ｎＳ）とし、クロックの立ち上がりエッジ時のパルスオン時間を検知するものとしている。

図３においてＰＷＭ信号がＨのカウント数は６であり、予め設定されたデッドタイム１μＳに対してＰＷＭ信号のパルスオン時間６００ｎＳは短いため、このパルスオン時間がＰＷＭ＿ｎＵ信号の、ＰＷＭ信号の立ち下がりからのディレイ時間となっている。これに対し、デッドタイムが１μＳで一定の従来例の場合、ＰＷＭ＿ｎＵ信号はＰＷＭ信号の立ち下がりから１μＳはパルスオンとならない。

図４に示した表２は図８に示した表１と同様、ＰＷＭスイッチング周波数を２０ｋＨｚとし、デッドタイムを１μＳとした時の、上述した例における電圧指令に対するＰＷＭ信号、反転ＰＷＭ信号のパルスオン時間とＰＷＭ＿Ｕ信号、ＰＷＭ＿ｎＵ信号のパルスオン時間を示したものであり、図５は電圧指令と出力電圧の関係を示したものである。

これら表２及び図５より、この例では電圧指令に対する出力電圧の不連続な変化が解消され、出力電圧を最大まで連続的に得られることがわかる。

なお、駆動信号生成回路１００は前述したように、変更の容易なＦＰＧＡ等のディジタル回路で構成することができ、つまりこの例における駆動信号生成回路１００はＦＰＧＡ等のディジタル回路の構成を変更するだけで対応することができるので部品点数が増加することはない。

上述したＰＷＭ制御装置はＡＣモータの駆動制御に使用され、ＰＷＭ制御装置と、ＰＷＭ制御装置が生成するスイッチング素子駆動信号によって駆動制御されるインバータ回路と、そのインバータ回路によって駆動制御されるＡＣモータとによってモータ制御装置が構成される。

１１ 三角波発生器
１２ 三角波比較回路
３０ 反転回路
４０ 第１のパルス時間検出器
５０ 第２のパルス時間検出器
６０ 第１の比較回路
７０ 第２の比較回路
８０ 第１の可変ディレイ回路
９０ 第２の可変ディレイ回路
１００ 駆動信号生成回路

Claims (3)

1. 三角波発生器と、その三角波発生器が出力する基準三角波電圧と電圧指令とを比較し、ＰＷＭ信号を出力する三角波比較回路と、前記ＰＷＭ信号からアームの２つのスイッチング素子を駆動するためのスイッチング素子駆動信号を生成する駆動信号生成回路とよりなるＰＷＭ制御装置において、
   前記駆動信号生成回路は、
   前記ＰＷＭ信号を反転させて反転ＰＷＭ信号を生成する反転回路と、
   前記ＰＷＭ信号のパルスオン時間を検出する第１のパルス時間検出器と、
   前記反転ＰＷＭ信号のパルスオン時間を検出する第２のパルス時間検出器と、
   前記第１のパルス時間検出器が検出したパルスオン時間と所定のデッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する第１の比較回路と、
   前記第２のパルス時間検出器が検出したパルスオン時間と前記デッドタイムとを比較し、パルスオン時間がデッドタイム未満の時はそのパルスオン時間をディレイ時間として出力し、パルスオン時間がデッドタイム以上の時はデッドタイムをディレイ時間として出力する第２の比較回路と、
   前記第２の比較回路から出力されるディレイ時間に基づき、前記ＰＷＭ信号の立ち上がりをディレイさせて第１のスイッチング素子駆動信号を生成する第１の可変ディレイ回路と、
   前記第１の比較回路から出力されるディレイ時間に基づき、前記反転ＰＷＭ信号の立ち上がりをディレイさせて第２のスイッチング素子駆動信号を生成する第２の可変ディレイ回路とを備えることを特徴とするＰＷＭ制御装置。
2. 請求項１記載のＰＷＭ制御装置において、
   前記三角波比較回路はアナログ回路で構成され、
   前記駆動信号生成回路はディジタル回路で構成されていることを特徴とするＰＷＭ制御装置。
3. 請求項１又は２記載のＰＷＭ制御装置と、そのＰＷＭ制御装置が生成するスイッチング素子駆動信号によって駆動制御されるインバータ回路と、そのインバータ回路によって駆動制御されるＡＣモータとからなることを特徴とするモータ制御装置。