JP5803950B2 - スイッチング素子の駆動装置 - Google Patents

Description

本発明は、直流電源に並列接続された高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備える電力変換回路に適用されるスイッチング素子の駆動装置に関する。

この種の駆動装置としては、例えば下記特許文献１に見られるように、インバータを構成する半導体スイッチング素子（ＩＧＢＴ）のオフ操作指令がなされる状況下、ゲート電圧の立ち下がり時点からコレクタ電流の立ち下がり時点までのタイムラグであるターンオフ遅延時間を調整することで、デッドタイムを補正する装置が知られている。この装置について詳しく説明すると、この装置は、コレクタ及びエミッタ間電圧、コレクタ電流、並びにスイッチング素子の温度（以下、素子温度）である入力パラメータと関係付けられたスイッチング素子のターンオフ遅延時間特性を表すマップが記憶されたマップ記憶手段を備えている。そして、スイッチング素子の駆動時における上記入力パラメータを推定し、推定された入力パラメータ及び上記マップに基づきデッドタイムを補正している。これにより、デッドタイムを短くすることができ、ひいてはインバータに接続されたモータの制御性を高めることができる。

特開２０１０−１４２０７４号公報

ところで、例えば上記特許文献１に記載された技術を用いてデッドタイムのばらつきを低減させようとする場合、コレクタ及びエミッタ間電圧、コレクタ電流、並びに素子温度の推定値が要求される。このため、コレクタ及びエミッタ間電圧等を取り込むために要求される回路素子の数が増大する等、デッドタイムのばらつきを低減させるための回路構成が煩雑となる懸念がある。

本発明は、上記課題を解決するためになされたものであり、その目的は、デッドタイムのばらつきを低減させるための回路構成が煩雑となることを回避できるスイッチング素子の駆動装置を提供することにある。

上記課題を解決すべく、本発明は、直流電源（１２）に並列接続された高電位側のスイッチング素子（Ｓ＊ｐ）及び低電位側のスイッチング素子（Ｓ＊ｎ）の直列接続体を備える電力変換回路（ＩＶ）に適用され、前記スイッチング素子をオン状態に切り替えるオン操作指令又は前記スイッチング素子をオフ状態に切り替えるオフ操作指令を表す操作信号の指令状態が切り替えられてから、前記スイッチング素子の操作状態が前記指令状態に応じた操作状態に切り替えられるまでの遅延時間を計時する計時手段と、前記計時手段によって計時された前記遅延時間を指令時間に調整する調整手段と、を備えることを特徴とする。

上記発明では、計時手段及び調整手段を備えることで、上記遅延時間のばらつきを低減させることができ、ひいてはデッドタイムのばらつきを低減させることができる。さらに、上記発明では、例えば上記特許文献１に記載された技術とは異なり、スイッチング素子の温度等、デッドタイムのばらつきを低減させるために要求されるパラメータの数を低減させることができる。これにより、上記パラメータを取り込むために要求される回路素子の数の増大を抑制することができ、ひいてはデッドタイムのばらつきを低減させるための回路構成が煩雑となることを好適に回避することもできる。

第１の実施形態にかかるモータ制御システムの構成図。 同実施形態にかかるドライブＩＣ等の構成図。 同実施形態にかかる遅延時間の調整手法の概要を示す図。 同実施形態にかかるオン遅延時間調整処理の手順を示すフローチャート。 同実施形態にかかるゲート電圧を用いた遅延時間の計時手法を示すタイムチャート。 同実施形態にかかる遅延時間の伝達手法を示す図。 同実施形態にかかる遅延時間及びＤｕｔｙの関係を示す図。 同実施形態にかかるオフ遅延時間調整処理の手順を示すフローチャート。 同実施形態にかかるオフ遅延時間調整処理の一例を示すタイムチャート。 同実施形態にかかる診断処理の手順を示すフローチャート。 第２の実施形態にかかるセンス電圧を用いたオン遅延時間の計時手法を示すタイムチャート。 同実施形態にかかるセンス電圧を用いたオフ遅延時間の計時手法を示すタイムチャート。 第３の実施形態にかかるオン遅延時間調整処理の手順を示すフローチャート。 第４の実施形態にかかるドライブＩＣ等の構成図。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動装置を車載主機として回転機及び内燃機関を備えるハイブリッド車両に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に示すように、モータジェネレータ１０は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータＩＶを介して「直流電源」としての高電圧バッテリ１２に接続されている。高電圧バッテリ１２の端子電圧は、例えば百Ｖ以上である。

インバータＩＶは、高電位側のスイッチング素子Ｓ＊ｐ（＊＝ｕ，ｖ，ｗ）及び低電位側のスイッチング素子Ｓ＊ｎの直列接続体を備えている。詳しくは、インバータＩＶは、Ｕ相のスイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、Ｖ相のスイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、Ｗ相のスイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えている。これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。ちなみに、本実施形態では、上記スイッチング素子Ｓ＊＃（＃＝ｐ，ｎ）として、電圧制御形のものが用いられ、より具体的には、ＩＧＢＴが用いられている。そして、スイッチング素子Ｓ＊＃には、フリーホイールダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源し、マイコンを主体として構成されている。制御装置１４は、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶを操作する。詳しくは、制御装置１４は、インバータＩＶを構成するスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎを生成してドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。なお、本実施形態において、制御装置１４が「操作信号生成手段」を構成する。

インターフェース１８は、高電圧バッテリ１２、インバータＩＶ及びモータジェネレータ１０を備える高電圧システムと、低電圧バッテリ１６及び制御装置１４を備える低電圧システムとの間を電気的に絶縁しつつ、これらの間の信号の伝達を行う機能を有する。本実施形態において、インターフェース１８は、光絶縁素子（フォトカプラ）を備えている。なお、本実施形態において、低電圧システムが「第１の領域」に相当し、高電圧システムが「第２の領域」に相当する。また、低電圧システムの基準電位ＶｓｔＬと、高電圧システムの基準電位ＶｓｔＨとは相違している。特に、本実施形態では、高電圧システムの基準電位ＶｓｔＨが高電圧バッテリ１２の負極電位に設定され、低電圧システムの基準電位ＶｓｔＬが高電圧バッテリ１２の正極電位と負極電位との中央値である車体電位に設定されている。

次に、図２を用いて、本実施形態にかかる上記ドライブユニットＤＵ等の構成を説明する。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路である単一のドライブＩＣ２０を備えている。詳しくは、ドライブＩＣ２０の第１の端子Ｔ１には、所定の端子電圧Ｖｏｍ（例えば１５Ｖ）を有する定電圧電源２２が接続されている。定電圧電源２２は、スイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に印加する電圧を生成するための電源である。また、第１の端子Ｔ１には、ＰチャネルＭＯＳＦＥＴ（充電用スイッチング素子２４）の一端が接続され、充電用スイッチング素子２４の他端には、ドライブＩＣ２０の第２の端子Ｔ２が接続されている。第２の端子Ｔ２には、充電用抵抗体２６を介してスイッチング素子Ｓ＊＃のゲートが接続されている。

スイッチング素子Ｓ＊＃のゲートには、また、放電用抵抗体２８を介してドライブＩＣ２０の第３の端子Ｔ３が接続されている。第３の端子Ｔ３には、ＮチャネルＭＯＳＦＥＴ（放電用スイッチング素子３０）の一端が接続され、放電用スイッチング素子３０の他端には、ドライブＩＣ２０の第４の端子Ｔ４が接続されている。そして、第４の端子Ｔ４には、スイッチング素子Ｓ＊＃の出力端子（エミッタ）が接続されている。

スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）及びエミッタ間に流れる電流（以下、コレクタ電流）と相関を有する微少電流（例えば、コレクタ電流の「１／１００００」）を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔには、抵抗体（センス抵抗３２）を介してエミッタが接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗３２に電圧降下が生じるため、センス抵抗３２のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と相関を有する電気的な状態量とすることができる。なお、本実施形態では、センス抵抗３２の両端のうちセンス端子Ｓｔ側の電位がエミッタの電位よりも高い場合のセンス電圧Ｖｓｅを正と定義し、エミッタの電位を「０」とする。また、センス電圧Ｖｓｅは、ドライブＩＣ２０の第５の端子Ｔ５を介してドライブＩＣ２０に備えられる駆動制御部３４に取り込まれる。

駆動制御部３４には、インターフェース１８を構成する第１のフォトカプラ１８ａと、ドライブＩＣ２０の第６の端子Ｔ６とを介して制御装置１４から出力される操作信号ｇ＊＃が入力される。ここで、本実施形態では、第１のフォトカプラ１８ａを介して駆動制御部３４に入力される操作信号を「ｖ＊＃」と表記している。また、本実施形態において、駆動制御部３４に入力される操作信号ｖ＊＃は、制御装置１４から出力される操作信号ｇ＊＃の論理反転信号とされている。なお、本実施形態において、駆動制御部３４が、スイッチング素子Ｓ＊＃を駆動する（オンオフ操作する）機能を有する「駆動制御手段」を構成し、第１のフォトカプラ１８ａが「第１の絶縁伝達手段」を構成する。

駆動制御部３４は、入力される操作信号ｖ＊＃に基づき、ゲート電荷の充放電処理を行う。ここで、本実施形態において、制御装置１４から出力される操作信号ｇ＊＃は、「Ｈ」によってスイッチング素子Ｓ＊＃をオン状態に切り替える指令であるオン操作指令を表し、「Ｌ」によってスイッチング素子Ｓ＊＃をオフ状態に切り替える指令であるオフ操作指令を表す。すなわち、第６の端子Ｔ６に入力される操作信号ｖ＊＃は、「Ｌ」によってオン操作指令を表し、「Ｈ」によってオフ操作指令を表す。まず、ゲート電荷の充電処理について説明すると、操作信号ｖ＊＃がオン操作指令「Ｌ」とされることで、充電用スイッチング素子２４をオン操作し、また、放電用スイッチング素子３０をオフ操作する。これにより、スイッチング素子Ｓ＊＃がオン状態に切り替えられる。一方、ゲートの放電処理について説明すると、操作信号ｖ＊＃がオフ操作指令「Ｈ」とされることで、充電用スイッチング素子２４をオフ操作に切り替え、また、放電用スイッチング素子３０をオン操作に切り替える。これにより、スイッチング素子Ｓ＊＃がオフ状態に切り替えられる。

駆動制御部３４は、また、スイッチング素子Ｓ＊＃に関する異常が生じた旨を制御装置１４に伝達する機能を有する。詳しくは、駆動制御部３４は、スイッチング素子Ｓ＊＃に関する異常が生じている旨をフェール信号ＦＬとして、ドライブＩＣ２０の第７の端子Ｔ７と、インターフェース１８を構成する第２のフォトカプラ１８ｂとを介して制御装置１４に伝達する。ここで、本実施形態において、制御装置１４に入力されるフェール信号ＦＬは、駆動制御部３４から出力されるフェール信号ＦＬの論理反転信号とされている。こうした構成を前提として、本実施形態において、制御装置１４に入力されるフェール信号ＦＬは、論理「Ｌ」によってスイッチング素子Ｓ＊＃に関する異常が生じていることを示し、「Ｈ」によって上記異常が生じていないことを示す。なお、スイッチング素子Ｓ＊＃に関する異常には、スイッチング素子Ｓ＊＃の過熱異常や、スイッチング素子Ｓ＊＃の過電流異常が含まれる。また、本実施形態において、第２のフォトカプラ１８ｂが「第２の絶縁伝達手段」を構成する。

続いて、本実施形態にかかる遅延時間調整処理について説明する。この処理は、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎの双方がオン状態とされることを回避するためのデッドタイムのばらつきを低減すべく設けられる。

図３を用いて、上記処理の概要について説明する。詳しくは、図３（ａ）は、駆動制御部３４に入力される高電位側のスイッチング素子Ｓ＊ｐに対する操作信号ｖ＊ｐの推移であり、図３（ｂ）は、駆動制御部３４に入力される低電位側のスイッチング素子Ｓ＊ｎに対する操作信号ｖ＊ｎの推移である。また、図３（ｃ）は、高電位側のスイッチング素子Ｓ＊ｐのゲート電圧Ｖｇｅｐ及び低電位側のスイッチング素子Ｓ＊ｎのゲート電圧Ｖｇｅｎの推移である。なお、図３は、高電位側のスイッチング素子Ｓ＊ｐがオフ状態に切り替えられた後、低電位側のスイッチング素子Ｓ＊ｎがオン状態に切り替えられる場合における操作信号ｖ＊ｐ，ｖ＊ｎ等の推移である。

図示される例において、高電位側の操作信号ｖ＊ｐの論理が「Ｈ」に反転されてから低電位側の操作信号ｖ＊ｎの論理が「Ｌ」に反転されるまでの時間（時刻ｔ１〜ｔ３）が、制御装置１４において設定されるデッドタイム指令値ＤＴ＊である。また、高電位側の操作信号ｖ＊ｐの論理が「Ｈ」に反転されてから、高電位側のスイッチング素子Ｓ＊ｐのゲート電圧Ｖｇｅｐが低下してスレッショルド電圧Ｖｔｈに到達するまでの所要時間（時刻ｔ１〜ｔ２）をオフ遅延時間Ｔｏｆｆｒと称し、低電位側の操作信号ｖ＊ｎの論理が「Ｌ」に反転されてから、低電位側のスイッチング素子Ｓ＊ｎのゲート電圧Ｖｇｅｎが上昇してスレッショルド電圧Ｖｔｈに到達するまでの所要時間（時刻ｔ３〜ｔ４）をオン遅延時間Ｔｏｎｒと称すこととする。

ここで、デッドタイム指令値ＤＴ＊と実際のデッドタイムＤＴｒとは、下式（ｅｑ１）で表される関係を有する。

ＤＴ＊＝ＤＴｒ＋Ｔｏｆｆｒ−Ｔｏｎｒ …（ｅｑ１）
本実施形態では、遅延時間調整処理として、実際のデッドタイムＤＴｒのばらつきを低減すべく、オフ遅延時間Ｔｏｆｆｒをその指令値（以下、オフ指令値Ｔｏｆｆ＊）としてかつ、オン遅延時間Ｔｏｎｒをその指令値（以下、オン指令値Ｔｏｎ＊）とするようにオフ遅延時間Ｔｏｆｆ及びオン遅延時間Ｔｏｎを調整する処理を行う。ここで、実際のデッドタイムＤＴｒがばらつくのは、オフ遅延時間Ｔｏｆｆｒ及びオン遅延時間Ｔｏｎｒがばらつくためである。これら遅延時間Ｔｏｆｆｒ，Ｔｏｎｒがばらつく要因としては、例えば、第１のフォトカプラ１８ａにおける信号伝達遅延時間のばらつき、定電圧電源２２の端子電圧Ｖｏｍのばらつき、充電用抵抗体２６や放電用抵抗体２８の抵抗値のばらつき、ドライブＩＣ２０内における遅延時間のばらつきが挙げられる。また、上記要因としては、スイッチング素子Ｓ＊＃の個体差に起因したスレッショルド電圧Ｖｔｈやゲート充電電荷量Ｑｇのばらつき等、スイッチング素子Ｓ＊＃の素子特性のばらつきが挙げられる。更に、上記要因としては、コレクタ電流や、素子温度、インバータＩＶの入力電圧等、スイッチング素子Ｓ＊＃の使用状態が挙げられる。なお、本実施形態において、オン指令値Ｔｏｎ＊及びオフ指令値Ｔｏｆｆ＊が「指令時間」に相当する。

特に、本実施形態では、実際のデッドタイムＤＴｒを制御装置１４によって設定されたデッドタイム指令値ＤＴ＊とするように、オフ指令値Ｔｏｆｆ＊及びオン指令値Ｔｏｎ＊を予め定めた固定値として設定する。詳しくは、上式（ｅｑ１）において、デッドタイム指令値ＤＴ＊及び実際のデッドタイムＤＴｒが等しいとの条件を課すと、下式（ｅｑ２）が導かれる。

Ｔｏｆｆｒ＝Ｔｏｎｒ …（ｅｑ２）
すなわち、本実施形態では、実際のデッドタイムＤＴｒを制御装置１４によって設定されたデッドタイム指令値ＤＴ＊とすべく、オフ指令値Ｔｏｆｆ＊及びオン指令値Ｔｏｎ＊を同一の値に設定する。

なお、図３には、高電位側のスイッチング素子Ｓ＊ｐがオフ状態に切り替えられた後、低電位側のスイッチング素子Ｓ＊ｎがオン状態に切り替えられる場合における遅延時間の調整について示したが、高電位側のスイッチング素子Ｓ＊ｐがオン状態に切り替えられた後、低電位側のスイッチング素子Ｓ＊ｎがオフ状態に切り替えられる場合における遅延時間の調整についても同様である。

図４に、本実施形態にかかるオン遅延時間調整処理の手順を示す。この処理は、駆動制御部３４によって例えば所定周期で繰り返し実行される。なお、本実施形態にかかる駆動制御部３４は、ハードウェアであるため、図４に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ１０において、インバータＩＶが起動されてから現在までにおいてオン遅延時間Ｔｏｎｒの計時が完了したことがあるか否かを判断する。この処理は、オン遅延時間Ｔｏｎをオン指令値Ｔｏｎ＊に調整するための補正値（以下、オン補正値Δｔｏｎ＞０）の算出が既に行われたか否かを判断するための処理である。なお、インバータＩＶの起動時とは、例えば、ユーザの操作によってイグニッションがオン操作された時のことである。

ステップＳ１０において否定判断された場合には、インバータＩＶが起動されてから初回のオン遅延時間Ｔｏｎｒの計時が完了していないと判断し、ステップＳ１２に進む。ステップＳ１２では、オン補正値Δｔｏｎとしてその初期値Δｔαを設定する。ここで、オン補正値Δｔｏｎの初期値Δｔαは、実際のデッドタイムＤＴｒが「０」よりも長くなるように設定されている。これは、オン補正値Δｔｏｎが未だ算出されていない状況下、例えば上記初期値Δｔαとして過度に短い時間が設定されることで、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎの双方がオン状態とされる事態（デッドショート）が発生し、これらスイッチング素子Ｓ＊ｐ，Ｓ＊ｎに短絡電流が流れることを回避するための設定である。

ステップＳ１２の処理が完了した場合や、上記ステップＳ１０において肯定判断された場合には、ステップＳ１４に進み、操作信号ｖ＊＃の論理が「Ｈ」から「Ｌ」に反転したか否かを判断する。この処理は、操作信号ｖ＊＃がオン操作指令に切り替えられたタイミング（又はその直後）であるか否かを判断するための処理である。

ステップＳ１４において肯定判断された場合には、ステップＳ１６〜Ｓ２０において、スイッチング素子Ｓ＊＃のオンオフ操作１周期において、操作信号ｖ＊＃の論理が「Ｌ」に反転されてからゲート電圧Ｖｇｅが上昇してスレッショルド電圧Ｖｔｈ（「第１の閾値」及び「第２の閾値」に相当）に到達するまでの所要時間をオン遅延時間Ｔｏｎとして計時する。ここで、図５には、オン遅延時間Ｔｏｎｒ（時刻ｔ１〜ｔ２）の計時手法を示した。詳しくは、図５（ａ）は、操作信号ｖ＊＃の推移を示し、図５（ｂ）は、充電用スイッチング素子２４及び充電用抵抗体２６を接続する経路における電圧Ｖａの推移を示し、図５（ｃ）は、ゲート電圧Ｖｇｅの推移を示し、図５（ｄ）は、コレクタ電流Ｉｃｅの推移を示す。

なお、本実施形態において、ステップＳ１４〜Ｓ２０の処理が「計時手段」を構成する。また、スレッショルド電圧Ｖｔｈは、例えば、デッドショートを回避する観点から、スレッショルド電圧Ｖｔｈの取り得る値の下限値に設定すればよい。

先の図４の説明に戻り、続くステップＳ２２では、計時されたオン遅延時間Ｔｏｎｒがその上限値（以下、オン上限時間Ｔαｌｉｍｉｔ）を超えたか否かを判断する。この処理は、何らかの理由によってオン遅延時間Ｔｏｎｒが誤って過度に長い時間として計時されることで、実際のデッドタイムＤＴｒが過度に長くなることを回避するための処理である。

ステップＳ２２において否定判断された場合には、計時されたオン遅延時間Ｔｏｎｒが正常であると判断し、ステップＳ２４に進む。ステップＳ２４では、制御装置１４に対してオン遅延時間Ｔｏｎｒを伝達する処理を行う。詳しくは、本実施形態では、図６に示すように、計時されたオン遅延時間Ｔｏｎｒが正常である旨の情報と、それに続くオン遅延時間Ｔｏｎｒとを第２のフォトカプラ１８ｂを介して制御装置１４に伝達する。特に、本実施形態では、上記正常である旨の情報をフェール信号ＦＬの１周期Ｔｐｅｒｉｏｄに対する「Ｈ」の時間ＴＨ１の割合である時比率信号によって伝達する。また、オン遅延時間Ｔｏｎｒを、フェール信号ＦＬの１周期Ｔｐｅｒｉｏｄにおける「Ｈ」の時間ＴＨ２の割合である時比率信号によって伝達する。特に本実施形態では、図７に示すように、計時されたオン遅延時間Ｔｏｎｒが長くなるほど時比率信号の時比率Ｄｕｔｙが高くなるように時比率Ｄｕｔｙが設定される構成を採用した。

先の図４の説明に戻り、上記ステップＳ２２において肯定判断された場合には、計時されたオン遅延時間Ｔｏｎｒが過度に長い異常値であると判断し、ステップＳ２６に進む。ステップＳ２６では、計時されたオン遅延時間Ｔｏｎｒが異常である旨の情報と、それに続くオン遅延時間Ｔｏｎｒとを第２のフォトカプラ１８ｂを介して制御装置１４に伝達する。なお、本ステップの処理は、上記ステップＳ２４の処理で説明した手法と同様の手法で行われる。ここで、オン遅延時間Ｔｏｎｒが異常である旨の情報は、オン遅延時間Ｔｏｎｒが異常である旨の情報を表す時比率信号の時比率とは相違する時比率を有する時比率信号によって伝達される。

続くステップＳ２８では、オン遅延時間Ｔｏｎｒをオン上限時間Ｔαｌｉｍｉｔとする。なお、本実施形態において、ステップＳ２２、Ｓ２８の処理が「制限手段」を構成する。

ステップＳ２４、Ｓ２８の処理が完了した場合には、ステップＳ３０に進み、オン指令値Ｔｏｎ＊からオン遅延時間Ｔｏｎｒを減算した値であるオン偏差Δｏｎを算出する。ここで、オン指令値Ｔｏｎ＊は、オン遅延時間Ｔｏｎｒが調整されない場合にオン遅延時間Ｔｏｎｒが取り得る最大値Ｔｏｎｍａｘ以上の値に設定されている。これは、オン遅延時間Ｔｏｎｒの調整に際し、オン遅延時間Ｔｏｎｒを短縮する側に調整することができないことによる。

続くステップＳ３２では、今回の演算周期（今回のオンオフ操作１周期）において算出されたオン偏差Δｏｎ（ｎ）と、前回の演算周期（前回のオンオフ操作１周期）において算出されたオン偏差Δｏｎ（ｎ−１）との加算値として、スイッチング素子Ｓ＊＃の次回のオンオフ操作１周期におけるオン補正値Δｔｏｎを算出する。これにより、次回のオンオフ操作１周期において、充電用スイッチング素子２４がオン操作されてかつ放電用スイッチング素子３０がオフ操作されるタイミングが上記オン補正値Δｔｏｎだけ遅延させられることとなる。したがって、次回のオンオフ操作１周期において、オン遅延時間Ｔｏｎｒをオン指令値Ｔｏｎ＊とすることができる。なお、本実施形態において、ステップＳ３０、Ｓ３２の処理が「調整手段」を構成する。

なお、上記ステップＳ１４において否定判断された場合や、ステップＳ３２の処理が完了した場合には、この一連の処理を一旦終了する。

続いて、図８に、本実施形態にかかるオフ遅延時間調整処理の手順を示す。この処理は、駆動制御部３４によって例えば所定周期で繰り返し実行される。なお、本実施形態にかかる駆動制御部３４は、ハードウェアであるため、図８に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ４０において、インバータＩＶが起動されてから現在までにおいてオフ遅延時間Ｔｏｆｆｒの計時が完了したことがあるか否かを判断する。この処理は、オフ遅延時間Ｔｏｆｆｒをオフ指令値Ｔｏｆｆ＊に調整するための補正値（以下、オフ補正値Δｔｏｆｆ＞０）の算出が既に行われたか否かを判断するための処理である。

ステップＳ４０において否定判断された場合には、ステップＳ４２に進み、オフ補正値Δｔｏｆｆとしてその初期値Δｔβを設定する。ここで、オフ補正値Δｔｏｆｆの初期値Δｔβは、先の図４のステップＳ１２と同様に、実際のデッドタイムＤＴｒが「０」よりも長くなるように設定されている。これは、オフ補正値Δｔｏｆｆが未だ算出されていない状況下、例えば上記初期値Δｔβとして過度に長い時間が設定されることでデッドショートが発生し、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎに短絡電流が流れることを回避するための設定である。

ステップＳ４２の処理が完了した場合や、上記ステップＳ４０において肯定判断された場合には、ステップＳ４４に進み、操作信号ｖ＊＃の論理が「Ｌ」から「Ｈ」に反転したか否かを判断する。この処理は、操作信号ｖ＊＃がオフ操作指令に切り替えられたタイミング（又はその直後）であるか否かを判断するための処理である。

ステップＳ４４において肯定判断された場合には、ステップＳ４６〜Ｓ５０において、操作信号ｖ＊＃の論理が「Ｈ」に反転されてからゲート電圧Ｖｇｅが低下してスレッショルド電圧Ｖｔｈに到達するまでの所要時間をオフ遅延時間Ｔｏｆｆｒとして計時する。なお、本実施形態において、ステップＳ４４〜Ｓ５０の処理が「計時手段」を構成する。

続くステップＳ５２では、計時されたオフ遅延時間Ｔｏｆｆｒがその上限値（以下、オフ上限時間Ｔβｌｉｍｉｔ）を超えたか否かを判断する。この処理は、何らかの理由によってオフ遅延時間Ｔｏｆｆｒが誤って過度に長い時間として計時されることで、デッドショートが発生することを回避するための処理である。

ステップＳ５２において否定判断された場合には、計時されたオフ遅延時間Ｔｏｆｆｒが正常であると判断し、ステップＳ５４に進む。ステップＳ５４では、先の図４のステップＳ２４の処理と同様に、計時されたオフ遅延時間Ｔｏｆｆｒが正常である旨の情報と、それに続くオフ遅延時間Ｔｏｆｆｒとを第２のフォトカプラ１８ｂを介して制御装置１４に伝達する。

一方、上記ステップＳ５２において肯定判断された場合には、ステップＳ５６に進み、先の図４のステップＳ２６の処理と同様に、計時されたオフ遅延時間Ｔｏｆｆｒが異常である旨の情報と、それに続くオフ遅延時間Ｔｏｆｆｒとを第２のフォトカプラ１８ｂを介して制御装置１４に伝達する。

続くステップＳ５８では、オフ遅延時間Ｔｏｆｆｒをオフ上限時間Ｔβｌｉｍｉｔとする。なお、本実施形態において、ステップＳ５２、Ｓ５８の処理が「制限手段」を構成する。

ステップＳ５４、Ｓ５８の処理が完了した場合には、ステップＳ６０に進み、オフ指令値Ｔｏｆｆ＊からオフ遅延時間Ｔｏｆｆｒを減算した値であるオフ偏差Δｏｆｆを算出する。ここで、オフ指令値Ｔｏｆｆ＊は、オフ遅延時間Ｔｏｆｆｒが調整されない場合にオフ遅延時間Ｔｏｆｆｒが取り得る最大値Ｔｏｆｆｍａｘ以上の時間に設定されている。これは、先の図４のステップＳ３０と同様に、オフ遅延時間Ｔｏｆｆｒの調整に際し、オフ遅延時間Ｔｏｆｆｒを短縮する側に調整することができないことによる。

続くステップＳ６２では、今回の演算周期において算出されたオフ偏差Δｏｆｆ（ｎ）と、前回の演算周期において算出されたオフ偏差Δｏｆｆ（ｎ−１）との加算値として、スイッチング素子Ｓ＊＃の次回のオンオフ操作１周期におけるオフ補正値Δｔｏｆｆを算出する。これにより、次回のオンオフ操作１周期において、充電用スイッチング素子２４がオフ操作されてかつ放電用スイッチング素子３０がオン操作されるタイミングが上記オフ補正値Δｔｏｆｆだけ遅延させられることとなる。したがって、次回のオンオフ操作１周期において、オフ遅延時間Ｔｏｆｆｒをオフ指令値Ｔｏｆｆ＊とすることができる。

なお、上記ステップＳ４４において否定判断された場合や、ステップＳ６２の処理が完了した場合には、この一連の処理を一旦終了する。

図９に、本実施形態にかかるオフ遅延時間調整処理の一例を示す。詳しくは、図９（ａ−１）は、スイッチング素子Ｓ＊＃のオンオフ操作「ｎ−１」周期における操作信号ｖ＊＃の推移を示し、図９（ｂ−１）は、オンオフ操作「ｎ−１」周期におけるゲート電圧Ｖｇｅの推移を示す。また、図９（ａ−２）は、オンオフ操作「ｎ」周期における操作信号ｖ＊＃の推移を示し、図９（ｂ−２）は、オンオフ操作「ｎ」周期におけるゲート電圧Ｖｇｅの推移を示す。

図示される例では、オンオフ操作「ｎ−１」周期において、時刻ｔ１〜ｔ２がオフ遅延時間Ｔｏｆｆｒ（ｎ−１）として計時される。このため、オフ指令値Ｔｏｆｆ＊からオフ遅延時間Ｔｏｆｆｒ（ｎ−１）を減算した値である時刻ｔ２〜ｔ３がオフ偏差Δｏｆｆ（ｎ−１）として算出される。ここで、図示される例では、オンオフ操作「ｎ−２」周期におけるオフ遅延時間Ｔｏｆｆｒ（ｎ−２）が「０」とされていることとする。このため、オフ補正値Δｔｏｆｆとして、上記オフ偏差Δｏｆｆ（ｎ−１）がそのまま設定される。

その後、次回のオンオフ操作周期であるオンオフ操作ｎ周期において、操作信号ｖ＊＃の論理が「Ｈ」に反転される時刻ｔ１からオフ補正値Δｔｏｆｆだけ遅延した時刻ｔ２において放電処理が開始される。このため、オフ遅延時間Ｔｏｆｆｒを、時刻ｔ１〜ｔ３までのオフ指令値Ｔｏｆｆ＊とすることができる。

続いて、図１０を用いて、制御装置１４によって実行される遅延時間調整に関する診断処理について説明する。ここで、図１０は、上記診断処理の手順を示すフローチャートである。この処理は、制御装置１４によって例えば所定周期で繰り返し実行される。なお、本実施形態において、図１０に示す処理が「診断手段」を構成する。

この一連の処理では、まずステップＳ６４において、第２のフォトカプラ１８ｂを介して駆動制御部３４から伝達されたフェール信号ＦＬに基づき、駆動制御部３４において計時されたオン遅延時間Ｔｏｎｒ又はオフ遅延時間Ｔｏｆｆｒを算出する。より詳しくは、フェール信号ＦＬの時比率Ｄｕｔｙに基づき、上記遅延時間を算出する。

続くステップＳ６６では、算出されたオン遅延時間Ｔｏｎｒがオン上限時間Ｔαｌｉｍｉｔを超えたとの条件、及び算出されたオフ遅延時間Ｔｏｆｆｒがオフ上限時間Ｔβｌｉｍｉｔを超えたとの条件の論理和が真であるか否かを判断する。

ステップＳ６６において肯定判断された場合には、ステップＳ６８に進み、オン遅延時間やオフ遅延時間Ｔｏｆｆｒの調整に関する異常が生じている旨診断する。ちなみに、本ステップの処理と併せて、上記異常が生じている旨を外部（例えば、上位の制御装置）に伝達する処理を行うことが望ましい。

なお、上記ステップＳ６６において否定判断された場合や、ステップＳ６８の処理が完了した場合には、この一連の処理を一旦終了する。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）操作信号ｖ＊＃がオン操作指令に切り替えられてから、ゲート電圧Ｖｇｅが上昇してスレッショルド電圧Ｖｔｈに到達するまでの所要時間をオン遅延時間Ｔｏｎｒとして計時した。そして、計時されたオン遅延時間Ｔｏｎｒをオン指令値Ｔｏｎ＊に調整した。また、操作信号ｖ＊＃がオフ操作指令に切り替えられてからゲート電圧Ｖｇｅが低下してスレッショルド電圧Ｖｔｈに到達するまでの所要時間をオフ遅延時間Ｔｏｆｆｒとして計時した。そして、計時されたオフ遅延時間Ｔｏｆｆｒをオフ指令値Ｔｏｆｆ＊に調整した。こうした構成によれば、ドライブＩＣ２０に操作信号ｖ＊＃が入力されてからスイッチング素子Ｓ＊＃がオン状態又はオフ状態とされるまでの時間を一定とすることができるため、実際のデッドタイムＤＴｒを「０」に近づけたり、実際のデッドタイムＤＴｒを一定にしたりすることができる。また、例えば上記特許文献１に記載された技術とは異なり、スイッチング素子Ｓ＊＃の温度等、デッドタイムのばらつきを低減させるために要求されるパラメータの数を低減させることができる。これにより、デッドタイムのばらつきを低減させるための回路構成が煩雑となることを好適に回避することができる。

さらに、本実施形態では、高電圧システムにおいてオン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒの調整を完結することができる。このため、例えば低電圧システムにおいてこれら遅延時間Ｔｏｎｒ，Ｔｏｆｆｒを調整する構成とは異なり、高電圧システム及び低電圧システムの間を電気的に絶縁しつつ高電圧システムから低電圧システムへとゲート電圧Ｖｇｅを伝達する手段（例えばフォトカプラ）を追加することなくオン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒを調整できる。

（２）スイッチング素子Ｓ＊＃のオンオフ操作１周期毎にオン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）を計時した。そして、スイッチング素子Ｓ＊＃の前回のオンオフ操作１周期において計時されたオン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）に基づき、スイッチング素子Ｓ＊＃の今回のオンオフ操作１周期においてオン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）を調整した。スイッチング素子Ｓ＊＃の素子特性の個体差やスイッチング素子Ｓ＊＃の使用状態によってオン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）が変化し得る。ここで、本実施形態では、オンオフ操作１周期毎に調整することで、素子特性の個体差や使用状態によってオン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）が変化する場合であっても、オン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）をオン指令値Ｔｏｎ＊（又はオフ指令値Ｔｏｆｆ＊）へと都度調整することができる。

（３）オン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）の初回の計時が完了する以前においてオン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）を調整する場合、デッドタイムが「０」とならないようにオン補正値Δｔｏｎ（又はオフ補正値Δｔｏｆｆ）を設定した。こうした設定によれば、初回調整時においてデッドショートの発生を回避することができ、ひいてはスイッチング素子Ｓ＊＃の信頼性が低下することを回避することができる。

（４）計時されたオン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）がオン上限時間Ｔαｌｉｍｉｔ（又はオフ上限時間Ｔβｌｉｍｉｔ）を超えたと判断された場合、計時されたオン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）をオン上限時間Ｔαｌｉｍｉｔ（又はオフ上限時間Ｔβｌｉｍｉｔ）で制限した。これにより、デッドタイムが長くなることでモータジェネレータ１０の制御性が低下したり、デッドショートが発生したりすることを好適に回避できる。

（５）第２のフォトカプラ１８ｂを介して駆動制御部３４から伝達されたオン遅延時間Ｔｏｎｒに関する情報（又はオフ遅延時間Ｔｏｆｆｒに関する情報）に基づき、オン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）の調整に関する異常の有無を診断した。これにより、制御装置１４において、遅延時間調整が正常に実行されているかを把握することなどができる。

特に、本実施形態では、オン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）に関する情報を、フェール信号ＦＬを伝達する第２のフォトカプラ１８ｂを流用して伝達した。このため、オン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）に関する情報の伝達用に新たなフォトカプラ等の絶縁伝達素子を備えることなく、オン遅延時間Ｔｏｎｒ（又はオフ遅延時間Ｔｏｆｆｒ）に関する情報を制御装置１４に伝達することができる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、オン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒをセンス電圧Ｖｓｅに基づき計時する。ここで、図１１に、オン遅延時間Ｔｏｎｒの計時手法を示す。詳しくは、図１１（ａ）〜図１１（ｄ）は、先の図５（ａ）〜図５（ｄ）に対応しており、図１１（ｅ）は、センス電圧Ｖｓｅの推移を示す。

図示されるように、操作信号ｖ＊＃の論理が「Ｌ」に反転されるタイミングである時刻ｔ１から、センス電圧Ｖｓｅが上昇して「０」よりも高い第１の規定電圧Ｖα（「第１の閾値」に相当）に到達するタイミングである時刻ｔ２（オン操作指令に応じた操作状態に切り替えられるタイミング）までの所要時間をオン遅延時間Ｔｏｎｒとして計時する。

一方、図１２に、オフ遅延時間Ｔｏｆｆｒの計時手法を示す。詳しくは、図１２（ａ）〜図１２（ｅ）は、先の図１１（ａ）〜図１１（ｅ）に対応している。

図示されるように、操作信号ｖ＊＃の論理が「Ｈ」に反転されるタイミングである時刻ｔ１から、センス電圧Ｖｓｅが低下して「０」よりも高い第２の規定電圧Ｖβ（「第２の閾値」に相当）に到達するタイミングである時刻ｔ２（オフ操作指令に応じた操作状態に切り替えられるタイミング）までの所要時間をオフ遅延時間Ｔｏｆｆｒとして計時する。なお、第１の規定電圧Ｖαと第２の規定電圧Ｖβとは、同一の値に設定してもよいし、異なる値に設定してもよい。

以上説明した本実施形態によっても、上記第１の実施形態の効果と同様の効果を得ることができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、インバータＩＶの起動時において計時されたオン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒに基づき、これら遅延時間Ｔｏｎｒ，Ｔｏｆｆｒを調整する。

図１３に、本実施形態にかかるオフ遅延時間調整処理の手順を示す。この処理は、駆動制御部３４によって例えば所定周期で繰り返し実行される。なお、図１３において、先の図４に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。また、本実施形態にかかる駆動制御部３４は、ハードウェアであるため、図１３に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ７０において、判定フラグＦの値が「０」であるか否かを判断する。ここで、判定フラグＦは、「０」によってオン補正値Δｔｏｎの設定が未だ完了していないことを示し、「１」によってオン補正値Δｔｏｎの設定が完了していることを示す。なお、判定フラグＦの値は、例えば、インバータＩＶの起動毎に「０」とされる。

ステップＳ７０において肯定判断された場合には、オン補正値Δｔｏｎの設定が未だ完了していないと判断し、ステップＳ１０に進む。

その後、ステップＳ３０の処理の完了後、ステップＳ３２ａでは、オン補正値Δｔｏｎとしてオン偏差Δｏｎを設定する。そして、ステップＳ７２では、判定フラグＦの値を「１」とする。これにより、上記オン補正値Δｔｏｎに基づくオン遅延時間Ｔｏｎｒの調整が開始されることとなる。

なお、上記ステップＳ７０、Ｓ１４において否定判断された場合や、ステップＳ７２の処理が完了した場合には、この一連の処理を一旦終了する。

ちなみに、上述したオン遅延時間Ｔｏｎｒの調整手法は、先の図８に示した処理をベースとして、図１３に示した手法を採用することで、オフ遅延時間Ｔｏｆｆｒの調整にも適用することができる。

以上説明した本実施形態によれば、上記第１の実施形態の（１），（３）〜（５）の効果と、以下の効果とを得ることができる。

（６）インバータＩＶの起動時において計時されたオン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒに基づき、これら遅延時間Ｔｏｎｒ，Ｔｏｆｆｒを調整した。こうした構成によっても、素子特性の個体差に起因したオン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒのばらつきを低減することはできる。さらに、簡素な制御ロジックでオン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒを調整することもできる。

（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、ドライブＩＣ２０とスイッチング素子Ｓ＊＃とを一体化する。

図１４に、本実施形態にかかるドライブＩＣ２０等の構成を示す。なお、図１４において、先の図２に示した部材等と同一の部材等については、便宜上、同一の符号を付している。

図示されるように、本実施形態では、ドライブＩＣ２０及びスイッチング素子Ｓ＊＃が一体化されている。本実施形態では、一体化された部材をスイッチングモジュール３８と称すこととする。こうした構成に対しては、オン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒの調整機能をドライブＩＣ２０が備えるメリットが大きい。これは、以下の理由による。オン遅延時間Ｔｏｎｒやオフ遅延時間Ｔｏｆｆｒの調整手法としては、例えば、充電用抵抗体２６や放電用抵抗体２８の抵抗値を調整する手法が考えられる。ただし、こうした手法は、ドライブＩＣ２０及びスイッチング素子Ｓ＊＃が一体化された構成では適用が困難であると考えられる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・ドライブＩＣ２０としては、上記第１の実施形態の図２に示したものに限らず、例えば、ドライブＩＣ２０上において高電圧システム及び低電圧システムが区画されているものであってもよい。この場合、ドライブＩＣ２０に第１，第２のフォトカプラ１８ａ，１８ｂが備えられることとなる。

・「調整手段」としては、ドライブＩＣ２０に備えられるものに限らず、例えば制御装置１４に備えられるものであってもよい。この場合、具体的には例えば、以下に説明する調整手法を採用すればよい。詳しくは、高電圧システム及び低電圧システムの間を電気的に絶縁しつつ、ドライブＩＣ２０から制御装置１４へとスイッチング素子Ｓ＊＃のゲート電圧を伝達する第３の絶縁伝達手段（例えばフォトカプラ）を制御システムに備える。そして、制御装置１４から出力される操作信号ｇ＊＃がオン操作指令に切り替えられてから、第３の絶縁伝達手段を介して伝達されたゲート電圧Ｖｇｅが上昇してスレッショルド電圧Ｖｔｈに到達するまでの時間をオン遅延時間Ｔｏｎｒとして計時する。そして、制御装置１４においてオン操作指令への切り替えタイミングを調整することにより、計時されたオン遅延時間Ｔｏｎｒをオン指令値Ｔｏｎ＊に調整する。一方、制御装置１４から出力される操作信号ｇ＊＃がオフ操作指令に切り替えられてから、第３の絶縁伝達手段を介して伝達されたゲート電圧Ｖｇｅが低下してスレッショルド電圧Ｖｔｈに到達するまでの時間をオフ遅延時間Ｔｏｆｆｒとして計時する。そして、制御装置１４においてオフ操作指令への切り替えタイミングを調整することにより、計時されたオフ遅延時間Ｔｏｆｆｒをオフ指令値Ｔｏｆｆ＊に調整する。

また、「調整手段」としては、以下に説明するものであってもよい。詳しくは、第３の絶縁伝達手段を備えることにより制御装置１４においてオン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒを計時可能な上記構成を採用する。こうした構成を前提として、制御装置１４から駆動制御部３４に対して、操作信号と併せて又は操作信号に重畳させてオン遅延時間Ｔｏｎｒやオフ遅延時間Ｔｏｆｆｒに関する情報を伝達させる。そして、伝達された上記情報に基づき、駆動制御部３４においてオン遅延時間Ｔｏｎｒやオフ遅延時間Ｔｏｆｆｒを調整する。

・ゲート電圧Ｖｇｅに基づき遅延時間を計時する「計時手段」としては、上記第１の実施形態に例示したものに限らない。例えば、操作信号ｖ＊＃がオン操作指令に切り替えられるタイミングから、ゲート電圧Ｖｇｅが上昇し始めるタイミング（オン操作指令に応じた操作状態に切り替えられるタイミング）までの時間をオン遅延時間Ｔｏｎｒとして計時してもよい。この場合、「第１の閾値」は、「０」よりもやや大きい値に設定されることとなる。一方、操作信号ｖ＊＃がオフ操作指令に切り替えられるタイミングから、ゲート電圧Ｖｇｅが下降し始めるタイミング（オフ操作指令に応じた操作状態に切り替えられるタイミング）までの時間をオフ遅延時間Ｔｏｆｆｒとして計時してもよい。この場合、「第２の閾値」は、定電圧電源２２の端子電圧「Ｖｏｍ」よりもやや低い値に設定されることとなる。

また、センス電圧Ｖｓｅに基づき遅延時間を計時する「計時手段」としては、上記第２の実施形態に例示したものに限らない。例えば、操作信号ｖ＊＃がオン操作指令に切り替えられるタイミングから、センス電圧Ｖｓｅが上昇し始めるタイミング（オン操作指令に応じた操作状態に切り替えられるタイミング）までの時間をオン遅延時間Ｔｏｎｒとして計時してもよい。この場合、「第１の閾値」は、「０」よりもやや大きい値に設定されることとなる。一方、操作信号ｖ＊＃がオフ操作指令に切り替えられるタイミングから、センス電圧Ｖｓｅが下降して「０」になるタイミング（オフ操作指令に応じた操作状態に切り替えられるタイミング）までの時間をオフ遅延時間Ｔｏｆｆｒとして計時してもよい。すなわち、「第２の閾値」を「０」に設定してもよい。

さらに、「計時手段」としては、センス電圧Ｖｓｅやゲート電圧Ｖｇｅを用いて遅延時間を計時するものに限らず、例えばコレクタ及びエミッタ間電圧を用いて遅延時間を計時するものであってもよい。具体的には、例えば、コレクタ及びエミッタ間電圧を検出する手段をドライブユニットＤＵに備え、操作信号ｖ＊＃がオン操作指令に切り替えられてからコレクタ及びエミッタ間電圧が低下し始めるまでの時間をオン遅延時間Ｔｏｎｒとして計時すればよい。

・上記第１の実施形態では、オン指令値Ｔｏｎ＊とオフ指令値Ｔｏｆｆ＊とを同一の値に設定したがこれに限らず、相違する値に設定してもよい。

・上記第４の実施形態において、ドライブＩＣ２０及びスイッチング素子Ｓ＊＃に加えて、第１のフォトカプラ１８ａ及び第２のフォトカプラ１８ｂが一体化される構成であってもよい。この場合、オン遅延時間Ｔｏｎｒやオフ遅延時間Ｔｏｆｆｒの調整手法として、例えば、第６の端子Ｔ６及び第１のフォトカプラ１８ａの間に遅延回路を設ける手法の適用が困難となる。このため、ドライブＩＣ２０、スイッチング素子Ｓ＊＃、第１のフォトカプラ１８ａ及び第２のフォトカプラ１８ｂが一体化される構成については、オン遅延時間Ｔｏｎｒ及びオフ遅延時間Ｔｏｆｆｒの調整機能をドライブＩＣ２０が備えるメリットがより大きい。

・「第１の絶縁伝達手段」や「第２の絶縁伝達手段」としては、光絶縁素子を備えるものに限らず、例えば、磁気絶縁素子（例えばパルストランス）を備えるものであってもよい。

・「直流電源」としては、高電圧バッテリ１２に限らない。例えば、高電圧バッテリ１２及びインバータＩＶの間に昇圧コンバータが備えられる車両においては、昇圧コンバータが直流電源となる。

・「スイッチング素子」としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。また、「スイッチング素子」を備える「電力変換回路」としては、３相インバータに限らず、例えば、ハーフブリッジ回路やフルブリッジ回路であってもよい。

１２…高電圧バッテリ、Ｓ＊＃…スイッチング素子、ＩＶ…インバータ。

Claims (13)

1. 直流電源（１２）に並列接続された高電位側のスイッチング素子（Ｓ＊ｐ）及び低電位側のスイッチング素子（Ｓ＊ｎ）の直列接続体を備える電力変換回路（ＩＶ）に適用され、
   第１の領域に設けられ、前記スイッチング素子をオン状態に切り替えるオン操作指令又は前記スイッチング素子をオフ状態に切り替えるオフ操作指令を表す操作信号を生成して出力する操作信号生成手段（１４）と、
   前記第１の領域とは電気的に絶縁されてかつ該第１の領域の基準電位とは相違する基準電位を有する第２の領域に設けられ、前記第１の領域及び前記第２の領域の間を電気的に絶縁しつつ該第１の領域から該第２の領域へと信号を伝達する絶縁伝達手段（１８ａ）と、
   前記第２の領域に設けられ、前記絶縁伝達手段を介して伝達された前記操作信号に基づき、前記スイッチング素子を駆動する駆動制御手段（３４）と、
   前記第２の領域に設けられ、前記駆動制御手段に入力される前記操作信号の指令状態が切り替えられてから、前記スイッチング素子の操作状態が前記指令状態に応じた操作状態に切り替えられるまでの所要時間を遅延時間として計時する計時手段と、
   前記第２の領域に設けられ、前記所要時間を調整することにより、前記計時手段によって計時された前記遅延時間を指令時間に調整する調整手段と、
   を備えることを特徴とするスイッチング素子の駆動装置。
2. 前記計時手段は、前記スイッチング素子のオンオフ操作１周期毎に前記遅延時間を計時し、
   前記調整手段は、前記スイッチング素子の前回のオンオフ操作１周期において前記計時手段によって計時された前記遅延時間に基づき前記スイッチング素子の今回のオンオフ操作１周期において前記所要時間を調整することにより、前記遅延時間を前記指令時間に調整することを特徴とする請求項１記載のスイッチング素子の駆動装置。
3. 前記調整手段は、当該駆動装置の起動時において前記計時手段によって計時された前記遅延時間に基づき前記所要時間を調整することにより、前記遅延時間を前記指令時間に調整することを特徴とする請求項１記載のスイッチング素子の駆動装置。
4. 前記調整手段は、前記計時手段による前記遅延時間の初回の計時が完了する以前において前記所要時間を調整する場合、前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の双方がオン状態とされることを回避するためのデッドタイムが「０」よりも長くなるように前記所要時間を調整することを特徴とする請求項２又は３記載のスイッチング素子の駆動装置。
5. 前記指令時間は、前記調整手段によって前記所要時間が調整されない場合に前記計時手段によって計時され得る前記遅延時間の最大値以上の値に設定されていることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング素子の駆動装置。
6. 前記調整手段は、前記計時手段によって計時された前記遅延時間が前記指令時間よりも長い上限時間を超えたと判断された場合、前記計時された前記遅延時間を前記上限時間で制限する制限手段を備えることを特徴とする請求項５記載のスイッチング素子の駆動装置。
7. 前記絶縁伝達手段を第１の絶縁伝達手段（１８ａ）とし、
   前記第１の領域及び前記第２の領域の間を電気的に絶縁しつつ該第２の領域から該第１の領域へと前記計時手段によって計時された前記遅延時間を伝達する第２の絶縁伝達手段（１８ｂ）と、
   前記第１の領域に設けられ、前記第２の絶縁伝達手段によって伝達された前記遅延時間に基づき、前記調整手段による前記所要時間の調整に関する異常の有無を診断する診断手段と、
   を更に備えることを特徴とする請求項１〜６のいずれか１項に記載のスイッチング素子の駆動装置。
8. 前記第２の絶縁伝達手段は、前記スイッチング素子に関する異常が生じた旨の信号の伝達用に備えられることを特徴とする請求項７記載のスイッチング素子の駆動装置。
9. 前記駆動制御手段、前記計時手段及び前記調整手段は、単一の集積回路（２０）に備えられ、
   前記集積回路及び前記スイッチング素子は、一体化されていることを特徴とする請求項１〜８のいずれか１項に記載のスイッチング素子の駆動装置。
10. 前記スイッチング素子は、該スイッチング素子の入出力端子間に流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
    前記計時手段は、前記操作信号が前記オン操作指令に切り替えられてから、前記センス端子の出力電流が上昇して第１の閾値に到達するまでの時間を、前記スイッチング素子をオン状態とする場合の前記遅延時間として計時することを特徴とする請求項１〜９のいずれか１項に記載のスイッチング素子の駆動装置。
11. 前記スイッチング素子は、該スイッチング素子の入出力端子間に流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
    前記計時手段は、前記操作信号が前記オフ操作指令に切り替えられてから、前記センス端子の出力電流が低下して第２の閾値に到達するまでの時間を、前記スイッチング素子をオフ状態とする場合の前記遅延時間として計時することを特徴とする請求項１〜１０のいずれか１項に記載のスイッチング素子の駆動装置。
12. 前記計時手段は、前記操作信号が前記オン操作指令に切り替えられてから、前記スイッチング素子の開閉制御端子の印加電圧が上昇して第１の閾値に到達するまでの時間を、前記スイッチング素子をオン状態とする場合の前記遅延時間として計時することを特徴とする請求項１〜９のいずれか１項に記載のスイッチング素子の駆動装置。
13. 前記計時手段は、前記操作信号が前記オフ操作指令に切り替えられてから、前記スイッチング素子の開閉制御端子の印加電圧が低下して第２の閾値に到達するまでの時間を、前記スイッチング素子をオフ状態とする場合の前記遅延時間として計時することを特徴とする請求項１〜９，１２のいずれか１項に記載のスイッチング素子の駆動装置。