JPS6115571A - Ｐｗｍインバータの過電流保護方法及び装置 - Google Patents
Ｐｗｍインバータの過電流保護方法及び装置Info
- Publication number
- JPS6115571A JPS6115571A JP59133194A JP13319484A JPS6115571A JP S6115571 A JPS6115571 A JP S6115571A JP 59133194 A JP59133194 A JP 59133194A JP 13319484 A JP13319484 A JP 13319484A JP S6115571 A JPS6115571 A JP S6115571A
- Authority
- JP
- Japan
- Prior art keywords
- common mode
- circuit
- pwm inverter
- inverter
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＰＷＭインバータに関し、特にその制御回路が
誤動作した場合に発生する過電流を未然に防ぎ、素子破
壊を防止するＰＷＭインバータの過電流保護装置に関す
る。
誤動作した場合に発生する過電流を未然に防ぎ、素子破
壊を防止するＰＷＭインバータの過電流保護装置に関す
る。
〔発明の背景］
第１図は現在良く使用されているＰＷＭインバータによ
る誘導電動機を駆動するシステムを示したものである。
る誘導電動機を駆動するシステムを示したものである。
ＰＷＭインバータ１はＰＷＭ制御回路４によって作られ
るゲート信号Ｕ、〜Ｗ０によって制御される。この場合
ＤＣ電源の正側に接続されるパワースイッチング素子の
ゲートに印加されるゲート信号Ｕ、、Ｖ、、ＷＰ とこ
ｈに対応する負側に接続されるパワースイッチング素子
のゲートに印加されるゲート信号とＵ、Ｉ、 Ｖ、、
Ｗ、＋ とは相補の関係になるように制御される。この
ため、ゲート信号（ｔｙ、、 ｖ、、 ｗ、 ）及び（
Ｕ、、Ｖ、。
るゲート信号Ｕ、〜Ｗ０によって制御される。この場合
ＤＣ電源の正側に接続されるパワースイッチング素子の
ゲートに印加されるゲート信号Ｕ、、Ｖ、、ＷＰ とこ
ｈに対応する負側に接続されるパワースイッチング素子
のゲートに印加されるゲート信号とＵ、Ｉ、 Ｖ、、
Ｗ、＋ とは相補の関係になるように制御される。この
ため、ゲート信号（ｔｙ、、 ｖ、、 ｗ、 ）及び（
Ｕ、、Ｖ、。
Ｗ、、）の組合せには２” （＝８）通りのスイッチン
グモードが出現することになる。即ち（Ｕ ｒ 、Ｖ
。
グモードが出現することになる。即ち（Ｕ ｒ 、Ｖ
。
Ｗ？）組合せとしては（０，Ｏ，Ｏ）から（１゜１．１
）まで８通りある。なお、ここでは０は該当ゲート信号
がオフの状態を、１はオン状態をそれぞれ示す。
）まで８通りある。なお、ここでは０は該当ゲート信号
がオフの状態を、１はオン状態をそれぞれ示す。
そこで第２図に示すようにゲート信号として、例えば（
１，１，Ｏ）の状態にあったものが、Ａ点で何らかの原
因によって（１，１，１）という同一のスイッチングモ
ード即ち同期モードで駆動される状態も現われることが
考えられる。この場合電流の流れる経路はＤＣ電源の正
側→Ｕ１．′ 及びＶ、Ｉ→０（電動機中性点）→Ｗ
、Ｉ′→ＤＣ電源の負側というパスからＵＦ５及びｖＰ
′→Ｏ”＋Ｄ ｗ ’（帰還ダイオード３）→ＵＰ′及
びＶ 、 ／の短終パスに変わる。なおここでＵＦ５
等はゲート信号Ｕ、等によって制御されるトランジス
タを示す。
１，１，Ｏ）の状態にあったものが、Ａ点で何らかの原
因によって（１，１，１）という同一のスイッチングモ
ード即ち同期モードで駆動される状態も現われることが
考えられる。この場合電流の流れる経路はＤＣ電源の正
側→Ｕ１．′ 及びＶ、Ｉ→０（電動機中性点）→Ｗ
、Ｉ′→ＤＣ電源の負側というパスからＵＦ５及びｖＰ
′→Ｏ”＋Ｄ ｗ ’（帰還ダイオード３）→ＵＰ′及
びＶ 、 ／の短終パスに変わる。なおここでＵＦ５
等はゲート信号Ｕ、等によって制御されるトランジス
タを示す。
−右室動機の内部には誘起電圧が発生しているため、上
記の短絡パスを通って短絡電流工、が流れることになる
。この電流は電動機の２次時定数（数百ｍ ｓ ）のオ
ーダで減衰するが、これに比べて上記の短絡電流■、は
１〜２ ｍ ｓという早い時間に素子許容限界値（Ｉｗ
）−−−に到達し、パワースイッチング素子は破壊に至
る。電動機の誘起電圧は回転数が大きくなればなる程大
きくなるため、これに伴って工、の立上りが早くなる。
記の短絡パスを通って短絡電流工、が流れることになる
。この電流は電動機の２次時定数（数百ｍ ｓ ）のオ
ーダで減衰するが、これに比べて上記の短絡電流■、は
１〜２ ｍ ｓという早い時間に素子許容限界値（Ｉｗ
）−−−に到達し、パワースイッチング素子は破壊に至
る。電動機の誘起電圧は回転数が大きくなればなる程大
きくなるため、これに伴って工、の立上りが早くなる。
そのため高速回転領域まで含めて上述の誤動作による過
電流から素子の破壊を防ぐには極めて早い保護方法が必
要になる。
電流から素子の破壊を防ぐには極めて早い保護方法が必
要になる。
本発明は全ての電動機運転領域で不適正なゲート信号に
よって生ずる過電流からスイッチング素子を保護するこ
とが可能なＰＷＭインバータの過電流保護装置を提供す
るにある。
よって生ずる過電流からスイッチング素子を保護するこ
とが可能なＰＷＭインバータの過電流保護装置を提供す
るにある。
本発明はＰＷＭインバータの過電流は正側と負側のスイ
ッチング素子同時点弧によって生じるＤＣ電源短絡以外
にゲート信号パターンに（１゜１．１）、（０，Ｏ，Ｏ
）などの同相モードによって生じる短絡モードでも発生
することに着目したものである。ゲート信号から同相モ
ードを検出して、所定の時間同相モードが続いたら直ち
にゲート信号をしゃ断するようにしたものである。
ッチング素子同時点弧によって生じるＤＣ電源短絡以外
にゲート信号パターンに（１゜１．１）、（０，Ｏ，Ｏ
）などの同相モードによって生じる短絡モードでも発生
することに着目したものである。ゲート信号から同相モ
ードを検出して、所定の時間同相モードが続いたら直ち
にゲート信号をしゃ断するようにしたものである。
第３図に本発明の実施例を示す。ここでは第３図に示す
回路の動作を第４図に示すタイムチャートを用いて説明
する。周波数設定から発せられる指令値に対応した周波
数を持つパルスがＶ／Ｆ変換器２０から出力される。こ
のパルスはＰＷＭ信号形成回路２１に導入され、第４図
に示す３相の正弦波（変調波） ｖｏ、 ｖ、、 ｖ、
形成する。これらの変調波は周波数ｆ。が一定の三角波
（搬送波）と比較され、ＰＷＭ信号Ｅｕ、Ｅ、、Ｅ、を
得る。
回路の動作を第４図に示すタイムチャートを用いて説明
する。周波数設定から発せられる指令値に対応した周波
数を持つパルスがＶ／Ｆ変換器２０から出力される。こ
のパルスはＰＷＭ信号形成回路２１に導入され、第４図
に示す３相の正弦波（変調波） ｖｏ、 ｖ、、 ｖ、
形成する。これらの変調波は周波数ｆ。が一定の三角波
（搬送波）と比較され、ＰＷＭ信号Ｅｕ、Ｅ、、Ｅ、を
得る。
ここで上記の変調方式は変調波の周波数（インバータの
基本周波数に相当）が変化したち三角波の周波数ｆ。を
一定にしているため変調波と搬送波とが同期がとれてな
い。そのため非同期形の変調方式と呼ばれるものである
。
基本周波数に相当）が変化したち三角波の周波数ｆ。を
一定にしているため変調波と搬送波とが同期がとれてな
い。そのため非同期形の変調方式と呼ばれるものである
。
上記のＰＷＭ信号Ｅ、、Ｅｖ、Ｅ、はデコーダ２２及び
ゲート論理回路２８に導入される。デコーダ２２ではＰ
ＷＭ信号Ｅｕ、Ｅｖ、Ｅ、の各信号の組合せ（Ｅ、、Ｅ
、、Ｅ、）に（１，１，１）或は（０，０，Ｏ）となる
同相モードが現われるとデコーダ２２の出力端子Ｙ。或
はＹ７に１の論理信号が出力される。上記の同相モード
は正常なＰＩＩＩＭ制御を行っている場合も、第３図に
示す斜線部分に表われる。この場合、同相モードの最長
の期間は３相の変調波のＶ。、Ｖよ、ｖ２が零に絞り込
まれた時に生じる。例えば点Ｂで変調波ｖ、、ｖ□。
ゲート論理回路２８に導入される。デコーダ２２ではＰ
ＷＭ信号Ｅｕ、Ｅｖ、Ｅ、の各信号の組合せ（Ｅ、、Ｅ
、、Ｅ、）に（１，１，１）或は（０，０，Ｏ）となる
同相モードが現われるとデコーダ２２の出力端子Ｙ。或
はＹ７に１の論理信号が出力される。上記の同相モード
は正常なＰＩＩＩＭ制御を行っている場合も、第３図に
示す斜線部分に表われる。この場合、同相モードの最長
の期間は３相の変調波のＶ。、Ｖよ、ｖ２が零に絞り込
まれた時に生じる。例えば点Ｂで変調波ｖ、、ｖ□。
ｖ２が零に絞られたとする。この時点からＰＷＭ信号Ｅ
、、Ｅ、、’Ｅ、には同相モード（１，１，１）或は（
０，０，０）が搬送波の半周期毎に繰返されることにな
るわこれに従ってデコーダ２２の出力端子Ｙ 、Ｙ ｔ
にはこの刑期に対応した第４図に示すような１，０の論
理信号が現われる。デコーダ２２の出力端子Ｙ。、Ｙ７
の信号はＯＲ回路２３で論理和がとられ、カウンタ２５
のロード端子に入力される。
、、Ｅ、、’Ｅ、には同相モード（１，１，１）或は（
０，０，０）が搬送波の半周期毎に繰返されることにな
るわこれに従ってデコーダ２２の出力端子Ｙ 、Ｙ ｔ
にはこの刑期に対応した第４図に示すような１，０の論
理信号が現われる。デコーダ２２の出力端子Ｙ。、Ｙ７
の信号はＯＲ回路２３で論理和がとられ、カウンタ２５
のロード端子に入力される。
カウンタ２５の上記ロード端子にルベルの信号りが入力
されると、発振器２７から出力されるクロックによって
カウンタ２５が作動する。カウンタ２５は信号Ｙ。、Ｙ
７の立下り時点から得られるリセット信号Ｒによって初
期値に戻さｉＬる。
されると、発振器２７から出力されるクロックによって
カウンタ２５が作動する。カウンタ２５は信号Ｙ。、Ｙ
７の立下り時点から得られるリセット信号Ｒによって初
期値に戻さｉＬる。
この場合カウンタ２５の出力は第３図に示す信号Ｑ。の
ように変化する。ここでは第４図に示す■。、Ｖよ、■
、が同時に零に絞まわた同相モード（インバータ出力電
圧零区間）は正常なＩ）ＷＭ動作と見なす。即ちカウン
タ２５の出力Ｑ０ が（Ｑ、）、どなる時間Ｔｃ以内の
同相モー・ドならば正常と判断する。またこのカウンタ
の出力値が（Ｑ、） 、に到達するような状態、例えば
点Ｃで搬送波発生回路が誤動作、故障等によって適正な
周期より非常に長くなったような状態が出現した場合は
、異常状態として判断し、その状態がラッチ回路２６に
取込むことにする。この時ラッチ回路２６から上記の異
常状態を検出する信号りが出力され、この信号によりゲ
ート論理回路２８から出力され。ゲート信号Ｕ、、Ｕ、
、・・・Ｗｌｌ等がＤ点でしゃ断される。
ように変化する。ここでは第４図に示す■。、Ｖよ、■
、が同時に零に絞まわた同相モード（インバータ出力電
圧零区間）は正常なＩ）ＷＭ動作と見なす。即ちカウン
タ２５の出力Ｑ０ が（Ｑ、）、どなる時間Ｔｃ以内の
同相モー・ドならば正常と判断する。またこのカウンタ
の出力値が（Ｑ、） 、に到達するような状態、例えば
点Ｃで搬送波発生回路が誤動作、故障等によって適正な
周期より非常に長くなったような状態が出現した場合は
、異常状態として判断し、その状態がラッチ回路２６に
取込むことにする。この時ラッチ回路２６から上記の異
常状態を検出する信号りが出力され、この信号によりゲ
ート論理回路２８から出力され。ゲート信号Ｕ、、Ｕ、
、・・・Ｗｌｌ等がＤ点でしゃ断される。
この場合上記のしゃ断回路はゲート信号と上記の異常状
態検出信号りとの論理積をとるアンド回路２９で構成さ
れる。
態検出信号りとの論理積をとるアンド回路２９で構成さ
れる。
以上は搬送波の周期を一定にしてパルス幅変調する非同
期方式における異常同相モード検出回路を述べたもので
あるが、インバータの基本周波数に応じて搬送波の周期
を変化させて、変調波と搬送波とが常に同期がとれるよ
うに、パルス幅変調を行う同期方式をＰＷＭインバータ
の制御に適用する場合もある。
期方式における異常同相モード検出回路を述べたもので
あるが、インバータの基本周波数に応じて搬送波の周期
を変化させて、変調波と搬送波とが常に同期がとれるよ
うに、パルス幅変調を行う同期方式をＰＷＭインバータ
の制御に適用する場合もある。
第５図は同期方式による異常同相モード検出回路を示し
たものである。この回路は第３図に非同期方式における
異常同相モード検出回路においてカウンタ２５に使用す
るクロックのみを変更したものである。
たものである。この回路は第３図に非同期方式における
異常同相モード検出回路においてカウンタ２５に使用す
るクロックのみを変更したものである。
このクロックは下記のようにして決められる。
通常同期方式の搬送波の周期Ｔｃは第６図に示すインバ
ータの基本周波数ｆ１に応じて変えられる。
ータの基本周波数ｆ１に応じて変えられる。
そのため最小のインバータ基本周波数０１）−、、での
最大許容同相モード期間（３相の変調波ｖ、。
最大許容同相モード期間（３相の変調波ｖ、。
Ｖ、、Ｖ、が零に絞られた時）と最大のインバータ基本
周波数（ｆ、） ＋ｍａ＋＋での上記の期間は違なる。
周波数（ｆ、） ＋ｍａ＋＋での上記の期間は違なる。
上記の値はインバータの基本周波数Ｊ、が大きくなるに
つれて小さくする必要がある。これは、インバータの基
本周波数が大きくなるにつれ”〔誘導電動機の誘起電圧
が大きくなるため、同相モードで流れる電流が大きくな
ってくるためである。
つれて小さくする必要がある。これは、インバータの基
本周波数が大きくなるにつれ”〔誘導電動機の誘起電圧
が大きくなるため、同相モードで流れる電流が大きくな
ってくるためである。
そこでここで用いるカウンタ２５のりＩコックはインバ
ータの基本周波数に対応して変化４るようにしたもので
ある。一方インバータの基本周波数はＶ／ｆ変換器２０
のクロックに比例しで変わる。
ータの基本周波数に対応して変化４るようにしたもので
ある。一方インバータの基本周波数はＶ／ｆ変換器２０
のクロックに比例しで変わる。
そこで本実施例ではカウンタ２５のクロックとしてこの
■／ｆ変換器から得られる信号を使用する。
■／ｆ変換器から得られる信号を使用する。
このようにすることによって、カウンタ２５の出力値が
同一でも、同期モード許容時間Ｔ２７．がインバータの
基本周波数によって変えることができ、非常に簡易に異
常同相モードを検出することができる。
同一でも、同期モード許容時間Ｔ２７．がインバータの
基本周波数によって変えることができ、非常に簡易に異
常同相モードを検出することができる。
本発明によれば、パルス幅変調方式（同期方式か非同期
方式）如何によらず正常運転時に表われる同相モードと
異常同相モードを適確に検出することができるためにＰ
ＷＭインバータの信頼性が向上する。また電動機の電流
を検出することなく、過電流を防止できるため、安価な
インバータを提供することができる。
方式）如何によらず正常運転時に表われる同相モードと
異常同相モードを適確に検出することができるためにＰ
ＷＭインバータの信頼性が向上する。また電動機の電流
を検出することなく、過電流を防止できるため、安価な
インバータを提供することができる。
第１図はＰＷＭインバータによる誘導電動機可変速駆動
システム、第２図は同相モード時に流れる電流を説明す
る図、第３図は本発明の非同期方式における異常同相モ
ード検出回路、第４図は第３図に示す回路の動作を説明
するタイムチャート、第５図は本発明の同期方式の異常
同相モード検出回路、第６図は同期方式におけるインバ
ータ基本周波数と搬送波の周期との関係をそれぞれ示し
たものである。 １・・・ＰＷＭインバータ、２・・・パワートランジス
タ、３・・・帰還ダイオード、４・・・ＰＷＭ制御回路
、２１・・・ＰＷＭ信号形成回路、５・・・誘導電動機
、２０・・・Ｖ／ｆ変換器、２２・・・デコーダ、２３
・・・ノア回路、２４・・・リセット回路、２５・・・
カウンタ、２６・・・ラッチ回路、２７・・・発振器、
２８・・・デート論理回路、２９・・・アンド回路。
システム、第２図は同相モード時に流れる電流を説明す
る図、第３図は本発明の非同期方式における異常同相モ
ード検出回路、第４図は第３図に示す回路の動作を説明
するタイムチャート、第５図は本発明の同期方式の異常
同相モード検出回路、第６図は同期方式におけるインバ
ータ基本周波数と搬送波の周期との関係をそれぞれ示し
たものである。 １・・・ＰＷＭインバータ、２・・・パワートランジス
タ、３・・・帰還ダイオード、４・・・ＰＷＭ制御回路
、２１・・・ＰＷＭ信号形成回路、５・・・誘導電動機
、２０・・・Ｖ／ｆ変換器、２２・・・デコーダ、２３
・・・ノア回路、２４・・・リセット回路、２５・・・
カウンタ、２６・・・ラッチ回路、２７・・・発振器、
２８・・・デート論理回路、２９・・・アンド回路。
Claims (1)
- 【特許請求の範囲】 １、パルス幅変調信号に基づきパワースイッチング素子
のゲートを制御して電動機を駆動するＰＷＭインバータ
において、上記パルス幅変調信号をデコードして上記Ｐ
ＷＭインバータの正側或は負側を構成するパワースイッ
チング素子のゲートを一斉に点弧する同相モードを検出
する同相モード検出回路、及び上記同相モード発生期間
を計測する同相モード計測回路とを備え、同相モードの
発生時間が所定の値を越えた時に上記ゲートに印加する
信号をしや断するようにしたことを特徴とするＰＷＭイ
ンバータの過電流保護装置。 ２、特許請求の範囲第１項において同相モード計測回路
は同相モード検出回路から得られる同相モード検出信号
が入ると一定周期を持つクロックに基づいて作動するカ
ウンタを用いて構成したことを特徴とするＰＷＭインバ
ータの過電流保護装置。 ３、特許請求の範囲第１項において同相モード計測回路
は同相モード検出回路から得られる同相モード検出信号
が入ると変調波の周波数を制御する発振器の出力信号に
対応した可変周波数のクロックに基づいて作動するカウ
ンタを用いて構成したことを特徴とするＰＷＭインバー
タの過電流保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133194A JPS6115571A (ja) | 1984-06-29 | 1984-06-29 | Ｐｗｍインバータの過電流保護方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133194A JPS6115571A (ja) | 1984-06-29 | 1984-06-29 | Ｐｗｍインバータの過電流保護方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6115571A true JPS6115571A (ja) | 1986-01-23 |
| JPH0449348B2 JPH0449348B2 (ja) | 1992-08-11 |
Family
ID=15098907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133194A Granted JPS6115571A (ja) | 1984-06-29 | 1984-06-29 | Ｐｗｍインバータの過電流保護方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115571A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112030U (ja) * | 1988-01-22 | 1989-07-27 | ||
| JP2007110897A (ja) * | 2007-01-10 | 2007-04-26 | Mitsubishi Electric Corp | モータ制御装置 |
| JP2013219907A (ja) * | 2012-04-06 | 2013-10-24 | Denso Corp | 電力変換装置 |
-
1984
- 1984-06-29 JP JP59133194A patent/JPS6115571A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112030U (ja) * | 1988-01-22 | 1989-07-27 | ||
| JP2007110897A (ja) * | 2007-01-10 | 2007-04-26 | Mitsubishi Electric Corp | モータ制御装置 |
| JP4675340B2 (ja) * | 2007-01-10 | 2011-04-20 | 三菱電機株式会社 | モータ制御装置 |
| JP2013219907A (ja) * | 2012-04-06 | 2013-10-24 | Denso Corp | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0449348B2 (ja) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3290481B2 (ja) | 冷凍サイクル制御装置 | |
| CN101807873A (zh) | 电动机的驱动电路、驱动方法及冷却装置 | |
| KR20070002005A (ko) | 스위칭 전원용 제어 회로 | |
| US5703459A (en) | Driver for an induction motor | |
| US6977478B2 (en) | Method, system and program product for controlling a single phase motor | |
| JPS6115571A (ja) | Ｐｗｍインバータの過電流保護方法及び装置 | |
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| KR101626762B1 (ko) | 모터 드라이버 | |
| JPH06253580A (ja) | インバータ装置の保護装置 | |
| JP2002119083A (ja) | モータ制御装置 | |
| JP3786149B2 (ja) | インバータにおける過電流制限方法、並びにインバータ | |
| JPH0984388A (ja) | 交流モータの制御装置 | |
| JP3633564B2 (ja) | 誘導機駆動用インバータ装置 | |
| JP6883760B2 (ja) | モータ駆動装置 | |
| JPH07298623A (ja) | 中性点クランプ式インバータ | |
| JPH02164277A (ja) | 電圧形インバータの制御回路 | |
| JPH03107393A (ja) | ブラシレスモータの駆動装置 | |
| JP2522448B2 (ja) | インバ―タ装置 | |
| KR100618236B1 (ko) | 서보 드라이버에서 데드타임 발생장치_ | |
| JPS61258699A (ja) | 交流電動機の制御方法 | |
| JPS6248201A (ja) | 車両用誘導電動機の制御装置 | |
| JPH04117173A (ja) | 電源装置 | |
| JPH03107391A (ja) | プラシレスモータの駆動装置 | |
| JPS63136967A (ja) | Ｐｗｍインバ−タの制御方法 | |
| JP2004242466A (ja) | アナログドライブシステムの異常出力防止回路 |