JP2008244841A - Pwm信号生成回路 - Google Patents
Pwm信号生成回路 Download PDFInfo
- Publication number
- JP2008244841A JP2008244841A JP2007082488A JP2007082488A JP2008244841A JP 2008244841 A JP2008244841 A JP 2008244841A JP 2007082488 A JP2007082488 A JP 2007082488A JP 2007082488 A JP2007082488 A JP 2007082488A JP 2008244841 A JP2008244841 A JP 2008244841A
- Authority
- JP
- Japan
- Prior art keywords
- pwm signal
- count value
- generation circuit
- level
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
【課題】PWM信号の変化タイミングを短い間隔で調整する。
【解決手段】PWM信号を生成するPWM信号生成回路であって、PWM信号を生成するPWM信号生成回路であって、所定周波数の発振信号に基づいてカウント値を更新するカウンタと、カウンタのカウント値が第1の所定値に応じたカウント値になるとPWM信号を一方の論理レベルに変化させ、カウンタのカウント値が第2の所定値に応じたカウント値になるとPWM信号を他方の論理レベルに変化させる出力回路と、を備える。
【選択図】図1
【解決手段】PWM信号を生成するPWM信号生成回路であって、PWM信号を生成するPWM信号生成回路であって、所定周波数の発振信号に基づいてカウント値を更新するカウンタと、カウンタのカウント値が第1の所定値に応じたカウント値になるとPWM信号を一方の論理レベルに変化させ、カウンタのカウント値が第2の所定値に応じたカウント値になるとPWM信号を他方の論理レベルに変化させる出力回路と、を備える。
【選択図】図1
Description
本発明は、PWM信号生成回路に関する。
モータ等の負荷を駆動するための信号として、PWM(Pulse Width Modulation)信号が用いられている。図5は、モータコイルを駆動するHブリッジ回路の構成例を示す図である。このHブリッジ回路は、ソース側のPチャネルMOSFET101,102及びシンク側のNチャネルMOSFET103,104により構成されており、例えば、PチャネルMOSFET101,102のゲートにPWM信号を入力することにより、モータコイルをPWM駆動することができる。例えば、NチャネルMOSFET104をオンとし、PチャネルMOSFET101のゲートにPWM信号を入力すると、PWM信号がLレベルの間にモータコイルにエネルギーが蓄積され、PWM信号がHレベルの間にモータコイルのエネルギーが放出されることにより、モータコイルがPWM駆動される。
特開平11−53008号公報
このように、図5に示したHブリッジ回路では、PチャネルMOSFET101,102のゲートに入力されるPWM信号のLレベルのデューティー比に応じてモータコイルが駆動されることとなるが、デューティー比が同じ場合、周期が長くなると駆動効率が悪くなってしまう。すなわち、PWM信号の周期が長いと、PチャネルMOSFET101,102のオフ状態が継続される時間が長くなり、モータコイルに蓄積されたエネルギーの損失が大きくなってしまう。そのため、駆動効率を上げるためには、PWM信号の周期を短くすることが必要となる。
ところが、カウンタのカウント値が所定値に到達すると割り込み処理が実行されてPWM信号の論理レベルを変化させる一般的な方法では、割り込み処理に数サイクル要するため、PWM信号の論理レベルを変化させるタイミングを短い時間で調整することができず、周期を十分に短くすることができない(例えば特許文献1参照)。また、割り込み処理を用いずに、所定の処理を複数回繰り返し実行することにより実現されるソフトウェアタイマを用いてPWM信号の論理レベルを変化させることも可能であるが、処理負荷が高くなり、他の処理への影響が大きくなってしまうため、現実的ではない。
本発明は上記課題を鑑みてなされたものであり、PWM信号の変化タイミングを短い間隔で調整可能なPWM信号生成回路を提供することを目的とする。
上記目的を達成するため、本発明のPWM信号生成回路は、PWM信号を生成するPWM信号生成回路であって、所定周波数の発振信号に基づいてカウント値を更新するカウンタと、前記カウンタの前記カウント値が第1の所定値に応じたカウント値になると前記PWM信号を一方の論理レベルに変化させ、前記カウンタの前記カウント値が第2の所定値に応じたカウント値になると前記PWM信号を他方の論理レベルに変化させる出力回路と、を備えることとする。
PWM信号の変化タイミングを短い間隔で調整可能なPWM信号生成回路を提供することができる。
図1は、本発明の一実施形態であるPWM信号生成回路を含んで構成されるモータ駆動回路の構成例を示す図である。モータ駆動回路は、駆動回路10、PチャネルMOSFET(P1,P2)、NチャネルMOSFET(N1,N2)を含んで構成されている。また、駆動回路10は、PWM信号を生成するPWM信号生成回路20を含んで構成されている。PチャネルMOSFET(P1,P2)及びNチャネルMOSFET(N1,N2)は、モータコイルLの導電を制御するHブリッジ回路を構成している。
モータ駆動回路では、例えば、PチャネルMOSFET(P1)及びNチャネルMOSFET(N2)がオン、PチャネルMOSFET(P2)及びNチャネルMOSFET(N1)がオフの場合、PチャネルMOSFET(P1)、モータコイルL、NチャネルMOSFET(N2)の向きに電流が流れ、モータコイルLにエネルギーが蓄積される。また、例えば、PチャネルMOSFET(P2)及びNチャネルMOSFET(N1)がオン、PチャネルMOSFET(P1)及びNチャネルMOSFET(N2)がオフの場合、PチャネルMOSFET(P2)、モータコイルL、NチャネルMOSFET(N1)の向きに電流が流れ、モータコイルLにエネルギーが蓄積される。
そして、駆動回路10は、PWM信号生成回路20によって生成されるPWM信号を用いて、モータコイルLをPWM駆動する。例えば、シンク側のNチャネルMOSFET(N2)をオンのままとしておき、ソース側のPチャネルMOSFET(P1)をPWM信号に応じて間欠的にオンオフさせることにより、モータコイルLを流れる電流をPWM信号のデューティー比に応じた電流量とすることができる。
このように、PチャネルMOSFET(P1)をPWM信号により間欠的にオンオフさせる場合、PチャネルMOSFET(P1)がオフの期間においてもモータコイルLは蓄積されたエネルギーによって電流を流し続けようとする。そのため、NチャネルMOSFET(N1)がオフであれば、NチャネルMOSFET(N1)の寄生ダイオード、モータコイルL、NチャネルMOSFET(N2)のループを電流が流れることとなる。ところが、NチャネルMOSFET(N1)の寄生ダイオードを介して電流を流すと、エネルギーの損失が大きくなってしまうため、PチャネルMOSFET(P1)がオフの期間に、NチャネルMOSFET(N1)をオンとし、NチャネルMOSFET(N1)、モータコイルL、NチャネルMOSFET(N2)のループを電流が流れるようにすることにより、エネルギーの損失を抑制する同期整流という制御が行われることが多い。
図2は、同期整流によってモータコイルを駆動する場合のPWM信号の一例を示す図である。例えば、PチャネルMOSFET(P1)をPWM信号により間欠的にオンオフさせ、NチャネルMOSFET(N2)をオンとする場合について説明する。この場合、PチャネルMOSFET(P1)は、PWM信号生成回路20によって生成されるPWM信号SRCに応じて間欠的にオンオフされる。具体的には、PチャネルMOSFET(P1)は、PWM信号SRCがLレベルの期間にオンとなり、PMW信号SRCがHレベルの期間にオフとなる。また、PWM信号生成回路20は、PチャネルMOSFET(P1)がオフのときにNチャネルMOSFET(N1)をオンとするためのPWM信号SINKを生成する。具体的には、NチャネルMOSFET(N1)は、PWM信号SINKがHレベルの期間にオンとなり、PWM信号SINKがLレベルの期間にオフとなる。なお、PチャネルMOSFET(P1)及びNチャネルMOSFET(N1)が同時にオンの状態になると貫通電流が発生してしまう。そのため、PWM信号生成回路20は、PWM信号SRCがLレベルからHレベルに変化した後、PWM信号SINKをLレベルからHレベルに変化させるまでの間にデッドタイムを設けている。同様に、PWM信号SINKがHレベルからLレベルに変化した後、PWM信号SRCがHレベルからLレベルに変化するまでの間にもデッドタイムが設けられている。
図3は、PWM信号生成回路20の構成例を示す図である。PWM信号生成回路20は、クロック生成回路30、カウンタ31、レジスタ32〜36、コンパレータ37〜41、Dフリップフロップ(D−FF)50〜57、AND回路60〜63、OR回路65,66、Tフリップフロップ(T−FF)70,71、及びセレクタ80,81を含んで構成されている。
クロック生成回路30は、所定周波数のクロック信号CLKを生成する。カウンタ31は、クロック信号CLKがLレベルからHレベルに変化するたびにカウント値を1ずつ増加させ、リセット端子RにHレベルの信号が入力されるとカウント値をゼロにリセットする。レジスタ32〜36(記憶回路)は、PWM信号の変化タイミングを決定するための時間が設定される回路である。なお、レジスタ32〜36に格納されるデータは、CPU(不図示)等によって変更することができる。コンパレータ37〜41(比較回路)は、それぞれ、カウンタ31から出力されるカウント値CNTと、レジスタ32〜36に設定された時間とを比較する回路であり、カウント値CNTと設定された時間とが一致するとHレベルの信号を出力する。D−FF50〜57は、クロック信号CLKがHレベルからLレベルに変化するタイミングで、入力端子Dに入力される信号を取りこむ回路である。T−FF70,71(切り替え回路)は、入力端子Tに入力される信号がLレベルからHレベルに変化するたびに、出力信号の論理レベルを反転させる回路である。セレクタ80,81は、選択信号SEL1,SEL2に基づいて、入力される2つの信号の何れか一方を出力する回路である。
なお、レジスタ32〜36、コンパレータ37〜41、D−FF50〜57、AND回路60〜63、OR回路65,66、及びT−FF70,71により構成される回路が本発明の出力回路に相当する。また、D−FF50〜57、AND回路60〜63、OR回路65,66、及びT−FF70,71により構成される回路が本発明のPWM信号制御回路に相当する。また、D−FF50〜57、AND回路60〜63、及びOR回路65,66により構成される回路が本発明のパルス信号生成回路に相当する。
図4は、PWM信号生成回路20の動作の一例を示すタイミングチャートである。本実施形態では、レジスタ33には、時間Ta1として“5”が設定され、レジスタ34には、時間Tb1として“10”が設定されていることとする。また、レジスタ35には、時間Ta2として“6”が設定され、レジスタ36には、時間Tb2として“9”が設定されていることとする。また、レジスタ32には、時間Tcとして“15”が設定されていることとする。
まず、PWM信号SRCの変化について説明する。図4に示すように、クロック信号CLKがLレベルからHレベルに変化するたびに、カウンタ31から出力されるカウント値CNTが1ずつ増加していく。そして、カウント値CNTが“5”になると、コンパレータ38から出力される信号A1がHレベルとなる。そして、クロック信号CLKがLレベルに変化すると、D−FF50の出力端子Qから出力される信号A2がHレベルとなる。このとき、D−FF51の反転出力端子/Qから出力される信号A3もHレベルであるため、AND回路60から出力される信号A4がHレベルとなる。これにより、T−FF70の入力端子Tに入力される信号がHレベルに変化し、T−FF70の出力端子Qから出力される信号OUT1がHレベルに変化し、反転出力端子/Qから出力される信号/OUT1がLレベルに変化する。そして、選択信号SEL1がHレベルの場合は、信号OUT1がソース側のトランジスタを駆動するPWM信号SRCとしてセレクタ80から出力され、選択信号SEL1がLレベルの場合は、信号/OUT1がシンク側のトランジスタを駆動するPWM信号SRCとしてセレクタ80から出力される。なお、本実施形態では、図1に示したように、ソース側のトランジスタがPチャネルMOSFET(P1,P2)であるため、信号/OUT1がPWM信号SRCとして用いられることとなる。そして、クロック信号CLKがLレベルに変化すると、D−FF51の反転出力端子/Qから出力される信号A3がLレベルとなり、AND回路60から出力される信号A4がLレベルとなる。
続いて、カウント値CNTが“10”になると、コンパレータ39から出力される信号B1がHレベルとなる。そして、クロック信号CLKがLレベルに変化すると、D−FF52の出力端子Qから出力される信号B2がHレベルとなる。このとき、D−FF53の反転出力端子/Qから出力される信号B3もHレベルであるため、AND回路61から出力される信号B4がHレベルとなる。これにより、T−FF70の入力端子Tに入力される信号がHレベルに変化し、T−FF70の出力端子Qから出力される信号OUT1がLレベルに変化し、反転出力端子/Qから出力される信号/OUT1がHレベルに変化する。そして、クロック信号CLKがLレベルに変化すると、D−FF52の反転出力端子/Qから出力される信号B3がLレベルとなり、AND回路61から出力される信号B4がLレベルとなる。
PWM信号SINKについても、レジスタ35,36に設定された時間によって、PWM信号SRCの場合と同様に変化する。具体的には、カウンタ31のカウント値CNTが“6”になると信号OUT2がHレベルに変化し、信号/OUT2がLレベルに変化する。また、カウント値3が“9”になると信号OUT2がLレベルに変化し、信号/OUT2がHレベルに変化する。そして、選択信号SEL2がHレベルの場合は、信号OUT2がシンク側のトランジスタを駆動するPWM信号SINKとしてセレクタ81から出力され、選択信号SEL2がLレベルの場合は、信号/OUT2がシンク側のトランジスタを駆動するPWM信号SINKとしてセレクタ81から出力される。なお、本実施形態では、図1に示したように、シンク側のトランジスタがNチャネルMOSFET(N1,N2)であるため、信号OUT2がPWM信号SINKとして用いられることとなる。
その後、カウンタ31のカウント値CNTが“15”になると、コンパレータ37から出力される信号C1がHレベルとなり、カウンタ31のカウント値CNTが“0”にリセットされる。そして、カウント値CNTが“0”にリセットされると、コンパレータ37の出力信号C1はLレベルとなる。
このように、本実施形態のPWM信号生成回路20では、例えば、カウント値CNTが“5”(第1の所定値)になるとPWM信号SRCがLレベルに変化し、カウント値CNTが“10”(第2の所定値)になるとPWM信号SRCがHレベルに変化する。また、例えば、カウント値CNTが“6”(第1の所定値)になるとPWM信号SINKがHレベルに変化し、カウント値CNTが“9”(第2の所定値)になるとPWM信号SINKがLレベルに変化する。つまり、PWM信号生成回路20は、PWM信号の論理レベルが変化するタイミングを、クロック信号CLKの1周期という短い間隔で制御することができる。したがって、図4に示したように、PWM信号SRCとPWM信号SINKとの間のデッドタイムを、例えば、クロック信号CLKの1周期程度の短い時間とすることが可能となり、同期整流の効率を高めることができる。また、PWM信号のパルス幅をクロック信号CLKの1周期や2周期程度の短い幅とすることも可能となり、モータコイルLの駆動効率を高めることもできる。
また、PWM信号生成回路20では、PWM信号の論理レベルを変化させるための時間をレジスタ33〜36に設定可能である。すなわち、レジスタ33〜36に設定された時間をCPU等から変更することにより、PWM信号のデューティー比や周期をクロック信号CLKの周期単位で変更することが可能となる。
また、PWM信号生成回路20では、レジスタ32に設定する時間(第3の所定値)によって、PWM信号の周期を定めることが可能である。
そして、PWM信号生成回路20は、各レジスタ32〜36に設定された時間と、カウンタ31のカウント値CNTとを比較するコンパレータ37〜41を含んで構成され、コンパレータ37〜41から出力される比較信号に応じてPWM信号を変化させることができる。
また、PWM信号生成回路20は、コンパレータ38〜41から出力される比較信号と、クロック信号CLKとに基づいて、AND回路60〜63からパルス信号を出力することができる。そして、PWM信号生成回路20では、AND回路60〜63から出力されるパルス信号に応じて、PWM信号の論理レベルを変化させることができる。
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
10 駆動回路
20 PMW信号生成回路
30 クロック生成回路
31 カウンタ
32〜36 レジスタ
37〜41 コンパレータ
50〜57 Dフリップフロップ
60〜63 AND回路
65,66 OR回路
70,71 Tフリップフロップ
80,81 セレクタ
P1,P2 PチャネルMOSFET
N1,N2 NチャネルMOSFET
L モータコイル
20 PMW信号生成回路
30 クロック生成回路
31 カウンタ
32〜36 レジスタ
37〜41 コンパレータ
50〜57 Dフリップフロップ
60〜63 AND回路
65,66 OR回路
70,71 Tフリップフロップ
80,81 セレクタ
P1,P2 PチャネルMOSFET
N1,N2 NチャネルMOSFET
L モータコイル
Claims (5)
- PWM信号を生成するPWM信号生成回路であって、
所定周波数の発振信号に基づいてカウント値を更新するカウンタと、
前記カウンタの前記カウント値が第1の所定値に応じたカウント値になると前記PWM信号を一方の論理レベルに変化させ、前記カウンタの前記カウント値が第2の所定値に応じたカウント値になると前記PWM信号を他方の論理レベルに変化させる出力回路と、
を備えることを特徴とするPWM信号生成回路。 - 請求項1に記載のPWM信号生成回路であって、
前記第1及び第2の所定値を記憶する記憶回路を更に備えること、
を特徴とするPWM信号生成回路。 - 請求項2に記載のモータ駆動PWM信号生成回路であって、
前記記憶回路には、第3の所定値が更に記憶され、
前記出力回路は、
前記カウンタの前記カウント値が前記第1の所定値になると前記PWM信号を一方の論理レベルに変化させ、前記カウンタの前記カウント値が前記第2の所定値になると前記PWM信号を他方の論理レベルに変化させ、
前記カウンタは、
前記カウント値が前記記憶回路に記憶された前記第3の所定値になると前記カウント値がリセットされること、
を特徴とするPWM信号生成回路。 - 請求項3に記載のモータ駆動PWM信号生成回路であって、
前記出力回路は、
前記カウンタの前記カウント値と、前記記憶回路に記憶された前記第1〜第3の所定値との比較信号を出力する比較回路と、
前記比較信号に応じて、前記カウンタの前記カウント値が前記第1の所定値になると前記PWM信号を一方の論理レベルに変化させ、前記カウンタの前記カウント値が前記第2の所定値になると前記PWM信号を他方の論理レベルに変化させるPWM信号制御回路と、
を含んで構成され、
前記カウンタは、
前記比較信号に基づいて、前記カウンタの前記カウント値が前記第3の所定値になると前記カウント値がリセットされること、
を特徴とするPWM信号生成回路。 - 請求項4に記載のPWM信号生成回路であって、
前記PWM信号制御回路は、
前記比較信号と、前記発振信号とに基づいて、前記カウンタの前記カウント値が前記第1又は第2の所定値になるとパルス信号を生成するパルス信号生成回路と、
前記パルス信号生成回路によって生成される前記パルス信号に応じて、前記PWM信号の論理レベルを変化させる切り替え回路と、
を含んで構成されること、
を特徴とするPWM信号生成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007082488A JP2008244841A (ja) | 2007-03-27 | 2007-03-27 | Pwm信号生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007082488A JP2008244841A (ja) | 2007-03-27 | 2007-03-27 | Pwm信号生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008244841A true JP2008244841A (ja) | 2008-10-09 |
Family
ID=39915629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007082488A Pending JP2008244841A (ja) | 2007-03-27 | 2007-03-27 | Pwm信号生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008244841A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102255589A (zh) * | 2011-07-19 | 2011-11-23 | 郁百超 | 微功耗永磁无刷直流电机控制器 |
JP2013066297A (ja) * | 2011-09-16 | 2013-04-11 | Lapis Semiconductor Co Ltd | Pwm信号出力回路とpwm信号出力制御方法およびプログラム |
JP2014132713A (ja) * | 2013-01-07 | 2014-07-17 | Ricoh Co Ltd | Pwm信号生成回路、プリンタ、及びpwm信号生成方法 |
-
2007
- 2007-03-27 JP JP2007082488A patent/JP2008244841A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102255589A (zh) * | 2011-07-19 | 2011-11-23 | 郁百超 | 微功耗永磁无刷直流电机控制器 |
JP2013066297A (ja) * | 2011-09-16 | 2013-04-11 | Lapis Semiconductor Co Ltd | Pwm信号出力回路とpwm信号出力制御方法およびプログラム |
JP2014132713A (ja) * | 2013-01-07 | 2014-07-17 | Ricoh Co Ltd | Pwm信号生成回路、プリンタ、及びpwm信号生成方法 |
US9035710B2 (en) | 2013-01-07 | 2015-05-19 | Ricoh Company, Ltd. | PWM signal generating circuit, printer, and PWM signal generating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245153B2 (en) | Level shift circuit having timing adjustment circuit for maintaining duty ratio | |
US8669790B2 (en) | Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter | |
JP4837354B2 (ja) | Pwm信号生成装置及びpwm信号生成方法並びにモータ制御装置及びモータ制御方法 | |
TWI440311B (zh) | 允許脈寬調變值之立即更新 | |
JP2019514330A (ja) | Dc−dcコンバータ及び制御回路 | |
JP4417989B2 (ja) | 電流源装置、オシレータ装置およびパルス発生装置 | |
US9584035B2 (en) | Dual-edge tracking synchronous rectifier control techniques for a resonant converter | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
KR101308208B1 (ko) | 데드 타임 생성 회로 및 모터 제어 장치 | |
JP2013066266A (ja) | Pwm信号出力回路 | |
JP5651234B2 (ja) | Dcdcコンバータ及びその制御方法 | |
JP2015073236A5 (ja) | ||
JP2008244841A (ja) | Pwm信号生成回路 | |
JP6354937B2 (ja) | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 | |
JP5267228B2 (ja) | 半導体素子の駆動装置 | |
JP2009171696A (ja) | マトリクスコンバータ及びその出力電圧制御方法 | |
JP2008141831A (ja) | モータ駆動回路 | |
JP4557155B2 (ja) | 降圧型dc/dcコンバータおよび昇圧型dc/dcコンバータ | |
JP2010161915A (ja) | スイッチング制御回路 | |
JP2007006563A (ja) | 単相モータ駆動回路 | |
JP2005312245A (ja) | スイッチング電源回路 | |
JP2012253897A (ja) | ゲート駆動回路 | |
JP6955458B2 (ja) | レベルシフト回路 | |
JP2007095036A (ja) | Pwm駆動方法とpwm駆動装置 | |
JP2005295661A (ja) | 電力用半導体素子の駆動回路および電力変換装置 |