JP2000066702A - インバータ制御用マイクロコンピュータ及びインバータ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 高速で且つ高性能なＣＰＵあるいは大容量の
メモリを必要としない低価格化の容易な構成にて、出力
特性を所望に応じて制御する。 【解決手段】 タイマカウンタ１は、“０”とキャリア
周期設定レジスタ２の設定値との間でアップ／ダウンカ
ウントを繰り返す。カウント値が“０”になったときの
アンダフロー信号１０により、バッファレジスタ４の設
定値がデッドタイム格納レジスタ５Ａにロードされる。
タイマカウンタ１のカウント値が該デューティ設定レジ
スタ３の設定値と一致するとデューティ一致信号１１が
出力され、デッドタイム格納レジスタ５Ａの設置値はデ
ッドタイムカウンタ６にリロードされる。デッドタイム
カウンタ６はカウントを完了するとデッドタイム信号１
２を出力する。生成回路７は、デューティ一致信号１１
及びデッドタイム信号１２に基づいて、アクティブレベ
ルの重ならない２系統のパルス幅変調信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インバータを制御
するためのパルス幅変調（ＰＷＭ）信号の生成技術に係
り、特にカウンタを用いたタイマ回路によりインバータ
制御用のパルス幅変調信号を出力する機能を有するイン
バータ制御用マイクロコンピュータ及びインバータ制御
装置に関する。

【０００２】

【従来の技術】モータ等の駆動用のインバータをパルス
幅変調信号を用いて制御することによりモータ等の駆動
制御を行なうシステムが実用化されている。この種の制
御システムでは、ワンチップマイクロコンピュータ等に
より、制御のみならずパルス幅変調信号の生成も行なう
ディジタル方式の制御系が、かつてのアナログ方式に代
わり広く用いられている。パルス幅変調インバータにお
いては、インバータを構成する正側及び負側のスイッチ
ング素子を交互に導通制御して出力電圧を制御する。

【０００３】しかしながら、スイッチング素子には、タ
ーンオフを指令した時刻に対して実際のスイッチング動
作を終了するまでに時間遅れがある。このため、正側及
び負側のスイッチング素子が同時に導通して、インバー
タの電源を短絡してしまうことのないように、電源の短
絡を禁止する期間すなわちデッドタイムを設けている。
このデッドタイムは、正側のスイッチング素子を駆動す
るパルス幅変調信号のアクティブ期間と負側のスイッチ
ング素子を駆動するパルス幅変調信号のアクティブ期間
との間に設けられる休止期間である。このデッドタイム
の期間は、正側及び負側のスイッチング素子が共にオフ
となり、電源の短絡が防止される。

【０００４】マイクロコンピュータ等により、デッドタ
イムを有する相補パルス幅変調信号を生成する技術の例
が特開平８−２６３１０４号公報及び特開平９−４７０
６５号公報に開示されている。

【０００５】特開平８−２６３１０４号公報には、デッ
ドタイムに相当する時間差をもった２本ずつのアップカ
ウンタ及びダウンカウンタを設けて、デューティ０％〜
１００％の出力が可能な相補パルス幅変調出力を行なう
制御システムが開示されている。

【０００６】このシステムにおいては、これらアップカ
ウンタ及びダウンカウンタが上限値と下限値（１／２周
期＋デッドタイム）の間をカウントするようにし、相対
的に大きい値をカウントするアップカウンタの上限値と
相対的に大きい値をカウントするダウンカウンタの上限
値とが一致するようにし、そして相対的に小さい値をカ
ウントするアップカウンタのカウント値と相対的に小さ
い値をカウントするダウンカウンタのカウント値とが１
／２周期に相当するカウント値で交わるようにしてい
る。さらに、相対的に大きい値をカウントするアップカ
ウンタのカウント値と相対的に大きい値をカウントする
ダウンカウンタのカウント値とがデッドタイムに対応す
るカウント値で交わるようにし、相対的に小さい値をカ
ウントするアップカウンタの下限値と相対的に小さい値
をカウントするダウンカウンタの下限値が一致するよう
にして、上下対称のカウントを実現している。

【０００７】また、特開平９−４７０６５号公報には、
パルス幅変調信号におけるデッドタイムの影響によりイ
ンバータの出力電圧に歪が生じ、結果として出力電流も
歪むという問題の対策のためのデッドタイム補正を効率
よく行なう手法について開示している。特開平９−４７
０６５号公報に示されたパルス幅変調信号の生成系にお
いては、２個の搬送波発生用アップダウンカウンタを用
いてパルス幅変調信号を発生している。

【０００８】上述した特開平８−２６３１０４号公報及
び特開平９−４７０６５号公報においては、いずれもデ
ッドタイムを有する相補パルス幅変調信号を生成するの
にデッドタイム分だけタイミングのずれた２系統のアッ
プ／ダウンカウンタを用いている。これに対して、１系
統のアップ／ダウンカウンタを用いて、パルス幅変調信
号を発生し、該パルス幅信号に基づいてタイミングをシ
フトすることにより、対をなすパルス幅変調信号を生成
して相補パルス幅変調信号を生成することもできる。

【０００９】このような、インバータ制御を行うパルス
幅変調信号の出力機能を有するマイクロコンピュータと
に用いられる１系統のアップ／ダウンカウンタを用いた
タイマ回路の構成を図３に示す。

【００１０】図３に示すタイマ回路は、タイマカウンタ
１、キャリア周期設定レジスタ２、デューティ設定レジ
スタ３、デッドタイム格納レジスタ５、デッドタイムカ
ウンタ６、生成回路７及び出力端子８，８′により構成
される。タイマカウンタ１は、パルス幅変調信号の分解
能を決定するクロック信号（以下、単に「クロック」と
称する）が入力されて、該クロックをカウントし、カウ
ント値が“０”になるとアンダフロー信号１０を出力す
る。

【００１１】キャリア周期設定レジスタ２は、パルス幅
変調信号のキャリア繰り返し周期（以下、「キャリア周
期」と称する）を決定する値（カウント値に対応する）
を設定保持し、タイマカウンタ１のカウント値が、キャ
リア周期設定レジスタ２の設定値と一致するとキャリア
周期一致信号９を出力する。デューティ設定レジスタ３
は、パルス幅変調信号のデューティ比を決定する値（カ
ウント値に対応する）を設定保持し、該設定値にタイマ
カウンタ１のカウント値が一致するとデューティ一致信
号１０を出力する。

【００１２】デッドタイム格納レジスタ５は、上述した
ようにインバータ回路の上下アームの短絡を防止するた
めの時間、すなわちデッドタイムに相当するデッドタイ
ム設定値を格納する。デッドタイムカウンタ６は、デュ
ーティ一致信号１０に応答して、実際にクロックをカウ
ントし、該デッドタイム設定値に対応するデッドタイム
時間を計時して、該デッドタイム設定値のカウントを終
了した時点でデッドタイム信号１２を出力する。生成回
路７は、デューティ一致信号１１及びデッドタイム信号
１２に基づいて、パルス幅変調信号を生成し、出力端子
８及び８′から出力する。

【００１３】次に図３のタイマ回路における動作を説明
する。タイマカウンタ１は、パルス幅変調信号の分解能
に相当するクロックによりカウント動作を行う。“０
Ｈ”（１６進表記の“０”）からアップカウントを行
い、カウント値がキャリア周期設定レジスタ２の設定値
と一致したときに発生するキャリア周期一致信号９によ
り、タイマカウンタ１のカウント動作をダウンカウント
に切り替える。

【００１４】ダウンカウントにより、タイマカウンタ１
のカウント値が“０Ｈ”になるとアンダフロー信号１０
を出力して、タイマカウンタ１のカウント動作をアップ
カウントに切り替える。

【００１５】タイマカウンタ１は、以上の動作を繰り返
し、カウント値が“０Ｈ”からアップカウントを行な
い、キャリア周期設定レジスタ２の設定値でダウンカウ
ントに切り替えて再び“０Ｈ”になるまでの期間が、パ
ルス幅変調キャリアのキャリア周期となる（以下、「パ
ルス幅変調キャリア」を「ＰＷＭキャリア」と称す
る）。

【００１６】デューティ設定レジスタ３は、タイマカウ
ンタ１のカウント値が該デューティ設定レジスタ３の設
定値と一致するとデューティ一致信号１１を出力する。
該デューティ一致信号１１により、デッドタイム格納レ
ジスタ５の設置値はデッドタイムカウンタ６にリロード
され、デッドタイムカウンタ６は、カウント動作（ダウ
ンカウント）を行う。デッドタイムカウンタ６はリロー
ドされた値を初期値としてダウンカウントして、カウン
ト値が“０”になるとデッドタイム信号１２を出力す
る。

【００１７】生成回路７は、デューティ一致信号１１及
びデッドタイム信号１２に基づいて、アクティブレベル
の重ならない２本のパルス幅変調信号を生成して出力端
子８及び８′から出力する。

【００１８】

【発明が解決しようとする課題】上述した図３に示す従
来のタイマ回路を有するマイクロコンピュータでは、デ
ユーティ設定レジスタ３に設定するデューティ設定値の
みを変更することにより、パルス幅変調信号のデューテ
ィ比を制御してインバータ制御を実現する。

【００１９】ところで、インバータ制御においてＰＷＭ
キャリアの周波数の変更だけではなく出力特性について
も変更しようとする場合、ソフトウェアにより変更を行
なうと複雑なソフトウェアによる演算処理が必要とな
る。あるいは、ハードウェアによりこれを実現しようと
する場合、膨大なデータを用意し、所望の特性に応じて
参照するデータを切り替える処理を行っていた。

【００２０】このように、出力特性を変更した場合の、
パルス幅変調信号及びその供給先のインバータ回路出力
の波形を図４に模式的に示す。図４に示すように、ＰＷ
Ｍキャリアの１周期内において、図示矢印のようにデュ
ーティ比を０〜１００％の範囲内で制御すると、インバ
ータ出力の振幅を、図示矢印のように０〜１００％の範
囲内で変動させることができる。また、図示矢印のよう
にデューティ比を２５〜７５％の範囲内で制御すると、
インバータ出力の振幅を、図示矢印のように２５〜７５
％の範囲内で変動させることができる。

【００２１】また、ソフトウェアによる演算処理により
実現する場合には、フローチャートを図４に示すよう
に、予め保持した出力データ波形を参照し（ステップＳ
１）、該出力データ波形に所要の出力特性に応じた乗算
を行なう（ステップＳ２）。そして、該乗算結果に対す
る適宜なる補正を行なって（ステップＳ３）、所要の出
力特性に従った信号を出力し、処理を終了する。

【００２２】すなわち、従来の構成によるマイクロコン
ピュータ等のタイマ回路では、出力特性を所望に応じて
制御しようとすると、複雑な演算処理を行うために高速
なＣＰＵ（中央処理装置）を使用するか、もしくは、膨
大なデータを用意するために大容量のメモリを使用する
かする必要があった。これらのいずれを選択しても、高
速なＣＰＵ又は大容量のメモリが必要となり、それを組
み込んだマイクロコンピュータ等の価格が高くなるとい
う問題があった。

【００２３】本発明は、上述した事情に鑑みてなされた
もので、高速で且つ高性能なＣＰＵあるいは大容量のメ
モリを必要としない低価格化の容易な構成にて、出力特
性を所望に応じて制御することを可能とするインバータ
制御用マイクロコンピュータ及びインバータ制御装置を
提供することを目的とする。

【００２４】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係るインバータ制御用マイク
ロコンピュータは、インバータ制御用のタイマを有する
マイクロコンピュータにおいて、該タイマが、クロック
信号をカウントするタイマカウンタ手段と、前記タイマ
カウンタ手段のカウント値に基づき、該タイマカウンタ
手段のアップカウント／ダウンカウントを交互に切り替
えてパルス幅変調のキャリア周期を設定するキャリア周
期設定手段と、前記タイマカウンタ手段のカウント値に
基づき、パルス幅変調のデューティ比を設定するデュー
ティ設定手段と、対をなす相補パルス幅変調信号の非ア
クティブ期間となるデッドタイムの更新値を保持するた
めのバッファレジスタと、前記相補パルス幅変調信号の
デッドタイムを設定するとともに、前記キャリア周期設
定手段によるパルス幅変調のキャリア周期に同期して、
前記バッファレジスタのデッドタイム更新値を取込み、
該デッドタイムを更新するデッドタイム設定手段と、前
記タイマカウンタ手段のカウント出力に基づき且つ前記
キャリア周期設定手段、デューティ設定手段及びデッド
タイム設定手段によるキャリア周期、デューティ比及び
デッドタイムに従ったインバータ制御用の相補パルス幅
変調信号を生成する生成手段と、を具備する。

【００２５】また、本発明の第２の観点に係るインバー
タ制御用マイクロコンピュータは、インバータ制御用の
タイマを有するマイクロコンピュータにおいて、該タイ
マが、クロック信号をアップ／ダウンカウントするタイ
マカウンタと、キャリア周期設定値を保持し、前記タイ
マカウンタのカウント値が該キャリア周期設定値に達し
た時点で、該タイマカウンタのアップカウント／ダウン
カウントを切り替えて、パルス幅変調のキャリア周期に
相当する所定周期で該タイマカウンタにアップカウント
とダウンカウントとを交互に行なわせるキャリア周期設
定レジスタと、デューティ設定値を保持し、前記タイマ
カウンタのカウント値が、該デューティ設定値に達する
とデューティ一致信号を発生するデューティ設定レジス
タと、対をなす相補パルス幅変調信号の非アクティブ期
間となるデッドタイムの更新値を保持するためのバッフ
ァレジスタと、デッドタイム設定値を格納し、前記キャ
リア周期設定レジスタによるタイマカウンタのアップカ
ウント／ダウンカウントの切り替え周期に同期して、前
記バッファレジスタのデッドタイム更新値を取込み、前
記デッドタイム設定値を更新するデッドタイム格納レジ
スタと、前記デューティ設定レジスタにより発生される
デューティ一致信号に応動し、前記デッドタイム格納レ
ジスタに格納されたデッドタイム設定値ぶんだけ、前記
クロック信号をカウントして、該デューティ一致信号に
前記相補パルス幅変調信号のデッドタイムに相当する時
間差を与えるデッドタイムカウンタと、前記デューティ
設定レジスタにより発生されるデューティ一致信号及び
前記デッドタイムカウンタにより時間差が与えられたデ
ューティ一致信号に基づいてインバータ制御用の相補パ
ルス幅変調信号を生成する生成回路と、を具備する。

【００２６】本発明の第３の観点に係るインバータ制御
装置は、クロック信号をカウントするタイマカウンタ手
段と、前記タイマカウンタ手段のカウント値に基づき、
該タイマカウンタ手段のアップカウント／ダウンカウン
トを交互に切り替えてパルス幅変調のキャリア周期を設
定するキャリア周期設定手段と、前記タイマカウンタ手
段のカウント値に基づき、パルス幅変調のデューティ比
を設定するデューティ設定手段と、対をなす相補パルス
幅変調信号の非アクティブ期間となるデッドタイムの更
新値を保持するためのバッファレジスタと、前記相補パ
ルス幅変調信号のデッドタイムを設定するとともに、前
記キャリア周期設定手段によるパルス幅変調のキャリア
周期に同期して、前記バッファレジスタのデッドタイム
更新値を取込み、該デッドタイムを更新するデッドタイ
ム設定手段と、前記タイマカウンタ手段のカウント出力
に基づき且つ前記キャリア周期設定手段、デューティ設
定手段及びデッドタイム設定手段によるキャリア周期、
デューティ比及びデッドタイムに従った相補パルス幅変
調信号を生成してインバータに供給する生成手段と、を
具備する。

【００２７】本発明の第４の観点に係るインバータ制御
装置は、クロック信号をアップ／ダウンカウントするタ
イマカウンタと、キャリア周期設定値を保持し、前記タ
イマカウンタのカウント値が該キャリア周期設定値に達
した時点で、該タイマカウンタのアップカウント／ダウ
ンカウントを切り替えて、パルス幅変調のキャリア周期
に相当する所定周期で該タイマカウンタにアップカウン
トとダウンカウントとを交互に行なわせるキャリア周期
設定レジスタと、デューティ設定値を保持し、前記タイ
マカウンタのカウント値が、該デューティ設定値に達す
るとデューティ一致信号を発生するデューティ設定レジ
スタと、対をなす相補パルス幅変調信号の非アクティブ
期間となるデッドタイムの更新値を保持するためのバッ
ファレジスタと、デッドタイム設定値を格納し、前記キ
ャリア周期設定レジスタによるタイマカウンタのアップ
カウント／ダウンカウントの切り替え周期に同期して、
前記バッファレジスタのデッドタイム更新値を取込み、
前記デッドタイム設定値を更新するデッドタイム格納レ
ジスタと、前記デューティ設定レジスタにより発生され
るデューティ一致信号に応動し、前記デッドタイム格納
レジスタに格納されたデッドタイム設定値ぶんだけ、前
記クロック信号をカウントして、該デューティ一致信号
に前記相補パルス幅変調信号のデッドタイムに相当する
時間差を与えるデッドタイムカウンタと、前記デューテ
ィ設定レジスタにより発生されるデューティ一致信号及
び前記デッドタイムカウンタにより時間差が与えられた
デューティ一致信号に基づいて相補パルス幅変調信号を
生成してインバータに供給する生成回路と、を具備す
る。

【００２８】

【発明の実施の形態】以下、図１及び図２を参照して本
発明によるインバータ制御用マイクロコンピュータに組
み込まれるインバータ制御装置としてのタイマ回路の実
施の形態を説明する。

【００２９】図１に示すタイマ回路は、タイマカウンタ
１、キャリア周期設定レジスタ２、デューティ設定レジ
スタ３、バッファレジスタ４、デッドタイム格納レジス
タ５Ａ、デッドタイムカウンタ６、生成回路７、並びに
出力端子８及び８′を備えている。タイマカウンタ１、
キャリア周期設定レジスタ２、デューティ設定レジスタ
３、デッドタイムカウンタ６、生成回路７、並びに出力
端子８及び８′は、図３と同様であり、デッドタイム格
納レジスタ５Ａは、図３のデッドタイム格納レジスタ５
とほぼ同様である。さらに、図１に示すタイマ回路に
は、新たにバッファレジスタ４が設けられている。

【００３０】タイマカウンタ１は、パルス幅変調信号の
分解能を決定するクロックが入力されて、該クロックを
カウントし、カウント値が“０”になるとアンダフロー
信号１０を出力する。キャリア周期設定レジスタ２は、
パルス幅変調信号のキャリア周期、つまりＰＷＭキャリ
アの周期を決定するカウント値に対応する値を保持し、
該保持値にタイマカウンタ１のカウント値が一致すると
キャリア周期一致信号９を出力する。

【００３１】デューティ設定レジスタ３は、パルス幅変
調信号のデューティ比を決定するカウント値に対応する
値を設定保持し、該設定値にタイマカウンタ１のカウン
ト値が一致するとデューティ一致信号１１を出力する。

【００３２】バッファレジスタ４は、デッドタイムを変
更する際に新たなデッドタイムの設定値を格納する。

【００３３】デッドタイム格納レジスタ５Ａは、インバ
ータ回路の上下アームの短絡を防止するための時間、す
なわちデッドタイムを決定するデッドタイムカウンタ６
のカウント値に相当する値を格納する。該デッドタイム
格納レジスタ５Ａの格納値は、タイマカウンタ１から出
力されるアンダフロー信号１０によってバッファレジス
タ４からロードされることにより更新される。なお、デ
ッドタイム格納レジスタ５Ａの格納値は、キャリア周期
設定レジスタ２から出力されるキャリア周期一致信号９
によってバッファレジスタ４からロードされるようにし
てもよい。

【００３４】デッドタイムカウンタ６は、デューティ一
致信号１１に応答して、クロックをカウントし、デッド
タイム格納レジスタ５Ａによるデッドタイム設定値に対
応するデッドタイム時間を計時して、該デッドタイム設
定値のカウントを終了した時点でデッドタイム信号１２
を出力する。生成回路７は、デューティ一致信号１１及
びデッドタイム信号１２に基づいて、デッドタイムを有
する相補パルス幅変調信号を生成する。出力端子８及び
８′は、生成回路７において生成された相補パルス幅変
調信号を出力する。

【００３５】次に図１のタイマ回路における動作を説明
する。タイマカウンタ１は、パルス幅変調信号の分解能
に相当するクロックによりカウント動作を行う。“０
Ｈ”からアップカウントを行い、カウント値がキャリア
周期設定レジスタ２の設定値と一致したときに発生する
キャリア周期一致信号９により、タイマカウンタ１のカ
ウント動作をダウンカウントに切り替える。

【００３６】ダウンカウントにより、タイマカウンタ１
のカウント値が“０Ｈ”になるとアンダフロー信号１０
を出力して、タイマカウンタ１のカウント動作をアップ
カウントに切り替える。

【００３７】タイマカウンタ１は、以上の動作を繰り返
し、カウント値が“０Ｈ”からアップカウントを行な
い、キャリア周期設定レジスタ２の設定値でダウンカウ
ントに切り替えて再び“０Ｈ”になるまでの期間が、Ｐ
ＷＭキャリアのキャリア周期となる。

【００３８】タイマカウンタ１から出力されるアンダフ
ロー信号１０に応答して、バッファレジスタ４の設定値
がデッドタイム格納レジスタ５Ａにロードされる。な
お、上述したように、キャリア周期設定レジスタ２から
出力されるキャリア周期一致信号９に応答して、バッフ
ァレジスタ４の設定値がデッドタイム格納レジスタ５Ａ
にロードされるようにしてもよい。

【００３９】デューティ設定レジスタ３は、タイマカウ
ンタ１のカウント値が該デューティ設定レジスタ３の設
定値と一致するとデューティ一致信号１１を出力する。
該デューティ一致信号１１により、デッドタイム格納レ
ジスタ５Ａの設置値はデッドタイムカウンタ６にリロー
ドされ、デッドタイムカウンタ６は、カウント動作（ダ
ウンカウント）を行う。デッドタイムカウンタ６はリロ
ードされた値を初期値としてダウンカウントして、カウ
ント値が“０”になるとデッドタイム信号１２を出力す
る。

【００４０】生成回路７は、デューティ一致信号１１及
びデッドタイム信号１２に基づいて、アクティブレベル
の重ならない２系統のパルス幅変調信号を生成して出力
端子８及び８′から出力する。

【００４１】すなわち、ＣＰＵ等の処理によって、バッ
ファレジスタ４の内容が変更されていた場合に、パルス
幅変調信号のキャリア周期に同期して、デッドタイムが
変更される。

【００４２】このような構成においては、デッドタイム
を変更するためのバッファレジスタ４を備え、パルス幅
変調信号のキャリア周期に同期して、該バッファレジス
タ４のデッドタイムの変更内容がデッドタイム格納レジ
スタ５Ａに反映される構成とすることによって、デッド
タイムを随時、所望に応じて変更することができる。し
たがって、デッドタイムにより、インバータ回路の出力
特性を変更することが可能となる。

【００４３】従来の構成では、出力特性を変更する場
合、複雑な演算処理を行うために高速なＣＰＵを内蔵す
るか、もしくは大容量のメモリを内蔵して対応する必要
があった。これに対して、本発明では、デッドタイムを
任意に変更できることから、出力特性を変更したいとき
にデッドタイムを変更するだけで出力特性の制御を実現
することが可能である。

【００４４】高速なＣＰＵによる実現と比較した場合、
図５に示す処理が必要なくなる。また、大容量のメモリ
を内蔵することにより実現する場合と比較しても、上述
した構成の場合には、従来に比較して１／１０以下のメ
モリの容量で実現することができる。例えば、正弦波を
１００個のデータを基に生成し、５０パターンの出力特
性を制御することを考えた場合、従来の方式では、５０
００個（１００個×５０パターン）のデータを必要とす
るに対して、上述した構成の場合１５０個（１００個＋
５０パターン）のデータで実現することができる。つま
り、高速なＣＰＵも大容量のメモリも必要とせずに、低
価格なインバータ制御用マイクロコンピュータを実現す
ることが可能である。

【００４５】上述したように、パルス幅変調信号のデュ
ーティを制御するだけではなく、従来インバータ回路部
の使用部品に依存して一義的に決定されていたデッドタ
イム期間を、インバータ回路部に必要とされる出力特性
に応じて変更可能とする回路を構成し、従来にないイン
バータ制御を実現する。つまり、デッドタイムを制御す
ることにより、インバータ回路部における通電時間を制
御し、出力特性を制御することができる。図２に、パル
ス幅変調信号、及び通電時間とデッドタイム期間の関係
を示す。図２において、パルス幅変調信号は、図示低レ
ベル側にてアクティブすなわちスイッチング素子をオン
とし、２系列のパルス列間にデッドタイムが設けられて
いる。このデッドタイムを大きくすると通電時間が短く
なり、デッドタイムを小さくすると通電時間が長くな
る。

【００４６】したがって、デッドタイム期間を容易に変
更し得る回路とすることにより、インバータ回路部の出
力特性の制御を、複雑な演算処理、又は大容量のメモリ
を使用してパルス幅変調信号のデューティを制御するこ
となく、デッドタイムを変更することにより容易に実現
することができる。つまり、インバータ回路部の出力特
性の制御に、高速なＣＰＵあるいは大容量のメモリを必
要としない。

【００４７】

【発明の効果】以上説明したように、本発明によれば、
高速で且つ高性能なＣＰＵあるいは大容量のメモリを必
要としない低価格化の容易な構成にて、出力特性を所望
に応じて制御することを可能とするインバータ制御用マ
イクロコンピュータ及びインバータ制御装置を提供する
ことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るインバータ制御用マ
イクロコンピュータに組み込まれるインバータ制御装置
としてのタイマ回路の構成を示すブロック図である。

【図２】図１のシステムの作用を説明するためのパルス
幅変調信号の波形、及びデッドタイムに対する通電時間
の関係を示す図である。

【図３】従来のインバータ制御用のタイマ回路の構成を
示すブロック図である。

【図４】パルス幅変調信号によるインバータ制御の動作
を説明するためのパルス幅変調信号の波形及びインバー
タ出力の波形の２種類の例を示す模式図である。

【図５】従来のソフトウェア処理によるインバータ出力
の制御の演算処理を示すフローチャートである。

【符号の説明】

１ タイマ ２ キャリア周期設定レジスタ ３ デューティ設定レジスタ ４ バッファレジスタ ５Ａ デッドタイム格納レジスタ ６ デッドタイムカウンタ ７ 生成回路 ８，８′ 出力端子

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年９月６日（１９９９．９．６）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係るインバータ制御用マイク
ロコンピュータは、インバータ制御用のタイマを有する
マイクロコンピュータにおいて、該タイマが、クロック
信号をカウントするタイマカウンタ手段と、前記タイマ
カウンタ手段のカウント値に基づき、該タイマカウンタ
手段のアップカウント／ダウンカウントを交互に切り替
えてパルス幅変調のキャリア周期を設定するキャリア周
期設定手段と、前記タイマカウンタ手段のカウント値に
基づき、パルス幅変調のデューティ比を設定するデュー
ティ設定手段と、対をなす相補パルス幅変調信号の非ア
クティブ期間となるデッドタイムの変更可能な更新値を
保持するためのバッファレジスタと、前記相補パルス幅
変調信号のデッドタイムを設定するとともに、前記キャ
リア周期設定手段により決定されるパルス幅変調のキャ
リア周期に同期して、前記バッファレジスタのデッドタ
イム更新値を取込み、該デッドタイムを更新するデッド
タイム設定手段と、前記タイマカウンタ手段のカウント
出力に基づき且つ前記キャリア周期設定手段、デューテ
ィ設定手段及びデッドタイム設定手段によるキャリア周
期、デューティ比及びデッドタイムに従ったインバータ
制御用の相補パルス幅変調信号を生成する生成手段と、
を具備する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】本発明の第３の観点に係るインバータ制御
装置は、クロック信号をカウントするタイマカウンタ手
段と、前記タイマカウンタ手段のカウント値に基づき、
該タイマカウンタ手段のアップカウント／ダウンカウン
トを交互に切り替えてパルス幅変調のキャリア周期を設
定するキャリア周期設定手段と、前記タイマカウンタ手
段のカウント値に基づき、パルス幅変調のデューティ比
を設定するデューティ設定手段と、対をなす相補パルス
幅変調信号の非アクティブ期間となるデッドタイムの変
更可能な更新値を保持するためのバッファレジスタと、
前記相補パルス幅変調信号のデッドタイムを設定すると
ともに、前記キャリア周期設定手段により決定されるパ
ルス幅変調のキャリア周期に同期して、前記バッファレ
ジスタのデッドタイム更新値を取込み、該デッドタイム
を更新するデッドタイム設定手段と、前記タイマカウン
タ手段のカウント出力に基づき且つ前記キャリア周期設
定手段、デューティ設定手段及びデッドタイム設定手段
によるキャリア周期、デューティ比及びデッドタイムに
従った相補パルス幅変調信号を生成してインバータに供
給する生成手段と、を具備する。

Claims (4)

【特許請求の範囲】
1. 【請求項１】インバータ制御用のタイマを有するマイク
   ロコンピュータにおいて、該タイマは、 クロック信号をカウントするタイマカウンタ手段と、 前記タイマカウンタ手段のカウント値に基づき、該タイ
   マカウンタ手段のアップカウント／ダウンカウントを交
   互に切り替えてパルス幅変調のキャリア周期を設定する
   キャリア周期設定手段と、 前記タイマカウンタ手段のカウント値に基づき、パルス
   幅変調のデューティ比を設定するデューティ設定手段
   と、 対をなす相補パルス幅変調信号の非アクティブ期間とな
   るデッドタイムの更新値を保持するためのバッファレジ
   スタと、 前記相補パルス幅変調信号のデッドタイムを設定すると
   ともに、前記キャリア周期設定手段によるパルス幅変調
   のキャリア周期に同期して、前記バッファレジスタのデ
   ッドタイム更新値を取込み、該デッドタイムを更新する
   デッドタイム設定手段と、 前記タイマカウンタ手段のカウント出力に基づき且つ前
   記キャリア周期設定手段、デューティ設定手段及びデッ
   ドタイム設定手段によるキャリア周期、デューティ比及
   びデッドタイムに従ったインバータ制御用の相補パルス
   幅変調信号を生成する生成手段と、を具備することを特
   徴とするインバータ制御用マイクロコンピュータ。
2. 【請求項２】インバータ制御用のタイマを有するマイク
   ロコンピュータにおいて、該タイマは、 クロック信号をアップ／ダウンカウントするタイマカウ
   ンタと、 キャリア周期設定値を保持し、前記タイマカウンタのカ
   ウント値が該キャリア周期設定値に達した時点で、該タ
   イマカウンタのアップカウント／ダウンカウントを切り
   替えて、パルス幅変調のキャリア周期に相当する所定周
   期で該タイマカウンタにアップカウントとダウンカウン
   トとを交互に行なわせるキャリア周期設定レジスタと、 デューティ設定値を保持し、前記タイマカウンタのカウ
   ント値が、該デューティ設定値に達するとデューティ一
   致信号を発生するデューティ設定レジスタと、 対をなす相補パルス幅変調信号の非アクティブ期間とな
   るデッドタイムの更新値を保持するためのバッファレジ
   スタと、 デッドタイム設定値を格納し、前記キャリア周期設定レ
   ジスタによるタイマカウンタのアップカウント／ダウン
   カウントの切り替え周期に同期して、前記バッファレジ
   スタのデッドタイム更新値を取込み、前記デッドタイム
   設定値を更新するデッドタイム格納レジスタと、 前記デューティ設定レジスタにより発生されるデューテ
   ィ一致信号に応動し、前記デッドタイム格納レジスタに
   格納されたデッドタイム設定値ぶんだけ、前記クロック
   信号をカウントして、該デューティ一致信号に前記相補
   パルス幅変調信号のデッドタイムに相当する時間差を与
   えるデッドタイムカウンタと、 前記デューティ設定レジスタにより発生されるデューテ
   ィ一致信号及び前記デッドタイムカウンタにより時間差
   が与えられたデューティ一致信号に基づいてインバータ
   制御用の相補パルス幅変調信号を生成する生成回路と、
   を具備することを特徴とするインバータ制御用マイクロ
   コンピュータ。
3. 【請求項３】クロック信号をカウントするタイマカウン
   タ手段と、 前記タイマカウンタ手段のカウント値に基づき、該タイ
   マカウンタ手段のアップカウント／ダウンカウントを交
   互に切り替えてパルス幅変調のキャリア周期を設定する
   キャリア周期設定手段と、 前記タイマカウンタ手段のカウント値に基づき、パルス
   幅変調のデューティ比を設定するデューティ設定手段
   と、 対をなす相補パルス幅変調信号の非アクティブ期間とな
   るデッドタイムの更新値を保持するためのバッファレジ
   スタと、 前記相補パルス幅変調信号のデッドタイムを設定すると
   ともに、前記キャリア周期設定手段によるパルス幅変調
   のキャリア周期に同期して、前記バッファレジスタのデ
   ッドタイム更新値を取込み、該デッドタイムを更新する
   デッドタイム設定手段と、 前記タイマカウンタ手段のカウント出力に基づき且つ前
   記キャリア周期設定手段、デューティ設定手段及びデッ
   ドタイム設定手段によるキャリア周期、デューティ比及
   びデッドタイムに従った相補パルス幅変調信号を生成し
   てインバータに供給する生成手段と、を具備することを
   特徴とするインバータ制御装置。
4. 【請求項４】クロック信号をアップ／ダウンカウントす
   るタイマカウンタと、 キャリア周期設定値を保持し、前記タイマカウンタのカ
   ウント値が該キャリア周期設定値に達した時点で、該タ
   イマカウンタのアップカウント／ダウンカウントを切り
   替えて、パルス幅変調のキャリア周期に相当する所定周
   期で該タイマカウンタにアップカウントとダウンカウン
   トとを交互に行なわせるキャリア周期設定レジスタと、 デューティ設定値を保持し、前記タイマカウンタのカウ
   ント値が、該デューティ設定値に達するとデューティ一
   致信号を発生するデューティ設定レジスタと、対をなす
   相補パルス幅変調信号の非アクティブ期間となるデッド
   タイムの更新値を保持するためのバッファレジスタと、 デッドタイム設定値を格納し、前記キャリア周期設定レ
   ジスタによるタイマカウンタのアップカウント／ダウン
   カウントの切り替え周期に同期して、前記バッファレジ
   スタのデッドタイム更新値を取込み、前記デッドタイム
   設定値を更新するデッドタイム格納レジスタと、 前記デューティ設定レジスタにより発生されるデューテ
   ィ一致信号に応動し、前記デッドタイム格納レジスタに
   格納されたデッドタイム設定値ぶんだけ、前記クロック
   信号をカウントして、該デューティ一致信号に前記相補
   パルス幅変調信号のデッドタイムに相当する時間差を与
   えるデッドタイムカウンタと、 前記デューティ設定レジスタにより発生されるデューテ
   ィ一致信号及び前記デッドタイムカウンタにより時間差
   が与えられたデューティ一致信号に基づいて相補パルス
   幅変調信号を生成してインバータに供給する生成回路
   と、を具備することを特徴とするインバータ制御装置。