WO2004109901A1 - Ｐｗｍ制御システム - Google Patents

Ｐｗｍ制御システム Download PDF

Info

Publication number
WO2004109901A1
WO2004109901A1 PCT/JP2004/007602 JP2004007602W WO2004109901A1 WO 2004109901 A1 WO2004109901 A1 WO 2004109901A1 JP 2004007602 W JP2004007602 W JP 2004007602W WO 2004109901 A1 WO2004109901 A1 WO 2004109901A1
Authority
WO
WIPO (PCT)
Prior art keywords
pwm
pwm control
control system
duty ratio
signal
Prior art date
Application number
PCT/JP2004/007602
Other languages
English (en)
French (fr)
Inventor
Kesatoshi Takeuchi
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to US10/558,664 priority Critical patent/US7315155B2/en
Priority to EP04745501A priority patent/EP1630944A4/en
Publication of WO2004109901A1 publication Critical patent/WO2004109901A1/ja
Priority to US11/897,353 priority patent/US7528591B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Definitions

  • the present invention relates to a PWM control system.
  • the PWM control system of the present invention can be used for drive control of various loads such as an AC motor and a DC motor including a pulse motor.
  • the PWM drive control system according to the present invention has a load drive circuit having a duty ratio in accordance with the operation state of the load to be controlled such as motor control, display device control, voice output control, vibration control, tactile control, spray control, mixing control It is widely applicable if it can be controlled by driving.
  • a DC motor is driven by a PWM method, and a drive command signal of a PWM cycle set in advance is generated to generate a torque necessary for the DC motor.
  • the duty ratio is set to switch the switching element.
  • a CPU that controls the entire DC motor and a PWM control unit that receives a command from the CPU power via a system bus and generates a drive command signal are provided.
  • the duty ratio of the drive command signal is set to be proportional to the torque required for the DC motor.
  • a reference signal having a predetermined waveform such as a triangular wave is compared with a command signal for a motor, and PWM based on a switching signal is PWM-modulated by the command signal.
  • a motor control scheme is described.
  • a CPU that performs output of a signal wave serving as a command value based on an externally input signal wave reference signal and setting of control information, and a signal wave reference
  • a PLL circuit that receives a signal and outputs a phase reference signal indicating that a pulse whose frequency is a multiple of the frequency of the signal wave reference signal and that the signal wave reference signal has a specific phase, and an output from the PLL circuit
  • the value is set to a predetermined value, and the value of the value is increased between predetermined two values set separately.
  • An up Z down 'counter that repeatedly outputs a carrier wave, and a comparator that outputs a switching signal that performs ONZOFF control of the switching element of the power converter according to the magnitude between the carrier wave and the signal wave.
  • a first register for temporarily holding the division ratio of the frequency divider set by the CPU, and the division ratio once held at the timing of the phase reference signal of the PLL circuit.
  • the PWM circuit is disclosed to be provided with a second register for holding and reflecting on the divider. In this PWM circuit, ONZOFF of the switching signal changes the duty ratio of the drive signal supplied to the load.
  • the present invention can form a full logic PWM control system that can change the PWM cycle and can set the duty ratio according to the operating condition of the load.
  • the purpose is to provide
  • the present invention is based on a PWM fundamental wave generation means for dividing a fundamental frequency signal to form a PWM fundamental wave in a PWM control system, and based on the PWM fundamental wave!
  • the PWM cycle setting means for setting the PWM cycle the duty ratio setting means for setting the duty ratio of one PWM cycle (NZM: N, M, M is the maximum number of clocks), and the duty ratio And PWM control signal output means for outputting a PWM control signal to a drive circuit of a load.
  • the PWM cycle setting means sets, as the PWM cycle, the number of clocks of the M values of the PWM fundamental wave.
  • the apparatus further comprises control characteristic setting means for determining the division value (M) and the duty ratio set value (N) in accordance with the operating condition of the load.
  • the PWM fundamental wave generating means forms a PWM fundamental frequency signal by dividing the fundamental frequency signal by M by a PLL circuit.
  • the PWM control signal output unit is configured to output the PWM
  • the polarity of the control signal is switched to output an AC PWM control signal.
  • the WM fundamental wave generating means is configured to lock the PWM cycle to the cycle of the AC drive frequency signal.
  • the present invention further includes load operation state detection means, load operation state command means, a PLL circuit that divides a fundamental wave at a division ratio according to the operation instruction state, and outputs of PLL circuit power and so on.
  • a comparison means is provided for comparing the operating state detection value of the load, the comparison result is supplied to the described PWM control system, and a PWM control signal of a duty ratio corresponding to the comparison result is output to the load drive circuit.
  • the PWM fundamental wave can be modulated to change the PWM cycle, and the duty cycle can be changed to change the duty ratio according to the operating condition of the load, the PWM cycle can be changed.
  • the change of the duty ratio can be reliably performed without using an analog circuit.
  • FIG. 1 is a functional block diagram of a PWM control block according to the present invention.
  • Fig. 2 shows the waveform characteristics.
  • FIG. 3 is a functional block diagram of a PWM control block according to the second embodiment.
  • FIG. 4 is a waveform characteristic diagram thereof.
  • FIG. 5 is a functional block diagram of a PWM control block according to the third embodiment.
  • FIG. 6 is a waveform characteristic diagram thereof.
  • FIG. 7 is a functional block diagram showing an embodiment in which a PWM control block is applied to a motor speed control system.
  • FIG. 8 is a waveform characteristic diagram thereof.
  • Figure 9 is a functional block diagram of the PWM control implemented by a personal computer.
  • FIG. 1 shows a representative functional block diagram of a PWM control system 1 according to the present invention.
  • This PWM control system is a drive control system of a direct current motor.
  • reference numeral 10 denotes a crystal oscillator
  • 12 denotes a PWM fundamental wave generator including a PLL circuit that divides the oscillation frequency of the crystal oscillator. This division ratio is determined by the CPU 16 and set in the register 14.
  • the clock signal (F (Hz)) of the fundamental wave for PWM control in which the fundamental frequency clock is divided by the PLL circuit is formed.
  • FIG. 2 (1) shows a clock (PWM-CLK) of a PWM control fundamental wave.
  • Reference numeral 18 in FIG. 1 is a register of control parameters for forming a PWM cycle, and The parameter is set and stored as the maximum value for setting the duty ratio described later.
  • Reference numeral 20 is a register of duty control parameter (N) of the PWM control wave.
  • the M value and the N value are set in the above-mentioned register by the CPU set to the operating condition of the load and the related characteristic of these values.
  • N value By making the N value into a numerical table, it becomes possible to realize PWM control of a complicated pattern. Also, it is possible to realize analog signal power and PWM control by determining the N value as the analog comparator power.
  • FIG. 2 (2) is an enlarged view of the clock of this PWM control fundamental wave.
  • the frequency of the PWM fundamental wave is divided to (1ZM) as shown in (3).
  • a pulse that determines the PWM cycle is output for each M pulse of the wave.
  • the PWM cycle (T) is set to the period of M pulses of the fundamental wave (1).
  • the divider circuit of the PWM cycle forming unit 22 is configured to read the set value of the register 18 and output the PWM cycle pulse by (1ZM) the PWM basic clock!
  • the duty ratio formation unit 24 includes a counter that is reset each time a pulse of a PWM cycle is input, and further reads the N value stored in the register 20, and during the PWM cycle, the PWM basic Measures N clocks of the clock, and outputs a drive signal (PWM-OUT) with a duty ratio of NZM.
  • FIG. 3 relates to the second embodiment, and the difference from the embodiment of FIG. 1 is that the duty ratio forming unit 24 includes the polarity switching means 30.
  • the polarity switching means alternately outputs a PWN control pulse having a duty ratio of NZM by switching its polarity.
  • 4A and 5A in FIG. 4 are the waveforms in which the duty ratio is controlled at the positive electrode.
  • the control pulse (4A, 5A) whose duty ratio is controlled in synchronization with the pulse (FIG. 4 (3)) output at each PWM cycle is output to the positive output terminal PWM-OUT (+). Output of the negative This control pulse is not output to the terminal PWM— OUT (—) (Fig. 4 (10A))
  • 4B and 5B in FIG. 4 are waveforms whose duty ratio is controlled at the time of the negative electrode.
  • the control pulse (4B, 5B) whose duty ratio is controlled in synchronization with the pulse (FIG. 4 (3)) output for each PWM cycle is applied to the negative output terminal PWM-OUT (-). Is output, and this control pulse is not output to the terminal PWM ⁇ OUT (+) for the positive electrode (Fig. 4 (10B)).
  • 20A and 20B are PWM control command waves (PWM-OUT
  • the polarity switching means performs the duty ratio control described above while alternately switching the polarity of the PWM control wave, and an AC output obtained by combining the output at the positive output terminal and the output at the negative output terminal is It is supplied to the drive driver circuit of the load.
  • FIG. 5 relates to the third embodiment, and differs from the second embodiment in that the AC drive frequency signal 50 is input to the PWM fundamental wave generation circuit 12 and the period of the AC drive frequency is P It is shown to maintain as WM period.
  • the load for example, the rotational speed of the AC motor, but according to the embodiment of FIG. 5, the load is further supplied to the load according to the operating condition of the load.
  • the duty ratio of the PWM drive command signal can be changed.
  • FIG. 6 shows a control waveform characteristic diagram according to this embodiment.
  • the PWM fundamental wave generation unit 12 locks the PWM cycle to the AC drive frequency so that 2 * M pulses of the PWM clock signal (1) come in one cycle of the AC drive frequency ((30) in FIG. 6) 3).
  • the CPU 16 determines N for setting the duty value in accordance with the operating condition of the load, and stores it in the register 18.
  • the duty ratio formation unit 24 counts N pulses of the PWM clock for each PWM periodic signal (polarity switching signal) output for every M pulses of the PWM clock, and sets the duty ratio (NZM).
  • the duty ratio setting unit 24 outputs the PWM control signal having the duty ratio to the positive side output end (PWM ⁇ OUT (+)) and the negative side output end (PW M Output alternately to -OUT (-) (5A, 5B).
  • FIG. 7 shows an embodiment in which the PWM control circuit 1 of FIG. 1 (or FIG. 3, FIG. 5) is applied to a rotational speed control device of a motor 74.
  • a motor power detection signal is fed back via the PLL and synchronized with the load operation state detection signal to form a load operation command control signal (rotational speed instruction wave signal).
  • a load operation command control signal rotational speed instruction wave signal
  • various motors such as a direct current motor such as a stepping motor and an alternating current motor can be used.
  • a hall element is provided to the motor, and a detection signal is output according to the rotational position of the rotor. This detection signal is input to the phase comparator 78 of the PLL.
  • the speed command 16A for the motor is given to the CPU 16.
  • the CPU 16 also determines the frequency division ratio with respect to the storage speed in the memory and sets the frequency division ratio in the storage unit 80.
  • the PLL circuit of the rotational speed instruction forming unit 82 reads this division ratio from the storage unit 80, and divides the fundamental oscillation frequency by this division ratio.
  • the divided PLL frequency is supplied to phase comparator 78, and it is determined whether the motor rotational speed is up or down according to the phase comparison result, and any command value is supplied to counter 76. .
  • the counter is supplied with the PWM clock frequency.
  • FIG. 8 shows the control waveform
  • (1) shows the PWM clock frequency of FIG. (100) is a rotational speed instruction wave output from the rotational speed instruction wave forming unit 82.
  • (102) is a detection pulse from the rotational speed sensor unit 70, and the phase comparison unit 78 synchronizes with the PWM clock pulse (1) to obtain a phase difference signal corresponding to the phase difference between the rotational speed instruction wave and the detection pulse.
  • the value is output to the counter 76, and the counter 76 increases the counter value during this period (104).
  • the counter value (N) is set in the PWM control circuit 1 by the counter 76 in order to increase the rotational speed of the motor.
  • the PWM control circuit also determines the duty ratio (NZM) of this N value power, and the PWM control with the duty ratio as shown in FIG.
  • the control command signal is output to the motor drive unit 72.
  • the CPU 16 Since the rotational speed of the motor at which the frequency of the detection wave from the rotational speed sensor unit 70 is low is low, the CPU 16 selects a division ratio so that a larger value of phase difference can be obtained, and stores this in the memory unit 80 Set to Note that the down command is not output from the comparison unit 78 when the rotational speed of the motor increases (Fig. 8 (104A)).
  • the PWM control circuit 1 When the counter value is lowered, the PWM control circuit 1 correspondingly lowers N to set the duty ratio low.
  • the up command is not output when the motor decelerates (106A).
  • the CPU determines the necessity of increasing or decreasing the rotational speed of the motor by setting the set speed and the rotational speed of the motor, and sets the count up flag or the count down flag of the counter in the counter 76.
  • the counter checks this flag and performs count-up or count-down in synchronization with the PWM control clock (1).
  • FIG. 9 relates to still another embodiment of the present invention, and differs from the embodiments described above in that instead of configuring the control block by the logic circuit gate, the control block is configured by the microcomputer. It shows the case where it is configured.
  • the CPU 16 calculates the rotational speed of the motor from the detection value of the rotational speed sensor of the motor, compares the rotational speed calculation value with the indicated value instructed from the speed indication unit 16A, and shows the results shown in FIG. Adjust the duty ratio of the PWM control command signal. That is, when the speed detection value is small, the duty ratio (NZM) is increased, otherwise it is decreased.

Abstract

　基本周波数信号を分周してＰＷＭ基本波を形成するＰＷＭ基本波発生手段１２と、ＰＷＭ基本波に基づいてＰＷＭ周期を設定するＰＷＭ周期設定手段２２と、ＰＷＭの周期内のデューティ比（Ｎ／Ｍ：Ｎ≦Ｍ，Ｍは最大クロック数）を形成するデューティ比形成手段２４と、このデューティ比を持ったＰＷＭ制御信号を負荷の駆動回路に出力するＰＷＭ制御信号出力手段と、を備えた。  

Description

明 細 書
PWM制御システム
技術分野
[0001] 本発明は PWM制御システムに関するものである。本発明の PWM制御システムは 、交流モータ、パルスモータを含む直流モータ等各種の負荷の駆動制御に利用可 能である。本発明に係わる PWM駆動制御システムは、モータ制御、表示ディバイス 制御、音声出力制御、振動制御、触感制御、噴霧制御、混合制御等制御対象負荷 の運転状態に応じて、負荷の駆動回路をデューティ比による駆動制御できるもので あれば、広く適用可能である。
背景技術
[0002] 従来、 PWM方式によって、例えば DCモータを駆動しており、あら力じめ設定され た PWM周期の駆動指令信号を発生させ、 DCモータに必要なトルクが得られるよう に駆動指令信号のデューティ比を設定し、スイッチング素子をスイッチングさせるよう にしている。
[0003] DCモータの駆動装置のシステムブロックにおいて、 DCモータ全体の制御を行う C PUと、 CPU力もシステムバスを介して指令を受け、駆動指令信号を発生する PWM 制御部が設けられて 、る。駆動指令信号のデューティ比は前記 DCモータに必要なト ルクに比例するように設定される。
[0004] また、例えば、特開平 7— 163189号公報には、三角波等所定の波形を有する基準 信号とモータに対する指令信号とが比較され、基準信号を指令信号により PWM変 調したスイッチング信号による PWMモータ制御方式が記載されている。
[0005] さらに、特開 2000— 37079号公報には、外部から入力される信号波基準信号を基 にした指令値となる信号波の出力と制御情報の設定とを行う CPUと、信号波基準信 号を入力として、周波数が信号波基準信号の周波数のてい倍となるパルスおよび信 号波基準信号が特定の位相になったことを示す位相基準信号を出力する PLL回路 と、 PLL回路から出力されるパルスを、予め CPUで設定された分周比で分周する分 周器と、分周器の出力を入力として、 PLL回路力もの位相基準信号のタイミングで予 め設定された所定の値に設定し、その値力 別途設定された所定の二値間でアップ
、ダウンカウントを繰り返し搬送波を出力するアップ Zダウン'カウンタと、搬送波と信 号波とを比較してその大小に応じて、電力変換器のスイッチング素子の ONZOFF 制御を行うスイッチング信号を出力する比較器と、を有する PWM回路において、 CP Uで設定された分周器の分周比を一旦保持する第 1のレジスタと、一旦保持された分 周比を PLL回路力もの位相基準信号のタイミングで入力して保持し、分周器に反映 させる第 2のレジスタとを備えたことを PWM回路が開示されている。この PWM回路 では、スイッチング信号の ONZOFFにより、負荷に供給される駆動信号のデューテ ィ比が変更される。
発明の開示
[0006] 負荷の運転効率を高めるためなどに、 PWM周期を変動させる駆動方法が必要と なってきているが、従来の制御方式では、 PWM駆動周波数は固定状態でのみに用 いられている。また、従来の PWM制御方式にはノコギリ波発生のためのアナログ回 路が必要であった。
[0007] そこで、本発明はこのような問題を解決するために、 PWM周期を変動可能であり、 かつ、負荷の運転状態に応じてデューティ比を設定可能な、フルロジックで形成可能 PWM制御システムを提供することを目的とするものである。
[0008] この目的を達成するために、本発明は、 PWM制御システムにおいて、基本周波数 信号を分周して PWM基本波を形成する PWM基本波発生手段と、 PWM基本波に 基づ!/ヽて PWM周期を設定する PWM周期設定手段と、 PWMの 1周期毎のデュー ティ比 (NZM :N≤M, Mは最大クロック数)を設定するデューティ比設定手段と、こ のデューティ比を持った PWM制御信号を負荷の駆動回路に出力する PWM制御信 号出力手段と、を備えてなることを特徴とするものである。
[0009] 本発明の形態において、前記 PWM周期設定手段は、 PWM基本波の前記 M値 分のクロック数を PWM周期とした。負荷の運転状態に合わせて前記分周値 (M)とデ ユーティ比設定値 (N)とを決定する制御特性設定手段をさらに有する。 PWM基本 波発生手段は、基本周波数信号を PLL回路によって M分周することにより、 PWM基 本周波数信号を形成する。前記 PWM制御信号出力手段は、前記出力される PWM 制御信号の極性を切り換えて、交流の PWM制御信号を出力するものである。前記 P WM基本波発生手段は、交流駆動周波数信号の周期に PWM周期をロックするよう に構成されてなる。
[0010] 本発明はさらに、負荷の運転状態検出手段、負荷の運転状態指令手段、運転指 令状態に応じた分周率で基本波を分周する PLL回路、 PLL回路力ゝらの出力と負荷 の運転状態検出値とを比較する比較手段を備え、この比較結果を記述の PWM制御 システムに供給し、この比較結果に応じたデューティ比の PWM制御信号を負荷の 駆動回路に出力してなる、ことを特徴とするものである。
[0011] 本発明によれば、 PWM基本波に PWM周期を変更する変調をかけ、かつ、負荷の 運転状態に応じてデューティ比を変更する変調をかけることができるために、 PWM 周期の変更とデューティ比の変更をアナログ回路の利用無くして確実に実行できる。 図面の簡単な説明
[0012] 図 1は、本発明に係わる PWM制御ブロックの機能ブロック図である。図 2は、その 波形特性図である。図 3は、第 2の実施形態に係わる PWM制御ブロックの機能プロ ック図である。図 4は、その波形特性図である。図 5は、第 3の実施形態に係わる PW M制御ブロックの機能ブロック図である。図 6は、その波形特性図である。図 7は、 PW M制御ブロックをモータの速度制御システムに応用した実施形態を示す機能ブロック 図である。図 8は、その波形特性図である。図 9は、 PWM制御をパソコンにより実現 した機能ブロック図である。
発明を実施するための最良の形態
[0013] 図 1に本発明に係わる PWM制御システム 1の代表機能ブロック図を示す。この PW M制御システムは直流モータの駆動制御システムである。図 1において、符号 10は 水晶発信器であり、符号 12は水晶発信器の発振周波数を分周する PLL回路を備え る PWM基本波発生部である。この分周率は CPU16によって決定され、レジスタ 14 に設定されて 、る。 PLL回路によって基本周波数クロックが分周された PWM制御用 基本波のクロック信号 (F (Hz) )が形成される。
[0014] 図 2の（1)には、 PWM制御用基本波のクロック（PWM— CLK)が示されている。図 1の符号 18は PWM周期を形成させるための制御パラメータのレジスタであり、このパ ラメータが後述のデューティ比設定のための最大値として設定記憶されて 、る。符号 20は PWM制御波のデューティ制御用パラメータ（N)のレジスタである。 M値及び N 値は、負荷の運転状態とこれら数値との関連特性力^モリに設定された CPUによつ て、前記レジスタに設定される。 N値を数値テーブルにすることにより複雑なパターン の PWM制御を実現することが可能となる。また、 N値をアナログ比較器力 決定する ことにより、アナログ信号力も PWM制御を実現することも可能である。
[0015] 図 2の（2)はこの PWM制御用基本波のクロックの拡大図である。 PWM周期を設定 するための M値が、図 1のシステム全体を制御する CPU16によって決定されると、 ( 3)のように、 PWMの基本波の周波数が（1ZM)に分周されて、基本波の Mパルス 毎に PWM周期を決定するパルスが出力される。この結果、 PWM周期（T)が基本波 (1)の Mパルス分の期間に設定されたことになる。なお、図 2では M = 20の場合が示 されている。 PWM周期形成部 22の分周回路は、レジスタ 18の設定値を読み込んで 、 PWM基本クロックを（1ZM)して PWM周期パルスを出力するように構成されて！ヽ る。
[0016] デューティ比形成部 24は、 PWM周期のパルスが入力されるたびに、リセットされる カウンタを備え、さら〖こ、レジスタ 20に記憶されている N値を読み込み、 PWM周期の 間 PWM基本クロックの Nクロック分を計測して、 NZMのデューティ比を持った駆動 信号 (PWM— OUT)を出力する。
図 2の（4) , (5)は NZMのデューティを持った PWM変調された駆動制御指令信号 波を示す波形特性であり、（4)は NZM= 1Z20 (5%)のデューティ比を持った制御 波形であり、 (5)は NZM= 19Z20 (95%)のデューティ比を持った制御波形である 。この制御波形 (PWM— OUT)が各種の負荷の駆動回路に出力される。
[0017] 図 3は、第 2の実施形態に係わるものであり、図 1の実施形態と異なる部分は、デュ 一ティ比形成部 24が極性切換手段 30を備えて 、る点である。この極性切換手段は 、 NZMのデューティ比を持った PWN制御用パルスをその極性を切り換えて交互に 出力する。図 4の 4A, 5Aは正極時のデューティ比制御された波形である。このとき、 正極の出力端子 PWM— OUT( + )には、 PWM周期毎に出力されるパルス（図 4 (3) )に同期して、デューティ比が制御された制御パルス (4A, 5A)が出力され、負極の ための端子 PWM— OUT (—）にはこの制御パルスが出力されていない（図 4 (10A) )
[0018] 図 4の 4B, 5Bは負極時のデューティ比制御された波形である。このとき、負極の出 力端子 PWM— OUT (—）には、 PWM周期毎に出力されるパルス（図 4 (3) )に同期し て、デューティ比が制御された制御パルス (4B, 5B)が出力され、正極のための端子 PWM— OUT( + )にはこの制御パルスが出力されていない（図 4 (10B) )。
[0019] 図 4の 20A, 20Bは負荷駆動回路に供給される PWM制御指令波（PWM— OUT(
+ ) , PWM-OUT (—)）からなる、お互いに同一の交流制御波である。極性切換手 段は、 PWM制御波の極性を交互に切り替えながら、既述のデューティ比制御を行 い、正極側出力端子での出力と負極側出力端子での出力とを合成させた交流出力 が負荷の駆動ドライバ回路に供給される。
図 3の PWM制御指令波が交流駆動型負荷 (交流モータ）のドライバに入力されると、 負荷に印加されるインバータの電圧を決められたデューティ比でスィッチグすること により、負荷に供給される電力を制御することが可能となる。
[0020] 図 5は第 3の実施形態に係わるものであり、第 2の実施形態と異なる点は、交流駆動 周波数信号 50が PWM基本波発生回路 12に入力され、交流駆動周波数の周期を P WM周期として維持することが示されて 、る。
交流駆動周波数を変動させることによって負荷、例えば交流モータの回転速度を変 ィ匕させることが可能となるが、図 5の実施形態によれば、さらに負荷の運転状態に合 わせて負荷に供給される PWM駆動指令信号のデューティ比を変化させることが可 能となる。
[0021] 図 6はこの実施形態に係わる制御波形特性図を示すものである。 PWM基本波発 生部 12は、交流駆動周波数（図 6の（30) )の 1周期に PWMクロック信号（1)の 2 * Mパルスが来るように、 PWM周期を交流駆動周波数にロックする（3)。
[0022] CPU16は、負荷の運転状態に応じてデューティ値設定のための Nを決定し、これ をレジスタ 18に記憶する。デューティ比形成部 24では、 PWMクロックの Mパルス毎 に出力される PWM周期信号 (極性切り換え信号）毎に PWMクロックを Nパルスカウ ントし、デューティ比 (NZM)を設定する。 [0023] 極性切り換え信号の出力周期毎に、デューティ比設定部 24は、デューティ比を持 つた PWM制御信号を正極側の出力端 (PWM— OUT ( + ) )と負極側の出力端 (PW M—OUT (—)）に交互に出力する（5A, 5B)。この結果、図 6の（10)に示すように、 交流駆動周波数に対応する周期を持つ、デューティ比制御された交流の PWM制御 波を形成することが可能となる。
[0024] 図 7は、図 1 (或いは図 3,図 5)の PWM制御回路 1をモータ 74の回転速度制御装 置に応用した実施形態を示したものである。モータ力もの検出信号を、 PLLを介して 帰還させ、負荷の運転状態検出信号に同期させて負荷の運転指令制御信号 (回転 速度指示波信号)を形成する。この結果、負荷の運転状態、例えばモータの回転速 度の制御、例えば、増減速或いは速度維持、を実行することが可能となる。
[0025] モータとしては、ステッピングモータ等の直流モータ、交流モータなど各種モータを 利用できる。モータにはホール素子が設けられてロータの回転位置に応じて検出信 号が出力される。この検出信号は PLLの位相比較器 78に入力される。モータに対す る速度指示 16Aは CPU 16に与えられる。
CPU16はメモリ内の記憶テーブル力も指示速度に対する分周率を決定し、この分周 率を記憶部 80に設定する。回転速度指示形成部 82の PLL回路は、この分周率を記 憶部 80より読み込み、基本発振周波数をこの分周率で分周する。
[0026] 分周された PLL周波数は位相比較器 78に供給され、位相比較結果に応じてモー タの回転速度のアップ又はダウンが決定され、いずれかの指令値がカウンタ 76に供 給される。カウンタには PWMクロック周波数が供給されている。
[0027] 図 8はその制御波形を示すものであり、（1)は図 2の PWMクロック周波数を示して いる。（100)は、回転速度指示波形成部 82から出力される回転速度指示波である。 (102)は回転速度センサ部 70から検出パルスであり、位相比較部 78は、 PWMクロ ックパルス（1)に同期して、回転速度指示波と検出パルスとの位相差に相当する位 相差信号をカウンタ 76に出力し、カウンタ 76はこの期間カウンタ値をアップさせる（1 04)。このカウンタ値のアップがあると、モータの回転速度をアップさせるとして、カウ ント値 (N)がカウンタ 76により PWM制御回路 1に設定される。 PWM制御回路はこの N値力もデューティ比（NZM)を決定し、図 1のようなデューティ比を持った PWM制 御指令信号をモータ駆動部 72に出力する。
[0028] 回転速度センサ部 70からの検出波の周波数が低ぐモータの回転速度が低いため 、 CPU16はより大きい値の位相差が出るように、分周率を選択し、これを記憶部 80 に設定する。なお、モータの回転速度の増加時には、比較部 78からダウン指令は出 力されない（図 8 (104A) )。
[0029] 一方、モータの回転速度の減速時では、すなわち、図 8の（106)のようにモータの 回転速度が高い状態力もモータの回転速度を低下させようとする際、（108)に示す ように、回転速度指示パルスと回転速度検出パルスと間に位相差が現れる。この間力 ゥンタ 76のカウント値が減算されて、これが順次ダウン信号として PWM制御部 1に出 力される。
[0030] PWM制御回路 1は、このカウンタ値が低下されると、それに応じて Nが低下されて 、デューティ比を低く設定する。モータの減速時にはアップ指令は出力されない（10 6A)。 CPUは設定速度とモータの回転速度検出値力 モータの回転速度の増加、 減少の必要'性を判別し、カウンタ 76にカウンタのカウントアップフラグ或いはカウント ダウンフラグを設定する。カウンタはこのフラグをチェックして、 PWM制御クロック（1) と同期してカウントアップ又はカウントダウンを実行する。
[0031] 図 9は、本発明のさらに他の実施形態に係わるものであり、既述の実施形態と異な る点は、論理回路ゲートによって制御ブロックを構成する代わりに、ノ ソコンによって 制御ブロックを構成した場合を示している。 CPU16は、モータの回転速度センサの 検出値からモータの回転速度を演算し、回転速度演算値と速度指示部 16Aから指 示された指示値とを比較し、比較結果に応じて図 1に示すように、 PWM制御指令信 号のデューティ比を調整する。すなわち、速度検出値が速度小さいときにはデューテ ィ比 (NZM)を増加させ、そうでないときにはこれを減少させる。
[0032] 以上説明した PWM制御システムによれば、 PWM駆動周波数 (M)が変動しても、 デューティ比を (NZM)に基づいて設定できるために、 PWM周期に応じた PWM駆 動制御を安定的に行えるという効果がある。

Claims

請求の範囲
[1] PWM制御システムにおいて、基本周波数信号を分周して PWM基本波を形成する PWM基本波発生手段と、 PWM基本波に基づ!/ヽて PWM周期を設定する PWM周 期設定手段と、 PWMの周期内のデューティ比（NZM : N≤M, Mは最大クロック数 )を形成するデューティ比形成手段と、このデューティ比を持った PWM制御信号を 負荷の駆動回路に出力する PWM制御信号出力手段と、を備えてなる PWM制御シ ステム。
[2] 前記 PWM周期設定手段は、 PWM基本波を前記 M値で分周した周波数を PWM周 期とした、請求項 1記載の PWM制御システム。
[3] 負荷の運転状態に合わせて前記 M値とデューティ比設定値 (N)とを決定する制御特 性設定手段を有する請求項 1又は 2記載の PWM制御システム。
[4] PWM基本波発生手段は、前記基本周波数信号を PLL回路によって M分周すること により、 PWM基本周波数信号を形成する請求項 1記載の PWM制御システム。
[5] 前記 PWM制御信号出力手段は、前記出力される PWM制御信号の極性を切り換え て、交流の PWM制御信号を出力するものである請求項 1乃至 4の何れか 1項記載の
PWM制御システム。
[6] 前記 PWM基本波発生手段は、交流駆動周波数信号の周期に PWM周期をロックす るように構成されてなる請求項 4記載の PWM制御システム。
[7] 負荷の運転状態検出手段、負荷の運転状態指令手段、運転指令状態に応じた分周 率で基本波を分周する PLL回路、 PLL回路からの出力と負荷の運転状態検出値と を比較する比較手段を備え、この比較結果を請求項 1乃至 6の何れか記載の PWM 制御システムに供給し、この比較結果に応じたデューティ比の PWM制御信号を負 荷の駆動回路に出力してなる、負荷駆動制御システム。
[8] PWM基本波発生手段は、基本周波数信号を PLL回路によって分周して PWMによ るデューティ制御のための基本波を形成するものである請求項 1記載の PWM制御 システム。
[9] 前記 PWM制御信号を、三角波との比較をすることなく形成可能である請求項 1記載 のシステム。
PCT/JP2004/007602 2003-06-02 2004-06-02 Ｐｗｍ制御システム WO2004109901A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/558,664 US7315155B2 (en) 2003-06-02 2004-06-02 PWM control system
EP04745501A EP1630944A4 (en) 2003-06-02 2004-06-02 PULSE CONTROL SYSTEM MODULATED IN DURATION
US11/897,353 US7528591B2 (en) 2003-06-02 2007-08-30 PWM control system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-157213 2003-06-02
JP2003157213A JP2004364366A (ja) 2003-06-02 2003-06-02 Ｐｗｍ制御システム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10558664 A-371-Of-International 2004-06-02
US11/897,353 Division US7528591B2 (en) 2003-06-02 2007-08-30 PWM control system

Publications (1)

Publication Number Publication Date
WO2004109901A1 true WO2004109901A1 (ja) 2004-12-16

Family

ID=33508337

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/007602 WO2004109901A1 (ja) 2003-06-02 2004-06-02 Ｐｗｍ制御システム

Country Status (5)

Country Link
US (2) US7315155B2 (ja)
EP (1) EP1630944A4 (ja)
JP (1) JP2004364366A (ja)
CN (1) CN100568697C (ja)
WO (1) WO2004109901A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368923B2 (en) * 2005-12-22 2008-05-06 Honeywell International Inc. Time interval trimmed differential capacitance sensor
JP4835996B2 (ja) * 2006-11-17 2011-12-14 セイコーエプソン株式会社 Ｐｗｍ制御システム
JP5298502B2 (ja) * 2007-02-05 2013-09-25 セイコーエプソン株式会社 回転機器の回転数測定方法及び装置
JP5292770B2 (ja) 2007-11-07 2013-09-18 セイコーエプソン株式会社 Ｐｗｍ制御回路、該ｐｗｍ制御回路を備えた電動機、該電動機を備えた装置及びｐｗｍ信号を生成する方法
JP4572967B2 (ja) * 2008-07-25 2010-11-04 パナソニック電工株式会社 単相ブラシレスｄｃモータの駆動回路
JP5319986B2 (ja) * 2008-08-26 2013-10-16 ルネサスエレクトロニクス株式会社 パルス生成装置
CN102237863A (zh) * 2010-04-21 2011-11-09 中兴电工机械股份有限公司 数位信号处理器
US8929430B2 (en) 2010-09-10 2015-01-06 Marvell World Trade Ltd. Electro-magnetic interference reduction for switched signal systems
JP5803987B2 (ja) * 2013-06-20 2015-11-04 株式会社デンソー 負荷駆動制御装置
US9584024B2 (en) 2013-06-24 2017-02-28 Illinois Tool Works Inc. Metal working power supply converter system and method
US9539661B2 (en) 2013-06-24 2017-01-10 Illinois Tool Works Inc. Welding power supply extended range system and method
CN104682921B (zh) * 2013-11-27 2018-01-12 中国航空工业集团公司第六三一研究所 可控三相差分pwm信号的实现方法
US11143552B2 (en) * 2014-04-29 2021-10-12 Texas Instruments Incorporated Method and apparatus to mitigate ripple in a time of flight (TOF) system
US9363069B2 (en) 2014-05-14 2016-06-07 Novatek Microelectronics Corp. Clock generating device and related synchronization method
JP6562758B2 (ja) * 2015-08-07 2019-08-21 キヤノン株式会社 Ｐｗｍ信号生成装置、モーター制御装置及び光走査装置
JP6697991B2 (ja) * 2016-09-26 2020-05-27 株式会社デンソーテン 入力装置、入力装置の制御方法およびプログラム
JP6597544B2 (ja) * 2016-09-30 2019-10-30 株式会社オートネットワーク技術研究所 信号発生回路及び電源装置
CN106787921B (zh) * 2017-01-23 2019-07-19 深圳市金芯微电子有限公司 一种输入输出参数可调的逆变器控制方法
CN109525224B (zh) * 2018-11-14 2020-08-04 上海客益电子有限公司 一种基于时钟周期的脉宽调制信号占空比倍增电路
CN109520194B (zh) * 2018-11-23 2020-09-25 珠海格力节能环保制冷技术研究中心有限公司 变频家用电器控制方法、变频家用电器及计算机可读存储介质
CN109901382B (zh) * 2019-03-15 2022-11-18 爱士惟科技(上海)有限公司 一种数字控制系统的规则采样pwm优化方法
CN110611461B (zh) * 2019-10-17 2021-05-14 四川名兴机电装备有限公司 无刷直流电机转速指示装置及指示方法
CN115664397B (zh) * 2022-12-22 2023-04-21 无锡麟聚半导体科技有限公司 一种pwm调节电路及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074972A (ja) * 1983-09-28 1985-04-27 Mitsubishi Electric Corp 同期式ｐｗｍインバ−タの基準信号作成回路
JP2000066702A (ja) * 1998-08-18 2000-03-03 Nec Corp インバータ制御用マイクロコンピュータ及びインバータ制御装置
JP2002017089A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Works Ltd デジタル式ｐｗｍ制御回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5981712A (ja) 1982-11-02 1984-05-11 Canon Inc 制御方式
US4535399A (en) * 1983-06-03 1985-08-13 National Semiconductor Corporation Regulated switched power circuit with resonant load
US4727530A (en) * 1983-10-14 1988-02-23 Nippon Gakki Seizo Kabushiki Kaisha Disc rotation control device for a disc player
JPS60241784A (ja) * 1984-05-15 1985-11-30 Sanyo Electric Co Ltd 直流サ−ボモ−タの制御装置
JPH07112360B2 (ja) * 1986-07-25 1995-11-29 株式会社日立製作所 Ｐｗｍインバ−タの制御方法および装置
US4973876A (en) 1989-09-20 1990-11-27 Branson Ultrasonics Corporation Ultrasonic power supply
US5086261A (en) * 1989-10-31 1992-02-04 Konica Corporation Motor speed control device for use in an image forming apparatus
JPH07163189A (ja) 1993-12-08 1995-06-23 Toyota Motor Corp モータのｐｗｍ制御装置
JPH07231688A (ja) * 1994-02-10 1995-08-29 Toshiba Corp Ｐｌｌシステム
JP3764785B2 (ja) 1996-10-31 2006-04-12 富士通株式会社 Ｐｌｌ回路及びその自動調整回路並びに半導体装置
JPH10190467A (ja) 1996-12-26 1998-07-21 Nitta Ind Corp Ａ−ｄ変換器
JP3526407B2 (ja) 1998-07-17 2004-05-17 三菱電機株式会社 Ｐｗｍ回路
JP3326790B2 (ja) 1999-05-10 2002-09-24 サンケン電気株式会社 電力変換装置の制御装置
US6118680A (en) * 1999-05-28 2000-09-12 Peco Ii Methods and apparatus for load sharing between parallel inverters in an AC power supply
US6222745B1 (en) * 1999-10-19 2001-04-24 Texas Instruments Incorporated Digitally synthesized multiple phase pulse width modulation
JP3553861B2 (ja) 2000-07-27 2004-08-11 三洋電機株式会社 デジタル入力信号のデューティ比検出回路
JP3815238B2 (ja) 2001-03-12 2006-08-30 リコープリンティングシステムズ株式会社 モータの回転制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074972A (ja) * 1983-09-28 1985-04-27 Mitsubishi Electric Corp 同期式ｐｗｍインバ−タの基準信号作成回路
JP2000066702A (ja) * 1998-08-18 2000-03-03 Nec Corp インバータ制御用マイクロコンピュータ及びインバータ制御装置
JP2002017089A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Works Ltd デジタル式ｐｗｍ制御回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1630944A4 *

Also Published As

Publication number Publication date
CN1799190A (zh) 2006-07-05
US7315155B2 (en) 2008-01-01
JP2004364366A (ja) 2004-12-24
US20060251165A1 (en) 2006-11-09
EP1630944A4 (en) 2007-04-11
CN100568697C (zh) 2009-12-09
US20080001561A1 (en) 2008-01-03
EP1630944A1 (en) 2006-03-01
US7528591B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
WO2004109901A1 (ja) Ｐｗｍ制御システム
EP1901141B1 (en) System and method for adjustable carrier waveform generator
US5572105A (en) Stepping motor control method including varying the number of split sections in one step drive period of a stepping motor
JP2956081B2 (ja) 車両用発電機の制御装置
JP2007028891A (ja) モーター制御方法とその装置
JPH07112360B2 (ja) Ｐｗｍインバ−タの制御方法および装置
JP3677497B2 (ja) パルス幅変調波形発生装置及び３相パルス幅変調波形発生装置
JP2005137197A (ja) Ｐｗｍインバータ装置およびその制御方法
JPH0471386A (ja) 同期電動機の製御装置
JP2009050012A (ja) モータの速度制御システム、モータの制御回路、及びモータ
JP3796177B2 (ja) モータのｐｗｍ駆動回路
JP2008283714A (ja) Ｐｗｍ制御回路
Erbakanov Implementation of Simplified Method for Constant V/F Speed Control of 3-phase Induction Motor
JP3258508B2 (ja) スイッチング電源装置の制御方式
JP3223216B2 (ja) ステッピングモータの駆動方式
JP2002186251A (ja) 電力変換装置の制御装置
JP3699975B2 (ja) Ｐｗｍインバータ装置
JP2001275390A (ja) インバータ制御方法
JPH07129272A (ja) クロック速度制御回路
Xie et al. Design on digitized SPWM subdivided driving controller of three-phase stepper motor
GB2623136A (en) Variable switching frequency
Hu et al. Design of PWM Controller in a MCS-51 Compatible MCU
JP2002325494A (ja) ステッピングモータ駆動装置
JPH11215855A (ja) 振動型モータの駆動装置
JP2002119064A (ja) インバータ装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004745501

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006251165

Country of ref document: US

Ref document number: 10558664

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048154409

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2004745501

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10558664

Country of ref document: US