JP3258508B2 - スイッチング電源装置の制御方式 - Google Patents
スイッチング電源装置の制御方式Info
- Publication number
- JP3258508B2 JP3258508B2 JP02233895A JP2233895A JP3258508B2 JP 3258508 B2 JP3258508 B2 JP 3258508B2 JP 02233895 A JP02233895 A JP 02233895A JP 2233895 A JP2233895 A JP 2233895A JP 3258508 B2 JP3258508 B2 JP 3258508B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- switching
- control
- main switch
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、所定の直流電圧または
交流電圧を所望の直流電圧に変換する、スイッチング電
源装置の制御方式に関するものである。
交流電圧を所望の直流電圧に変換する、スイッチング電
源装置の制御方式に関するものである。
【０００２】
【従来の技術】図１０は、従来のスイッチング電源装置
のＰＷＭ（パルス幅変調）制御方式の一例を示すブロッ
ク回路図であり、１は電流検出回路、２は電圧検出回
路、３，４は電圧制御発振器（ＶＣＯ）、５，６は演算
回路、７，８，９，１２，１３はカウンタ、１４，１
５，１６，１９，２０はフリップフロップ、３１，３
３，３９はＡＮＤゲート、３８，４１はＮＯＴゲート、
４０は演算パルス発生器である。なお、スイッチング電
源装置のスイッチング素子等による主スイッチは図示し
ていない。次にその動作を、図１０のブロック回路図と
そのタイムチャートを示す図１１図により説明する。
のＰＷＭ（パルス幅変調）制御方式の一例を示すブロッ
ク回路図であり、１は電流検出回路、２は電圧検出回
路、３，４は電圧制御発振器（ＶＣＯ）、５，６は演算
回路、７，８，９，１２，１３はカウンタ、１４，１
５，１６，１９，２０はフリップフロップ、３１，３
３，３９はＡＮＤゲート、３８，４１はＮＯＴゲート、
４０は演算パルス発生器である。なお、スイッチング電
源装置のスイッチング素子等による主スイッチは図示し
ていない。次にその動作を、図１０のブロック回路図と
そのタイムチャートを示す図１１図により説明する。
【０００３】図１０において、スイッチング電源装置の
出力電流は電流検出回路１で検出され、電圧制御発振器
３により周波数パルスに変換される。一方、サンプリン
グ時間を発生するカウンタ１２は、このカウンタ１２に
ロードされた設定値ＮS をクロック信号ＣＫによりカウ
ントダウンし、ボロー信号が発生するまでの時間のサン
プリング時間ＴS を発生する。従って、前記周波数パル
スは、サンプリング時間ＴS の間にサンプリングされ、
この周波数パルスにもとづく電流制御量が検出される。
この電流制御量によって、演算パルス発生器４０が発生
する演算時間ＴC の間に、演算回路５で前述の電流制御
量である周波数パルスと、この演算回路５が有する基準
周波数パルスとを比較し、その誤差が小さくなるように
する主スイッチのオフ時間操作量ＭRMを演算し、このオ
フ時間操作量ＭRMがカウンタ（制御カウンタ）７にロー
ドされる。
出力電流は電流検出回路１で検出され、電圧制御発振器
３により周波数パルスに変換される。一方、サンプリン
グ時間を発生するカウンタ１２は、このカウンタ１２に
ロードされた設定値ＮS をクロック信号ＣＫによりカウ
ントダウンし、ボロー信号が発生するまでの時間のサン
プリング時間ＴS を発生する。従って、前記周波数パル
スは、サンプリング時間ＴS の間にサンプリングされ、
この周波数パルスにもとづく電流制御量が検出される。
この電流制御量によって、演算パルス発生器４０が発生
する演算時間ＴC の間に、演算回路５で前述の電流制御
量である周波数パルスと、この演算回路５が有する基準
周波数パルスとを比較し、その誤差が小さくなるように
する主スイッチのオフ時間操作量ＭRMを演算し、このオ
フ時間操作量ＭRMがカウンタ（制御カウンタ）７にロー
ドされる。
【０００４】また、同様に、スイッチング電源装置の出
力電圧は電圧検出回路２で検出され、電圧制御発振器４
により周波数パルスに変換される。この周波数パルス
は、前述したサンプリング時間ＴS の間にサンプリング
され、この周波数パルスにもとづく電圧制御量が検出さ
れる。この電圧制御量によって、演算パルス発生器４０
が発生する演算時間ＴC の間に、演算回路６で前述の電
流制御量である周波数パルスと、この演算回路５が有す
る基準周波数パルスとを比較し、その誤差が小さくなる
ようにする主スイッチのオフ時間操作量ＮRMを演算し、
このオフ時間操作量ＮRMはカウンタ（制御カウンタ）８
にロードされる。従って、カウンタ７，８は、主スイッ
チのオフ時間操作量ＭRM，ＮRMをロードした後、電圧制
御発振器３，４のパルスでダウンカウントされ、ボロー
信号を発生すると、これによりフリップフロップ１４，
１５をそれぞれセットする。
力電圧は電圧検出回路２で検出され、電圧制御発振器４
により周波数パルスに変換される。この周波数パルス
は、前述したサンプリング時間ＴS の間にサンプリング
され、この周波数パルスにもとづく電圧制御量が検出さ
れる。この電圧制御量によって、演算パルス発生器４０
が発生する演算時間ＴC の間に、演算回路６で前述の電
流制御量である周波数パルスと、この演算回路５が有す
る基準周波数パルスとを比較し、その誤差が小さくなる
ようにする主スイッチのオフ時間操作量ＮRMを演算し、
このオフ時間操作量ＮRMはカウンタ（制御カウンタ）８
にロードされる。従って、カウンタ７，８は、主スイッ
チのオフ時間操作量ＭRM，ＮRMをロードした後、電圧制
御発振器３，４のパルスでダウンカウントされ、ボロー
信号を発生すると、これによりフリップフロップ１４，
１５をそれぞれセットする。
【０００５】また、カウンタ７，８がオフ時間操作量Ｍ
RM，ＮRMをロードするのと同時に、主スイッチの一対の
スイッチング素子の各ストレージタイムにより、この一
対のスイッチング素子が同時にオン状態にならないよう
にするためのデッドタイムを決定する設定値ＮDTをカウ
ンタ９にロードし、サンプリングの時間ＴS を決定する
設定値ＮS をカウンタ１２にロードし、主スイッチのス
イッチング周期の最大時間を決定する設定値ＮMAX をカ
ウンタ１３にロードする。これらのカウンタ９，１２，
１３は、クロック信号ＣＫによりダウンカウントされ、
これらの各カウンタ９，１２，１３がボロー信号を発生
すると、これによりフリップフロップ１６，１９，２０
をそれぞれセットする。
RM，ＮRMをロードするのと同時に、主スイッチの一対の
スイッチング素子の各ストレージタイムにより、この一
対のスイッチング素子が同時にオン状態にならないよう
にするためのデッドタイムを決定する設定値ＮDTをカウ
ンタ９にロードし、サンプリングの時間ＴS を決定する
設定値ＮS をカウンタ１２にロードし、主スイッチのス
イッチング周期の最大時間を決定する設定値ＮMAX をカ
ウンタ１３にロードする。これらのカウンタ９，１２，
１３は、クロック信号ＣＫによりダウンカウントされ、
これらの各カウンタ９，１２，１３がボロー信号を発生
すると、これによりフリップフロップ１６，１９，２０
をそれぞれセットする。
【０００６】主スイッチのスイッチオンを決定するの
は、前記カウンタ７，８，９の全てがダウンカウントさ
れて、そのいずれもがボロー信号が発生し、フリップフ
ロップ１４，１５，１６が全てセットされたときであ
る。即ち、図１１のタイムチャートに示すように、デッ
ドタイム設定のフリップフロップ１６の出力信号Ｃ2 の
立上り、または出力電流・電圧制御のフリップフロップ
１４，１５の出力信号Ａ2，Ｂ2 の立上りにより、ＡＮ
Ｄゲート３１の出力は“Ｈ”となる。従って、このとき
主スイッチのスイッチング周期の最大時間を決定するフ
リップフロップ２０がセットされていなければ、ＡＮＤ
ゲート３３の出力であるスイッチングパルスは“Ｈ”と
なる。
は、前記カウンタ７，８，９の全てがダウンカウントさ
れて、そのいずれもがボロー信号が発生し、フリップフ
ロップ１４，１５，１６が全てセットされたときであ
る。即ち、図１１のタイムチャートに示すように、デッ
ドタイム設定のフリップフロップ１６の出力信号Ｃ2 の
立上り、または出力電流・電圧制御のフリップフロップ
１４，１５の出力信号Ａ2，Ｂ2 の立上りにより、ＡＮ
Ｄゲート３１の出力は“Ｈ”となる。従って、このとき
主スイッチのスイッチング周期の最大時間を決定するフ
リップフロップ２０がセットされていなければ、ＡＮＤ
ゲート３３の出力であるスイッチングパルスは“Ｈ”と
なる。
【０００７】また、主スイッチのスイッチオフを決定す
るのは、スイッチング周期の最大時間を決定するカウン
タ１３がダウンカウントされボロー信号を発生し、フリ
ップフロップ２０がセットされたとき、即ち、図１１の
タイムチャートにおけるスイッチング周期の最大時間の
信号Ｇ2 により、ＡＮＤゲート３３の出力であるスイッ
チングパルスが“Ｌ”となる。このように、ＰＷＭ制御
によるスイッチング電源装置の出力安定化は、出力電流
と出力電圧に基づくオフ時間操作量ＭRM，ＮRMを検出
し、主スイッチのスイッチング周期の最大時間の設定値
ＮMAX との関係によって制御が行われているものであ
る。
るのは、スイッチング周期の最大時間を決定するカウン
タ１３がダウンカウントされボロー信号を発生し、フリ
ップフロップ２０がセットされたとき、即ち、図１１の
タイムチャートにおけるスイッチング周期の最大時間の
信号Ｇ2 により、ＡＮＤゲート３３の出力であるスイッ
チングパルスが“Ｌ”となる。このように、ＰＷＭ制御
によるスイッチング電源装置の出力安定化は、出力電流
と出力電圧に基づくオフ時間操作量ＭRM，ＮRMを検出
し、主スイッチのスイッチング周期の最大時間の設定値
ＮMAX との関係によって制御が行われているものであ
る。
【０００８】次に、図１０のブロック回路図の各部の信
号波形を、図１１のタイムチャートにより説明する。Ｓ
C は、演算パルス発生器４０からの出力信号であり、ス
イッチング周期の最大値設定のフリップフロップ２０の
出力信号Ｇ2 が“Ｈ”に遷移すると演算時間ＴC を発生
する。Ｆ1 は、演算時間ＴC の間にサンプリング時間の
設定値ＮS をカウンタ１２にダウンロードし、クロック
信号ＣＫによりダウンカウントして発生した、サンプリ
ング時間を設定するためのカウンタ１２の出力ボロー信
号であり、Ｆ2 は、サンプリング時間を設定するための
フリップフロップ１９の出力信号である。Ａ1 は、演算
時間ＴC の間に演算回路５によって算出された出力電流
にもとづくオフ時間操作量ＭRMをカウンタ７にダウンロ
ードし、電圧制御発振器３によりダウンカウントして発
生した、出力電流制御のカウンタ７のボロー信号であ
り、Ａ2 は、出力電流制御のフリップフロップ１４の出
力信号である。
号波形を、図１１のタイムチャートにより説明する。Ｓ
C は、演算パルス発生器４０からの出力信号であり、ス
イッチング周期の最大値設定のフリップフロップ２０の
出力信号Ｇ2 が“Ｈ”に遷移すると演算時間ＴC を発生
する。Ｆ1 は、演算時間ＴC の間にサンプリング時間の
設定値ＮS をカウンタ１２にダウンロードし、クロック
信号ＣＫによりダウンカウントして発生した、サンプリ
ング時間を設定するためのカウンタ１２の出力ボロー信
号であり、Ｆ2 は、サンプリング時間を設定するための
フリップフロップ１９の出力信号である。Ａ1 は、演算
時間ＴC の間に演算回路５によって算出された出力電流
にもとづくオフ時間操作量ＭRMをカウンタ７にダウンロ
ードし、電圧制御発振器３によりダウンカウントして発
生した、出力電流制御のカウンタ７のボロー信号であ
り、Ａ2 は、出力電流制御のフリップフロップ１４の出
力信号である。
【０００９】Ｂ1 は、演算時間ＴC の間に演算回路６に
よって算出された出力電圧にもとづくオフ時間操作量Ｎ
RMをカウンタ８にダウンロードし、電圧制御発振器４に
よりダウンカウントして発生した、出力電圧制御のカウ
ンタ８のボロー信号であり、Ｂ2 は、出力電圧制御のフ
リップフロップ１５の出力信号である。Ｃ1 は、演算時
間ＴC の間に主スイッチの一対のスイッチング素子が同
時にオン状態にならないように設けられる、最小オフ時
間であるデッドタイムの設定値ＮDTをカウンタ９にダウ
ンロードし、クロック信号ＣＫによりダウンカウントし
て発生した、デッドタイム設定のカウンタ９のボロー信
号であり、Ｃ2 は、デッドタイム設定のフリップフロッ
プ１６の出力信号である。Ｇ1 は、演算時間ＴC の間に
スイッチング周期の最大値を決定する設定値ＮMAX をカ
ウンタ１３にダウンロードし、クロック信号ＣＫにより
ダウンカウントして発生した、スイッチング周期の最大
値設定のカウンタ１３のボロー信号であり、Ｇ2 は、ス
イッチング周期の最大値設定のフリップフロップ２０の
出力信号である。Ｓ0 は、主スイッチをオンするための
信号で、Ａ2 ，Ｂ2 ，Ｃ2 ，Ｇ2 の論理合成されたパル
スである。
よって算出された出力電圧にもとづくオフ時間操作量Ｎ
RMをカウンタ８にダウンロードし、電圧制御発振器４に
よりダウンカウントして発生した、出力電圧制御のカウ
ンタ８のボロー信号であり、Ｂ2 は、出力電圧制御のフ
リップフロップ１５の出力信号である。Ｃ1 は、演算時
間ＴC の間に主スイッチの一対のスイッチング素子が同
時にオン状態にならないように設けられる、最小オフ時
間であるデッドタイムの設定値ＮDTをカウンタ９にダウ
ンロードし、クロック信号ＣＫによりダウンカウントし
て発生した、デッドタイム設定のカウンタ９のボロー信
号であり、Ｃ2 は、デッドタイム設定のフリップフロッ
プ１６の出力信号である。Ｇ1 は、演算時間ＴC の間に
スイッチング周期の最大値を決定する設定値ＮMAX をカ
ウンタ１３にダウンロードし、クロック信号ＣＫにより
ダウンカウントして発生した、スイッチング周期の最大
値設定のカウンタ１３のボロー信号であり、Ｇ2 は、ス
イッチング周期の最大値設定のフリップフロップ２０の
出力信号である。Ｓ0 は、主スイッチをオンするための
信号で、Ａ2 ，Ｂ2 ，Ｃ2 ，Ｇ2 の論理合成されたパル
スである。
【００１０】
【発明が解決しようとする課題】従来、スイッチング電
源装置の制御を行う場合、動作周波数固定でスイッチン
グのオン時間幅を制御して出力を安定化するＰＷＭ制
御、もしくは、スイッチングのオン時間幅固定で動作周
波数を制御して出力を安定化する周波数制御（パルス周
波数変調方式）で行うのが一般的であるが、この場合、
ＰＷＭ制御で動作していた制御回路を周波数制御に切り
替えることは不可能であり、同様に、周波数制御で動作
していた制御回路をＰＷＭ制御に切り替えることは不可
能であるため、スイッチング電源装置の回路方式ごとに
それぞれ異なった制御回路が必要となる。また、ＰＷＭ
制御や周波数制御の一方のみで制御する場合、軽負荷
時、もしくは垂下時の制御が困難である等の問題があ
る。即ち、周波数制御の場合は、軽負荷時に周波数が可
聴帯域になることがあるため、耳障りになるという問題
があり、軽負荷時に際してはＰＷＭ制御とすることが好
ましく、また、ＰＷＭ制御の場合は、間欠発振となり制
御不安定現象が現れるという問題があり、周波数制御と
することが好ましい場合がある。本発明はかかる欠点を
解決するため、スイッチング電源装置の主スイッチのス
イッチングパルスの所定のサンプリング時間内における
オフ時間、又は所定のオン時間幅に対するオフ時間を制
御すると共に、後述する各構成手段の設定値を変更する
ことのみで柔軟にＰＷＭ制御と周波数制御を切り替えら
れるようにしたものである。
源装置の制御を行う場合、動作周波数固定でスイッチン
グのオン時間幅を制御して出力を安定化するＰＷＭ制
御、もしくは、スイッチングのオン時間幅固定で動作周
波数を制御して出力を安定化する周波数制御（パルス周
波数変調方式）で行うのが一般的であるが、この場合、
ＰＷＭ制御で動作していた制御回路を周波数制御に切り
替えることは不可能であり、同様に、周波数制御で動作
していた制御回路をＰＷＭ制御に切り替えることは不可
能であるため、スイッチング電源装置の回路方式ごとに
それぞれ異なった制御回路が必要となる。また、ＰＷＭ
制御や周波数制御の一方のみで制御する場合、軽負荷
時、もしくは垂下時の制御が困難である等の問題があ
る。即ち、周波数制御の場合は、軽負荷時に周波数が可
聴帯域になることがあるため、耳障りになるという問題
があり、軽負荷時に際してはＰＷＭ制御とすることが好
ましく、また、ＰＷＭ制御の場合は、間欠発振となり制
御不安定現象が現れるという問題があり、周波数制御と
することが好ましい場合がある。本発明はかかる欠点を
解決するため、スイッチング電源装置の主スイッチのス
イッチングパルスの所定のサンプリング時間内における
オフ時間、又は所定のオン時間幅に対するオフ時間を制
御すると共に、後述する各構成手段の設定値を変更する
ことのみで柔軟にＰＷＭ制御と周波数制御を切り替えら
れるようにしたものである。
【００１１】
【課題を解決するための手段】本発明のスイッチング電
源装置の制御方式は、スイッチング電源装置の出力電圧
および出力電流をそれぞれ直流電圧として検出して周波
数パルスに変換する周波数パルス変換手段と、該周波数
パルス変換手段によって変換された周波数パルスから電
圧制御量又は電流制御量を検出するためのサンプリング
時間を発生させるサンプリング時間発生手段と、前記ス
イッチング電源装置の基準出力電圧又は 基準出力電流に
それぞれ対応する周波数パルスが設定されると共に、前
記サンプリング時間発生手段による前記サンプリング時
間内に検出される前記電圧制御量及び電流制御量にそれ
ぞれ対応する前記周波数パルスと前記基準周波数パルス
とから前記スイッチング電源装置の主スイッチのスイッ
チングパルスのオフ時間操作量を演算する演算回路と、
前記主スイッチの一対のスイッチング素子の各ストレー
ジタイムにより、該一対のスイッチング素子が同時にオ
ン状態にならないようにするためのデッドタイムを発生
させるデッドタイム発生手段と、前記演算回路によって
演算された前記オフ時間操作量に対応するオフ時間と前
記デッドタイムとから前記サンプリング時間内における
主スイッチのスイッチングパルスのオフ時間を発生させ
るオフ時間発生手段と、前記スイッチング電源装置の主
スイッチのスイッチング周期の最大値を発生させるスイ
ッチング周期最大値発生手段とを備え、前記電圧制御量
又は電流制御量から主スイッチのスイッチングパルスの
オフ時間を制御するようにしたスイッチング電源装置の
制御方式において、前記主スイッチのスイッチング周期
の最小値を発生させるスイッチング周期最小値発生手段
と、前記主スイッチの所定のオン時間幅を発生させるオ
ン時間幅発生手段とを設け、前記デッドタイム発生手段
に設定される前記デッドタイム，前記オン時間幅発生手
段に設定される前記オン時間幅，前記スイッチング周期
最小値発生手段に設定される前記スイッチング周期の最
小値，前記スイッチング周期最大値発生手段に設定され
る前記スイッチング周期の最大値及び前記サンプリング
時間発生手段に設定されるサンプリング時間の各設定値
相互間の設定条件を変えることにより、ＰＷＭ制御又は
周波数制御に変更し得ると共に、前記スイッチング電源
装置の負荷条件により前記サンプリング時間内のオフ時
間の比率、又は前記所定のオン時間幅に対するオフ時間
の比率を変化させることにより、ＰＷＭ制御と周波数制
御との切替えを安定に動作するようにしたものである。
源装置の制御方式は、スイッチング電源装置の出力電圧
および出力電流をそれぞれ直流電圧として検出して周波
数パルスに変換する周波数パルス変換手段と、該周波数
パルス変換手段によって変換された周波数パルスから電
圧制御量又は電流制御量を検出するためのサンプリング
時間を発生させるサンプリング時間発生手段と、前記ス
イッチング電源装置の基準出力電圧又は 基準出力電流に
それぞれ対応する周波数パルスが設定されると共に、前
記サンプリング時間発生手段による前記サンプリング時
間内に検出される前記電圧制御量及び電流制御量にそれ
ぞれ対応する前記周波数パルスと前記基準周波数パルス
とから前記スイッチング電源装置の主スイッチのスイッ
チングパルスのオフ時間操作量を演算する演算回路と、
前記主スイッチの一対のスイッチング素子の各ストレー
ジタイムにより、該一対のスイッチング素子が同時にオ
ン状態にならないようにするためのデッドタイムを発生
させるデッドタイム発生手段と、前記演算回路によって
演算された前記オフ時間操作量に対応するオフ時間と前
記デッドタイムとから前記サンプリング時間内における
主スイッチのスイッチングパルスのオフ時間を発生させ
るオフ時間発生手段と、前記スイッチング電源装置の主
スイッチのスイッチング周期の最大値を発生させるスイ
ッチング周期最大値発生手段とを備え、前記電圧制御量
又は電流制御量から主スイッチのスイッチングパルスの
オフ時間を制御するようにしたスイッチング電源装置の
制御方式において、前記主スイッチのスイッチング周期
の最小値を発生させるスイッチング周期最小値発生手段
と、前記主スイッチの所定のオン時間幅を発生させるオ
ン時間幅発生手段とを設け、前記デッドタイム発生手段
に設定される前記デッドタイム，前記オン時間幅発生手
段に設定される前記オン時間幅，前記スイッチング周期
最小値発生手段に設定される前記スイッチング周期の最
小値，前記スイッチング周期最大値発生手段に設定され
る前記スイッチング周期の最大値及び前記サンプリング
時間発生手段に設定されるサンプリング時間の各設定値
相互間の設定条件を変えることにより、ＰＷＭ制御又は
周波数制御に変更し得ると共に、前記スイッチング電源
装置の負荷条件により前記サンプリング時間内のオフ時
間の比率、又は前記所定のオン時間幅に対するオフ時間
の比率を変化させることにより、ＰＷＭ制御と周波数制
御との切替えを安定に動作するようにしたものである。
【００１２】
【実施例】図１は、本発明のスイッチング電源装置の制
御方式の実施例のブロック回路図であり、図１０に示し
た従来例と同一部分は同一符号で示してある。図１にお
いて、１０，１１はカウンタ、１７，１８，２１はフリ
ップフロップ、３２，５０はＡＮＤゲート、３４，３
５，３７はＯＲゲート、３６，５１はＮＯＴゲート、４
２は外部スイッチオフ信号発生器、４３は外部同期スイ
ッチの信号発生部である。次にその動作を、図１のブロ
ック回路図と、この回路の各種タイムチャートを示した
図２，図４，図６，図８，図９、並びに制御動作領域を
グラフで示した図３，図５，図７にもとづき説明する。
図１において、スイッチング電源装置の出力電流は電流
検出回路１で検出され、電圧制御発振器３にて周波数パ
ルスに変換される。一方、サンプリング時間を発生する
カウンタ１２は、このカウンタ１２にロードされた設定
値ＮS をクロック信号ＣＫによりカウントダウンし、ボ
ロー信号が発生するまでの時間のサンプリング時間ＴS
を発生する。従って、前記周波数パルスは、サンプリン
グ時間ＴS の間にサンプリングされ、この周波数パルス
にもとづく電流制御量が検出される。この電流制御量に
よって、演算パルス発生器４０が発生する演算時間ＴC
の間に、演算回路５で前述の電流制御量である周波数パ
ルスと、この演算回路５が有する基準周波数パルスとを
比較し、その誤差が小さくなるようにする主スイッチの
オフ時間操作量ＭRMを演算し、このオフ時間操作量ＭRM
がカウンタ（制御カウンタ）７にロードされる。
御方式の実施例のブロック回路図であり、図１０に示し
た従来例と同一部分は同一符号で示してある。図１にお
いて、１０，１１はカウンタ、１７，１８，２１はフリ
ップフロップ、３２，５０はＡＮＤゲート、３４，３
５，３７はＯＲゲート、３６，５１はＮＯＴゲート、４
２は外部スイッチオフ信号発生器、４３は外部同期スイ
ッチの信号発生部である。次にその動作を、図１のブロ
ック回路図と、この回路の各種タイムチャートを示した
図２，図４，図６，図８，図９、並びに制御動作領域を
グラフで示した図３，図５，図７にもとづき説明する。
図１において、スイッチング電源装置の出力電流は電流
検出回路１で検出され、電圧制御発振器３にて周波数パ
ルスに変換される。一方、サンプリング時間を発生する
カウンタ１２は、このカウンタ１２にロードされた設定
値ＮS をクロック信号ＣＫによりカウントダウンし、ボ
ロー信号が発生するまでの時間のサンプリング時間ＴS
を発生する。従って、前記周波数パルスは、サンプリン
グ時間ＴS の間にサンプリングされ、この周波数パルス
にもとづく電流制御量が検出される。この電流制御量に
よって、演算パルス発生器４０が発生する演算時間ＴC
の間に、演算回路５で前述の電流制御量である周波数パ
ルスと、この演算回路５が有する基準周波数パルスとを
比較し、その誤差が小さくなるようにする主スイッチの
オフ時間操作量ＭRMを演算し、このオフ時間操作量ＭRM
がカウンタ（制御カウンタ）７にロードされる。
【００１３】また、同様に、スイッチング電源装置の出
力電圧は電圧検出回路２で検出され、電圧制御発振器４
により周波数パルスに変換される。この周波数パルス
は、前述したサンプリング時間ＴS の間にサンプリング
され、この周波数パルスにもとづく電圧制御量が検出さ
れる。この電圧制御量によって、演算パルス発生器４０
が発生する演算時間ＴC の間に、演算回路６で前述の電
流制御量である周波数パルスと、この演算回路５が有す
る基準周波数パルスとを比較し、その誤差が小さくなる
ようにする主スイッチのオフ時間操作量ＮRMを演算し、
このオフ時間操作量ＮRMはカウンタ（制御カウンタ）８
にロードされる。従って、カウンタ７，８は、主スイッ
チのオフ時間操作量ＭRM，ＮRMをロードした後、電圧制
御発振器３，４のパルスでダウンカウントされ、ボロー
信号が発生すると、これによりフリップフロップ１４，
１５をそれぞれセットする。
力電圧は電圧検出回路２で検出され、電圧制御発振器４
により周波数パルスに変換される。この周波数パルス
は、前述したサンプリング時間ＴS の間にサンプリング
され、この周波数パルスにもとづく電圧制御量が検出さ
れる。この電圧制御量によって、演算パルス発生器４０
が発生する演算時間ＴC の間に、演算回路６で前述の電
流制御量である周波数パルスと、この演算回路５が有す
る基準周波数パルスとを比較し、その誤差が小さくなる
ようにする主スイッチのオフ時間操作量ＮRMを演算し、
このオフ時間操作量ＮRMはカウンタ（制御カウンタ）８
にロードされる。従って、カウンタ７，８は、主スイッ
チのオフ時間操作量ＭRM，ＮRMをロードした後、電圧制
御発振器３，４のパルスでダウンカウントされ、ボロー
信号が発生すると、これによりフリップフロップ１４，
１５をそれぞれセットする。
【００１４】また、カウンタ７，８がオフ時間操作量Ｍ
RM，ＮRMをロードするのと同時に、主スイッチの一対の
スイッチング素子の各ストレージタイムにより、この一
対のスイッチング素子が同時にオン状態にならないよう
に設けられる、最小オフ時間であるデッドタイムを決定
する設定値ＮDTをカウンタ９にロードし、主スイッチの
オン時間幅を決定する設定値ＮONをカウンタ１０にロー
ドし、サンプリングの時間ＴS を決定する設定値ＮS を
カウンタ１２にロードし、主スイッチのスイッチング周
期の最大時間を決定する設定値ＮMAX をカウンタ１３に
ロードし、主スイッチのスイッチング周期の最小時間を
決定する設定値ＮMIN をカウンタ１１にロードする。こ
れらカウンタ９，１１，１２，１３は、クロック信号Ｃ
Ｋによりダウンカウントされ、ボロー信号が発生すると
フリップフロップ１６，１８，１９，２０をそれぞれセ
ットする。
RM，ＮRMをロードするのと同時に、主スイッチの一対の
スイッチング素子の各ストレージタイムにより、この一
対のスイッチング素子が同時にオン状態にならないよう
に設けられる、最小オフ時間であるデッドタイムを決定
する設定値ＮDTをカウンタ９にロードし、主スイッチの
オン時間幅を決定する設定値ＮONをカウンタ１０にロー
ドし、サンプリングの時間ＴS を決定する設定値ＮS を
カウンタ１２にロードし、主スイッチのスイッチング周
期の最大時間を決定する設定値ＮMAX をカウンタ１３に
ロードし、主スイッチのスイッチング周期の最小時間を
決定する設定値ＮMIN をカウンタ１１にロードする。こ
れらカウンタ９，１１，１２，１３は、クロック信号Ｃ
Ｋによりダウンカウントされ、ボロー信号が発生すると
フリップフロップ１６，１８，１９，２０をそれぞれセ
ットする。
【００１５】主スイッチのスイッチオンを決定するの
は、前記カウンタ７，８，９の全てがダウンカウントさ
れ、そのいずれもがボロー信号を発生し、フリップフロ
ップ１４，１５，１６が全てセットされたときである。
即ち、図２，図４，図６，図８，図９に示すように、タ
イムチャートにおけるデッドタイム設定のフリップフロ
ップ１６の出力信号Ｃ2 と、出力電流・電圧制御のフリ
ップフロップ１４，１５の出力信号Ａ2 ，Ｂ2 との論理
合成によるパルスにより、ＡＮＤゲート３１の出力は
“Ｈ”となる。従って、このとき主スイッチのスイッチ
ング周期の最大時間を決定するフリップフロップ２０
と、主スイッチのスイッチング周期の最小時間を決定す
るフリップフロップ１８がセットされていなければ、Ａ
ＮＤゲート３３の出力であるスイッチングパルスは
“Ｈ”となる。また、ＡＮＤゲート３１の出力が“Ｈ”
になると、ＯＲゲート３５はクロック信号ＣＫと同じパ
ルスを出力することで、前述の主スイッチのオン時間幅
を決定するカウンタ１０はダウンカウントされ、ボロー
信号を発生するとフリップフロップ１７はセットされ
る。
は、前記カウンタ７，８，９の全てがダウンカウントさ
れ、そのいずれもがボロー信号を発生し、フリップフロ
ップ１４，１５，１６が全てセットされたときである。
即ち、図２，図４，図６，図８，図９に示すように、タ
イムチャートにおけるデッドタイム設定のフリップフロ
ップ１６の出力信号Ｃ2 と、出力電流・電圧制御のフリ
ップフロップ１４，１５の出力信号Ａ2 ，Ｂ2 との論理
合成によるパルスにより、ＡＮＤゲート３１の出力は
“Ｈ”となる。従って、このとき主スイッチのスイッチ
ング周期の最大時間を決定するフリップフロップ２０
と、主スイッチのスイッチング周期の最小時間を決定す
るフリップフロップ１８がセットされていなければ、Ａ
ＮＤゲート３３の出力であるスイッチングパルスは
“Ｈ”となる。また、ＡＮＤゲート３１の出力が“Ｈ”
になると、ＯＲゲート３５はクロック信号ＣＫと同じパ
ルスを出力することで、前述の主スイッチのオン時間幅
を決定するカウンタ１０はダウンカウントされ、ボロー
信号を発生するとフリップフロップ１７はセットされ
る。
【００１６】また、主スイッチのスイッチオフを決定す
るのは、主スイッチのスイッチング周期の最大時間を
決定するカウンタ１３がダウンカウントされ、ボロー信
号を発生し、フリップフロップ２０をセットし、ＯＲゲ
ート３４の出力を“Ｈ”としたＰＷＭ制御のとき、ま
た、主スイッチのオン時間幅設定のフリップフロップ１
７がセットされるか、外部スイッチオフ信号発生器４２
からのオフ信号によって、フリップフロップ２１がセッ
トされてＯＲゲート３７の出力が“Ｈ”となり、かつ主
スイッチのスイッチング周期の最小時間を決定するカウ
ンタ１１がダウンカウントされ、ボロー信号が発生して
フリップフロップ１８をセットし、ＡＮＤゲート３２の
出力を“Ｈ”とし、ＯＲゲート３４の出力を“Ｈ”とし
た周波数制御のときである。即ち、ＯＲゲート３４の出
力が“Ｈ”になったときにＡＮＤゲート３３の出力であ
るスイッチングパルスは“Ｌ”となり、ＰＷＭ制御から
周波数制御に切り替わることになる。この主スイッチの
スイッチオフの制御状態は、図２，図４，図６，図８，
図９のタイムチャートに示す通りで、図２のＰＷＭ制御
の状態は前記の制御になり、図４，図６，図８，図９
のＰＷＭ制御と周波数制御との両者による制御の場合
は、前記ととの制御により行われるものである。
るのは、主スイッチのスイッチング周期の最大時間を
決定するカウンタ１３がダウンカウントされ、ボロー信
号を発生し、フリップフロップ２０をセットし、ＯＲゲ
ート３４の出力を“Ｈ”としたＰＷＭ制御のとき、ま
た、主スイッチのオン時間幅設定のフリップフロップ１
７がセットされるか、外部スイッチオフ信号発生器４２
からのオフ信号によって、フリップフロップ２１がセッ
トされてＯＲゲート３７の出力が“Ｈ”となり、かつ主
スイッチのスイッチング周期の最小時間を決定するカウ
ンタ１１がダウンカウントされ、ボロー信号が発生して
フリップフロップ１８をセットし、ＡＮＤゲート３２の
出力を“Ｈ”とし、ＯＲゲート３４の出力を“Ｈ”とし
た周波数制御のときである。即ち、ＯＲゲート３４の出
力が“Ｈ”になったときにＡＮＤゲート３３の出力であ
るスイッチングパルスは“Ｌ”となり、ＰＷＭ制御から
周波数制御に切り替わることになる。この主スイッチの
スイッチオフの制御状態は、図２，図４，図６，図８，
図９のタイムチャートに示す通りで、図２のＰＷＭ制御
の状態は前記の制御になり、図４，図６，図８，図９
のＰＷＭ制御と周波数制御との両者による制御の場合
は、前記ととの制御により行われるものである。
【００１７】次に、図１のブロック回路図の各部の信号
波形を、図２，図４，図６，図８，図９のタイムチャー
トにより説明する。ただし、信号波形ＳC ，Ｆ1 ，Ｆ2
，ＳS ，Ａ1 ，Ａ2 ，Ｂ1 ，Ｂ2 ，Ｃ1 ，Ｃ2 ，Ｇ1
，Ｇ2 については、前述した図１１の説明内容と同じ
であるため、その説明を省略する。Ｄ1 は、演算時間Ｔ
C の間のオン時間幅の設定値ＮONをカウンタ１０にダウ
ンロードし、ＡＮＤゲート３１の出力が“Ｈ”の期間だ
けクロック信号ＣＫによりダウンカウントして発生し
た、オン時間幅設定のカウンタ１０のボロー信号で、Ｄ
2 は、オン時間幅設定のフリップフロップ１７の出力信
号である。
波形を、図２，図４，図６，図８，図９のタイムチャー
トにより説明する。ただし、信号波形ＳC ，Ｆ1 ，Ｆ2
，ＳS ，Ａ1 ，Ａ2 ，Ｂ1 ，Ｂ2 ，Ｃ1 ，Ｃ2 ，Ｇ1
，Ｇ2 については、前述した図１１の説明内容と同じ
であるため、その説明を省略する。Ｄ1 は、演算時間Ｔ
C の間のオン時間幅の設定値ＮONをカウンタ１０にダウ
ンロードし、ＡＮＤゲート３１の出力が“Ｈ”の期間だ
けクロック信号ＣＫによりダウンカウントして発生し
た、オン時間幅設定のカウンタ１０のボロー信号で、Ｄ
2 は、オン時間幅設定のフリップフロップ１７の出力信
号である。
【００１８】Ｅ1 は、演算時間ＴC の間にスイッチング
周期の最小値を決定する設定値ＮMIN をカウンタ１１に
ダウンロードし、クロック信号ＣＫによりダウンカウン
トして発生した、スイッチング周期の最小値設定のカウ
ンタ１１の出力ボロー信号であり、Ｅ2 は、スイッチン
グ周期の最小値設定のフリップフロップ１８の出力信号
である。Ｈ1 は、外部スイッチオフ信号発生器４２の出
力信号であり、Ｈ2 は、外部スイッチオフ設定のための
フリップフロップ２１の出力信号である。Ｓ0 は、主ス
イッチをオンするための信号で、Ａ2 ，Ｂ2 ，Ｃ2 ，Ｄ
2 ，Ｈ2 ，Ｅ2 ，Ｇ2 の論理合成パルスである。
周期の最小値を決定する設定値ＮMIN をカウンタ１１に
ダウンロードし、クロック信号ＣＫによりダウンカウン
トして発生した、スイッチング周期の最小値設定のカウ
ンタ１１の出力ボロー信号であり、Ｅ2 は、スイッチン
グ周期の最小値設定のフリップフロップ１８の出力信号
である。Ｈ1 は、外部スイッチオフ信号発生器４２の出
力信号であり、Ｈ2 は、外部スイッチオフ設定のための
フリップフロップ２１の出力信号である。Ｓ0 は、主ス
イッチをオンするための信号で、Ａ2 ，Ｂ2 ，Ｃ2 ，Ｄ
2 ，Ｈ2 ，Ｅ2 ，Ｇ2 の論理合成パルスである。
【００１９】次に、前述した図２，図４，図６，図８，
図９に示したタイムチャートのような制御状態を実現す
るための、各設定値即ち、主スイッチのデッドタイムを
決定する設定値“ＮDT”、主スイッチのオン時間幅を決
定する設定値“ＮON”、主スイッチのスイッチング周期
の最小値を決定する設定値“ＮMIN ”、主スイッチのス
イッチング周期の最大値を決定する設定値“ＮMAX ”、
サンプリング時間を決定する設定値“ＮS ”の各設定値
の設定条件について説明する。図２は、本発明のスイッ
チング電源装置の制御方式の“ＰＷＭ制御”の場合のタ
イムチャートであり、各設定値ＮDT，ＮON，ＮMIN ，Ｎ
MAX ，ＮS の設定条件を、
図９に示したタイムチャートのような制御状態を実現す
るための、各設定値即ち、主スイッチのデッドタイムを
決定する設定値“ＮDT”、主スイッチのオン時間幅を決
定する設定値“ＮON”、主スイッチのスイッチング周期
の最小値を決定する設定値“ＮMIN ”、主スイッチのス
イッチング周期の最大値を決定する設定値“ＮMAX ”、
サンプリング時間を決定する設定値“ＮS ”の各設定値
の設定条件について説明する。図２は、本発明のスイッ
チング電源装置の制御方式の“ＰＷＭ制御”の場合のタ
イムチャートであり、各設定値ＮDT，ＮON，ＮMIN ，Ｎ
MAX ，ＮS の設定条件を、
【００２０】
【数１】 ＮMAX ＜ＮDT＋ＮON ＮMAX ＜ＮMIN とすることにより、オン時間幅設定のフリップフロップ
１７の出力信号は常に“Ｌ”であり、また、スイッチン
グ周期の最小値設定のフリップフロップ１８も常に
“Ｌ”である。出力パルスＳ0 は、出力電流制御のフリ
ップフロップ１４の出力信号Ａ2 と、出力電圧制御のフ
リップフロップ１５の出力信号Ｂ2 と、デッドタイム設
定のフリップフロップ１６の出力信号Ｃ2 と、スイッチ
ング周期の最大値設定のフリップフロップ２０の出力信
号Ｇ2 の論理合成されたパルスとなり、スイッチング周
期の最大値を決定する設定値ＮMAX とクロッロ信号ＣＫ
で決まる動作周波数ｆの“ＰＷＭ制御”となる。なお、
この場合、サンプリング時間が動作周期より短いこと、
即、
１７の出力信号は常に“Ｌ”であり、また、スイッチン
グ周期の最小値設定のフリップフロップ１８も常に
“Ｌ”である。出力パルスＳ0 は、出力電流制御のフリ
ップフロップ１４の出力信号Ａ2 と、出力電圧制御のフ
リップフロップ１５の出力信号Ｂ2 と、デッドタイム設
定のフリップフロップ１６の出力信号Ｃ2 と、スイッチ
ング周期の最大値設定のフリップフロップ２０の出力信
号Ｇ2 の論理合成されたパルスとなり、スイッチング周
期の最大値を決定する設定値ＮMAX とクロッロ信号ＣＫ
で決まる動作周波数ｆの“ＰＷＭ制御”となる。なお、
この場合、サンプリング時間が動作周期より短いこと、
即、
【数２】 ＮS ＜ＮMAX とすることが条件である。図３は図２の実施例の制御動
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、ＴONは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、ＴONは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
【００２１】図４は、本発明のスイッチング電源装置の
制御方式の“ＰＷＭ制御−周波数制御−ＰＷＭ制御”の
場合のタイムチャートであり、各設定値ＮDT，ＮON，Ｎ
MIN，ＮMAX ，ＮS の設定条件を
制御方式の“ＰＷＭ制御−周波数制御−ＰＷＭ制御”の
場合のタイムチャートであり、各設定値ＮDT，ＮON，Ｎ
MIN，ＮMAX ，ＮS の設定条件を
【数３】 ＮDT＋ＮON＜ＮMIN ＜ＮMAX とすることにより、出力パルスＳ0 は、出力電流制御の
フリップフロップ１４の出力信号Ａ2 と、出力電圧制御
のフリップフロップ１５の出力信号Ｂ2 と、デッドタイ
ム設定のフリップフロップ１６の出力信号Ｃ2 と、オン
時間幅設定のフリップフロップ１７の出力信号Ｄ2 と、
スイッチング周期の最小値設定のフリップフロップ１８
の出力信号Ｅ2 と、スイッチング周期の最大値設定のフ
リップフロップ２０の出力信号Ｇ2 の論理合成されたパ
ルスとなり、スイッチング周期の最小値を決定する設定
値ＮMIN とクロッロ信号ＣＫで決まる最小動作周波数ｆ
MIN の“ＰＷＭ制御−周波数制御−ＰＷＭ制御”とな
る。なお、この場合、サンプリング時間が動作周期より
短いこと、即、
フリップフロップ１４の出力信号Ａ2 と、出力電圧制御
のフリップフロップ１５の出力信号Ｂ2 と、デッドタイ
ム設定のフリップフロップ１６の出力信号Ｃ2 と、オン
時間幅設定のフリップフロップ１７の出力信号Ｄ2 と、
スイッチング周期の最小値設定のフリップフロップ１８
の出力信号Ｅ2 と、スイッチング周期の最大値設定のフ
リップフロップ２０の出力信号Ｇ2 の論理合成されたパ
ルスとなり、スイッチング周期の最小値を決定する設定
値ＮMIN とクロッロ信号ＣＫで決まる最小動作周波数ｆ
MIN の“ＰＷＭ制御−周波数制御−ＰＷＭ制御”とな
る。なお、この場合、サンプリング時間が動作周期より
短いこと、即、
【数４】 ＮS ＜ＮMIN とすることが条件である。図５は図４の実施例の制御動
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、ＴONは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、ＴONは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
【００２２】図６は、本発明のスイッチング電源装置の
制御方式の“周波数制御−ＰＷＭ制御”の場合のタイム
チャートであり、各設定値ＮDT，ＮON，ＮMIN ，
ＮMAX ，ＮS の設定条件を、
制御方式の“周波数制御−ＰＷＭ制御”の場合のタイム
チャートであり、各設定値ＮDT，ＮON，ＮMIN ，
ＮMAX ，ＮS の設定条件を、
【数５】 ＮMIN ＜ＮDT＋ＮON＜ＮMAX とすることにより、デッドタイムの設定値ＮDT＋主スイ
ッチのオン時間幅の設定値ＮONとクロック信号ＣＫで決
まる最大周波数ｆMAX 、およびスイッチング周期の最大
値の設定値ＮMAX とクロック信号ＣＫで最小動作周波数
ｆMIN の“周波数制御−ＰＷＭ制御”となる。なお、こ
の場合も、サンプリング時間が動作周期より短いこと、
即、
ッチのオン時間幅の設定値ＮONとクロック信号ＣＫで決
まる最大周波数ｆMAX 、およびスイッチング周期の最大
値の設定値ＮMAX とクロック信号ＣＫで最小動作周波数
ｆMIN の“周波数制御−ＰＷＭ制御”となる。なお、こ
の場合も、サンプリング時間が動作周期より短いこと、
即、
【数６】 ＮS ＜ＮDT＋ＮON とすることが条件である。図７は図６の実施例の制御動
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、ＴONは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、ＴONは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
【００２３】図８は、本発明のスイッチング電源装置の
制御方式の周波数−ＰＷＭ制御（外部同期）の場合のタ
イムチャートであり、各設定値ＮDT，ＮON，ＮMIN ，Ｎ
MAX，ＮS の設定条件を
制御方式の周波数−ＰＷＭ制御（外部同期）の場合のタ
イムチャートであり、各設定値ＮDT，ＮON，ＮMIN ，Ｎ
MAX，ＮS の設定条件を
【数７】 ＮMIN ＜ＮDT＋〔外部同期の周期〕＜ＮMAX 〔外部同期の周期〕＜ＮON とすることにより、デッドタイムの設定値ＮDT＋〔外部
同期の周期〕とクロック信号ＣＫで決まる最大動作周波
数ｆMAX 、およびスイッチング周期の最大値の設定値Ｎ
MAX とクロック信号ＣＫで決まる最小動作周波数ｆMIN
の“周波数制御−ＰＷＭ制御”（外部同期）となる。な
お、この場合も、サンプリング時間が動作周期より短い
こと、即、
同期の周期〕とクロック信号ＣＫで決まる最大動作周波
数ｆMAX 、およびスイッチング周期の最大値の設定値Ｎ
MAX とクロック信号ＣＫで決まる最小動作周波数ｆMIN
の“周波数制御−ＰＷＭ制御”（外部同期）となる。な
お、この場合も、サンプリング時間が動作周期より短い
こと、即、
【数８】 ＮS ＜ＮDT＋〔外部同期の周期〕 とすることが条件である。
【００２４】図９は、本発明のスイッチング電源装置の
制御方式の“周波数制御−ＰＷＭ制御”（外部同期補助
スイッチ付）の場合のタイムチャートであり、各設定値
ＮDT，ＮON，ＮMIN ，ＮMAX ，ＮS の設定条件を
制御方式の“周波数制御−ＰＷＭ制御”（外部同期補助
スイッチ付）の場合のタイムチャートであり、各設定値
ＮDT，ＮON，ＮMIN ，ＮMAX ，ＮS の設定条件を
【数９】 ＮMIN ＜ＮDT＋〔外部同期の周期〕＜ＮMAX 〔外部同期の周期〕＜ＮON とすることにより、デッドタイムの設定値ＮDT＋〔外部
同期の周期〕とクロック信号ＣＫで決まる最大動作周波
数ｆMAX 、およびスイッチング周期の最大値の設定値Ｎ
MAX とクロック信号ＣＫで決まる最小動作周波数ｆMIN
の“周波数制御−ＰＷＭ制御”（外部同期補助スイッチ
付）となる。なお、この場合も、サンプリング時間が動
作周期より短いこと、即、
同期の周期〕とクロック信号ＣＫで決まる最大動作周波
数ｆMAX 、およびスイッチング周期の最大値の設定値Ｎ
MAX とクロック信号ＣＫで決まる最小動作周波数ｆMIN
の“周波数制御−ＰＷＭ制御”（外部同期補助スイッチ
付）となる。なお、この場合も、サンプリング時間が動
作周期より短いこと、即、
【数１０】 ＮS ＜ＮDT＋〔外部同期の周期〕 とすることが条件である。また、Ｓ1 は、補助スイッチ
をオンするための信号で、図１のＡＮＤゲート５０およ
びＮＯＴゲート５１よりなる補助スイッチ信号発生部４
３の出力信号である。
をオンするための信号で、図１のＡＮＤゲート５０およ
びＮＯＴゲート５１よりなる補助スイッチ信号発生部４
３の出力信号である。
【００２５】
【発明の効果】スイッチング電源装置の制御方式として
は種々あるが、主スイッチの制御を行う場合、ＰＷＭ制
御または周波数制御のいずれかに大別される。本発明
は、従来のＰＷＭ制御の基本回路に、主スイッチのオン
時間幅を制御するカウンタ，フリップフロップ等からな
る回路と、主スイッチのスイッチング周期の最小値を制
御するカウンタ，フリップフロップ等からなる回路を設
け、主スイッチの動作タイミングを制御する各設定値、
即ち主スイッチのスイッチング素子の最小オフ時間を定
めるデッドタイム設定値Ｎ DT ，主スイッチのオン時間幅
の設定値Ｎ ON ，主スイッチのスイッチング周期の最小時
間の設定値Ｎ MIN ，主スイッチのスイッチン グ周期の最
大時間の設定値Ｎ MAX ，出力電流又は出力電圧に対応す
る周波数パルスのサンプリング時間の設定値Ｎ S の設定
条件を変えることのみで、ＰＷＭ制御および周波数制御
の両方の制御となし、所望の動作周波数，最大動作周波
数，最小動作周波数，オン時間幅を得ることができるた
め、種々制御方式によらず動作可能となり汎用性が向上
する。また、ＰＷＭ制御と周波数制御との切り替えを、
ＰＷＭ制御から周波数制御，周波数制御からＰＷＭ制御
のいずれの制御切替えが可能であるため軽負荷時、もし
くは垂下時の制御が容易になる。
は種々あるが、主スイッチの制御を行う場合、ＰＷＭ制
御または周波数制御のいずれかに大別される。本発明
は、従来のＰＷＭ制御の基本回路に、主スイッチのオン
時間幅を制御するカウンタ，フリップフロップ等からな
る回路と、主スイッチのスイッチング周期の最小値を制
御するカウンタ，フリップフロップ等からなる回路を設
け、主スイッチの動作タイミングを制御する各設定値、
即ち主スイッチのスイッチング素子の最小オフ時間を定
めるデッドタイム設定値Ｎ DT ，主スイッチのオン時間幅
の設定値Ｎ ON ，主スイッチのスイッチング周期の最小時
間の設定値Ｎ MIN ，主スイッチのスイッチン グ周期の最
大時間の設定値Ｎ MAX ，出力電流又は出力電圧に対応す
る周波数パルスのサンプリング時間の設定値Ｎ S の設定
条件を変えることのみで、ＰＷＭ制御および周波数制御
の両方の制御となし、所望の動作周波数，最大動作周波
数，最小動作周波数，オン時間幅を得ることができるた
め、種々制御方式によらず動作可能となり汎用性が向上
する。また、ＰＷＭ制御と周波数制御との切り替えを、
ＰＷＭ制御から周波数制御，周波数制御からＰＷＭ制御
のいずれの制御切替えが可能であるため軽負荷時、もし
くは垂下時の制御が容易になる。
【図１】本発明のスイッチング電源装置の制御方式の実
施例を示すブロック回路図である。
施例を示すブロック回路図である。
【図２】本発明におけるＰＷＭ制御の場合の実施例のタ
イムチャートである。
イムチャートである。
【図３】図２の実施例の制御動作領域を示すグラフであ
る。
る。
【図４】本発明におけるＰＷＭ制御−周波数制御−ＰＷ
Ｍ制御の場合の実施例のタイムチャートである。
Ｍ制御の場合の実施例のタイムチャートである。
【図５】図４の実施例の制御動作領域を示すグラフであ
る。
る。
【図６】本発明における周波数制御−ＰＷＭ制御の場合
の実施例のタイムチャートである。
の実施例のタイムチャートである。
【図７】図６の実施例の制御動作領域を示すグラフであ
る。
る。
【図８】本発明における周波数制御−ＰＷＭ制御（外部
同期）の場合の実施例のタイムチャートである。
同期）の場合の実施例のタイムチャートである。
【図９】本発明における周波数制御−ＰＷＭ制御（外部
同期補助スイッチ付）の場合の実施例のタイムチャート
である。
同期補助スイッチ付）の場合の実施例のタイムチャート
である。
【図１０】従来のスイッチング電源装置のＰＷＭ制御方
式の一例を示すブロック回路図である。
式の一例を示すブロック回路図である。
【図１１】従来のスイッチング電源装置のＰＷＭ制御方
式の実施例のタイムチャートである。
式の実施例のタイムチャートである。
１ 電流検出回路 ２ 電圧検出回路 ３，４ 電圧制御発振器（ＶＣＯ） ５，６ 演算回路 ７，８，９，１０，１１，１２，１３ カウンタ １４，１５，１６，１７，１８，１９，２０，２１ フ
リップフロップ ３１，３２，３３，３９，５０ ＡＮＤゲート ３４，３５，３７ ＯＲゲート ３６，３８，４１，５１ ＮＯＴゲート ４０ 演算パルス発生器 ４２ 外部スイッチオフ信号発生器 ４３ 補助スイッチの信号発生部 ＮS サンプリング時間を決定する設定値 ＣＫ クロック信号 ＴS サンプリング時間 ＴC 演算パルス発生器４０からの演算パルスＳC の演
算時間 ＭRM 演算回路５からの出力で、出力電流による主スイ
ッチのオフ時間操作量 ＮRM 演算回路６からの出力で、出力電圧による主スイ
ッチのオフ時間操作量 ＮDT 主スイッチのデッドタイムを決定する設定値 ＮMAX 主スイッチのスイッチング周期の最大値を決定
する設定値 ＮMIN 主スイッチのスイッチング周期の最小値を決定
する設定値 Ｈ ＡＮＤゲート、ＯＲゲート等のハイレベル Ｌ ＡＮＤゲート、ＯＲゲート等のローレベル ＮON 主スイッチのオン時間幅を決定する設定値 ｆMAX 主スイッチのスイッチング周波数の最大値 ｆMIN 主スイッチのスイッチング周波数の最小値 Ａ1 出力電流制御のカウンタ７の出力信号 Ａ2 出力電流制御のフリップフロップ１４の出力信号 Ｂ1 出力電圧制御のカウンタ８の出力信号 Ｂ2 出力電圧制御のフリップフロップ１５の出力信号 Ｃ1 デッドタイム設定のカウンタ９の出力信号 Ｃ2 デッドタイム設定のフリップフロップ１６の出力
信号 Ｄ1 主スイッチのオン時間幅設定のカウンタ１０の出
力信号 Ｄ2 主スイッチのオン時間幅設定のフリップフロップ
１７の出力信号 Ｅ1 主スイッチのスイッチング周期の最小値設定のカ
ウンタ１１の出力信号 Ｅ2 主スイッチのスイッチング周期の最小値設定のフ
リップフロップ１８の出力信号 Ｆ1 主スイッチのサンプリング時間を設定するための
カウンタ１２の出力信号 Ｆ2 主スイッチのサンプリング時間を設定するための
フリップフロップ１９の出力信号 Ｇ1 主スイッチのスイッチング周期の最大値設定のカ
ウンタ１３の出力信号 Ｇ2 主スイッチのスイッチング周期の最大値設定のフ
リップフロップ２０の出力信号 Ｈ1 外部スイッチオフ信号発生器４２の出力信号 Ｈ2 外部スイッチオフ設定のためのフリップフロップ
２１の出力信号 ＳC 演算パルス発生器４０からの出力信号 ＳS 出力電流、出力電圧のサンプリングのための信号 Ｓ0 主スイッチをオンするための信号 Ｓ1 補助スイッチをオンするための信号 ｆ 動作周波数、即ち主スイッチのスイッチング周波数 ＴON 主スイッチのオン時間幅 Ｐ スイッチング電源装置の出力電力
リップフロップ ３１，３２，３３，３９，５０ ＡＮＤゲート ３４，３５，３７ ＯＲゲート ３６，３８，４１，５１ ＮＯＴゲート ４０ 演算パルス発生器 ４２ 外部スイッチオフ信号発生器 ４３ 補助スイッチの信号発生部 ＮS サンプリング時間を決定する設定値 ＣＫ クロック信号 ＴS サンプリング時間 ＴC 演算パルス発生器４０からの演算パルスＳC の演
算時間 ＭRM 演算回路５からの出力で、出力電流による主スイ
ッチのオフ時間操作量 ＮRM 演算回路６からの出力で、出力電圧による主スイ
ッチのオフ時間操作量 ＮDT 主スイッチのデッドタイムを決定する設定値 ＮMAX 主スイッチのスイッチング周期の最大値を決定
する設定値 ＮMIN 主スイッチのスイッチング周期の最小値を決定
する設定値 Ｈ ＡＮＤゲート、ＯＲゲート等のハイレベル Ｌ ＡＮＤゲート、ＯＲゲート等のローレベル ＮON 主スイッチのオン時間幅を決定する設定値 ｆMAX 主スイッチのスイッチング周波数の最大値 ｆMIN 主スイッチのスイッチング周波数の最小値 Ａ1 出力電流制御のカウンタ７の出力信号 Ａ2 出力電流制御のフリップフロップ１４の出力信号 Ｂ1 出力電圧制御のカウンタ８の出力信号 Ｂ2 出力電圧制御のフリップフロップ１５の出力信号 Ｃ1 デッドタイム設定のカウンタ９の出力信号 Ｃ2 デッドタイム設定のフリップフロップ１６の出力
信号 Ｄ1 主スイッチのオン時間幅設定のカウンタ１０の出
力信号 Ｄ2 主スイッチのオン時間幅設定のフリップフロップ
１７の出力信号 Ｅ1 主スイッチのスイッチング周期の最小値設定のカ
ウンタ１１の出力信号 Ｅ2 主スイッチのスイッチング周期の最小値設定のフ
リップフロップ１８の出力信号 Ｆ1 主スイッチのサンプリング時間を設定するための
カウンタ１２の出力信号 Ｆ2 主スイッチのサンプリング時間を設定するための
フリップフロップ１９の出力信号 Ｇ1 主スイッチのスイッチング周期の最大値設定のカ
ウンタ１３の出力信号 Ｇ2 主スイッチのスイッチング周期の最大値設定のフ
リップフロップ２０の出力信号 Ｈ1 外部スイッチオフ信号発生器４２の出力信号 Ｈ2 外部スイッチオフ設定のためのフリップフロップ
２１の出力信号 ＳC 演算パルス発生器４０からの出力信号 ＳS 出力電流、出力電圧のサンプリングのための信号 Ｓ0 主スイッチをオンするための信号 Ｓ1 補助スイッチをオンするための信号 ｆ 動作周波数、即ち主スイッチのスイッチング周波数 ＴON 主スイッチのオン時間幅 Ｐ スイッチング電源装置の出力電力
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/00
Claims (3)
- 【請求項１】 スイッチング電源装置の出力電圧および
出力電流をそれぞれ直流電圧として検出して周波数パル
スに変換する周波数パルス変換手段と、 該周波数パルス変換手段によって変換された周波数パル
スから電圧制御量又は電流制御量を検出するためのサン
プリング時間を発生させるサンプリング時間発生手段
と、前記スイッチング電源装置の基準出力電圧又は基準出力
電流にそれぞれ対応する周波数パルスが設定されると共
に、前記サンプリング時間発生手段による 前記サンプリ
ング時間内に検出される前記電圧制御量及び電流制御量
にそれぞれ対応する前記周波数パルスと前記基準周波数
パルスとから前記スイッチング電源装置の主スイッチの
スイッチングパルスのオフ時間操作量を演算する演算回
路と、前記主スイッチの一対のスイッチング素子の各ストレー
ジタイムにより、該一対のスイッチング素子が同時にオ
ン状態にならないようにするための デッドタイムを発生
させるデッドタイム発生手段と、前記 演算回路によって演算された前記オフ時間操作量に
対応するオフ時間と前記デッドタイムとから前記サンプ
リング時間内における主スイッチのスイッチングパルス
のオフ時間を発生させるオフ時間発生手段と、 前記スイッチング電源装置の主スイッチのスイッチング
周期の最大値を発生させるスイッチング周期最大値発生
手段とを備え、 前記電圧制御量又は電流制御量から主スイッチのスイッ
チングパルスのオフ時間を制御するようにしたスイッチ
ング電源装置の制御方式において、 前記主スイッチのスイッチング周期の最小値を発生させ
るスイッチング周期最小値発生手段と、 前記主スイッチの所定のオン時間幅を発生させるオン時
間幅発生手段とを設け、 前記デッドタイム発生手段に設定される前記デッドタイ
ム，前記オン時間幅発生手段に設定される前記オン時間
幅，前記スイッチング周期最小値発生手段に設 定される
前記スイッチング周期の最小値，前記スイッチング周期
最大値発生手段に設定される前記スイッチング周期の最
大値及び前記サンプリング時間発生手段に設定されるサ
ンプリング時間の各設定値相互間の設定条件を変えるこ
とにより、ＰＷＭ制御又は周波数制御に変更し得ると共
に、前記スイッチング電源装置の負荷条件により前記サ
ンプリング時間内のオフ時間の比率、又は前記所定のオ
ン時間幅に対するオフ時間の比率を変化させることによ
り、ＰＷＭ制御と周波数制御との切替えを安定に動作す
るようにしたことを特徴とするスイッチング電源装置の
制御方式。 - 【請求項２】 前記主スイッチのオン時間幅を発生させ
るオン時間幅発生手段に、前記主スイッチのオン時間幅
を制御するためのオフ信号を発生する外部スイッチオフ
信号発生手段を併設し、前記各手段の設定値と共に前記
外部スイッチオフ信号発生手段の設定値の設定条件を変
えることにより、ＰＷＭ制御又は周波数制御に変更し得
るようにした請求項１記載のスイッチング電源装置の制
御方式。 - 【請求項３】 前記オン時間幅発生手段の出力に、補助
スイッチの信号発生部を設け、必要に応じて該信号発生
部の出力により、転流回路のドライブ信号を得るように
した請求項２記載のスイッチング電源装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02233895A JP3258508B2 (ja) | 1995-01-18 | 1995-01-18 | スイッチング電源装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02233895A JP3258508B2 (ja) | 1995-01-18 | 1995-01-18 | スイッチング電源装置の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08205522A JPH08205522A (ja) | 1996-08-09 |
| JP3258508B2 true JP3258508B2 (ja) | 2002-02-18 |
Family
ID=12079919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02233895A Expired - Fee Related JP3258508B2 (ja) | 1995-01-18 | 1995-01-18 | スイッチング電源装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258508B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10336883A1 (de) * | 2003-08-08 | 2005-03-10 | Basf Ag | Kunststoff, insbesondere Polyurethan enthaltend ein sterisch gehindertes, verestertes Amin |
| JP2007336788A (ja) * | 2006-06-19 | 2007-12-27 | Dainippon Printing Co Ltd | 非接触給電システム、給電装置、及び受電装置 |
| JP5855418B2 (ja) * | 2011-10-27 | 2016-02-09 | リコー電子デバイス株式会社 | スイッチングレギュレータ |
-
1995
- 1995-01-18 JP JP02233895A patent/JP3258508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08205522A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10673328B2 (en) | Inverse charge current mode (IQCM) control for power converter | |
| JP4409673B2 (ja) | スイッチングレギュレータにおけるタイミングおよびスロープ補償を制御するための回路および方法 | |
| US9729045B2 (en) | Switched power converter with improved synchronization of a pulse width modulation switching frequency | |
| CA2483378A1 (en) | A digital controller for dc-dc switching converters that allows operation at ultra-high constant switching frequencies | |
| JP2008263714A (ja) | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータおよび電源電圧供給方法 | |
| JP3258508B2 (ja) | スイッチング電源装置の制御方式 | |
| CA2192881C (en) | Pll circuit and noise reduction means for pll circuit | |
| JP2003088131A (ja) | Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 | |
| JP2677215B2 (ja) | ゼロボルトスイッチパルス幅変調型スイッチングレギュレータの制御回路 | |
| US11558042B2 (en) | Multi-phase signal control circuit and method | |
| US6002302A (en) | Frequency generator | |
| JP3040319B2 (ja) | 周波数シンセサイザ | |
| JPS6332034B2 (ja) | ||
| JPH0450935U (ja) | ||
| KR0145860B1 (ko) | 디지탈/아나로그 변환기를 이용한 주파수 체배기 | |
| JP2002186275A (ja) | 波形形成回路 | |
| JP2639315B2 (ja) | Ｐｌｌ回路 | |
| JP3798253B2 (ja) | 位相同期回路 | |
| JPH08280169A (ja) | スイッチング電源装置の制御方式 | |
| JPH11299222A (ja) | パルス幅変調制御電力変換装置のキャリア発生回路 | |
| KR0158659B1 (ko) | 펄스폭에 무관한 주파수 체배 회로 | |
| JP2575633B2 (ja) | 多重化ｐｗｍインバ−タ | |
| JPH0258809B2 (ja) | ||
| JPH11308872A (ja) | 電源装置 | |
| K Hmood | Design and implementation of a high resolution two counter digital pulse width modulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |