JPH08205522A - スイッチング電源装置の制御方式 - Google Patents
スイッチング電源装置の制御方式Info
- Publication number
- JPH08205522A JPH08205522A JP2233895A JP2233895A JPH08205522A JP H08205522 A JPH08205522 A JP H08205522A JP 2233895 A JP2233895 A JP 2233895A JP 2233895 A JP2233895 A JP 2233895A JP H08205522 A JPH08205522 A JP H08205522A
- Authority
- JP
- Japan
- Prior art keywords
- time
- control
- generating means
- switching
- main switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】ＰＷＭ制御または周波数制御の一方の制御で
は、軽負荷時もしくは垂下時の制御が困難であることに
鑑み、各設定値の設定条件により、その両方の制御を行
い得るようにする。 【構成】周波数パルス変換手段３，４、サンプリング時
間発生手段１２，１９、演算回路５，６、オフ時間発生
手段７，１４，８，１５、スイッチング周期最大値発生
手段１３，２０を備えたスイッチング電源装置の制御方
式において、主スイッチのスイッチング周期の最小値を
発生させるスイッチング周期最小値発生手段１１，１８
と、主スイッチのオン時間幅を発生させるオン時間幅発
生手段１０，１７とを設け、前記デッドタイム発生手
段，オン時間幅発生手段，スイッチング周期最小値発生
手段，スイッチング周期最大値発生手段，サンプリング
時間発生手段に設定される各設定値相互間の設定条件を
変えることにより両方の制御を行い得るようにした。
は、軽負荷時もしくは垂下時の制御が困難であることに
鑑み、各設定値の設定条件により、その両方の制御を行
い得るようにする。 【構成】周波数パルス変換手段３，４、サンプリング時
間発生手段１２，１９、演算回路５，６、オフ時間発生
手段７，１４，８，１５、スイッチング周期最大値発生
手段１３，２０を備えたスイッチング電源装置の制御方
式において、主スイッチのスイッチング周期の最小値を
発生させるスイッチング周期最小値発生手段１１，１８
と、主スイッチのオン時間幅を発生させるオン時間幅発
生手段１０，１７とを設け、前記デッドタイム発生手
段，オン時間幅発生手段，スイッチング周期最小値発生
手段，スイッチング周期最大値発生手段，サンプリング
時間発生手段に設定される各設定値相互間の設定条件を
変えることにより両方の制御を行い得るようにした。
Description
【０００１】
【産業上の利用分野】本発明は、所定の直流電圧または
交流電圧を所望の直流電圧に変換する、スイッチング電
源装置の制御方式に関するものである。
交流電圧を所望の直流電圧に変換する、スイッチング電
源装置の制御方式に関するものである。
【０００２】
【従来の技術】図１０は、従来のスイッチング電源装置
のＰＷＭ（パルス幅変調）制御方式の一例を示すブロッ
ク回路図であり、１は電流検出回路、２は電圧検出回
路、３，４は電圧制御発振器（ＶＣＯ）、５，６は演算
手段、７，８，９，１２，１３はカウンタ、１４，１
５，１６，１９，２０はフリップフロップ、３１，３
３，３９はＡＮＤゲート、３８，４１はＮＯＴゲート、
４０は演算パルス発生器である。なお、スイッチング電
源装置のスイッチング素子等による主スイッチは図示し
ていない。次にその動作を、図１０のブロック回路図と
そのタイムチャートを示す図１１図により説明する。
のＰＷＭ（パルス幅変調）制御方式の一例を示すブロッ
ク回路図であり、１は電流検出回路、２は電圧検出回
路、３，４は電圧制御発振器（ＶＣＯ）、５，６は演算
手段、７，８，９，１２，１３はカウンタ、１４，１
５，１６，１９，２０はフリップフロップ、３１，３
３，３９はＡＮＤゲート、３８，４１はＮＯＴゲート、
４０は演算パルス発生器である。なお、スイッチング電
源装置のスイッチング素子等による主スイッチは図示し
ていない。次にその動作を、図１０のブロック回路図と
そのタイムチャートを示す図１１図により説明する。
【０００３】図１０において、スイッチング電源装置の
出力電流は電流検出回路１で検出され、電圧制御発振器
３により周波数パルスに変換される。一方、サンプリン
グ時間を発生するカウンタ１２は、このカウンタ１２に
ロードされた設定値ＮS をクロック信号ＣＫによりカウ
ントダウンし、ボロー信号が発生するまでの時間のサン
プリング時間ＴS を発生する。従って、前記周波数パル
スは、サンプリング時間ＴS の間にサンプリングされ、
電流制御量が検出される。この電流制御量によって、演
算パルス発生器４０が発生する演算時間Ｔc の間に、演
算手段５で主スイッチのオフ時間操作量ＭRMを演算し、
このオフ時間操作量ＭRMがカウンタ（制御カウンタ）７
にロードされる。
出力電流は電流検出回路１で検出され、電圧制御発振器
３により周波数パルスに変換される。一方、サンプリン
グ時間を発生するカウンタ１２は、このカウンタ１２に
ロードされた設定値ＮS をクロック信号ＣＫによりカウ
ントダウンし、ボロー信号が発生するまでの時間のサン
プリング時間ＴS を発生する。従って、前記周波数パル
スは、サンプリング時間ＴS の間にサンプリングされ、
電流制御量が検出される。この電流制御量によって、演
算パルス発生器４０が発生する演算時間Ｔc の間に、演
算手段５で主スイッチのオフ時間操作量ＭRMを演算し、
このオフ時間操作量ＭRMがカウンタ（制御カウンタ）７
にロードされる。
【０００４】また、同様に、スイッチング電源装置の出
力電圧は電圧検出回路２で検出され、電圧制御発振器４
により周波数パルスに変換される。この周波数パルス
は、前述したサンプリング時間ＴS の間にサンプリング
され、電圧制御量が検出される。この電圧制御量によっ
て、演算パルス発生器４０が発生する演算時間Ｔc の間
に、演算手段６で主スイッチのオフ時間操作量ＮRMを演
算し、このオフ時間操作量ＮRMはカウンタ（制御カウン
タ）８にロードされる。従って、カウンタ７，８は、主
スイッチのオフ時間操作量ＭRM，ＮRMをロードした後、
電圧制御発振器３，４のパルスでダウンカウントされ、
ボロー信号を発生すると、これによりフリップフロップ
１４，１５をそれぞれセットする。
力電圧は電圧検出回路２で検出され、電圧制御発振器４
により周波数パルスに変換される。この周波数パルス
は、前述したサンプリング時間ＴS の間にサンプリング
され、電圧制御量が検出される。この電圧制御量によっ
て、演算パルス発生器４０が発生する演算時間Ｔc の間
に、演算手段６で主スイッチのオフ時間操作量ＮRMを演
算し、このオフ時間操作量ＮRMはカウンタ（制御カウン
タ）８にロードされる。従って、カウンタ７，８は、主
スイッチのオフ時間操作量ＭRM，ＮRMをロードした後、
電圧制御発振器３，４のパルスでダウンカウントされ、
ボロー信号を発生すると、これによりフリップフロップ
１４，１５をそれぞれセットする。
【０００５】また、カウンタ７，８がオフ時間操作量Ｍ
RM，ＮRMをロードするのと同時に、主スイッチのデッド
タイムを決定する設定値ＮDTをカウンタ９にロードし、
サンプリングの時間ＴS を決定する設定値ＮS をカウン
タ１２にロードし、主スイッチのスイッチング周期の最
大時間を決定する設定値ＮMAX をカウンタ１３にロード
する。これらのカウンタ９，１２，１３は、クロック信
号ＣＫによりダウンカウントされ、これらの各カウンタ
９，１２，１３がボロー信号を発生すると、これにより
フリップフロップ１６，１９，２０をそれぞれセットす
る。
RM，ＮRMをロードするのと同時に、主スイッチのデッド
タイムを決定する設定値ＮDTをカウンタ９にロードし、
サンプリングの時間ＴS を決定する設定値ＮS をカウン
タ１２にロードし、主スイッチのスイッチング周期の最
大時間を決定する設定値ＮMAX をカウンタ１３にロード
する。これらのカウンタ９，１２，１３は、クロック信
号ＣＫによりダウンカウントされ、これらの各カウンタ
９，１２，１３がボロー信号を発生すると、これにより
フリップフロップ１６，１９，２０をそれぞれセットす
る。
【０００６】主スイッチのスイッチオンを決定するの
は、前記カウンタ７，８，９の全てがダウンカウントさ
れて、そのいずれもがボロー信号が発生し、フリップフ
ロップ１４，１５，１６が全てセットされたときであ
る。即ち、図１１のタイムチャートに示すように、デッ
ドタイム設定のフリップフロップ１６の出力信号Ｃ2 の
立上り、または出力電流・電圧制御のフリップフロップ
１４，１５の出力信号Ａ2，Ｂ2 の立上りにより、ＡＮ
Ｄゲート３１の出力は“Ｈ”となる。従って、このとき
主スイッチのスイッチング周期の最大時間を決定するフ
リップフロップ２０がセットされていなければ、ＡＮＤ
ゲート３３の出力であるスイッチングパルスは“Ｈ”と
なる。
は、前記カウンタ７，８，９の全てがダウンカウントさ
れて、そのいずれもがボロー信号が発生し、フリップフ
ロップ１４，１５，１６が全てセットされたときであ
る。即ち、図１１のタイムチャートに示すように、デッ
ドタイム設定のフリップフロップ１６の出力信号Ｃ2 の
立上り、または出力電流・電圧制御のフリップフロップ
１４，１５の出力信号Ａ2，Ｂ2 の立上りにより、ＡＮ
Ｄゲート３１の出力は“Ｈ”となる。従って、このとき
主スイッチのスイッチング周期の最大時間を決定するフ
リップフロップ２０がセットされていなければ、ＡＮＤ
ゲート３３の出力であるスイッチングパルスは“Ｈ”と
なる。
【０００７】また、主スイッチのスイッチオフを決定す
るのは、スイッチング周期の最大時間を決定するカウン
タ１３がダウンカウントされボロー信号を発生し、フリ
ップフロップ２０がセットされたとき、即ち、図１１の
タイムチャートにおけるスイッチング周期の最大時間の
信号Ｇ2 により、ＡＮＤゲート３３の出力であるスイッ
チングパルスが“Ｌ”となる。このように、ＰＷＭ制御
によるスイッチング電源装置の出力安定化は、出力電流
と出力電圧に基づくオフ時間操作量ＭRM，ＮRMを検出
し、主スイッチのスイッチング周期の最大時間の設定値
ＮMAX との関係によって制御が行われているものであ
る。
るのは、スイッチング周期の最大時間を決定するカウン
タ１３がダウンカウントされボロー信号を発生し、フリ
ップフロップ２０がセットされたとき、即ち、図１１の
タイムチャートにおけるスイッチング周期の最大時間の
信号Ｇ2 により、ＡＮＤゲート３３の出力であるスイッ
チングパルスが“Ｌ”となる。このように、ＰＷＭ制御
によるスイッチング電源装置の出力安定化は、出力電流
と出力電圧に基づくオフ時間操作量ＭRM，ＮRMを検出
し、主スイッチのスイッチング周期の最大時間の設定値
ＮMAX との関係によって制御が行われているものであ
る。
【０００８】次に、図１０のブロック回路図の各部の信
号波形を、図１１のタイムチャートにより説明する。Ｓ
C は、演算パルス発生器４０からの出力信号であり、ス
イッチング周期の最大値設定のフリップフロップ２０の
出力信号Ｇ2 が“Ｈ”に遷移すると演算時間ＴC を発生
する。Ｆ1 は、演算時間ＴC の間にサンプリング時間の
設定値ＮS をカウンタ１２にダウンロードし、クロック
信号ＣＫによりダウンカウントして発生した、サンプリ
ング時間を設定するためのカウンタ１２の出力ボロー信
号であり、Ｆ2 は、サンプリング時間を設定するための
フリップフロップ１９の出力信号である。Ａ1 は、演算
時間ＴC の間に出力電流によるオフ時間操作量ＭRMをカ
ウンタ７にダウンロードし、電圧制御発振器３によりダ
ウンカウントして発生した、出力電流制御のカウンタ７
のボロー信号であり、Ａ2 は、出力電流制御のフリップ
フロップ１４の出力信号である。
号波形を、図１１のタイムチャートにより説明する。Ｓ
C は、演算パルス発生器４０からの出力信号であり、ス
イッチング周期の最大値設定のフリップフロップ２０の
出力信号Ｇ2 が“Ｈ”に遷移すると演算時間ＴC を発生
する。Ｆ1 は、演算時間ＴC の間にサンプリング時間の
設定値ＮS をカウンタ１２にダウンロードし、クロック
信号ＣＫによりダウンカウントして発生した、サンプリ
ング時間を設定するためのカウンタ１２の出力ボロー信
号であり、Ｆ2 は、サンプリング時間を設定するための
フリップフロップ１９の出力信号である。Ａ1 は、演算
時間ＴC の間に出力電流によるオフ時間操作量ＭRMをカ
ウンタ７にダウンロードし、電圧制御発振器３によりダ
ウンカウントして発生した、出力電流制御のカウンタ７
のボロー信号であり、Ａ2 は、出力電流制御のフリップ
フロップ１４の出力信号である。
【０００９】Ｂ1 は、演算時間ＴC の間に出力電圧によ
るオフ時間操作量ＮRMをカウンタ８にダウンロードし、
電圧制御発振器４によりダウンカウントして発生した、
出力電圧制御のカウンタ８のボロー信号であり、Ｂ2
は、出力電圧制御のフリップフロップ１５の出力信号で
ある。Ｃ1 は、演算時間ＴC の間にデッドタイムの設定
値ＮDTをカウンタ９にダウンロードし、クロック信号Ｃ
Ｋによりダウンカウントして発生した、デッドタイム設
定のカウンタ９のボロー信号であり、Ｃ2 は、デッドタ
イム設定のフリップフロップ１６の出力信号である。Ｇ
1 は、演算時間ＴC の間にスイッチング周期の最大値を
決定する設定値ＮMAX をカウンタ１３にダウンロード
し、クロック信号ＣＫによりダウンカウントして発生し
た、スイッチング周期の最大値設定のカウンタ１３のボ
ロー信号であり、Ｇ2 は、スイッチング周期の最大値設
定のフリップフロップ２０の出力信号である。Ｓ0 は、
主スイッチをオンするための信号で、Ａ2 ，Ｂ2 ，Ｃ2
，Ｇ2 の論理合成されたパルスである。
るオフ時間操作量ＮRMをカウンタ８にダウンロードし、
電圧制御発振器４によりダウンカウントして発生した、
出力電圧制御のカウンタ８のボロー信号であり、Ｂ2
は、出力電圧制御のフリップフロップ１５の出力信号で
ある。Ｃ1 は、演算時間ＴC の間にデッドタイムの設定
値ＮDTをカウンタ９にダウンロードし、クロック信号Ｃ
Ｋによりダウンカウントして発生した、デッドタイム設
定のカウンタ９のボロー信号であり、Ｃ2 は、デッドタ
イム設定のフリップフロップ１６の出力信号である。Ｇ
1 は、演算時間ＴC の間にスイッチング周期の最大値を
決定する設定値ＮMAX をカウンタ１３にダウンロード
し、クロック信号ＣＫによりダウンカウントして発生し
た、スイッチング周期の最大値設定のカウンタ１３のボ
ロー信号であり、Ｇ2 は、スイッチング周期の最大値設
定のフリップフロップ２０の出力信号である。Ｓ0 は、
主スイッチをオンするための信号で、Ａ2 ，Ｂ2 ，Ｃ2
，Ｇ2 の論理合成されたパルスである。
【００１０】
【発明が解決しようとする課題】従来、スイッチング電
源装置の制御を行う場合、動作周波数固定でスイッチン
グのオン時間幅を制御して出力を安定化するＰＷＭ制
御、もしくは、スイッチングのオン時間幅固定で動作周
波数を制御して出力を安定化する周波数制御（パルス周
波数変調方式）で行うのが一般的であるが、この場合、
ＰＷＭ制御で動作していた制御回路を周波数制御に切り
替えることは不可能であり、同様に、周波数制御で動作
していた制御回路をＰＷＭ制御に切り替えることは不可
能であるため、スイッチング電源装置の回路方式ごとに
それぞれ異なった制御回路が必要となる。また、ＰＷＭ
制御や周波数制御の一方のみで制御する場合、軽負荷
時、もしくは垂下時の制御が困難である等の問題があ
る。即ち、周波数制御の場合は、軽負荷時に周波数が可
聴帯域になることがあるため、耳障りになるという問題
があり、軽負荷時に際してはＰＷＭ制御とすることが好
ましく、また、ＰＷＭ制御の場合は、間欠発振となり制
御不安定現象が現れるという問題があり、周波数制御と
することが好ましい場合がある。本発明はかかる欠点を
解決するため、スイッチング電源装置の主スイッチのス
イッチングパルスのオフ時間（オフ幅）を制御すると共
に、各構成手段の設定値を変更することのみで柔軟にＰ
ＷＭ制御と周波数制御を切り替えられるようにしたもの
である。
源装置の制御を行う場合、動作周波数固定でスイッチン
グのオン時間幅を制御して出力を安定化するＰＷＭ制
御、もしくは、スイッチングのオン時間幅固定で動作周
波数を制御して出力を安定化する周波数制御（パルス周
波数変調方式）で行うのが一般的であるが、この場合、
ＰＷＭ制御で動作していた制御回路を周波数制御に切り
替えることは不可能であり、同様に、周波数制御で動作
していた制御回路をＰＷＭ制御に切り替えることは不可
能であるため、スイッチング電源装置の回路方式ごとに
それぞれ異なった制御回路が必要となる。また、ＰＷＭ
制御や周波数制御の一方のみで制御する場合、軽負荷
時、もしくは垂下時の制御が困難である等の問題があ
る。即ち、周波数制御の場合は、軽負荷時に周波数が可
聴帯域になることがあるため、耳障りになるという問題
があり、軽負荷時に際してはＰＷＭ制御とすることが好
ましく、また、ＰＷＭ制御の場合は、間欠発振となり制
御不安定現象が現れるという問題があり、周波数制御と
することが好ましい場合がある。本発明はかかる欠点を
解決するため、スイッチング電源装置の主スイッチのス
イッチングパルスのオフ時間（オフ幅）を制御すると共
に、各構成手段の設定値を変更することのみで柔軟にＰ
ＷＭ制御と周波数制御を切り替えられるようにしたもの
である。
【００１１】
【課題を解決するための手段】本発明のスイッチング電
源装置の制御方式は、所定の直流電圧または交流電圧を
所望の直流電圧に変換するスイッチング電源装置の出力
電圧および出力電流を周波数パルスに変換する周波数パ
ルス変換手段と、該周波数パルス変換手段によって変換
された周波数パルスから制御量を検出するためのサンプ
リング時間を発生させるサンプリング時間発生手段と、
前記サンプリング時間内に検出された制御量から前記ス
イッチング電源装置の主スイッチのスイッチングパルス
のオフ時間操作量を演算する演算回路と、デッドタイム
を発生させるデッドタイム発生手段と、該演算回路によ
って演算されたオフ時間操作量からオフ時間を発生させ
るオフ時間発生手段と、前記スイッチング電源装置の主
スイッチのスイッチング周期の最大値を発生させるスイ
ッチング周期最大値発生手段とを備え、前記制御量から
主スイッチのスイッチングパルスのオフ時間を制御する
ようにしたスイッチング電源装置の制御方式において、
前記主スイッチのスイッチング周期の最小値を発生させ
るスイッチング周期最小値発生手段と、前記主スイッチ
のオン時間幅を発生させるオン時間幅発生手段とを設
け、前記デッドタイム発生手段，前記オン時間幅発生手
段，前記スイッチング周期最小値発生手段，前記スイッ
チング周期最大値発生手段および前記サンプリング時間
発生手段にそれぞれ設定される各設定値相互間の設定条
件を変えることにより、ＰＷＭ制御または周波数制御に
変更し得るようにしたものである。
源装置の制御方式は、所定の直流電圧または交流電圧を
所望の直流電圧に変換するスイッチング電源装置の出力
電圧および出力電流を周波数パルスに変換する周波数パ
ルス変換手段と、該周波数パルス変換手段によって変換
された周波数パルスから制御量を検出するためのサンプ
リング時間を発生させるサンプリング時間発生手段と、
前記サンプリング時間内に検出された制御量から前記ス
イッチング電源装置の主スイッチのスイッチングパルス
のオフ時間操作量を演算する演算回路と、デッドタイム
を発生させるデッドタイム発生手段と、該演算回路によ
って演算されたオフ時間操作量からオフ時間を発生させ
るオフ時間発生手段と、前記スイッチング電源装置の主
スイッチのスイッチング周期の最大値を発生させるスイ
ッチング周期最大値発生手段とを備え、前記制御量から
主スイッチのスイッチングパルスのオフ時間を制御する
ようにしたスイッチング電源装置の制御方式において、
前記主スイッチのスイッチング周期の最小値を発生させ
るスイッチング周期最小値発生手段と、前記主スイッチ
のオン時間幅を発生させるオン時間幅発生手段とを設
け、前記デッドタイム発生手段，前記オン時間幅発生手
段，前記スイッチング周期最小値発生手段，前記スイッ
チング周期最大値発生手段および前記サンプリング時間
発生手段にそれぞれ設定される各設定値相互間の設定条
件を変えることにより、ＰＷＭ制御または周波数制御に
変更し得るようにしたものである。
【００１２】
【実施例】図１は、本発明のスイッチング電源装置の制
御方式の実施例のブロック回路図であり、図１０に示し
た従来例と同一部分は同一符号で示してある。図１にお
いて、１０，１１はカウンタ、１７，１８，２１はフリ
ップフロップ、３２，５０はＡＮＤゲート、３４，３
５，３７はＯＲゲート、３６，５１はＮＯＴゲート、４
２は外部スイッチオフ信号発生器、４３は外部同期スイ
ッチの信号発生部である。次にその動作を、図１のブロ
ック回路図と、この回路の各種タイムチャートを示した
図２，図４，図６，図８，図９、並びに制御動作領域を
グラフで示した図３，図５，図７にもとづき説明する。
図１において、スイッチング電源装置の出力電流は電流
検出回路１で検出され、電圧制御発振器３にて周波数パ
ルスに変換される。一方、サンプリング時間を発生する
カウンタ１２は、このカウンタ１２にロードされた設定
値ＮS をクロック信号ＣＫによりカウントダウンし、ボ
ロー信号が発生するまでの時間のサンプリング時間ＴS
を発生する。従って、前記周波数パルスは、サンプリン
グ時間ＴS の間にサンプリングされ、電流制御量が検出
される。この電流制御量によって、演算パルス発生器４
０が発生する演算時間Ｔc の間に、演算手段５で主スイ
ッチのオフ時間操作量ＭRMを演算し、このオフ時間操作
量ＭRMがカウンタ（制御カウンタ）７にロードされる。
御方式の実施例のブロック回路図であり、図１０に示し
た従来例と同一部分は同一符号で示してある。図１にお
いて、１０，１１はカウンタ、１７，１８，２１はフリ
ップフロップ、３２，５０はＡＮＤゲート、３４，３
５，３７はＯＲゲート、３６，５１はＮＯＴゲート、４
２は外部スイッチオフ信号発生器、４３は外部同期スイ
ッチの信号発生部である。次にその動作を、図１のブロ
ック回路図と、この回路の各種タイムチャートを示した
図２，図４，図６，図８，図９、並びに制御動作領域を
グラフで示した図３，図５，図７にもとづき説明する。
図１において、スイッチング電源装置の出力電流は電流
検出回路１で検出され、電圧制御発振器３にて周波数パ
ルスに変換される。一方、サンプリング時間を発生する
カウンタ１２は、このカウンタ１２にロードされた設定
値ＮS をクロック信号ＣＫによりカウントダウンし、ボ
ロー信号が発生するまでの時間のサンプリング時間ＴS
を発生する。従って、前記周波数パルスは、サンプリン
グ時間ＴS の間にサンプリングされ、電流制御量が検出
される。この電流制御量によって、演算パルス発生器４
０が発生する演算時間Ｔc の間に、演算手段５で主スイ
ッチのオフ時間操作量ＭRMを演算し、このオフ時間操作
量ＭRMがカウンタ（制御カウンタ）７にロードされる。
【００１３】また、同様に、スイッチング電源装置の出
力電圧は電圧検出回路２で検出され、電圧制御発振器４
により周波数パルスに変換される。この周波数パルス
は、前述したサンプリング時間ＴS の間にサンプリング
され、電圧制御量が検出される。この電圧制御量によっ
て、演算パルス発生器４０が発生する演算時間Ｔc の間
に、演算手段６で主スイッチのオフ時間操作量ＮRMを演
算し、このオフ時間操作量ＮRMはカウンタ（制御カウン
タ）８にロードされる。従って、カウンタ７，８は、主
スイッチのオフ時間操作量ＭRM，ＮRMをロードした後、
電圧制御発振器３，４のパルスでダウンカウントされ、
ボロー信号が発生すると、これによりフリップフロップ
１４，１５をそれぞれセットする。
力電圧は電圧検出回路２で検出され、電圧制御発振器４
により周波数パルスに変換される。この周波数パルス
は、前述したサンプリング時間ＴS の間にサンプリング
され、電圧制御量が検出される。この電圧制御量によっ
て、演算パルス発生器４０が発生する演算時間Ｔc の間
に、演算手段６で主スイッチのオフ時間操作量ＮRMを演
算し、このオフ時間操作量ＮRMはカウンタ（制御カウン
タ）８にロードされる。従って、カウンタ７，８は、主
スイッチのオフ時間操作量ＭRM，ＮRMをロードした後、
電圧制御発振器３，４のパルスでダウンカウントされ、
ボロー信号が発生すると、これによりフリップフロップ
１４，１５をそれぞれセットする。
【００１４】また、カウンタ７，８がオフ時間操作量Ｍ
RM，ＮRMをロードするのと同時に、主スイッチのデッド
タイムを決定する設定値ＮDTをカウンタ９にロードし、
主スイッチのオン時間幅を決定する設定値ＮONをカウン
タ１０にロードし、サンプリングの時間ＴS を決定する
設定値ＮS をカウンタ１２にロードし、主スイッチのス
イッチング周期の最大時間を決定する設定値ＮMAX をカ
ウンタ１３にロードし、主スイッチのスイッチング周期
の最小時間を決定する設定値ＮMIN をカウンタ１１にロ
ードする。これらカウンタ９，１１，１２，１３は、ク
ロック信号ＣＫによりダウンカウントされ、ボロー信号
が発生するとフリップフロップ１６，１８，１９，２０
をそれぞれセットする。
RM，ＮRMをロードするのと同時に、主スイッチのデッド
タイムを決定する設定値ＮDTをカウンタ９にロードし、
主スイッチのオン時間幅を決定する設定値ＮONをカウン
タ１０にロードし、サンプリングの時間ＴS を決定する
設定値ＮS をカウンタ１２にロードし、主スイッチのス
イッチング周期の最大時間を決定する設定値ＮMAX をカ
ウンタ１３にロードし、主スイッチのスイッチング周期
の最小時間を決定する設定値ＮMIN をカウンタ１１にロ
ードする。これらカウンタ９，１１，１２，１３は、ク
ロック信号ＣＫによりダウンカウントされ、ボロー信号
が発生するとフリップフロップ１６，１８，１９，２０
をそれぞれセットする。
【００１５】主スイッチのスイッチオンを決定するの
は、前記カウンタ７，８，９の全てがダウンカウントさ
れ、そのいずれもがボロー信号が発生し、フリップフロ
ップ１４，１５，１６が全てセットされたときである。
即ち、図２，図４，図６，図８，図９に示すように、タ
イムチャートにおけるデッドタイム設定のフリップフロ
ップ１６の出力信号Ｃ2 と、出力電流・電圧制御のフリ
ップフロップ１４，１５の出力信号Ａ2 ，Ｂ2 との論理
合成によるパルスにより、ＡＮＤゲート３１の出力は
“Ｈ”となる。従って、このとき主スイッチのスイッチ
ング周期の最大時間を決定するフリップフロップ２０
と、主スイッチのスイッチング周期の最小時間を決定す
るフリップフロップ１８がセットされていなければ、Ａ
ＮＤゲート３３の出力であるスイッチングパルスは
“Ｈ”となる。また、ＡＮＤゲート３１の出力が“Ｈ”
になると、ＯＲゲート３５はクロック信号ＣＫと同じパ
ルスを出力することでカウンタ１０はダウンカウントさ
れ、ボロー信号を発生するとフリップフロップ１７はセ
ットされる。
は、前記カウンタ７，８，９の全てがダウンカウントさ
れ、そのいずれもがボロー信号が発生し、フリップフロ
ップ１４，１５，１６が全てセットされたときである。
即ち、図２，図４，図６，図８，図９に示すように、タ
イムチャートにおけるデッドタイム設定のフリップフロ
ップ１６の出力信号Ｃ2 と、出力電流・電圧制御のフリ
ップフロップ１４，１５の出力信号Ａ2 ，Ｂ2 との論理
合成によるパルスにより、ＡＮＤゲート３１の出力は
“Ｈ”となる。従って、このとき主スイッチのスイッチ
ング周期の最大時間を決定するフリップフロップ２０
と、主スイッチのスイッチング周期の最小時間を決定す
るフリップフロップ１８がセットされていなければ、Ａ
ＮＤゲート３３の出力であるスイッチングパルスは
“Ｈ”となる。また、ＡＮＤゲート３１の出力が“Ｈ”
になると、ＯＲゲート３５はクロック信号ＣＫと同じパ
ルスを出力することでカウンタ１０はダウンカウントさ
れ、ボロー信号を発生するとフリップフロップ１７はセ
ットされる。
【００１６】また、主スイッチのスイッチオフを決定す
るのは、主スイッチのスイッチング周期の最大時間を
決定するカウンタ１３がダウンカウントされ、ボロー信
号を発生し、フリップフロップ２０をセットし、ＯＲゲ
ート３４の出力を“Ｈ”としたとき、また、主スイッ
チのオン時間幅設定のフリップフロップ１７がセットさ
れるか、外部スイッチオフ信号発生器４２からのオフ信
号によって、フリップフロップ２１がセットされてＯＲ
ゲート３７の出力が“Ｈ”となり、かつ主スイッチのス
イッチング周期の最小時間を決定するカウンタ１１がダ
ウンカウントされ、ボロー信号が発生してフリップフロ
ップ１８をセットし、ＡＮＤゲート３２の出力を“Ｈ”
とし、ＯＲゲート３４の出力を“Ｈ”としたときであ
る。即ち、ＯＲゲート３４の出力が“Ｈ”になったとき
にＡＮＤゲート３３の出力であるスイッチングパルスは
“Ｌ”となる。この主スイッチのスイッチオフの制御状
態は、図２，図４，図６，図８，図９のタイムチャート
に示す通りで、図２のＰＷＭ制御の状態は前記の制御
になり、図４，図６，図８，図９のＰＷＭ制御と周波数
制御との両者による制御の場合は、前記ととの制御
により行われるものである。
るのは、主スイッチのスイッチング周期の最大時間を
決定するカウンタ１３がダウンカウントされ、ボロー信
号を発生し、フリップフロップ２０をセットし、ＯＲゲ
ート３４の出力を“Ｈ”としたとき、また、主スイッ
チのオン時間幅設定のフリップフロップ１７がセットさ
れるか、外部スイッチオフ信号発生器４２からのオフ信
号によって、フリップフロップ２１がセットされてＯＲ
ゲート３７の出力が“Ｈ”となり、かつ主スイッチのス
イッチング周期の最小時間を決定するカウンタ１１がダ
ウンカウントされ、ボロー信号が発生してフリップフロ
ップ１８をセットし、ＡＮＤゲート３２の出力を“Ｈ”
とし、ＯＲゲート３４の出力を“Ｈ”としたときであ
る。即ち、ＯＲゲート３４の出力が“Ｈ”になったとき
にＡＮＤゲート３３の出力であるスイッチングパルスは
“Ｌ”となる。この主スイッチのスイッチオフの制御状
態は、図２，図４，図６，図８，図９のタイムチャート
に示す通りで、図２のＰＷＭ制御の状態は前記の制御
になり、図４，図６，図８，図９のＰＷＭ制御と周波数
制御との両者による制御の場合は、前記ととの制御
により行われるものである。
【００１７】次に、図１のブロック回路図の各部の信号
波形を、図２，図４，図６，図８，図９のタイムチャー
トにより説明する。ただし、信号波形ＳC ，Ｆ1 ，Ｆ2
，ＳS ，Ａ1 ，Ａ2 ，Ｂ1 ，Ｂ2 ，Ｃ1 ，Ｃ2 ，Ｇ1
，Ｇ2 については、前述した図１１の説明内容と同じ
であるため、その説明を省略する。Ｄ1 は、演算時間Ｔ
C の間のオン時間幅の設定値ＮONをカウンタ１０にダウ
ンロードし、ＡＮＤゲート３１の出力が“Ｈ”の期間だ
けクロック信号ＣＫによりダウンカウントして発生し
た、オン時間幅設定のカウンタ１０のボロー信号で、Ｄ
2 は、オン時間幅設定のフリップフロップ１７の出力信
号である。
波形を、図２，図４，図６，図８，図９のタイムチャー
トにより説明する。ただし、信号波形ＳC ，Ｆ1 ，Ｆ2
，ＳS ，Ａ1 ，Ａ2 ，Ｂ1 ，Ｂ2 ，Ｃ1 ，Ｃ2 ，Ｇ1
，Ｇ2 については、前述した図１１の説明内容と同じ
であるため、その説明を省略する。Ｄ1 は、演算時間Ｔ
C の間のオン時間幅の設定値ＮONをカウンタ１０にダウ
ンロードし、ＡＮＤゲート３１の出力が“Ｈ”の期間だ
けクロック信号ＣＫによりダウンカウントして発生し
た、オン時間幅設定のカウンタ１０のボロー信号で、Ｄ
2 は、オン時間幅設定のフリップフロップ１７の出力信
号である。
【００１８】Ｅ1 は、演算時間ＴC の間にスイッチング
周期の最小値を決定する設定値ＮMIN をカウンタ１１に
ダウンロードし、クロック信号ＣＫによりダウンカウン
トして発生した、スイッチング周期の最小値設定のカウ
ンタ１１の出力ボロー信号であり、Ｅ2 は、スイッチン
グ周期の最小値設定のフリップフロップ１８の出力信号
である。Ｈ1 は、外部スイッチオフ信号発生器４２の出
力信号であり、Ｈ2 は、外部スイッチオフ設定のための
フリップフロップ２１の出力信号である。Ｓ0 は、主ス
イッチをオンするための信号で、Ａ2 ，Ｂ2 ，Ｃ2 ，Ｄ
2 ，Ｈ2 ，Ｅ2 ，Ｇ2 の論理合成パルスである。
周期の最小値を決定する設定値ＮMIN をカウンタ１１に
ダウンロードし、クロック信号ＣＫによりダウンカウン
トして発生した、スイッチング周期の最小値設定のカウ
ンタ１１の出力ボロー信号であり、Ｅ2 は、スイッチン
グ周期の最小値設定のフリップフロップ１８の出力信号
である。Ｈ1 は、外部スイッチオフ信号発生器４２の出
力信号であり、Ｈ2 は、外部スイッチオフ設定のための
フリップフロップ２１の出力信号である。Ｓ0 は、主ス
イッチをオンするための信号で、Ａ2 ，Ｂ2 ，Ｃ2 ，Ｄ
2 ，Ｈ2 ，Ｅ2 ，Ｇ2 の論理合成パルスである。
【００１９】次に、前述した図２，図４，図６，図８，
図９に示したタイムチャートのような制御状態を実現す
るための、各設定値即ち、主スイッチのデッドタイムを
決定する設定値“ＮDT”、主スイッチのオン時間幅を決
定する設定値“ＮON”、主スイッチのスイッチング周期
の最小値を決定する設定値“ＮMIN ”、主スイッチのス
イッチング周期の最大値を決定する設定値“ＮMAX ”、
サンプリング時間を決定する設定値“ＮS ”の各設定値
の設定条件について説明する。図２は、本発明のスイッ
チング電源装置の制御方式の“ＰＷＭ制御”の場合のタ
イムチャートであり、各設定値ＮDT，ＮON，ＮMIN ，Ｎ
MAX ，ＮS の設定条件を、
図９に示したタイムチャートのような制御状態を実現す
るための、各設定値即ち、主スイッチのデッドタイムを
決定する設定値“ＮDT”、主スイッチのオン時間幅を決
定する設定値“ＮON”、主スイッチのスイッチング周期
の最小値を決定する設定値“ＮMIN ”、主スイッチのス
イッチング周期の最大値を決定する設定値“ＮMAX ”、
サンプリング時間を決定する設定値“ＮS ”の各設定値
の設定条件について説明する。図２は、本発明のスイッ
チング電源装置の制御方式の“ＰＷＭ制御”の場合のタ
イムチャートであり、各設定値ＮDT，ＮON，ＮMIN ，Ｎ
MAX ，ＮS の設定条件を、
【００２０】
【数１】ＮMAX ＜ＮDT＋ＮON ＮMAX ＜ＮMIN とすることにより、オン時間幅設定のフリップフロップ
１７の出力信号は常に“Ｌ”であり、また、スイッチン
グ周期の最小値設定のフリップフロップ１８も常に
“Ｌ”である。出力パルスＳ0 は、出力電流制御のフリ
ップフロップ１４の出力信号Ａ2 と、出力電圧制御のフ
リップフロップ１５の出力信号Ｂ2 と、デッドタイム設
定のフリップフロップ１６の出力信号Ｃ2 と、スイッチ
ング周期の最大値設定のフリップフロップ２０の出力信
号Ｇ2 の論理合成されたパルスとなり、スイッチング周
期の最大値を決定する設定値ＮMAX とクロッロ信号ＣＫ
で決まる動作周波数ｆの“ＰＷＭ制御”となる。なお、
この場合、サンプリング時間が動作周期より短いこと、
即、
１７の出力信号は常に“Ｌ”であり、また、スイッチン
グ周期の最小値設定のフリップフロップ１８も常に
“Ｌ”である。出力パルスＳ0 は、出力電流制御のフリ
ップフロップ１４の出力信号Ａ2 と、出力電圧制御のフ
リップフロップ１５の出力信号Ｂ2 と、デッドタイム設
定のフリップフロップ１６の出力信号Ｃ2 と、スイッチ
ング周期の最大値設定のフリップフロップ２０の出力信
号Ｇ2 の論理合成されたパルスとなり、スイッチング周
期の最大値を決定する設定値ＮMAX とクロッロ信号ＣＫ
で決まる動作周波数ｆの“ＰＷＭ制御”となる。なお、
この場合、サンプリング時間が動作周期より短いこと、
即、
【数２】ＮS ＜ＮMAX とすることが条件である。図３は図２の実施例の制御動
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、Ｔ0Nは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、Ｔ0Nは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
【００２１】図４は、本発明のスイッチング電源装置の
制御方式の“ＰＷＭ制御−周波数制御−ＰＷＭ制御”の
場合のタイムチャートであり、各設定値ＮDT，ＮON，Ｎ
MIN，ＮMAX ，ＮS の設定条件を
制御方式の“ＰＷＭ制御−周波数制御−ＰＷＭ制御”の
場合のタイムチャートであり、各設定値ＮDT，ＮON，Ｎ
MIN，ＮMAX ，ＮS の設定条件を
【数３】ＮDT＋ＮON＜ＮMIN ＜ＮMAX とすることにより、出力パルスＳ0 は、出力電流制御の
フリップフロップ１４の出力信号Ａ2 と、出力電圧制御
のフリップフロップ１５の出力信号Ｂ2 と、デッドタイ
ム設定のフリップフロップ１６の出力信号Ｃ2 と、オン
時間幅設定のフリップフロップ１７の出力信号Ｄ2 と、
スイッチング周期の最小値設定のフリップフロップ１８
の出力信号Ｅ2 と、スイッチング周期の最大値設定のフ
リップフロップ２０の出力信号Ｇ2 の論理合成されたパ
ルスとなり、スイッチング周期の最小値を決定する設定
値ＮMIN とクロッロ信号ＣＫで決まる最小動作周波数ｆ
MIN の“ＰＷＭ制御−周波数制御−ＰＷＭ制御”とな
る。なお、この場合、サンプリング時間が動作周期より
短いこと、即、
フリップフロップ１４の出力信号Ａ2 と、出力電圧制御
のフリップフロップ１５の出力信号Ｂ2 と、デッドタイ
ム設定のフリップフロップ１６の出力信号Ｃ2 と、オン
時間幅設定のフリップフロップ１７の出力信号Ｄ2 と、
スイッチング周期の最小値設定のフリップフロップ１８
の出力信号Ｅ2 と、スイッチング周期の最大値設定のフ
リップフロップ２０の出力信号Ｇ2 の論理合成されたパ
ルスとなり、スイッチング周期の最小値を決定する設定
値ＮMIN とクロッロ信号ＣＫで決まる最小動作周波数ｆ
MIN の“ＰＷＭ制御−周波数制御−ＰＷＭ制御”とな
る。なお、この場合、サンプリング時間が動作周期より
短いこと、即、
【数４】ＮS ＜ＮMIN とすることが条件である。図５は図４の実施例の制御動
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、Ｔ0Nは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、Ｔ0Nは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
【００２２】図６は、本発明のスイッチング電源装置の
制御方式の“周波数制御−ＰＷＭ制御”の場合のタイム
チャートであり、各設定値ＮDT，ＮON，ＮMIN ，
ＮMAX ，ＮS の設定条件を、
制御方式の“周波数制御−ＰＷＭ制御”の場合のタイム
チャートであり、各設定値ＮDT，ＮON，ＮMIN ，
ＮMAX ，ＮS の設定条件を、
【数５】ＮMIN ＜ＮDT＋ＮON＜ＮMAX とすることにより、デッドタイムの設定値ＮDT＋主スイ
ッチのオン時間幅の設定値ＮONとクロック信号ＣＫで決
まる最大周波数ｆMAX 、およびスイッチング周期の最大
値の設定値ＮMAX とクロック信号ＣＫで最小動作周波数
ｆMIN の“周波数制御−ＰＷＭ制御”となる。なお、こ
の場合も、サンプリング時間が動作周期より短いこと、
即、
ッチのオン時間幅の設定値ＮONとクロック信号ＣＫで決
まる最大周波数ｆMAX 、およびスイッチング周期の最大
値の設定値ＮMAX とクロック信号ＣＫで最小動作周波数
ｆMIN の“周波数制御−ＰＷＭ制御”となる。なお、こ
の場合も、サンプリング時間が動作周期より短いこと、
即、
【数６】ＮS ＜ＮDT＋ＮON とすることが条件である。図７は図６の実施例の制御動
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、Ｔ0Nは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
作領域を示すグラフで、ｆは動作周波数、即ち主スイッ
チのスイッチング周波数、Ｔ0Nは主スイッチのオン時間
幅、Ｐはスイッチング電源装置の出力電力である。
【００２３】図８は、本発明のスイッチング電源装置の
制御方式の周波数−ＰＷＭ制御（外部同期）の場合のタ
イムチャートであり、各設定値ＮDT，ＮON，ＮMIN ，Ｎ
MAX，ＮS の設定条件を
制御方式の周波数−ＰＷＭ制御（外部同期）の場合のタ
イムチャートであり、各設定値ＮDT，ＮON，ＮMIN ，Ｎ
MAX，ＮS の設定条件を
【数７】ＮMIN ＜ＮDT＋〔外部同期の周期〕＜ＮMAX 〔外部同期の周期〕＜ＮON とすることにより、デッドタイムの設定値ＮDT＋〔外部
同期の周期〕とクロック信号ＣＫで決まる最大動作周波
数ｆMAX 、およびスイッチング周期の最大値の設定値Ｎ
MAX とクロック信号ＣＫで決まる最小動作周波数ｆMIN
の“周波数制御−ＰＷＭ制御”（外部同期）となる。な
お、この場合も、サンプリング時間が動作周期より短い
こと、即、
同期の周期〕とクロック信号ＣＫで決まる最大動作周波
数ｆMAX 、およびスイッチング周期の最大値の設定値Ｎ
MAX とクロック信号ＣＫで決まる最小動作周波数ｆMIN
の“周波数制御−ＰＷＭ制御”（外部同期）となる。な
お、この場合も、サンプリング時間が動作周期より短い
こと、即、
【数８】ＮS ＜ＮDT＋〔外部同期の周期〕 とすることが条件である。
【００２４】図９は、本発明のスイッチング電源装置の
制御方式の“周波数制御−ＰＷＭ制御”（外部同期補助
スイッチ付）の場合のタイムチャートであり、各設定値
ＮDT，ＮON，ＮMIN ，ＮMAX ，ＮS の設定条件を
制御方式の“周波数制御−ＰＷＭ制御”（外部同期補助
スイッチ付）の場合のタイムチャートであり、各設定値
ＮDT，ＮON，ＮMIN ，ＮMAX ，ＮS の設定条件を
【数９】ＮMIN ＜ＮDT＋〔外部同期の周期〕＜ＮMAX 〔外部同期の周期〕＜ＮON とすることにより、デッドタイムの設定値ＮDT＋〔外部
同期の周期〕とクロック信号ＣＫで決まる最大動作周波
数ｆMAX 、およびスイッチング周期の最大値の設定値Ｎ
MAX とクロック信号ＣＫで決まる最小動作周波数ｆMIN
の“周波数制御−ＰＷＭ制御”（外部同期補助スイッチ
付）となる。なお、この場合も、サンプリング時間が動
作周期より短いこと、即、
同期の周期〕とクロック信号ＣＫで決まる最大動作周波
数ｆMAX 、およびスイッチング周期の最大値の設定値Ｎ
MAX とクロック信号ＣＫで決まる最小動作周波数ｆMIN
の“周波数制御−ＰＷＭ制御”（外部同期補助スイッチ
付）となる。なお、この場合も、サンプリング時間が動
作周期より短いこと、即、
【数１０】ＮS ＜ＮDT＋〔外部同期の周期〕 とすることが条件である。また、Ｓ1 は、補助スイッチ
をオンするための信号で、図１のＡＮＤゲート５０およ
びＮＯＴゲート５１よりなる補助スイッチ信号発生部４
３の出力信号である。
をオンするための信号で、図１のＡＮＤゲート５０およ
びＮＯＴゲート５１よりなる補助スイッチ信号発生部４
３の出力信号である。
【００２５】
【発明の効果】スイッチング電源装置の制御方式として
は種々あるが、主スイッチの制御を行う場合、ＰＷＭ制
御または周波数制御のいずれかに大別される。本発明
は、従来のＰＷＭ制御の基本回路に、主スイッチのオフ
時間幅を制御するカウンタ，フリップフロップ等からな
る回路と、主スイッチのスイッチング周期の最小値を制
御するカウンタ，フリップフロップ等からなる回路を設
け、主スイッチの動作タイミングを制御する各設定値Ｎ
DT，ＮON，ＮMIN ，ＮMAX ，ＮS の設定条件を変えるこ
とのみで、ＰＷＭ制御および周波数制御の両方の制御と
なし、所望の動作周波数，最大動作周波数，最小動作周
波数，オン時間幅を得ることができるため、種々制御方
式によらず動作可能となり汎用性が向上する。また、Ｐ
ＷＭ制御と周波数制御との切り替えを、ＰＷＭ制御から
周波数制御，周波数制御からＰＷＭ制御のいずれの制御
切替えが可能であるため軽負荷時、もしくは垂下時の制
御が容易になる。
は種々あるが、主スイッチの制御を行う場合、ＰＷＭ制
御または周波数制御のいずれかに大別される。本発明
は、従来のＰＷＭ制御の基本回路に、主スイッチのオフ
時間幅を制御するカウンタ，フリップフロップ等からな
る回路と、主スイッチのスイッチング周期の最小値を制
御するカウンタ，フリップフロップ等からなる回路を設
け、主スイッチの動作タイミングを制御する各設定値Ｎ
DT，ＮON，ＮMIN ，ＮMAX ，ＮS の設定条件を変えるこ
とのみで、ＰＷＭ制御および周波数制御の両方の制御と
なし、所望の動作周波数，最大動作周波数，最小動作周
波数，オン時間幅を得ることができるため、種々制御方
式によらず動作可能となり汎用性が向上する。また、Ｐ
ＷＭ制御と周波数制御との切り替えを、ＰＷＭ制御から
周波数制御，周波数制御からＰＷＭ制御のいずれの制御
切替えが可能であるため軽負荷時、もしくは垂下時の制
御が容易になる。
【図１】本発明のスイッチング電源装置の制御方式の実
施例を示すブロック回路図である。
施例を示すブロック回路図である。
【図２】本発明におけるＰＷＭ制御の場合の実施例のタ
イムチャートである。
イムチャートである。
【図３】図２の実施例の制御動作領域を示すグラフであ
る。
る。
【図４】本発明におけるＰＷＭ制御−周波数制御−ＰＷ
Ｍ制御の場合の実施例のタイムチャートである。
Ｍ制御の場合の実施例のタイムチャートである。
【図５】図４の実施例の制御動作領域を示すグラフであ
る。
る。
【図６】本発明における周波数制御−ＰＷＭ制御の場合
の実施例のタイムチャートである。
の実施例のタイムチャートである。
【図７】図６の実施例の制御動作領域を示すグラフであ
る。
る。
【図８】本発明における周波数制御−ＰＷＭ制御（外部
同期）の場合の実施例のタイムチャートである。
同期）の場合の実施例のタイムチャートである。
【図９】本発明における周波数制御−ＰＷＭ制御（外部
同期補助スイッチ付）の場合の実施例のタイムチャート
である。
同期補助スイッチ付）の場合の実施例のタイムチャート
である。
【図１０】従来のスイッチング電源装置のＰＷＭ制御方
式の一例を示すブロック回路図である。
式の一例を示すブロック回路図である。
【図１１】従来のスイッチング電源装置のＰＷＭ制御方
式の実施例のタイムチャートである。
式の実施例のタイムチャートである。
１ 電流検出回路 ２ 電圧検出回路 ３，４ 電圧制御発振器（ＶＣＯ） ５，６ 演算手段 ７，８，９，１０，１１，１２，１３ カウンタ １４，１５，１６，１７，１８，１９，２０，２１ フ
リップフロップ ３１，３２，３３，３９，５０ ＡＮＤゲート ３４，３５，３７ ＯＲゲート ３６，３８，４１，５１ ＮＯＴゲート ４０ 演算パルス発生器 ４２ 外部スイッチオフ信号発生器 ４３ 補助スイッチの信号発生部 ＮS サンプリング時間を決定する設定値 ＣＫ クロック信号 ＴS サンプリング時間 ＴC 演算パルス発生器４０からの演算パルスＳCの演
算時間 ＭRM 演算手段５からの出力で、出力電流による主スイ
ッチのオフ時間操作量 ＮRM 演算手段６からの出力で、出力電圧による主スイ
ッチのオフ時間操作量 ＮDT 主スイッチのデッドタイムを決定する設定値 ＮMAX 主スイッチのスイッチング周期の最大値を決定
する設定値 ＮMIN 主スイッチのスイッチング周期の最小値を決定
する設定値 Ｈ ＡＮＤゲート、ＯＲゲート等のハイレベル Ｌ ＡＮＤゲート、ＯＲゲート等のローレベル ＮON 主スイッチのオン時間幅を決定する設定値 ｆMAX 主スイッチのスイッチング周波数の最大値 ｆMIN 主スイッチのスイッチング周波数の最小値 Ａ1 出力電流制御のカウンタ７の出力信号 Ａ2 出力電流制御のフリップフロップ１４の出力信号 Ｂ1 出力電圧制御のカウンタ８の出力信号 Ｂ2 出力電圧制御のフリップフロップ１５の出力信号 Ｃ1 デッドタイム設定のカウンタ９の出力信号 Ｃ2 デッドタイム設定のフリップフロップ１６の出力
信号 Ｄ1 主スイッチのオン時間幅設定のカウンタ１０の出
力信号 Ｄ2 主スイッチのオン時間幅設定のフリップフロップ
１７の出力信号 Ｅ1 主スイッチのスイッチング周期の最小値設定のカ
ウンタ１１の出力信号 Ｅ2 主スイッチのスイッチング周期の最小値設定のフ
リップフロップ１８の出力信号 Ｆ1 主スイッチのスイッチング周期の最大値設定のカ
ウンタ１３の出力信号 Ｆ2 主スイッチのスイッチング周期の最大値設定のフ
リップフロップ２０の出力信号 Ｇ1 主スイッチのサンプリング時間を設定するための
カウンタ１２の出力信号 Ｇ2 主スイッチのサンプリング時間を設定するための
フリップフロップ１９の出力信号 Ｈ1 外部スイッチオフ信号発生器４２の出力信号 Ｈ2 外部スイッチオフ設定のためのフリップフロップ
２１の出力信号 ＳC 演算パルス発生器４０からの出力信号 ＳS 出力電流、出力電圧のサンプリングのための信号 Ｓ0 主スイッチをオンするための信号 Ｓ1 補助スイッチをオンするための信号 ｆ 動作周波数、即ち主スイッチのスイッチング周波数 Ｔ0N 主スイッチのオン時間幅 Ｐ スイッチング電源装置の出力電力
リップフロップ ３１，３２，３３，３９，５０ ＡＮＤゲート ３４，３５，３７ ＯＲゲート ３６，３８，４１，５１ ＮＯＴゲート ４０ 演算パルス発生器 ４２ 外部スイッチオフ信号発生器 ４３ 補助スイッチの信号発生部 ＮS サンプリング時間を決定する設定値 ＣＫ クロック信号 ＴS サンプリング時間 ＴC 演算パルス発生器４０からの演算パルスＳCの演
算時間 ＭRM 演算手段５からの出力で、出力電流による主スイ
ッチのオフ時間操作量 ＮRM 演算手段６からの出力で、出力電圧による主スイ
ッチのオフ時間操作量 ＮDT 主スイッチのデッドタイムを決定する設定値 ＮMAX 主スイッチのスイッチング周期の最大値を決定
する設定値 ＮMIN 主スイッチのスイッチング周期の最小値を決定
する設定値 Ｈ ＡＮＤゲート、ＯＲゲート等のハイレベル Ｌ ＡＮＤゲート、ＯＲゲート等のローレベル ＮON 主スイッチのオン時間幅を決定する設定値 ｆMAX 主スイッチのスイッチング周波数の最大値 ｆMIN 主スイッチのスイッチング周波数の最小値 Ａ1 出力電流制御のカウンタ７の出力信号 Ａ2 出力電流制御のフリップフロップ１４の出力信号 Ｂ1 出力電圧制御のカウンタ８の出力信号 Ｂ2 出力電圧制御のフリップフロップ１５の出力信号 Ｃ1 デッドタイム設定のカウンタ９の出力信号 Ｃ2 デッドタイム設定のフリップフロップ１６の出力
信号 Ｄ1 主スイッチのオン時間幅設定のカウンタ１０の出
力信号 Ｄ2 主スイッチのオン時間幅設定のフリップフロップ
１７の出力信号 Ｅ1 主スイッチのスイッチング周期の最小値設定のカ
ウンタ１１の出力信号 Ｅ2 主スイッチのスイッチング周期の最小値設定のフ
リップフロップ１８の出力信号 Ｆ1 主スイッチのスイッチング周期の最大値設定のカ
ウンタ１３の出力信号 Ｆ2 主スイッチのスイッチング周期の最大値設定のフ
リップフロップ２０の出力信号 Ｇ1 主スイッチのサンプリング時間を設定するための
カウンタ１２の出力信号 Ｇ2 主スイッチのサンプリング時間を設定するための
フリップフロップ１９の出力信号 Ｈ1 外部スイッチオフ信号発生器４２の出力信号 Ｈ2 外部スイッチオフ設定のためのフリップフロップ
２１の出力信号 ＳC 演算パルス発生器４０からの出力信号 ＳS 出力電流、出力電圧のサンプリングのための信号 Ｓ0 主スイッチをオンするための信号 Ｓ1 補助スイッチをオンするための信号 ｆ 動作周波数、即ち主スイッチのスイッチング周波数 Ｔ0N 主スイッチのオン時間幅 Ｐ スイッチング電源装置の出力電力
Claims (3)
- 【請求項１】 所定の直流電圧または交流電圧を所望の
直流電圧に変換するスイッチング電源装置の出力電圧お
よび出力電流を周波数パルスに変換する周波数パルス変
換手段と、該周波数パルス変換手段によって変換された
周波数パルスから制御量を検出するためのサンプリング
時間を発生させるサンプリング時間発生手段と、前記サ
ンプリング時間内に検出された制御量から前記スイッチ
ング電源装置の主スイッチのスイッチングパルスのオフ
時間操作量を演算する演算回路と、デッドタイムを発生
させるデッドタイム発生手段と、該演算回路によって演
算されたオフ時間操作量からオフ時間を発生させるオフ
時間発生手段と、前記スイッチング電源装置の主スイッ
チのスイッチング周期の最大値を発生させるスイッチン
グ周期最大値発生手段とを備え、前記制御量から主スイ
ッチのスイッチングパルスのオフ時間を制御するように
したスイッチング電源装置の制御方式において、 前記主スイッチのスイッチング周期の最小値を発生させ
るスイッチング周期最小値発生手段と、 前記主スイッチのオン時間幅を発生させるオン時間幅発
生手段とを設け、 前記デッドタイム発生手段，前記オン時間幅発生手段，
前記スイッチング周期最小値発生手段，前記スイッチン
グ周期最大値発生手段および前記サンプリング時間発生
手段にそれぞれ設定される各設定値相互間の設定条件を
変えることにより、ＰＷＭ制御または周波数制御に変更
し得るようにしたことを特徴とするスイッチング電源装
置の制御方式。 - 【請求項２】 前記主スイッチのオン時間幅を発生させ
るオン時間幅発生手段に、前記主スイッチのオン時間幅
を制御するためのオフ信号を発生する外部スイッチオフ
信号発生手段を併設し、前記各手段の設定値と共に該外
部スイッチオフ信号発生手段の設定値の設定条件を変え
ることにより、ＰＷＭ制御または周波数制御に変更し得
るようにした請求項１記載のスイッチング電源装置の制
御方式。 - 【請求項３】 前記オン時間幅発生手段の出力に、補助
スイッチの信号発生部を設け、必要に応じて該信号発生
部の出力により、転流回路のドライブ信号を得るように
した請求項２記載のスイッチング電源装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02233895A JP3258508B2 (ja) | 1995-01-18 | 1995-01-18 | スイッチング電源装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02233895A JP3258508B2 (ja) | 1995-01-18 | 1995-01-18 | スイッチング電源装置の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08205522A true JPH08205522A (ja) | 1996-08-09 |
| JP3258508B2 JP3258508B2 (ja) | 2002-02-18 |
Family
ID=12079919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02233895A Expired - Fee Related JP3258508B2 (ja) | 1995-01-18 | 1995-01-18 | スイッチング電源装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258508B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501868A (ja) * | 2003-08-08 | 2007-02-01 | ビーエーエスエフ アクチェンゲゼルシャフト | プラスチック、特に立体障害エステル化アミン含有ポリウレタン |
| JP2007336788A (ja) * | 2006-06-19 | 2007-12-27 | Dainippon Printing Co Ltd | 非接触給電システム、給電装置、及び受電装置 |
| JP2013094015A (ja) * | 2011-10-27 | 2013-05-16 | Ricoh Co Ltd | スイッチングレギュレータ |
-
1995
- 1995-01-18 JP JP02233895A patent/JP3258508B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501868A (ja) * | 2003-08-08 | 2007-02-01 | ビーエーエスエフ アクチェンゲゼルシャフト | プラスチック、特に立体障害エステル化アミン含有ポリウレタン |
| JP2007336788A (ja) * | 2006-06-19 | 2007-12-27 | Dainippon Printing Co Ltd | 非接触給電システム、給電装置、及び受電装置 |
| JP2013094015A (ja) * | 2011-10-27 | 2013-05-16 | Ricoh Co Ltd | スイッチングレギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3258508B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9450478B1 (en) | Load responsive jitter | |
| US20080054841A1 (en) | System and method for adjustable carrier waveform generator | |
| US7315155B2 (en) | PWM control system | |
| ITVA20080063A1 (it) | Controllo predittivo della corrente nel pilotare un carico in modalità pwm | |
| TW201644161A (zh) | 具改良脈衝寬度調變切換頻率同步切換功率轉換器 | |
| JP2003324944A (ja) | 電源回路 | |
| US6661635B1 (en) | Electronic drive control apparatus | |
| JPH08205522A (ja) | スイッチング電源装置の制御方式 | |
| JP2003088131A (ja) | Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 | |
| JPH0398470A (ja) | Ｐｗｍインバータ制御方法および装置 | |
| EP0308511B2 (en) | Laser oscillator control circuit | |
| JP2009050012A (ja) | モータの速度制御システム、モータの制御回路、及びモータ | |
| JP6382702B2 (ja) | スイッチング電源回路 | |
| JP2002186251A (ja) | 電力変換装置の制御装置 | |
| JP2000305636A (ja) | デジタルｐｗｍによる電力制御方法 | |
| SU720636A1 (ru) | Стабилизированный по напр жению трехфазный мостовой инвертор | |
| JP2007336653A (ja) | モータの速度制御回路 | |
| JPH08280169A (ja) | スイッチング電源装置の制御方式 | |
| JPS6126316B2 (ja) | ||
| RU2138903C1 (ru) | Электропривод постоянного тока | |
| JPH11299222A (ja) | パルス幅変調制御電力変換装置のキャリア発生回路 | |
| JPH06296373A (ja) | Ｐｗｍ制御を用いたインバータ装置 | |
| JPH11308872A (ja) | 電源装置 | |
| JP2008283714A (ja) | Ｐｗｍ制御回路 | |
| SU1707753A1 (ru) | Широтно-импульсный модул тор |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20121207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20131207 |
|
| LAPS | Cancellation because of no payment of annual fees |