JPH06296373A - Ｐｗｍ制御を用いたインバータ装置 - Google Patents
Ｐｗｍ制御を用いたインバータ装置Info
- Publication number
- JPH06296373A JPH06296373A JP5082333A JP8233393A JPH06296373A JP H06296373 A JPH06296373 A JP H06296373A JP 5082333 A JP5082333 A JP 5082333A JP 8233393 A JP8233393 A JP 8233393A JP H06296373 A JPH06296373 A JP H06296373A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- voltage reference
- pulse
- pulse width
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 パルス幅変調周期の半周期を制御周期として
電圧基準を更新するコントロ―ラ１と、前記パルス幅変
調周期を持つ三角波状のキャリアと前記電圧基準を比較
してパルス幅変調したゲ―ト信号を発生するコンパレ―
タ６を備えたインバ―タ装置において、制御系の応答を
遅くすることなく、しかも電圧利用率を低下させること
なく最小パルス幅を確保することのできるＰＷＭ制御を
用いたインバ―タ装置を提供すること。 【構成】 前記キャリアと上下限のしきい値とを比較し
て所定の最小パルス幅の前縁と後縁のタイミング時点を
規定するタイミング発生手段３，４と、各制御周期毎に
電圧基準の値に応じて前記コンパレ―タに入力する電圧
基準の更新タイミングを前記前縁及び後縁のいずれか一
方のタイミング時点とするタイミング選択手段５を設け
たもの。
電圧基準を更新するコントロ―ラ１と、前記パルス幅変
調周期を持つ三角波状のキャリアと前記電圧基準を比較
してパルス幅変調したゲ―ト信号を発生するコンパレ―
タ６を備えたインバ―タ装置において、制御系の応答を
遅くすることなく、しかも電圧利用率を低下させること
なく最小パルス幅を確保することのできるＰＷＭ制御を
用いたインバ―タ装置を提供すること。 【構成】 前記キャリアと上下限のしきい値とを比較し
て所定の最小パルス幅の前縁と後縁のタイミング時点を
規定するタイミング発生手段３，４と、各制御周期毎に
電圧基準の値に応じて前記コンパレ―タに入力する電圧
基準の更新タイミングを前記前縁及び後縁のいずれか一
方のタイミング時点とするタイミング選択手段５を設け
たもの。
Description
【０００１】
【産業上の利用分野】本発明はＰＷＭ制御を用いたイン
バ―タ装置に係り、特に最小パルス幅のゲ―ト信号を確
保するようにしたＰＷＭ制御を用いたインバ―タ装置に
関する。
バ―タ装置に係り、特に最小パルス幅のゲ―ト信号を確
保するようにしたＰＷＭ制御を用いたインバ―タ装置に
関する。
【０００２】
【従来の技術】ＰＷＭ（パルス幅変調）制御を用いたイ
ンバ―タによって電動機を駆動する場合、マイクロ・プ
ロセッサを用いたサンプル値制御系で制御を行なうこと
がある。このとき、制御出力である電圧基準とキャリア
との大小比較によって、ＰＷＭ制御のゲ―トパルスを出
力する場合がある。図７はこのような場合の従来の電圧
基準とキャリアの関係を示したもので、この図７では電
圧基準がキャリアより大きい期間でゲ―ト信号を出力す
る例を示したものである。ＰＷＭインバ―タの主回路は
図８に示すように直流電圧源の正負間にブリッジ接続さ
れたスイッチ素子を有し、正側と負側のスイッチ素子が
相補的（コンプリメンタリ）に動作するので図７のゲ―
ト信号の逆（反転）のゲ―ト信号も出力される。また、
サンプル値制御系における電圧基準の更新は、三角波の
キャリアの折り返し時点Ｐ1 〜Ｐ7で行なわれ、電圧基
準の大きさは通常±ＶL1に制限され最小パルス幅以下の
幅のゲ―ト信号を出力しないようにしている。しか、サ
ンプル演算の結果電圧基準がキャリアの最大電圧±Ｖ
max を越えるとき、電圧基準を±Ｖmax に固定してスイ
ッチ素子のオン状態あるいはオフ状態を持続させる場合
がある。図７のＰ4 〜Ｐ6 の区間はこの状態を示してい
る。この場合、Ｐ4 ，Ｐ6 点において最小パルス幅の半
分の幅のパルスが出力される場合がある。
ンバ―タによって電動機を駆動する場合、マイクロ・プ
ロセッサを用いたサンプル値制御系で制御を行なうこと
がある。このとき、制御出力である電圧基準とキャリア
との大小比較によって、ＰＷＭ制御のゲ―トパルスを出
力する場合がある。図７はこのような場合の従来の電圧
基準とキャリアの関係を示したもので、この図７では電
圧基準がキャリアより大きい期間でゲ―ト信号を出力す
る例を示したものである。ＰＷＭインバ―タの主回路は
図８に示すように直流電圧源の正負間にブリッジ接続さ
れたスイッチ素子を有し、正側と負側のスイッチ素子が
相補的（コンプリメンタリ）に動作するので図７のゲ―
ト信号の逆（反転）のゲ―ト信号も出力される。また、
サンプル値制御系における電圧基準の更新は、三角波の
キャリアの折り返し時点Ｐ1 〜Ｐ7で行なわれ、電圧基
準の大きさは通常±ＶL1に制限され最小パルス幅以下の
幅のゲ―ト信号を出力しないようにしている。しか、サ
ンプル演算の結果電圧基準がキャリアの最大電圧±Ｖ
max を越えるとき、電圧基準を±Ｖmax に固定してスイ
ッチ素子のオン状態あるいはオフ状態を持続させる場合
がある。図７のＰ4 〜Ｐ6 の区間はこの状態を示してい
る。この場合、Ｐ4 ，Ｐ6 点において最小パルス幅の半
分の幅のパルスが出力される場合がある。
【０００３】このような狭幅パルスでスイッチ素子を駆
動すると、スイッチ素子にダメ―ジを与えるので避けな
ければならない。この狭幅パルスの発生を防止するた
め、電圧基準の大きさを±ＶL2に制限して通常は最小パ
ルス幅の２倍の幅以下のゲ―ト信号を出力しないように
し、Ｐ4 ，Ｐ6 の時点において最小パルス幅を確保する
方法がある。
動すると、スイッチ素子にダメ―ジを与えるので避けな
ければならない。この狭幅パルスの発生を防止するた
め、電圧基準の大きさを±ＶL2に制限して通常は最小パ
ルス幅の２倍の幅以下のゲ―ト信号を出力しないように
し、Ｐ4 ，Ｐ6 の時点において最小パルス幅を確保する
方法がある。
【０００４】また、別の方法として、図９に示すよう
に、電圧基準の制限値は±ＶL1のままとしてＰＷＭ回路
６の後に、最小パルス幅以下の狭幅パルスを除去する
か、または最少パルス幅に固定するパルス補正部 101を
設け、この補正量をコントロ―ラ１へフイ―ドバックす
ることにより出力電圧の過不足をその後の制御で調整す
る方法がある。
に、電圧基準の制限値は±ＶL1のままとしてＰＷＭ回路
６の後に、最小パルス幅以下の狭幅パルスを除去する
か、または最少パルス幅に固定するパルス補正部 101を
設け、この補正量をコントロ―ラ１へフイ―ドバックす
ることにより出力電圧の過不足をその後の制御で調整す
る方法がある。
【０００５】
【発明が解決しようとする課題】上述した従来の方法で
は、前者の場合、電圧利用率が低下し、後者の場合、制
御系の応答が遅くなる問題がある。本発明は、上記問題
を解決しようとしてなされたもので、その目的とすると
ころは、制御系の応答を遅くすることなく、しかも電圧
利用率を低下させることなく最小パルス幅以下の狭幅パ
ルスを出力することのないＰＷＭ制御を用いたインバ―
タ装置を提供することにある。
は、前者の場合、電圧利用率が低下し、後者の場合、制
御系の応答が遅くなる問題がある。本発明は、上記問題
を解決しようとしてなされたもので、その目的とすると
ころは、制御系の応答を遅くすることなく、しかも電圧
利用率を低下させることなく最小パルス幅以下の狭幅パ
ルスを出力することのないＰＷＭ制御を用いたインバ―
タ装置を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は次の構成とする。 （１） パルス幅変調周期の半周期を制御周期として電
圧基準を更新するコントロ―ラと、前記パルス幅変調周
期を持つ三角波状のキャリアと前記電圧基準を比較して
パルス幅変調したゲ―ト信号を発生するコンパレ―タを
備えたインバ―タ装置において、前記キャリアと上下限
のしきい値とを比較して所定の最小パルス幅の前縁と後
縁のタイミング時点を規定するタイミング発生手段と、
各制御周期毎に電圧基準の値に応じて前記コンパレ―タ
に入力する電圧基準の更新タイミングを前記前縁及び後
縁のいずれか一方のタイミング時点とするタイミング選
択手段を設ける。
めに、本発明は次の構成とする。 （１） パルス幅変調周期の半周期を制御周期として電
圧基準を更新するコントロ―ラと、前記パルス幅変調周
期を持つ三角波状のキャリアと前記電圧基準を比較して
パルス幅変調したゲ―ト信号を発生するコンパレ―タを
備えたインバ―タ装置において、前記キャリアと上下限
のしきい値とを比較して所定の最小パルス幅の前縁と後
縁のタイミング時点を規定するタイミング発生手段と、
各制御周期毎に電圧基準の値に応じて前記コンパレ―タ
に入力する電圧基準の更新タイミングを前記前縁及び後
縁のいずれか一方のタイミング時点とするタイミング選
択手段を設ける。
【０００７】（２） パルス幅変調周期の半周期を制御
周期として電圧基準を更新するコントロ―ラと、この電
圧基準に応じてパルス幅変調したゲ―ト信号を出力する
手段を備えたインバ―タ装置において、前記制御周期毎
に第１のタイミングパルスを発生すると共に、その発生
時点から前記制御周期から所定の最小パルス幅を差し引
いた時間だけ遅延した第２のタイミングパルスを発生す
るタイミングパルス発生手段と、各制御周期毎に電圧基
準の値に応じて前記第１及び第２のタイミングパルスの
いずれか一方を選択するタイミング選択手段と、選択さ
れたタイミングパルスにより電圧基準に応じた所定値が
プリセットされ、制御周期毎に交互に加算、減算のモ―
ドで一定周期のクロックパルスを計数し、所定の計数値
を越えたとき所定の論理値のゲ―ト信号を出力するアッ
プダウンカウンタと、前記加算、減算のモ―ド及び前記
タイミング選択手段がいずれのタイミングパルスを選ん
だかに応じて前記アップダウンカウンタのプリセット値
を補正するプリセット値決定手段を設ける。
周期として電圧基準を更新するコントロ―ラと、この電
圧基準に応じてパルス幅変調したゲ―ト信号を出力する
手段を備えたインバ―タ装置において、前記制御周期毎
に第１のタイミングパルスを発生すると共に、その発生
時点から前記制御周期から所定の最小パルス幅を差し引
いた時間だけ遅延した第２のタイミングパルスを発生す
るタイミングパルス発生手段と、各制御周期毎に電圧基
準の値に応じて前記第１及び第２のタイミングパルスの
いずれか一方を選択するタイミング選択手段と、選択さ
れたタイミングパルスにより電圧基準に応じた所定値が
プリセットされ、制御周期毎に交互に加算、減算のモ―
ドで一定周期のクロックパルスを計数し、所定の計数値
を越えたとき所定の論理値のゲ―ト信号を出力するアッ
プダウンカウンタと、前記加算、減算のモ―ド及び前記
タイミング選択手段がいずれのタイミングパルスを選ん
だかに応じて前記アップダウンカウンタのプリセット値
を補正するプリセット値決定手段を設ける。
【０００８】
（１） 前記（１）の構成において、コンパレ―タに入
力する電圧基準の更新タイミングは通常は前記後縁のタ
イミング時点で行なわれる。しかし、前回の制御周期の
電圧基準が前記上下限のしきい値の範囲を越え、今回の
制御周期の電圧基準が前記上下限のしきい値の範囲内に
なるとき、コンパレ―タに入力する電圧基準の更新タイ
ミングは前記前縁のタイミング時点で行なわれる。これ
により、最小パルス幅以下の狭幅パルスを出力すること
がなくなる。 （２） 前記（２）の構成において、前記プリセット値
決定手段は、第１のタイミングパルスが選択され、アッ
プダウンカウンタが加算を行なうとき、Ｖr1＋Ｖmin を
プリセット値とし、アップダウンカウンタが減算を行な
うとき、Ｖr1＋Ｖmax −Ｖmin をプリセット値とし、第
２のタイミングパルスが選択され、アップダウンカウン
タが加算を行なうとき、Ｖr1−Ｖmin をプリセット値と
し、アップダウンカウンタが減算を行なうとき、Ｖr1＋
Ｖmax ＋Ｖmin をプリセット値とする。但し、Ｖr1は電
圧基準、Ｖmin は最小パルス幅で定まる値、Ｖmax は電
圧基準の最大値である。これにより最小パルス幅以下の
狭幅パルスを出力することがなくなる。
力する電圧基準の更新タイミングは通常は前記後縁のタ
イミング時点で行なわれる。しかし、前回の制御周期の
電圧基準が前記上下限のしきい値の範囲を越え、今回の
制御周期の電圧基準が前記上下限のしきい値の範囲内に
なるとき、コンパレ―タに入力する電圧基準の更新タイ
ミングは前記前縁のタイミング時点で行なわれる。これ
により、最小パルス幅以下の狭幅パルスを出力すること
がなくなる。 （２） 前記（２）の構成において、前記プリセット値
決定手段は、第１のタイミングパルスが選択され、アッ
プダウンカウンタが加算を行なうとき、Ｖr1＋Ｖmin を
プリセット値とし、アップダウンカウンタが減算を行な
うとき、Ｖr1＋Ｖmax −Ｖmin をプリセット値とし、第
２のタイミングパルスが選択され、アップダウンカウン
タが加算を行なうとき、Ｖr1−Ｖmin をプリセット値と
し、アップダウンカウンタが減算を行なうとき、Ｖr1＋
Ｖmax ＋Ｖmin をプリセット値とする。但し、Ｖr1は電
圧基準、Ｖmin は最小パルス幅で定まる値、Ｖmax は電
圧基準の最大値である。これにより最小パルス幅以下の
狭幅パルスを出力することがなくなる。
【０００９】
【実施例】本発明の第１実施例を図１に示す。図１にお
いて、コントロ―ラ１は速度基準と速度フイ―ドバック
を比較して電流基準を出力する速度制御機能と、電流基
準と電流フイ―ドバックを比較して電圧基準Ｖr1を出力
する電流制御機能を備えている。キャリア発生回路２は
カウンタを備え、一定周波数のクロックを計数し図２に
示すような周期Ｔ0 ののこぎり波状のキャリアＣa0を発
生し、これがＰＷＭ制御の変調周波数として規定され
る。切り換えタイミング発生部３はキャリアＣa0の最大
値Ｎmax あるいは最大値Ｎmax の１／２の値を認識した
とき、タイミングパルスＩＮＴ1 を発生する。このタイ
ミングパルスＩＮＴ1 はコントロ―ラ１の割り込み信号
として用いられ、この周期（Ｔ0 ／２）が制御周期とな
る。切り換えタイミング遅延回路４はタイマ―を備え、
タイミングパルスＩＮＴ1 が発生した時点からＴ0 ／２
−Ｔmin （制御周期から最小パルス幅を差し引いた時
間）だけ遅延したタイミングパルスＩＮＴ2 を発生す
る。これらのタイミングパルスＩＮＴ1 ，ＩＮＴ2 は後
述する電圧基準の切り換えタイミング信号とて用いられ
る。
いて、コントロ―ラ１は速度基準と速度フイ―ドバック
を比較して電流基準を出力する速度制御機能と、電流基
準と電流フイ―ドバックを比較して電圧基準Ｖr1を出力
する電流制御機能を備えている。キャリア発生回路２は
カウンタを備え、一定周波数のクロックを計数し図２に
示すような周期Ｔ0 ののこぎり波状のキャリアＣa0を発
生し、これがＰＷＭ制御の変調周波数として規定され
る。切り換えタイミング発生部３はキャリアＣa0の最大
値Ｎmax あるいは最大値Ｎmax の１／２の値を認識した
とき、タイミングパルスＩＮＴ1 を発生する。このタイ
ミングパルスＩＮＴ1 はコントロ―ラ１の割り込み信号
として用いられ、この周期（Ｔ0 ／２）が制御周期とな
る。切り換えタイミング遅延回路４はタイマ―を備え、
タイミングパルスＩＮＴ1 が発生した時点からＴ0 ／２
−Ｔmin （制御周期から最小パルス幅を差し引いた時
間）だけ遅延したタイミングパルスＩＮＴ2 を発生す
る。これらのタイミングパルスＩＮＴ1 ，ＩＮＴ2 は後
述する電圧基準の切り換えタイミング信号とて用いられ
る。
【００１０】切り換えタイミング選択部５はコントロ―
ラ１から出力される電圧基準Ｖr1に応じてタイミングパ
ルスＩＮＴ1 ，ＩＮＴ2 のいずれかのパルスを選択しＰ
ＷＭ回路６へ入力させる。この場合、前回の制御周期で
出力した電圧基準が、素子の最小パルス幅の制約で決定
されるしきい値の範囲（図２の±ＶL1の範囲）を越えて
おり、今回の制御周期で出力する電圧基準が上記しきい
値の範囲内になるときはタイミングパルスＩＮＴ2 を選
択し、これ以外のときは全てタイミングパルスＩＮＴ1
を選択する。
ラ１から出力される電圧基準Ｖr1に応じてタイミングパ
ルスＩＮＴ1 ，ＩＮＴ2 のいずれかのパルスを選択しＰ
ＷＭ回路６へ入力させる。この場合、前回の制御周期で
出力した電圧基準が、素子の最小パルス幅の制約で決定
されるしきい値の範囲（図２の±ＶL1の範囲）を越えて
おり、今回の制御周期で出力する電圧基準が上記しきい
値の範囲内になるときはタイミングパルスＩＮＴ2 を選
択し、これ以外のときは全てタイミングパルスＩＮＴ1
を選択する。
【００１１】電圧基準Ｖr1は各相毎に出力されそれぞれ
上述判定が行なわれるが１相でもタイミングパルスＩＮ
Ｔ2 が選択されると全ての相のタイミングパルスをＩＮ
Ｔ2に選択し、タイミングパルス切り換えに起因する電
流リップルの発生を抑制する。ＰＷＭ回路６はコンパレ
―タを備え、切り換えタイミング選択部５によって選択
されたタイミングパルスＩＮＴ1 ，ＩＮＴ2 のいずれか
のタイミングで電圧基準Ｖr1がコンパレ―タの一方の入
力としてロ―ドされる。コンパレ―タの他方の入力には
キャリア位相シフト回路７から出力された三角波状のキ
ャリアＣa2が入力され、大小関係に応じてＰＷＭ制御さ
れたゲ―ト信号ＧP を出力する。キャリア位相シフト回
路７は、キャリアＣa0を所定位相（Ｔmin ／２の時間に
相当する位相）だけシフト（進み位相）させたのこぎり
波状の信号を得、０点及びＮmax／２の点で変化率の極
性を反転することにより図２に示す三角波状のキャリア
Ｃa2を出力する。
上述判定が行なわれるが１相でもタイミングパルスＩＮ
Ｔ2 が選択されると全ての相のタイミングパルスをＩＮ
Ｔ2に選択し、タイミングパルス切り換えに起因する電
流リップルの発生を抑制する。ＰＷＭ回路６はコンパレ
―タを備え、切り換えタイミング選択部５によって選択
されたタイミングパルスＩＮＴ1 ，ＩＮＴ2 のいずれか
のタイミングで電圧基準Ｖr1がコンパレ―タの一方の入
力としてロ―ドされる。コンパレ―タの他方の入力には
キャリア位相シフト回路７から出力された三角波状のキ
ャリアＣa2が入力され、大小関係に応じてＰＷＭ制御さ
れたゲ―ト信号ＧP を出力する。キャリア位相シフト回
路７は、キャリアＣa0を所定位相（Ｔmin ／２の時間に
相当する位相）だけシフト（進み位相）させたのこぎり
波状の信号を得、０点及びＮmax／２の点で変化率の極
性を反転することにより図２に示す三角波状のキャリア
Ｃa2を出力する。
【００１２】上記構成において、図３に示すような電圧
基準Ｖr1が出力されると、制御周期Ｔ1 〜Ｔ4 の各制御
周期において切り換えタイミング選択部５はタイミング
パルスＩＮＴ1 を選択し、ＩＮＴ1 のタイミングで電圧
基準Ｖr1がＰＷＭ回路６のコンパレ―タにロ―ドされ
る。しかし、制御周期Ｔ5 では、今回出力する電圧基準
Ｖr1が±ＶL1の範囲内に戻るので切り換えタイミング選
択部５はタイミングパルスＩＮＴ2 を選択し、ＩＮＴ2
のタイミングで電圧基準Ｖr1がコンパレ―タにロ―ドさ
れる。制御周期Ｔ6 では、また、タイミングパルスＩＮ
Ｔ1 が選択される。従って、ゲ―ト信号ＧP は制御周期
Ｔ3 でも制御周期Ｔ5 でも最小パルス幅Ｔmin が確保さ
れる。
基準Ｖr1が出力されると、制御周期Ｔ1 〜Ｔ4 の各制御
周期において切り換えタイミング選択部５はタイミング
パルスＩＮＴ1 を選択し、ＩＮＴ1 のタイミングで電圧
基準Ｖr1がＰＷＭ回路６のコンパレ―タにロ―ドされ
る。しかし、制御周期Ｔ5 では、今回出力する電圧基準
Ｖr1が±ＶL1の範囲内に戻るので切り換えタイミング選
択部５はタイミングパルスＩＮＴ2 を選択し、ＩＮＴ2
のタイミングで電圧基準Ｖr1がコンパレ―タにロ―ドさ
れる。制御周期Ｔ6 では、また、タイミングパルスＩＮ
Ｔ1 が選択される。従って、ゲ―ト信号ＧP は制御周期
Ｔ3 でも制御周期Ｔ5 でも最小パルス幅Ｔmin が確保さ
れる。
【００１３】本実施例により、切り換えタイミング選択
部５で如何なる電圧基準であっても最小パルス幅以下の
狭幅パルスを出力しない適切な切り換えタイミングが選
択され、制御系の応答を遅くすることなく、しかも電圧
利用率を低下させることなく、前述のしきい値の範囲以
上の電圧基準が出力可能となる。
部５で如何なる電圧基準であっても最小パルス幅以下の
狭幅パルスを出力しない適切な切り換えタイミングが選
択され、制御系の応答を遅くすることなく、しかも電圧
利用率を低下させることなく、前述のしきい値の範囲以
上の電圧基準が出力可能となる。
【００１４】なお、しきい値の範囲以上の電圧基準を出
力する区間はＶmax に固定され１相あたり60°幅であ
る。また、電圧基準は限界電圧基準の１．１５倍まで出
力可能なので、従来の方式と比較して、本発明によって
１．１５・Ｖmin の電圧利用範囲の拡大が可能となる。
力する区間はＶmax に固定され１相あたり60°幅であ
る。また、電圧基準は限界電圧基準の１．１５倍まで出
力可能なので、従来の方式と比較して、本発明によって
１．１５・Ｖmin の電圧利用範囲の拡大が可能となる。
【００１５】本発明の第２実施例の要部を図４に示す。
図４において、クロック発生器21は一定周期のクロック
パルスを発生する。切り換えタイミング発生部22は上記
クロックパルスを分周し、図５に示すように、パルス幅
変調周期Ｔ0 の１／２の周期のタイミングパルスＩＮＴ
1 を発生する。コントロ―ラ１、切り換えタイミング遅
延回路４、切り換えタイミング選択部５は図１のものと
同様である。電圧基準変換部23はＰＷＭ回路24及び切り
換えタイミング選択部５からの指令に応じてコントロ―
ラ１から出力される電圧基準Ｖr1を補正した電圧基準Ｖ
r2を出力する。ＰＷＭ回路24はアップダウンカウンタを
備え、タイミングパルスＩＮＴ1 ，ＩＮＴ2 のいずれか
のタイミングで電圧基準Ｖr2の値がプリセットされクロ
ックパルスを制御周期毎に交互に加算、減算し、計数値
が所定値以上か未満かに応じて“１”，“０”のゲ―ト
信号ＧP を出力する。
図４において、クロック発生器21は一定周期のクロック
パルスを発生する。切り換えタイミング発生部22は上記
クロックパルスを分周し、図５に示すように、パルス幅
変調周期Ｔ0 の１／２の周期のタイミングパルスＩＮＴ
1 を発生する。コントロ―ラ１、切り換えタイミング遅
延回路４、切り換えタイミング選択部５は図１のものと
同様である。電圧基準変換部23はＰＷＭ回路24及び切り
換えタイミング選択部５からの指令に応じてコントロ―
ラ１から出力される電圧基準Ｖr1を補正した電圧基準Ｖ
r2を出力する。ＰＷＭ回路24はアップダウンカウンタを
備え、タイミングパルスＩＮＴ1 ，ＩＮＴ2 のいずれか
のタイミングで電圧基準Ｖr2の値がプリセットされクロ
ックパルスを制御周期毎に交互に加算、減算し、計数値
が所定値以上か未満かに応じて“１”，“０”のゲ―ト
信号ＧP を出力する。
【００１６】上記構成において、図５に示すように電圧
基準Ｖr1が出力されると、制御周期Ｔ1 〜Ｔ4 でタイミ
ングパルスＩＮＴ1 によりＰＷＭ回路24のアップダウン
カウンタが補正された電圧基準Ｖr2の値にプリセットさ
れ加算、減算を繰り返し行なう。この場合、電圧基準変
換部23は、加算を行なうとき、 Ｖr2＝Ｖr1＋Ｖmin （１） の補正を行ない、減算を行なうとき Ｖr2＝Ｖr1＋Ｖmax −Ｖmin （２） の補正を行なう。但し、Ｖmin は仮想キャリアＣa1と比
較して電圧基準Ｖr1が最小パルス幅を発生する電圧と最
大電圧Ｖmax との差電圧で規定される。従って、制御周
期Ｔ1 は加算なのでアップダウンカウンタは（１）式に
よる電圧基準Ｖr2によりＰ1 点にプリセットされクロッ
クパルス毎にインクリメントされる。そして計数値がＶ
max を越えるとゲ―ト信号ＧP を“０”から“１”に変
化させる。制御周期Ｔ2 は減算なので（２）式による電
圧基準Ｖr2によりＰ2 点にプリセットされクロックパル
ス毎にデクリメントされ、計数値がＶmax 以下になると
ゲ―ト信号ＧP を“０”にする。以下、制御周期Ｔ3 ，
Ｔ4 でも同様のことが繰り返される。しかし、制御周期
Ｔ5 では、第１実施例と同様に切り換えタイミング選択
部５によってタイミングパルスＩＮＴ2 が選択され、電
圧基準Ｖr2によりＰ5点にプリセットされる。すなわ
ち、電圧基準変換部23はタイミングパルスＩＮＴ2 が選
択れたとき、切り換えタイミング選択部５からの信号Ｃ
Ｈにより次のように電圧基準の補正を行なう。
基準Ｖr1が出力されると、制御周期Ｔ1 〜Ｔ4 でタイミ
ングパルスＩＮＴ1 によりＰＷＭ回路24のアップダウン
カウンタが補正された電圧基準Ｖr2の値にプリセットさ
れ加算、減算を繰り返し行なう。この場合、電圧基準変
換部23は、加算を行なうとき、 Ｖr2＝Ｖr1＋Ｖmin （１） の補正を行ない、減算を行なうとき Ｖr2＝Ｖr1＋Ｖmax −Ｖmin （２） の補正を行なう。但し、Ｖmin は仮想キャリアＣa1と比
較して電圧基準Ｖr1が最小パルス幅を発生する電圧と最
大電圧Ｖmax との差電圧で規定される。従って、制御周
期Ｔ1 は加算なのでアップダウンカウンタは（１）式に
よる電圧基準Ｖr2によりＰ1 点にプリセットされクロッ
クパルス毎にインクリメントされる。そして計数値がＶ
max を越えるとゲ―ト信号ＧP を“０”から“１”に変
化させる。制御周期Ｔ2 は減算なので（２）式による電
圧基準Ｖr2によりＰ2 点にプリセットされクロックパル
ス毎にデクリメントされ、計数値がＶmax 以下になると
ゲ―ト信号ＧP を“０”にする。以下、制御周期Ｔ3 ，
Ｔ4 でも同様のことが繰り返される。しかし、制御周期
Ｔ5 では、第１実施例と同様に切り換えタイミング選択
部５によってタイミングパルスＩＮＴ2 が選択され、電
圧基準Ｖr2によりＰ5点にプリセットされる。すなわ
ち、電圧基準変換部23はタイミングパルスＩＮＴ2 が選
択れたとき、切り換えタイミング選択部５からの信号Ｃ
Ｈにより次のように電圧基準の補正を行なう。
【００１７】加算を行なうとき、 Ｖr2＝Ｖr1−Ｖmin （３） 減算を行なうとき、 Ｖr2＝Ｖr1＋Ｖmax ＋Ｖmin （４） 従って、制御周期Ｔ5 ではＩＮＴ2 のタイミングでアッ
プダウンカウンタの計数がスタ―トし、計数値がＶmax
を越えるまでの時間Ｔmin は最小パルス幅以下にならな
いようにすることができる。
プダウンカウンタの計数がスタ―トし、計数値がＶmax
を越えるまでの時間Ｔmin は最小パルス幅以下にならな
いようにすることができる。
【００１８】
【発明の効果】本発明によれば、制御系の応答を遅くす
ることなく、しかも電圧利用率を低下させることなく最
小パルス幅のゲ―ト信号を確保することができ、ＮＰＣ
インバ―タに適用した場合、電圧利用率が更に改善さ
れ、性能の向上したＰＷＭ制御を用いたインバ―タ装置
が得られる。
ることなく、しかも電圧利用率を低下させることなく最
小パルス幅のゲ―ト信号を確保することができ、ＮＰＣ
インバ―タに適用した場合、電圧利用率が更に改善さ
れ、性能の向上したＰＷＭ制御を用いたインバ―タ装置
が得られる。
【図１】本発明の第１実施例の構成図
【図２】上記第１実施例の作用を説明するためのタイム
チャ―ト
チャ―ト
【図３】上記第１実施例の作用を説明するためのタイム
チャ―ト
チャ―ト
【図４】本発明の第２実施例の要部構成図
【図５】上記第２実施例の作用を説明するためのタイム
チャ―ト
チャ―ト
【図６】ＮＰＣインバ―タの主回路構成図
【図７】従来装置の問題点を説明するためのタイムチャ
―ト
―ト
【図８】ＰＷＭインバ―タ主回路の一般的な構図
【図９】従来装置の要部構成図
【符号の説明】 １…コントロ―ラ ２…キャリア発生回路 ３，22…切り換えタイミング発生部 ４…切り換えタイミング遅延回路 ５…切り換えタイミング選択部 ６，24…ＰＷＭ回路 ７…キャリア位相シフト回路 ８…スイッチ 10…インバ―タ 11…電動機 12…速度検出器 13…直流電源 21…クロック発生器 23…電圧基準変換部
Claims (4)
- 【請求項１】 パルス幅変調周期の半周期を制御周期と
して電圧基準を更新するコントロ―ラと、前記パルス幅
変調周期を持つ三角波状のキャリアと前記電圧基準を比
較してパルス幅変調したゲ―ト信号を発生するコンパレ
―タを備えたインバ―タ装置において、 前記キャリアと上下限のしきい値とを比較して所定の最
小パルス幅の前縁と後縁のタイミング時点を規定するタ
イミング発生手段と、各制御周期毎に電圧基準の値に応
じて前記コンパレ―タに入力する電圧基準の更新タイミ
ングを前記前縁及び後縁のいずれか一方のタイミング時
点とするタイミング選択手段を設けたことを特徴とする
ＰＷＭ制御を用いたインバ―タ装置。 - 【請求項２】 請求項１に記載のＰＷＭ制御を用いたイ
ンバ―タ装置において、前記タイミング選択手段は、前
回の制御周期の電圧基準が前記上下限のしきい値の範囲
を越え、今回の制御周期の電圧基準が前記上下限のしき
い値の範囲内になるとき、前記コンパレ―タに入力する
電圧基準の更新タイミングを前記前縁のタイミング時点
とし、それ以外のときは前記後縁のタイミング時点とす
ることを特徴とするＰＷＭ制御を用いたインバ―タ装
置。 - 【請求項３】 パルス幅変調周期の半周期を制御周期と
して電圧基準を更新するコントロ―ラと、この電圧基準
に応じてパルス幅変調したゲ―ト信号を出力する手段を
備えたインバ―タ装置において、 前記制御周期毎に第１のタイミングパルスを発生すると
共に、その発生時点から前記制御周期から所定の最小パ
ルス幅を差し引いた時間だけ遅延した第２のタイミング
パルスを発生するタイミングパルス発生手段と、各制御
周期毎に電圧基準の値に応じて前記第１及び第２のタイ
ミングパルスのいずれか一方を選択するタイミング選択
手段と、選択されたタイミングパルスにより電圧基準に
応じた所定値がプリセットされ、制御周期毎に交互に加
算、減算のモ―ドで一定周期のクロックパルスを計数
し、所定の計数値を越えたとき所定の論理値のゲ―ト信
号を出力するアップダウンカウンタと、前記加算、減算
のモ―ド及び前記タイミング選択手段がいずれのタイミ
ングパルスを選んだかに応じて前記アップダウンカウン
タのプリセット値を補正するプリセット値決定手段を設
けたことを特徴とするＰＷＭ制御を用いたインバ―タ装
置。 - 【請求項４】 請求項３に記載のＰＷＭ制御を用いたイ
ンバ―タ装置において、前記タイミング選択手段は、前
回の制御周期の電圧基準が前記最小パルス幅を規定する
上下限のしきい値の範囲を越え、今回の制御周期の電圧
基準が前記上下限のしきい値の範囲になるとき前記第２
のタイミングパルスを選択し、それ以外のとき前記第１
のタイミングパルスを選択することを特徴とするＰＷＭ
制御を用いたインバ―タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082333A JPH06296373A (ja) | 1993-04-09 | 1993-04-09 | Ｐｗｍ制御を用いたインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082333A JPH06296373A (ja) | 1993-04-09 | 1993-04-09 | Ｐｗｍ制御を用いたインバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06296373A true JPH06296373A (ja) | 1994-10-21 |
Family
ID=13771640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5082333A Pending JPH06296373A (ja) | 1993-04-09 | 1993-04-09 | Ｐｗｍ制御を用いたインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06296373A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006280090A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Schneider Inverter Corp | インバータ装置 |
| JP2007267477A (ja) * | 2006-03-28 | 2007-10-11 | Kawasaki Heavy Ind Ltd | インバータ制御装置及びこれを用いた電動機制御システム |
| JP2015195640A (ja) * | 2014-03-31 | 2015-11-05 | ダイキン工業株式会社 | Ｐｗｍ信号発生装置 |
-
1993
- 1993-04-09 JP JP5082333A patent/JPH06296373A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006280090A (ja) * | 2005-03-29 | 2006-10-12 | Toshiba Schneider Inverter Corp | インバータ装置 |
| JP4567505B2 (ja) * | 2005-03-29 | 2010-10-20 | 東芝シュネデール・インバータ株式会社 | インバータ装置 |
| JP2007267477A (ja) * | 2006-03-28 | 2007-10-11 | Kawasaki Heavy Ind Ltd | インバータ制御装置及びこれを用いた電動機制御システム |
| JP2015195640A (ja) * | 2014-03-31 | 2015-11-05 | ダイキン工業株式会社 | Ｐｗｍ信号発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607476B2 (ja) | インバ−タ−交流機駆動装置の制御装置 | |
| JPH07112360B2 (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| JPH09238472A (ja) | Ｐｗｍ制御装置 | |
| JPH06296373A (ja) | Ｐｗｍ制御を用いたインバータ装置 | |
| JP2003088131A (ja) | Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 | |
| JP2009296849A (ja) | Ｐｗｍ回路 | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JP3409039B2 (ja) | 電力変換装置の制御装置 | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JP2522407B2 (ja) | パルス幅変調用パルス発生装置 | |
| JPS57132772A (en) | Pulse switching controlling method for pulse width modulation type inverter | |
| JPH09285133A (ja) | 電力変換器の制御装置 | |
| JPH08322261A (ja) | パルス幅変調方式インバータの制御装置 | |
| US5656913A (en) | Microcomputer for driving induction motor | |
| JP2000152642A (ja) | Ｐｗｍインバータのキャリア発生回路 | |
| JPH07194130A (ja) | パルス幅変調方式インバータの制御装置 | |
| JP2002238266A (ja) | パルス幅変調方式インバータの制御装置 | |
| JP2625870B2 (ja) | Ｐｗｍインバータ | |
| JP3099397B2 (ja) | 電動機制御装置および電動機制御方法 | |
| JP3480085B2 (ja) | デッドタイム補償回路 | |
| JPH025675Y2 (ja) | ||
| JPH08205522A (ja) | スイッチング電源装置の制御方式 | |
| JPH0612959B2 (ja) | パルス幅変調インバータによる誘導電動機の制御装置 | |
| JPH099666A (ja) | モータの回転制御装置 | |
| JPH08275551A (ja) | インバータのデッドタイム補償方法 |