JP2000152642A - Ｐｗｍインバータのキャリア発生回路 - Google Patents
Ｐｗｍインバータのキャリア発生回路Info
- Publication number
- JP2000152642A JP2000152642A JP10317162A JP31716298A JP2000152642A JP 2000152642 A JP2000152642 A JP 2000152642A JP 10317162 A JP10317162 A JP 10317162A JP 31716298 A JP31716298 A JP 31716298A JP 2000152642 A JP2000152642 A JP 2000152642A
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- carrier signal
- counter
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】ＰＷＭインバータのキャリア信号の周波数を変
更する際に、ＰＷＭインバータの出力電圧の擾乱を最小
限にするキャリア発生回路を提供する。 【解決手段】キャリア発生回路を演算値保持回路１と、
設定値保持回路２と、第１デジタルカウンタ回路３と、
第２デジタルカウンタ回路４と、ロードタイミング回路
５とで構成し、キャリア信号の変更に基づいて第１デジ
タルカウンタ回路３が新たなキャリア信号を発生中に、
演算値保持回路１が新たな波高値補正データに基づく演
算が終了したタイミングで、第１デジタルカウンタ回路
３のカウント値を第２第２デジタルカウンタ回路４のカ
ウンタ４ｂにロードし、以後はキャリア信号の変更値に
基づいて第２デジタルカウンタ回路４が動作する。
更する際に、ＰＷＭインバータの出力電圧の擾乱を最小
限にするキャリア発生回路を提供する。 【解決手段】キャリア発生回路を演算値保持回路１と、
設定値保持回路２と、第１デジタルカウンタ回路３と、
第２デジタルカウンタ回路４と、ロードタイミング回路
５とで構成し、キャリア信号の変更に基づいて第１デジ
タルカウンタ回路３が新たなキャリア信号を発生中に、
演算値保持回路１が新たな波高値補正データに基づく演
算が終了したタイミングで、第１デジタルカウンタ回路
３のカウント値を第２第２デジタルカウンタ回路４のカ
ウンタ４ｂにロードし、以後はキャリア信号の変更値に
基づいて第２デジタルカウンタ回路４が動作する。
Description
【０００１】
【発明の属する技術分野】この発明は、交流電動機を可
変速駆動するＰＷＭインバータのキャリア発生回路に関
する。
変速駆動するＰＷＭインバータのキャリア発生回路に関
する。
【０００２】
【従来の技術】交流電動機へ印加する交流電力の電圧と
周波数を、両者の比率を一定のままで変化させることに
より、該電動機を所望の回転速度で運転させることがで
きる。そこで、パルス幅変調（以下、単にＰＷＭと称す
る）制御により可変電圧・可変周波数の交流電力を出力
するＰＷＭインバータが多用されるのであるが、このＰ
ＷＭ制御も、従来のアナログ制御からデジタル制御に切
り替わっている。
周波数を、両者の比率を一定のままで変化させることに
より、該電動機を所望の回転速度で運転させることがで
きる。そこで、パルス幅変調（以下、単にＰＷＭと称す
る）制御により可変電圧・可変周波数の交流電力を出力
するＰＷＭインバータが多用されるのであるが、このＰ
ＷＭ制御も、従来のアナログ制御からデジタル制御に切
り替わっている。
【０００３】ＰＷＭインバータで交流電動機を駆動する
場合に、下記〜などの理由で運転中にキャリアの周
波数を変更する必要が生じる。 ．交流電動機が発生する磁気騒音はキャリア周波数と
密接に関係していることから、該騒音を低減するために
キャリア周波数を変更する。 ．ＰＷＭインバータを構成する半導体スイッチ素子の
スイッチング損失は、キャリア周波数が高くなるのに伴
って増大するので、該損失を低減するために交流電動機
が低速運転中にはキャリア周波数を低下させる。 ．交流電動機を高速で運転する際に発生することがあ
る電流ビート現象はキャリア周波数と密接に関係してい
ることから、該現象を抑制するためにキャリア周波数を
変更する。
場合に、下記〜などの理由で運転中にキャリアの周
波数を変更する必要が生じる。 ．交流電動機が発生する磁気騒音はキャリア周波数と
密接に関係していることから、該騒音を低減するために
キャリア周波数を変更する。 ．ＰＷＭインバータを構成する半導体スイッチ素子の
スイッチング損失は、キャリア周波数が高くなるのに伴
って増大するので、該損失を低減するために交流電動機
が低速運転中にはキャリア周波数を低下させる。 ．交流電動機を高速で運転する際に発生することがあ
る電流ビート現象はキャリア周波数と密接に関係してい
ることから、該現象を抑制するためにキャリア周波数を
変更する。
【０００４】ところでこのキャリア周波数の変更は、段
階的に変更する場合と連続的に変更する場合のいずれで
あっても、ＰＷＭ制御の際のキャリア信号の波高値と出
力電圧指令値の波高値との相対比率が変化しないように
してキャリア周波数を変更する必要がある。
階的に変更する場合と連続的に変更する場合のいずれで
あっても、ＰＷＭ制御の際のキャリア信号の波高値と出
力電圧指令値の波高値との相対比率が変化しないように
してキャリア周波数を変更する必要がある。
【０００５】デジタル制御の場合にはデジタルカウンタ
でキャリア発生器を構成するが、デジタルカウンタが出
力するキャリア周波数は、該デジタルカウンタのカウン
トアップ値の変更，初期ロード値の変更，クロック周波
数の変更などにより簡単に変化させることができるが、
このようなキャリア周波数の変更方法ではキャリア信号
の波高値が変化してしまう。例えばキャリア周波数を高
く（またはキャリア周期を短く）するべくカウントアッ
プ値を減らせばキャリア信号の波高値が低下するし、そ
の逆にキャリア周波数を低く（またはキャリア周期を長
く）するべくカウントアップ値を増やせばキャリア信号
の波高値が高くなる。そのために出力電圧指令値の波高
値との相対比率が変動し、その結果、ＰＷＭインバータ
の出力電圧が変化するという不具合が発生してしまう。
でキャリア発生器を構成するが、デジタルカウンタが出
力するキャリア周波数は、該デジタルカウンタのカウン
トアップ値の変更，初期ロード値の変更，クロック周波
数の変更などにより簡単に変化させることができるが、
このようなキャリア周波数の変更方法ではキャリア信号
の波高値が変化してしまう。例えばキャリア周波数を高
く（またはキャリア周期を短く）するべくカウントアッ
プ値を減らせばキャリア信号の波高値が低下するし、そ
の逆にキャリア周波数を低く（またはキャリア周期を長
く）するべくカウントアップ値を増やせばキャリア信号
の波高値が高くなる。そのために出力電圧指令値の波高
値との相対比率が変動し、その結果、ＰＷＭインバータ
の出力電圧が変化するという不具合が発生してしまう。
【０００６】そこでこのような不具合を解消するため
に、従来は下記〜などの対策を施し、キャリア信号
の波高値と出力電圧指令値の波高値との相対比率が変動
するのを防止していた。 ．キャリア発生回路の出力、または出力電圧指令値に
乗算器を介することにより相対比率を一定にするべく補
正する。 ．出力電圧指令値の更新をキャリア信号の変化点
（山，谷）で行う。 ．キャリア周波数が変わってもキャリア信号の波高値
を一定に保つようにクロック周波数を変化させる。
に、従来は下記〜などの対策を施し、キャリア信号
の波高値と出力電圧指令値の波高値との相対比率が変動
するのを防止していた。 ．キャリア発生回路の出力、または出力電圧指令値に
乗算器を介することにより相対比率を一定にするべく補
正する。 ．出力電圧指令値の更新をキャリア信号の変化点
（山，谷）で行う。 ．キャリア周波数が変わってもキャリア信号の波高値
を一定に保つようにクロック周波数を変化させる。
【０００７】
【発明が解決しようとする課題】しかしながら、ＰＷＭ
インバータを運転中に前記〜などの理由でキャリア
周波数を変更するときには、前記〜などの対策も実
施する必要があるが、この変更，対策処理動作のタイミ
ングによっては、ＰＷＭインバータの出力電圧に大きな
擾乱を与える恐れがあった。この発明の目的は上記問題
点を解決し、ＰＷＭインバータの出力電圧の擾乱を最小
限にするＰＷＭインバータのキャリア発生回路を提供す
ることにある。
インバータを運転中に前記〜などの理由でキャリア
周波数を変更するときには、前記〜などの対策も実
施する必要があるが、この変更，対策処理動作のタイミ
ングによっては、ＰＷＭインバータの出力電圧に大きな
擾乱を与える恐れがあった。この発明の目的は上記問題
点を解決し、ＰＷＭインバータの出力電圧の擾乱を最小
限にするＰＷＭインバータのキャリア発生回路を提供す
ることにある。
【０００８】
【課題を解決するための手段】この発明は、ＰＷＭイン
バータ用にデジタル量の可変周期キャリア信号を発生す
るＰＷＭインバータのキャリア発生回路において、ＰＷ
Ｍインバータの出力電圧指令値と波高値補正データとに
基づく演算を行い、この演算値をキャリア信号の波高値
に対する相対比率が補正された電圧指令演算値としてそ
の都度記憶する演算値保持回路と、指令されるキャリア
発生回路のクロック周波数値およびキャリア信号の波高
値と、前記演算値保持回路への波高値補正データとを記
憶する設定値保持回路と、現在発生中のキャリア信号の
谷（カウンタ値が零または最小値）のタイミングで、前
記設定値保持回路の記憶値に従った新たなキャリア信号
を発生させる第１デジタルカウンタ回路と、第１デジタ
ルカウンタ回路が新たなキャリア信号を発生中に当該す
る前記波高値補正データに基づく演算が終了したタイミ
ングで、第１デジタルカウンタ回路の現在のカウンタ値
がロードされ、前記設定値保持回路の記憶値に従った新
たなキャリア信号を発生させる第２デジタルカウンタ回
路とを備えたことを特徴とする。
バータ用にデジタル量の可変周期キャリア信号を発生す
るＰＷＭインバータのキャリア発生回路において、ＰＷ
Ｍインバータの出力電圧指令値と波高値補正データとに
基づく演算を行い、この演算値をキャリア信号の波高値
に対する相対比率が補正された電圧指令演算値としてそ
の都度記憶する演算値保持回路と、指令されるキャリア
発生回路のクロック周波数値およびキャリア信号の波高
値と、前記演算値保持回路への波高値補正データとを記
憶する設定値保持回路と、現在発生中のキャリア信号の
谷（カウンタ値が零または最小値）のタイミングで、前
記設定値保持回路の記憶値に従った新たなキャリア信号
を発生させる第１デジタルカウンタ回路と、第１デジタ
ルカウンタ回路が新たなキャリア信号を発生中に当該す
る前記波高値補正データに基づく演算が終了したタイミ
ングで、第１デジタルカウンタ回路の現在のカウンタ値
がロードされ、前記設定値保持回路の記憶値に従った新
たなキャリア信号を発生させる第２デジタルカウンタ回
路とを備えたことを特徴とする。
【０００９】この発明によれば、キャリア信号の周期お
よび波高値を変更する際に、変更後のキャリア信号の波
高値に対する相対比率が補正された電圧指令演算値が得
られるタイミングと、キャリア信号の変更処理タイミン
グとを同期させることにより、ＰＷＭインバータの出力
電圧の擾乱を最小限にすることができる。
よび波高値を変更する際に、変更後のキャリア信号の波
高値に対する相対比率が補正された電圧指令演算値が得
られるタイミングと、キャリア信号の変更処理タイミン
グとを同期させることにより、ＰＷＭインバータの出力
電圧の擾乱を最小限にすることができる。
【００１０】
【発明の実施の形態】図１はこの発明の実施例を示すキ
ャリア発生回路の回路構成図であり、１は指令値演算回
路１ａとラッチ回路１ｂとからなる演算値保持回路、２
は設定値保持回路、３はカウンタ１制御回路３ａとＵＰ
／ＤＯＷＮカウント機能を有するカウンタ３ｂとからな
る第１デジタルカウンタ回路、４はカウンタ２制御回路
４ａとＵＰ／ＤＯＷＮカウント機能を有するカウンタ４
ｂとからなる第２デジタルカウンタ回路、５はロードタ
イミング回路を示している。図１に示したキャリア発生
回路の動作を、図２に示す波形図を参照しつつ、以下に
説明をする。
ャリア発生回路の回路構成図であり、１は指令値演算回
路１ａとラッチ回路１ｂとからなる演算値保持回路、２
は設定値保持回路、３はカウンタ１制御回路３ａとＵＰ
／ＤＯＷＮカウント機能を有するカウンタ３ｂとからな
る第１デジタルカウンタ回路、４はカウンタ２制御回路
４ａとＵＰ／ＤＯＷＮカウント機能を有するカウンタ４
ｂとからなる第２デジタルカウンタ回路、５はロードタ
イミング回路を示している。図１に示したキャリア発生
回路の動作を、図２に示す波形図を参照しつつ、以下に
説明をする。
【００１１】演算値保持回路１では、ＰＷＭインバータ
の出力電圧を所望の値にする振幅値としての出力電圧指
令値と、後述の設定値保持回路２の出力である波高値補
正データをラッチ回路１ｂへの後述のロードタイミング
回路５からのラッチ信号に基づいて出力し、カウンタ４
ｂの出力であるキャリア信号の波高値に対する相対比率
が補正された電圧指令演算値を演算し、出力する。
の出力電圧を所望の値にする振幅値としての出力電圧指
令値と、後述の設定値保持回路２の出力である波高値補
正データをラッチ回路１ｂへの後述のロードタイミング
回路５からのラッチ信号に基づいて出力し、カウンタ４
ｂの出力であるキャリア信号の波高値に対する相対比率
が補正された電圧指令演算値を演算し、出力する。
【００１２】設定値保持回路２では、後述の書き込み禁
止指令が解除された状態で（図２（ト）参照）、図２
（チ）に示す如くキャリア信号の周期および波高値の変
更が時刻Ｔ0 で発生すると、このとき発せられるデータ
セット信号（図２（ホ）参照）に基づいて、キャリア信
号のクロック周波数値，キャリア信号の波高値，前記波
高値補正データとを受信し、それぞれの値を出力する。
このデータセット信号に基づく前記値の受信により後述
のロードタイミング回路５からは以後の書き込み禁止指
令（図２（ト）参照）が発せられる。
止指令が解除された状態で（図２（ト）参照）、図２
（チ）に示す如くキャリア信号の周期および波高値の変
更が時刻Ｔ0 で発生すると、このとき発せられるデータ
セット信号（図２（ホ）参照）に基づいて、キャリア信
号のクロック周波数値，キャリア信号の波高値，前記波
高値補正データとを受信し、それぞれの値を出力する。
このデータセット信号に基づく前記値の受信により後述
のロードタイミング回路５からは以後の書き込み禁止指
令（図２（ト）参照）が発せられる。
【００１３】カウンタ１制御回路３ａでは、設定値保持
回路２の出力である今回のキャリア信号のクロック周波
数値と波高値とが前回のそれぞれの値と異なったことを
検知し、カウンタ３ｂを前回のそれぞれの値でＵＰ／Ｄ
ＯＷＮ動作させつつ（図２（イ，リ）参照）、時刻Ｔ1
でカウンタ３ｂのカウント値が谷（零または最小値）に
なったときに、今回のクロック周波数値と波高値とによ
るＵＰ動作をカウンタ３ｂが開始し（図２（イ，リ）参
照）、この開始を後述のロードタイミング回路５へ伝達
する（図２（ロ）参照）。なお、カウンタ３ｂのＤＯＷ
Ｎ動作はカウンタ３ｂのカウント値が前記波高値に達し
たことにより開始する。
回路２の出力である今回のキャリア信号のクロック周波
数値と波高値とが前回のそれぞれの値と異なったことを
検知し、カウンタ３ｂを前回のそれぞれの値でＵＰ／Ｄ
ＯＷＮ動作させつつ（図２（イ，リ）参照）、時刻Ｔ1
でカウンタ３ｂのカウント値が谷（零または最小値）に
なったときに、今回のクロック周波数値と波高値とによ
るＵＰ動作をカウンタ３ｂが開始し（図２（イ，リ）参
照）、この開始を後述のロードタイミング回路５へ伝達
する（図２（ロ）参照）。なお、カウンタ３ｂのＤＯＷ
Ｎ動作はカウンタ３ｂのカウント値が前記波高値に達し
たことにより開始する。
【００１４】同様に、カウンタ２制御回路４ａでは、設
定値保持回路２の出力である今回のキャリア信号のクロ
ック周波数値と波高値（図２（チ）参照）とが前回の値
と異なったことを検知し、カウンタ４ｂを前回のそれぞ
れの値でＵＰ／ＤＯＷＮ動作させつつ（図２（イ，ヌ）
参照）、今回の値による切替え信号（図２（ニ）参照）
を待つ状態になっている。なお、カウンタ４ｂのＵＰ動
作はカウンタ４ｂのカウント値が谷（零または最小値）
になったときに開始し、カウンタ４ｂのＤＯＷＮ動作は
カウンタ４ｂのカウント値が前記波高値に達したことに
より開始する。
定値保持回路２の出力である今回のキャリア信号のクロ
ック周波数値と波高値（図２（チ）参照）とが前回の値
と異なったことを検知し、カウンタ４ｂを前回のそれぞ
れの値でＵＰ／ＤＯＷＮ動作させつつ（図２（イ，ヌ）
参照）、今回の値による切替え信号（図２（ニ）参照）
を待つ状態になっている。なお、カウンタ４ｂのＵＰ動
作はカウンタ４ｂのカウント値が谷（零または最小値）
になったときに開始し、カウンタ４ｂのＤＯＷＮ動作は
カウンタ４ｂのカウント値が前記波高値に達したことに
より開始する。
【００１５】ロードタイミング回路５では、先ず上述デ
ータセット信号（図２（ホ）参照）を時刻Ｔ0 で受信す
ると、前記書き込み禁止指令（図２（ト）参照）を設定
値保持回路１に発信し、次に、時刻Ｔ1 でカウンタ１制
御回路３ａから今回のキャリア信号のクロック周波数値
と波高値とによってカウンタ３ｂが動作を開始したこと
を受信し（図２（ロ）参照）、且つ、カウンタ３ｂが動
作を開始し、時刻Ｔ3となるまでの時刻Ｔ2 でラッチ回
路１ｂへのラッチ信号を送信し（図２（ハ）参照）、時
刻Ｔ3 で指令値演算回路１ａから今回の波高値補正デー
タと出力電圧とに基づく前記電圧指令演算値の演算が完
了したことを受信したときに（図２（ヘ）参照）、カウ
ンタ制御回路２への切替え信号を送信し、さらに前記書
き込み禁止指令を解除する（図２（ト）参照）。
ータセット信号（図２（ホ）参照）を時刻Ｔ0 で受信す
ると、前記書き込み禁止指令（図２（ト）参照）を設定
値保持回路１に発信し、次に、時刻Ｔ1 でカウンタ１制
御回路３ａから今回のキャリア信号のクロック周波数値
と波高値とによってカウンタ３ｂが動作を開始したこと
を受信し（図２（ロ）参照）、且つ、カウンタ３ｂが動
作を開始し、時刻Ｔ3となるまでの時刻Ｔ2 でラッチ回
路１ｂへのラッチ信号を送信し（図２（ハ）参照）、時
刻Ｔ3 で指令値演算回路１ａから今回の波高値補正デー
タと出力電圧とに基づく前記電圧指令演算値の演算が完
了したことを受信したときに（図２（ヘ）参照）、カウ
ンタ制御回路２への切替え信号を送信し、さらに前記書
き込み禁止指令を解除する（図２（ト）参照）。
【００１６】時刻Ｔ3 で、ロードタイミング回路５から
の前記切替え信号（図２（ニ）参照）を受信したカウン
タ２制御回路４ａでは、キャリア信号のクロック周波数
値と波高値とを前回の値から今回の値に切替え（図２
（ヌ）参照）、同時にカウンタ４ｂへロード信号（Ｌ）
を発信する。
の前記切替え信号（図２（ニ）参照）を受信したカウン
タ２制御回路４ａでは、キャリア信号のクロック周波数
値と波高値とを前回の値から今回の値に切替え（図２
（ヌ）参照）、同時にカウンタ４ｂへロード信号（Ｌ）
を発信する。
【００１７】カウンタ２制御回路４ａからのロード信号
（Ｌ）を受信したカウンタ４ｂは、図２（イ）に示す如
くカウンタ３ｂの現在のカウンタ値とＵ／Ｄの状態とが
セットされ、以後はこのセットされたカウント値から今
回のクロック周波数値と波高値とでＵＰ／ＤＯＷＮを開
始する。
（Ｌ）を受信したカウンタ４ｂは、図２（イ）に示す如
くカウンタ３ｂの現在のカウンタ値とＵ／Ｄの状態とが
セットされ、以後はこのセットされたカウント値から今
回のクロック周波数値と波高値とでＵＰ／ＤＯＷＮを開
始する。
【００１８】上述の一連の速やかな切替え動作により、
カウンタ４ｂの出力は新たなキャリア信号に切り替わ
り、且つ、切替え後のキャリア信号の波高値に対する相
対比率が補正された電圧指令演算値と、この新たなキャ
リア信号とによるＰＷＭ制御を行うことにより、ＰＷＭ
インバータの出力電圧の擾乱を最小限にすることができ
る。
カウンタ４ｂの出力は新たなキャリア信号に切り替わ
り、且つ、切替え後のキャリア信号の波高値に対する相
対比率が補正された電圧指令演算値と、この新たなキャ
リア信号とによるＰＷＭ制御を行うことにより、ＰＷＭ
インバータの出力電圧の擾乱を最小限にすることができ
る。
【００１９】
【発明の効果】この発明によれば、キャリア信号の周期
および波高値を変更する際に、変更後のキャリア信号の
波高値に対する相対比率が補正された電圧指令演算値が
得られるタイミングと、キャリア信号の変更処理タイミ
ングとを同期させることにより、ＰＷＭインバータの出
力電圧の擾乱を最小限にすることができる。
および波高値を変更する際に、変更後のキャリア信号の
波高値に対する相対比率が補正された電圧指令演算値が
得られるタイミングと、キャリア信号の変更処理タイミ
ングとを同期させることにより、ＰＷＭインバータの出
力電圧の擾乱を最小限にすることができる。
【００２０】特に、ＰＷＭインバータがデジタル制御で
具現されている場合、このキャリア発生回路は簡単な回
路構成であり、ソフトウェアの負担も僅かである。
具現されている場合、このキャリア発生回路は簡単な回
路構成であり、ソフトウェアの負担も僅かである。
【図１】この発明の実施例を示すキャリア発生回路の回
路構成図
路構成図
【図２】図１の動作を説明する波形図
１…演算値保持回路、１ａ…指令値演算回路、１ｂ…ラ
ッチ回路、２…設定値保持回路、３…第１デジタルカウ
ンタ回路、３ａ…カウンタ１制御回路、３ｂ…カウン
タ、４…第２デジタルカウンタ回路、４ａ…カウンタ２
制御回路、４ｂ…カウンタ、５…ロードタイミング回
路。
ッチ回路、２…設定値保持回路、３…第１デジタルカウ
ンタ回路、３ａ…カウンタ１制御回路、３ｂ…カウン
タ、４…第２デジタルカウンタ回路、４ａ…カウンタ２
制御回路、４ｂ…カウンタ、５…ロードタイミング回
路。
Claims (1)
- 【請求項１】ＰＷＭインバータ用にデジタル量の可変周
期キャリア信号を発生するＰＷＭインバータのキャリア
発生回路において、 ＰＷＭインバータの出力電圧指令値と波高値補正データ
とに基づく演算を行い、この演算値をキャリア信号の波
高値に対する相対比率が補正された電圧指令演算値とし
てその都度記憶する演算値保持回路と、 指令されるキャリア発生回路のクロック周波数値および
キャリア信号の波高値と、前記演算値保持回路への波高
値補正データとを記憶する設定値保持回路と、 現在発生中のキャリア信号の谷（カウンタ値が零または
最小値）のタイミングで、前記設定値保持回路の記憶値
に従った新たなキャリア信号を発生させる第１デジタル
カウンタ回路と、 第１デジタルカウンタ回路が新たなキャリア信号を発生
中に当該する前記波高値補正データに基づく演算が終了
したタイミングで、第１デジタルカウンタ回路の現在の
カウンタ値がロードされ、前記設定値保持回路の記憶値
に従った新たなキャリア信号を発生させる第２デジタル
カウンタ回路とを備えたことを特徴とするＰＷＭインバ
ータのキャリア発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10317162A JP2000152642A (ja) | 1998-11-09 | 1998-11-09 | Ｐｗｍインバータのキャリア発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10317162A JP2000152642A (ja) | 1998-11-09 | 1998-11-09 | Ｐｗｍインバータのキャリア発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000152642A true JP2000152642A (ja) | 2000-05-30 |
Family
ID=18085156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10317162A Pending JP2000152642A (ja) | 1998-11-09 | 1998-11-09 | Ｐｗｍインバータのキャリア発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000152642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009118599A (ja) * | 2007-11-05 | 2009-05-28 | Yaskawa Electric Corp | Ｐｗｍインバータ装置 |
-
1998
- 1998-11-09 JP JP10317162A patent/JP2000152642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009118599A (ja) * | 2007-11-05 | 2009-05-28 | Yaskawa Electric Corp | Ｐｗｍインバータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
| JPH07112360B2 (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| US7012396B1 (en) | Increased digital spindle motor control resolution through dither | |
| US6448827B1 (en) | Three-phase pulse width modulation waveform generator | |
| JP2003088131A (ja) | Ｐｗｍ回路およびこのｐｗｍ回路を用いたインバータ装置 | |
| JPH07163189A (ja) | モータのｐｗｍ制御装置 | |
| JP2000152642A (ja) | Ｐｗｍインバータのキャリア発生回路 | |
| JPH0622556A (ja) | Ｐｗｍパターン発生回路 | |
| JP6961096B2 (ja) | インバータ装置 | |
| JPH1197989A (ja) | 誤動作防止機能を有するパルス信号生成装置 | |
| JP3250151B2 (ja) | ジッタ抑圧回路 | |
| JP3286046B2 (ja) | 電力変換装置の制御方法 | |
| JP2676058B2 (ja) | モータ駆動回路 | |
| JP2001218479A (ja) | Ｐｗｍ制御装置 | |
| JPS634440B2 (ja) | ||
| JPH06296373A (ja) | Ｐｗｍ制御を用いたインバータ装置 | |
| JPH11299222A (ja) | パルス幅変調制御電力変換装置のキャリア発生回路 | |
| JP2671291B2 (ja) | Ｐｗｍインバータ装置の制御回路 | |
| JPS6126316B2 (ja) | ||
| JPH0759398A (ja) | ステッピングモータの駆動方式 | |
| JPS61121787A (ja) | モ−タの速度制御装置 | |
| JP2789808B2 (ja) | ブラシレスモータの起動方法 | |
| JPS58172984A (ja) | 直流モ−タ速度制御装置 | |
| JPS61177185A (ja) | モ−タの速度制御装置 | |
| JP2003216249A (ja) | スイッチング電源のソフトスタート装置 |