JPH0258809B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、例えば直流−交流変換器（インバー
タ）をパルス幅変調（PWM）制御する際に使用
することが可能なパルス幅変調波形成回路に関す
るものである。

インバータから正弦波交流を得るためには、矩
形波を交互に発生するよりは、矩形波を複数のパ
ルスに分割し、高調波成分が少なくなるようにパ
ルスを配列させることが望ましい。このため、パ
ルスを発生させる時点を示すデータをメモリに予
め記憶させておき、メモリからデータを繰返し読
み出して必要なパルス幅変調波を形成する方式が
提案されている。しかし、精度を上げるために
は、メモリの容量を増大させたり、メモリのアク
セス時間を低減したりしなければならなかつた。

そこで、本発明の目的は、比較的容易且つ正確
に３相のパルス幅変調波を形成することが可能な
回路を提供することにある。

上記目的を達成するための本発明は、実施例を
示す図面の符号を参照して説明すると、クロツク
パルスを発生するクロツクパルス発生回路１と、
前記クロツクパルスを入力としてアツプカウント
とダウンカウントとを高調波低減パルス幅変調波
の周期の1/6の周期で繰返すアツプダウンカウン
タ２と、前記アツプダウンカウンタ２のアツプ及
びダウンを制御するアツプダウン制御手段と、前
記アツプダウンカウンタ２の出力が３相の高調波
低減パルス幅変調波の反転時点に対応する値にな
つた時に反転制御信号を発生する反転制御信号発
生回路１０と、前記反転制御信号発生回路１０か
ら得られる反転制御信号を、前記高調波低減パル
ス幅変調波の周期の1/6の時間幅を有してその第
１、第２及び第３の出力端子に分配する反転制御
信号分配回路３１と、前記分配回路３１の前記第
１、第２及び第３の出力端子に夫々接続され、前
記反転制御信号に応答して出力状態が反転し、高
調波低減パルス幅変調波を発生する第１、第２及
び第３のパルス幅変調波発生用フリツプフロツプ
１７ａ，１７ｂ，１７ｃとから成る３相の高調波
低減パルス幅変調波形成回路に係わるものであ
る。

本発明は次の作用効果を有する。

(イ) アツプダウンカウンタ２を1/6周期で動作さ
せることにより、３相のパルス幅変調波を得る
ために必要な出力を１つのアツプダウンカウン
タ２で得ることができる。

(ロ) 反転制御信号分配回路３１を設けることによ
り、第１〜第３のパルス幅変調波発生用フリツ
プフロツプ１７ａ，１７ｂ，１７ｃを制御する
ための３相の反転制御信号を容易に得ることが
できる。

以下、図面を参照して本発明の実施例について
述べる。

本発明の実施例に係わる３相のPWM波形成回
路を示す第１図に於いて、１はクロツクパルス発
生回路であり、更に詳細には、電圧制御発振器
（VCO）によつて周波数可変型に構成されてい
る。

２はアツプダウンカウンタであり、この入力端
子３はクロツクパルス発生回路１に接続されてい
るので、クロツクパルスをアツプカウント又はダ
ウンカウントし、カウント出力端子４にカウント
出力をデジタル信号の形式で出力する。このカウ
ンタ２は、リセツト端子５、桁上げ桁下げ出力端
子６、及びアツプダウン制御端子７を有してい
る。

初期状態設定回路９は、電源投入に同期して初
期状態設定信号を送出するものであり、具体的に
は、正の電源端子（＋Ｖ）とグランドとの間に抵
抗９ａとコンデンサ９ｂとを接続し、両者の間に
インバータ９ｃを接続したものである。従つて電
源が投入されてコンデンサ９ｂが所定電位に充電
されるまでは、インバータ９ｃから高レベルの初
期状態設定信号が送出される。尚この初期状態設
定回路９はORゲート１９を介してJKフリツプフ
ロツプ１７ａ〜１７ｃのプリセツト端子PSに結
合されているので、初期状態には必ずフリツプフ
ロツプ１７ａ〜１７ｃがプリセツトされる。また
カウンタ２はリセツト、Ｔフリツプフロツプ８は
プリセツトされる。

２０は同期化回路であり、カウンタ２の一定カ
ウント値に於いて、フリツプフロツプ１７ａ〜１
７ｃの出力が予め決められた状態となるようにフ
リツプフロツプ１７ａ〜１７ｃをプリセツトする
ものである。このため、ANDゲート２１を含み、
この出力端子はORゲート１９を介してフリツプ
フロツプ１７ａ〜１７ｃのプリセツト端子（PS）
に結合され、またこの入力端子にはカウンタ２の
桁上げ桁下げ出力端子６、Ｔフリツプフロツプ８
のＱ出力端子、クロツクパルス発生回路１、及び
360度検出カウンタ２２が結合されている。なお、
PWM波の１周期にアツプダウンカウンタ２が６
回の繰返し動作をなすので、360度検出カウンタ
２２はアツプダウンカウンタ２の出力の６周期を
検出した時点でパルスを発生し、ANDゲート２
１から第４図ｅの同期化制御信号を発生する。こ
れにより、フリツプフロツプ１７ａ〜１７ｃは、
強制的にＱ出力が高レベルになるようにプリセツ
トされる。従つて、ノイズ等によつてフリツプフ
ロツプ１７ａ〜１７ｃの状態が異常になつていた
としても、360度間隔を補正される。

カウンタ２を更に詳しく説明すると、リセツト
信号を受けてから計数を開始し、10進数で０から
15までと、15から０までの計数を行うものである
ので、2⁰，2¹，2²，2³で示す４つの出力端子４を
有する。そして、第５図〜第７図のＣに示すよう
にカウンタ２の計数値０と15とに応答して桁上げ
桁下げ出力端子６から出力パルスが発生するの
で、Ｔフリツプフロツプ８のＱ出力は第５図〜第
７図のＤに示す如くこれに応答して反転する。従
つて、カウンタ２は、第５図〜第７図のＢに10進
数で示すように０から15までアツプカウントし、
次に15から０までダウンカウントすることを繰返
す。第４図ａはカウンタ２の出力を説明的にグラ
フとしたものであり、PWM波の周期の1/6の周
期でアツプカウントとダウンカウントとを繰返す
ことを示す。このため、１つのカウンタ２から得
られる１つのカウンタ出力によつて第４図ｂ，
ｃ，ｄに示すように３相のPWM波を作り出すこ
とが可能になる。即ち、第４図に示す３相の
PWM波の１周期中のt₁，t₂，t₄，t₅，t₆，t₇，t₈，
t₁₀，t₁₁，t₁₂，t₁₃，t₁₄，t₁₆，t₁₇，t₁₈，t₁₉，t₂₀，
t₂₂，t₂₃，t₂₄，t₂₅，t₂₆，t₂₈，t₂₉，t₃₀.t₃₁.t₃₂.t₃₄
，
t₃₅に於いて夫々反転制御信号を得ることが可能
になる。

第４図から明らかなようにカウンタ２の何れの
周期に於いても、計数値が、０即ち２進数で
（0000）₂、及び３即ち２進数で（0011）₂、及び12
即ち２進数で（1100）₂の時に反転制御信号を送出
しなければならない。このため、第１図に於ける
反転制御信号発生回路１０は、（0000）₂の時点を
検出する第１のANDゲート２３を有する。この
第１のANDゲート２３の一方の入力端子はカウ
ンタ２の桁上げ桁下げ出力端子６に結合され、こ
の他方の入力端子はＴフリツプフロツプ８のＱ出
力端子に結合されているので、第５図〜第７図の
Ｅに示すようにカウンタ２の出力が10進数で０の
時にANDゲート２３から高レベルパルスが発生
する。

またカウンタ２の３の出力即ち（0011）₂を検出
するための第２のANDゲート２４は４つの入力
端子を有し、下から１番目の入力端子はカウンタ
２の2⁰で示す出力端子に結合され、第２番目の入
力端子はカウンタ２の2¹で示す出力端子に結合さ
れ、３番目の入力端子はカウンタ２の2²で示す出
力端子にインバータ２５を介して結合され、４番
目の入力端子はカウンタ２の2³で示す出力端子に
インバータ２６を介して結合されている。従つて
カウンタ２の４つの出力端子2³，2²，2¹，2⁰に10
進数の３を示す２進数（0011）₂の出力が発生する
と、第２のANDゲート２４の総ての入力が高レ
ベルとなり、第５図〜第７図のＦに示す高レベル
パルスが発生する。

またカウンタ２の12の出力即ち（1100）₂を検出
するための第３のANDゲート２７は４つの入力
端子を有し、その下から１番目の入力端子はカウ
ンタ２の2⁰出力端子にインバータ２８を介して結
合され、２番目の入力端子はカウンタ２の2¹出力
端子にインバータ２９を介して結合され、３番目
の入力端子はカウンタ２の2²出力端子に結合さ
れ、４番目の入力端子はカウンタ２の2³出力端子
に結合されている。従つて、カウンタ２の出力端
子2³，2²，2¹，2⁰が10進数12に対応して（1100）₂
になると、第３のANDゲート２７の全部に入力
が高レベルとなり、第５図〜第７図のＧに示す如
く高レベルパルスが発生する。

３つのANDゲート２３，２４，２７の出力は
１つのORゲート３０の入力となるので、ORゲ
ート３０からは第５図〜第７図のＨで示す３相分
の反転制御信号が出力される。

３１は反転制御信号分配回路であり、分配ゲー
ト回路３２と制御カウンタ３３とを含む。分配ゲ
ート回路３２は１つのデータ入力端子３４と、３
つの出力端子P₁，P₂，P₃と、制御入力端子３５，
３６とを有し、制御入力端子３５，３６に供給さ
れる第５図〜第７図のＬに示す相選択制御信号に
基づいてデータ入力端子３４に供給される第５図
〜第７図のＨに示す３相分の反転制御信号を第５
図〜第７図のＩ，Ｊ，Ｋに示すように３分割して
出力端子P₃，P₂，P₁に送り出す。

第２図は分配ゲート回路３２を詳しく示すもの
であり、第１、第２及び第３の相選択ANDゲー
ト３７，３８，３９を有し、夫々のANDゲート
に反転制御信号端子３４が結合されている。第１
の相選択ANDゲート３７には、2⁰，2¹で示され
る制御入力端子３５，３６がインバータ４０，４
１を介して接続されているので、制御入力端子３
５，３６が共に低レベルの時に、反転制御信号が
ANDゲート３７を通過することが可能である。
第２の相選択ANDゲート３８は制御入力端子３
５に直接に接続されていると共に、制御入力端子
３６にインバータ４１を介して接続されている。
従つて、制御入力端子３５が高レベルで制御入力
端子３６が低レベルの時に反転制御信号が通過可
能になる。また第３の相選択ANDゲート３９は
制御入力端子３５にインバータ４０を介して接続
され且つ制御入力端子３６に直接に接続されてい
る。従つて一方の制御入力端子３５が低レベル
で、他方の制御入力端子３６が高レベルの時に反
転制御信号が通過可能になる。第１〜第３の
ANDゲート３７〜３９を順次に通過可能に付勢
するための制御カウンタ３３は、第１図に示す分
配ゲート回路３２の制御入力端子３５，３６に結
合された出力端子３５ａ，３６ａと、Ｔフリツプ
フロツプ８の出力端子に結合されたクロツク入
力端子４２と、初期状態設定回路９に結合された
リセツト端子４３とを有し、クロツク信号が入力
する毎に出力が反転し、（00）₂，（01）₂，（10）₂の
出力を繰返して送出するように構成されている。
Ｔフリツプフロツプ８の出力は、第５図〜第７図
のＤから明らかなように、アツプダウンカウンタ
２のアツプカウントとダウンカウントとの切換に
同期して反転する。そして、３進カウンタに構成
されたこの制御カウンタ３３は、Ｔフリツプフロ
ツプ８の出力パルスの前縁にに周期して動作
し、また起動時は初期状態設定回路９の出力でリ
セツトされているので、その出力端子35a，３６
ａは第５図〜第７図のＬに示すようにアツプダウ
ンカウンタ２の周期に応じて変化し、（00）₂，
（01）₂，（10）₂の出力を順次に送出する。

制御カウンタ３３は、更に詳細には、第３図に
示す如く、２つのJKフリツプフロツプ４４，４
５によつて構成されている。このフリツプフロツ
プ４４，４５のクロツク端子CKはクロツク入力
端子４２に夫々接続され、夫々のリセツト端子Ｒ
は初期状態設定回路９に接続されるリセツト端子
４３に結合され、前段のフリツプフロツプ４４の
Ｋ端子は高レベル電源＋Ｖに接続され、そのＪ端
子は後段のフリツプフロツプ４５の出力端子に
結合され、後段のフリツプフロツプ４５のＪ端子
は前段のフリツプフロツプ４４のＱ端子及びその
Ｋ端子は端子に接続され、後段のフリツプフロ
ツプ４５のＱ出力端子が2⁰出力端子３５ａとさ
れ、前段のフリツプフロツプ４４のＱ出力端子が
2¹出力端子３６ａとされている。従つて、アツプ
ダウンカウンタ２がアツプからダウンに切換わる
毎に出力状態が反転し、起動後に於いては、
PWM波の60度間隔で（00）₂，（01）₂，（10）₂の出
力が得られる。

第２図に示す分配ゲート回路３３が第５図〜第
７図のＬの信号で制御されると、第５図〜第７図
のＨで示す３相分の反転制御信号が第５図〜第７
図のＩ，Ｊ，Ｋで示すように分配され、出力端子
P₃，P₂，P₁から送出される。

３相交流の第１相に対応して設けられた第１の
JKフリツプフロツプ１７ａのＪ及びＫ端子は分
配ゲート回路３２の出力端子P₁に接続され、ク
ロツク端子CKはクロツクパルス発生回路１に結
合され、プリセツト端子PSは初期状態設定回路
９と同期化回路２０とに結合されているので、起
動時に第５図のＰに示す初期状態設定信号でプリ
セツトされた後に、第５図〜第７図のＫに示す反
転制御信号が入力すると、第５図〜第７図のＡに
示すクロツクパルスの立下りに同期して状態が反
転し、第１相出力ライン１８ａに第５図〜第７図
のＯに示すPWM波が得られる。即ち、第４図ｄ
に示すPWM波が得られる。

３相交流の第２相に対応して設けられた第２の
JKフリツプフロツプ１７ｂのＪ及びＫ端子は分
配ゲート回路３２の出力端子P₂に接続され、ク
ロツク端子CKはクロツクパルス発生回路１に結
合され、リセツト端子Ｒは初期状態設定回路９と
同期化回路２０とに結合されているので、起動時
に第５図のＰに示す初期状態設定信号でリセツト
された後に、第５図〜第７図のＪに示す反転制御
信号が入力すると、第５図〜第７図のＡに示すク
ロツクパルスの立下りに同期して状態が反転し、
第２相出力ライン１８ｂに第５図〜第７図のＮに
示すPWM波が得られる。即ち、第４図Ｃに示す
PWM波が得られる。

３相交流の第３相に対応して設けられた第３の
JKフリツプフロツプ１７ｃのＪ及びＫ端子は分
配ゲート回路３２の出力端子P₃の接続され、ク
ロツク端子CKはクロツクパルス発生回路１に結
合され、プリセツト端子PSは初期状態設定回路
９と同期化回路２０とに結合されているので、起
動時に第５図のＰに示す初期状態設定信号でプリ
セツトされた後に、第５図〜第７図のＩに示す反
転制御信号が入力すると、第５図〜第７図のＡに
示すクロツクパルスの立下りに同期して状態が反
転し、第３相出力ライン１８ｃに第５図〜第７図
のＭに示すPWM波が得られる。即ち、第４図ｂ
に示すPWM波が得られる。

上述から明らかなように、本実施例には次の利
点がある。

(イ) PWM制御時間領域を60度間隔に分割し、第
１、第２及び第３相で互いに重複しないように
したので、１つのアツプダウンカウンタ２で、
３相を制御することが可能になり、回路構成を
簡略化することができる。

(ロ) 実質的に実時間を発生するアツプダウンカウ
ンタの出力が所定値になつた時点に応答してフ
リツプフロツプ１７ａ〜１７ｃの出力を反転さ
せ、PWM波を作つているので、実時間制御が
可能になる。従つて回路構成の簡略化及び精度
の向上が可能になる。

(ハ) 初期状態設定回路９を設けたので、正確な動
作が可能になる。

(ニ) 同期化回路２０を設けたので、ノイズ等でフ
リツプフロツプ１７ａ〜１７ｃが誤まつて設定
状態となつても、一定周期で補正することがで
きる。

(ホ) クロツクパルス発生回路１のクロツク周波数
を変えることによつて出力PWM波の周波数を
変えることが可能である。

(ヘ) クロツクパルス発生回路１のクロツク周波数
を変えても、PWM波に於ける反転角度位置が
変化しないので、PWM波の周波数変化に無関
係に高周波成分を制御することができる。

第８図は、第１図に示すPWM波形成回路を使
用したモータ制御用インバータ回路を示すもので
ある。この方式では直流−交流変換するためのト
ランジスタインバータ５０の制御信号をPWM波
形成回路５１と断続パルス発生回路５２とに基づ
いて形成している。即ち、制御基準電圧V_Rによ
つて電圧制御発振器即ちVCO５３を駆動し、
VCO５３を第１図のクロツクパルス発生回路１
として使用している。VCO５３からクロツクパ
ルスが発生すると、PWM波形成回路５１は、第
１図で説明したようにPWM波を発生している。

一方、インバータ５０の出力電圧が検出され、
帰還回路５４を介して比較増幅回路５５に入力す
る。比較増幅回路５５に於いては検出電圧と基準
電圧V_Rとが比較され、差の電圧に対応した出力
が得られる。断続パルス発生回路５２はトランジ
スタチヨツパ回路から成り、直流電圧をトランジ
スタによつて第９図Ａに示すように断続した出力
を発生する。尚比較増幅回路５５の出力は、イン
バータ５０の出力電圧が低い時には第９図Ａのデ
ユテイ比を大とし、出力電圧が高い時にデユテイ
比を小とするように作用する。断続パルス発生回
路５２の出力とPWM波形成回路５１の出力とは
ANDゲート５６を介してインバータ５０の制御
端子に供給されるので、第９図Ａの断続パルスと
第９図ＢのPWM波との両方が同時に発生してい
る期間に、第９図Ｃの出力が得られ、これがイン
バータ５０のトランジスタのベース制御信号とな
る。尚インバータ５０は３相の場合には第１０図
に示すように６個のトランジスタQ₁〜Q₆と、６
個のダイオードD₁〜D₆とによつて構成され、ト
ランジスタQ₁〜Q₆を選択的に制御することによ
つて出力端Ｕ，Ｖ，Ｗから３相交流を発生する。
尚この第８図の方式に於いて、VCO５３から得
られるクロツクパルスの周波数を変えることによ
つて、インバータ５０の出力周波数を変えること
ができる。このように出力周波数を変えても、
PWM波の反転角度位置は一定に保たれるので、
高調波成分は実質的に変化しない。

以上、本発明の実施例について述べたが、本発
明はこれに限定されるものではなく、変形可能な
ものである。例えば、PWM波を180度期間で３
パルスとせずに、例えば５パルスとしてもよい。
また同期化信号を360度間隔で供給せずに、例え
ば720度間隔又は180度間隔等で供給するようにし
てもよい。またフリツプフロツプ１７ａ〜１７ｃ
をJKタイプ以外のフリツプフロツプで構成して
もよい。また第１図の反転制御信号発生回路１０
を種々変形することができる。また制御カウンタ
３３を３段のリングカウンタとしてもよい。

【図面の簡単な説明】

第１図は本発明の実施例に係わる３相のPWM
波形成回路を示すブロツク図、第２図は第１図の
分配ゲート回路を示すブロツク図、第３図は第１
図の制御カウンタを示すブロツク図、第４図は第
１図のａ〜ｅ点の状態を示す波形図、第５図、第
６図及び第７図は第１図のＡ〜Ｐ点の状態を半周
期（180度）のみ３分割して示す波形図、第８図
はPWM波形成回路を使用したインバータ回路を
示すブロツク図、第９図は第８図のＡ〜Ｃ点の状
態を示す波形図、第１０図は３相ブリツジ型トラ
ンジスタインバータを示す回路図である。 尚図面に用いられている符号に於いて、１はク
ロツクパルス発生回路、２はアツプダウンカウン
タ、９は初期状態設定回路、１０は反転制御信号
発生回路である。

Claims (1)

1. 【特許請求の範囲】 １ クロツクパルスを発生するクロツクパルス発
   生回路１と、 前記クロツクパルスを入力としてアツプカウン
   トとダウンカウントとを高調波低減パルス幅変調
   波の周期の1/6の周期で繰返すアツプダウンカウ
   ンタ２と、 前記アツプダウンカウンタ２のアツプ及びダウ
   ンを制御するアツプダウン制御手段と、 前記アツプダウンカウンタ２の出力が３相の高
   調波低減パルス幅変調波の反転時点に対応する値
   になつた時に反転制御信号を発生する反転制御信
   号発生回路１０と、 前記反転制御信号発生回路１０から得られる反
   転制御信号を、前記高調波低減パルス幅変調波の
   周期の1/6の時間幅を有してその第１、第２及び
   第３の出力端子に分配する反転制御信号分配回路
   ３１と、 前記分配回路３１の前記第１、第２及び第３の
   出力端子に夫々接続され、前記反転制御信号に応
   答して出力状態が反転し、高調波低減パルス幅変
   調波を発生する第１、第２及び第３のパルス幅変
   調波発生用フリツプフロツプ１７ａ，１７ｂ，１
   ７ｃとから成る３相の高調波低減パルス幅変調波
   形成回路。