JPH0542229B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、例えば直流−交流変換器（インバー
タ）を高調波低減を目的としてパルス幅変調
（PWM）制御する際に使用することが可能なパ
ルス幅変調波形成回路に関するものである。

インバータから正弦波に近似した交流を得る際
に、矩形波を複数のパルスに分割し、高調波成分
が少なくなるようにパルスを配列させることが望
ましい。このため、パルスを発生させる時点を示
すデータをメモリに予め記憶させておき、メモリ
からデータを繰返し読み出して必要なパルス幅変
調波を形成する方式が考えられる。しかし、精度
を上げるためには、メモリの容量を増大させた
り、メモリのアクセス時間を低減したりしなけれ
ばならなかつた。

ところで、高調波を低減するために第１のパル
ス幅変調を行う他に電圧を制御の目的で第１のパ
ルス幅変調波の一部又は全部を第２のパルス幅変
調波で断続する場合がある。この方式は本件出願
人が特開昭56−150973号公報で提案したものであ
り、これによれば、比較的簡単に高調波の低減と
電圧制御とが可能になる。しかし、この方式で偶
数次高調波成分を確実に除去することはまだ提案
されていない。

即ち、上記方式において第１のパルス幅変調波
を第２のパルス幅変調波で不規則に断続すると、
最終的に得られたパルス幅変調波の０度〜180度
区間においては90度、180度〜360度区間において
は270度を中心に対称なパルス配置になるとは限
らない。もし、非対称になると偶数次高調波成分
が生じる。

そこで、本発明の目的は、偶数次高調波成分を
比較的簡単に除去又は低減することができるイン
バータ用のパルス幅変調波形成回路を提供するこ
とにある。

上記目的を達成するための本発明は、パルス幅
変調波の基本波の位相の０度〜180度区間及び180
度〜360度区間に対応する位置に複数個の第１の
パルスを含み、且つ前記基本波の位相の０度〜
180度区間の前記複数個の第１のパルスは前記基
本波の位相の90度を中心に対称に配置され、前記
180度〜360度の区間の前記複数個の第１のパルス
は前記０度〜180度区間の前記複数個の第１のパ
ルスの位相反転したものに対して180度を中心に
対称になるように配置され、且つ前記複数個の第
１のパルスが高調波を低減するように配置された
パルス幅変調波を形成するパルス幅変調波形成回
路と、前記パルス幅変調波の基本波が所定位相に
あることを示す同期信号を得るための同期検出回
路と、前記同期検出回路から得られた前記同期信
号に基づいて、前記基本波の位相の少なくとも０
度、90度、180度、及び270度でアツプカウントと
ダウンカウントとを切換えてクロツクパルスを計
数することによつて、０度〜180度の区間におい
ては90度を中心に対称的なカウント出力を発生
し、180度〜360度区間においては270度を中心に
して対称的なカウント出力を発生するアツプダウ
ンカウンタと、前記アツプダウンカウンタのカウ
ント出力が変化する範囲に含まれ且つ互いに異な
るレベルを有し且つレベルを変えることができる
複数のデジタル信号を発生するデジタル信号発生
手段と、前記アツプダウンカウンタから得られた
デジタル出力と前記デジタル信号発生手段から発
生した複数のデジタル信号とが一致したか否かを
判定し、一致を示す信号を出力する一致判定手段
と、前記アツプダウンカウンタと前記デジタル信
号発生手段と前記一致判定手段とを有し、前記一
致判定手段から得られた一致を示す信号に応答し
て第２のパルスを発生し、前記デジタル信号発生
手段から発生するデジタル信号の数は前記第１の
パルスの発生時間に前記第２のパルスが複数個発
生するように決定されているパルス発生回路と、
前記パルス幅変調波形成回路から得られた前記パ
ルス幅変調波と前記パル発生回路から得られた前
記複数の第２のパルスとの論理積出力を形成し、
この論理積出を直流−交流変換のためのインバー
タのパルス幅変調制御信号として送出する論理積
回路とを備えたインバータのためのパルス幅変調
波形成回に係わるものである。

なお、本願では、前記論理積回路から送出され
る前記パルス幅変調制御信号を二重パルス幅変調
波と呼ぶことにする。

本発明によれば、第１のパルスから成るパルス
幅変調波のみでなく、第１のパルスとの論理積を
とるための第２のパルスも０度〜180度区間では
90度を中心に対称に配置するので、論理積回路か
ら得られる二重パルス幅変調波も90度を中心に対
称になり偶数次高調波の発生が抑制される。要す
るに、第１のパルスから成るパルス幅変調波の特
定された角度を基準にして第２のパルスを形成す
るためのアツプダウンカウンタを駆動し、第２の
パルスを特定された状態に発生させるので、偶数
次高調波の抑制を確実且つ容易に達成することが
できる。

次に、図面を参照して誘導電動機駆動用の３相
ブリツジ型インバータのパルス幅変調制御方式に
ついて述べる。

第１図はインバータを高調波低減PWM方式で
駆動するためのPWM波形成回路を示し、第２図
は第１図のPWM波形成回路の出力に結合される
ブリツジ型インバータ回路を示す。また、第３図
〜第５図は第１図の一部を詳しく示し、第６図及
び第７図は第１図〜第５図のＡ〜Ｚ点の状態を示
し、第第８図は第２のPWM波と二重パルス幅変
調波とを示し、第９図は１相分の第１のPWM波
を示し、第１０図はインバータの出力電圧を説明
的に示す。

第１図に於いて、１はクロツクパルス発生回路
であり、更に詳細には、可変分周器を含んで周波
数可変型に構成され、第７図Ａのパルスを発生す
るものである。２はフリツプフロツプで形成され
た波形整形回路であり、第７図Ｂのパルスを発生
する。３はアツプダウンカウンタであり、この入
力端子は波形整形回路２に接続されているので、
波形整形されたクロツクパルスをアツプカウント
又はダウンカウントし、カウント出力端子からデ
ジタル信号の形式の出力を発生する。尚このカウ
ンタ３は、リセツト端子及びアツプダウン制御端
子等も有している。そして、リセツト端子にリセ
ツト信号を受けてから計数を開始し、一定カウン
ト値即ち本実施例では０カウント及び20カウント
までアツプカウントした後に20から０カウントま
でダウンカウントすることを繰返して第６図及び
第７図Ｃに説明的に示すようなカウント出力Ｃを
発生する。

４，５，６，７，８，９，１０，１１は、アツ
プダウンカウンタ３の出力に基づいてPWM波の
角度を設定する角度設定回路であり、回路４はカ
ウントＣ＝０に基づいて０度でパルスを送出し、
回路５はカウントＣ＝３及びＣ＝19に基づいて±
4.5度及び±28.5度でパルスを送出し、回路６は
カウントＣ＝５に基づいて±7.5度でパルスを発
生し、回路７はカウントＣ＝８に基づいて±12度
でパルスを発生し、回路８はカウントＣ＝10に基
づいて±15度でパルスを発生し、回路９はカウン
トＣ＝14に基づいて±21度でパルスを発生し、回
路１０はカウントＣ＝15に基づいて±22.5度でパ
ルスを発生し、回路１１はカウントＣ＝20に基づ
いて±30度でパルスを発生する。尚、カウンタ３
は60度を１周期として動作するので、30〜90度、
90〜150度、150〜210度、210〜270度、270〜330
度の区間でも全く同様な動作となる。

１２は角度合成回路であり、各角度設定回路４
〜１１で検出した角度（カウント）検出パルスを
第７図Ｇに示す一連のパルス列として出力するも
のである。尚この一連のパルス列の周期は60度で
ある。１３は分配回路であり、第７図Ｇに示すパ
ルス列を第７図Ｎ，Ｏ，Ｐに示すように３つに分
配するものである。尚次段の回路との関係で一部
が重複分配されている。１４，１５，１６はラツ
チ回路であり、分配回路１３の出力とクロツク信
号とに基づいて第５図及び第７図でＲ，Ｓ，Ｔで
示す３相PWM波を形成する回路である。

１７は桁上げ検出回路であつて、カウントＣ＝
０に応答して第７図Ｄに示す桁上げ（ボロー）検
出パルスを発生するものである。１８は桁下げ検
出回路であつてカウントＣ＝20に応答して第７図
Ｅに示す桁下げ（キヤリー）検出パルスを発生す
るものである。１９は制御回路であつて、クロツ
クパルス、桁上げ検出パルス、桁下げ検出パルス
等に応答して、カウンタ３に第７図Ｆに示すよう
なアツプダウン制御信号を送り、また分配回路１
３の分配を制御するものである。尚カウンタ３は
第７図Ｆの高レベル信号でアツプ動作となり、低
レベル信号でダウン動作となる。

２０は補正回路であつて、桁上げ検出回路１７
の出力と、ラツチ回路１４の入力と、クロツクパ
ルスとに応答して、ラツチ回路１４の出力の角度
位相が零となる時点を検出し、残りのラツチ回路
１５，１６をクリアするための第７図Ｕのパルス
を発生するものである。この補正パルスが周期的
に発生すれば、ノイズ等で誤まつた出力状態が例
え生じても修正される。尚、ラツチ回路１４，１
５，１６及び補正回路２０のための第７図Ｑに示
すクロツクパルスは、波形整形回路２の反転出力
とクロツクパルス発生回路１をインバータ２１で
反転したパルスとをANDゲート２２に通すこと
によつて形成されている。

ラツチ回路１４，１５，１６から得られる第１
のPWM波の３相の出力ライン２３，２４，２５
は、二重パルス幅変調波を形成するための第１、
第２、第３のANDゲート２６，２７，２８に接
続されている。

ANDゲート２６，２７，２８のもう一方の入
力として第２のPWM波を形成するために、第２
のPWM波形成回路２９が設けられている。３０
は第２のPWM波形成用のアツプダウンカウンタ
であつて、アナログの三角波に対応したデジタル
出力を周期的に出力するものである。即ち、発振
器３１から供給される高い周波数のクロツクパル
スを第６図Ｙに示すように０からｎまでアツプカ
ウントし、しかる後ｎから０までダウンカウント
する。３２は同期検出回路を構成するための入力
反転ORゲートであり、桁上げ検出回路１７の出
力（第７図Ｄ）と桁下げ検出回路１８の出力（第
７図Ｅ）との両方に応答して第６図Ｖに示す同期
信号を送出する。尚この同期信号には、第６図
Ｒ，Ｔ，Ｓの第１のPWM波の０度に対応した０
度検出信号及び90度に対応した90度検出信号及び
180度に対応した180度検出信号が含まれている。
３３はアツプダウン制御信号形成用のＴ型フリツ
プフロツプであり、第６図Ｖに示すORゲート３
２の出力に応答して第６図Ｗの出力を発生する。
即ち、第６図Ｖの信号を1/2分周し、第６図Ｒ，
Ｔ，Ｓに示す３相の第１のPWM波の30度幅に相
当する矩形波をデユテイ比約50％で送出する。こ
のフリツプフロツプ３３のＱ出力はタイミングを
とるための微小遅延回路３４を介してカウンタ３
０のアツプダウン制御端子Ｕ／Ｄに接続されてい
るので、第６図Ｗのt₀〜t₁、t₂〜t₃等の高レベル
期間にカウンタ３０はアツプ動作となり、第６図
Ｙに示すように０からｎまでカウントする。ま
た、この第６図Ｗの低レベル期間に於いてカウン
タ３０はｎから０までダウンカウント状態とな
る。３５はフリツプフロツプ３３から得られる第
６図Ｗの出力パルスの前縁に応答して第６図Ｘに
示す微分パルスを送出する微分回路であり、この
出力はカウンタ３０のクリア端子CLに結合され
ている。従つて、カウンタ３０は第６図Ｘの微分
パルス即ちクリアパルスが発生する毎に零とな
る。尚、この微分パルスは、第６図Ｒ，Ｔ，Ｓの
第１のPWM波の少なくとも０度及び180度で発
生する。即ち各半サイクルのスタート点で必ず発
生する。カウンタ３０が第６図Ｗ，Ｘの信号で制
御されると、第１のPWM波の周期の1/6の期間
を有する出力を第６図Ｙに示す如く発生する。尚
このカウンタ３０の出力値は、各相の第１の
PWM波の90度を中心にして対称に配置される。

第２のPWM波形成回路２９は、第５図に示す
如く複数のデジタル値設定回路３６ａ，３６ｂ…
…３６ｎを含み、第６図Ｙに示す複数のデジタル
レベルL₁，L₂……L_o-1，L_oを設定する。また複
数の一致論理回路３７ａ，３７ｂ……３７ｎを含
み、カウンタ３０の出力とデジタル値設定回路３
６ａ〜３６ｎの出力との一致を検出する。各一致
論理回路３７ａ〜３７ｎの出力はORゲート３８
を介してＴ型フリツプフロツプ３９に入力する。
ORゲート３８から各レベルL₁〜L_oの一致出力が
発生する毎にトリガパルスが発生するので、フリ
ツプフロツプ３９の出力がトリガ入力毎に反転
し、第６図Ｚの第２のPWM波を発生し、これが
第１図のANDゲート２６，２７，２８の入力と
なる。第６図Ｙ及びＺでは図示の都合上、大きな
レベル差及び大きなパルス幅となつているが、実
際には数ｋHzの周波数となるように第６図Ｚの第
２のPWM波が発生する。尚、第１のPWM波の
周波数は数Hz〜100Hz程度である。第２のPWM
波形成回路２９は、第５図に示す如く設定値変更
回路４０を含んでいるので、検出又は設定に基づ
いてデジタル値設定回路３６ａ〜３６ｎの設定値
を変更することが可能である。設定値即ち第６図
ＹのレベルL₁〜L_oを変えれば、第６図Ｚの第２
のPWM波のデユテイ比が変化し、最終的にイン
バータの出力電圧を調整することが可能になる。

第１図のANDゲート２６，２７，２８には第
６図Ｒ，Ｔ，Ｓで示す第１のPWM波と第６図Ｚ
及び第８図Ａに示す第２のPWM波とが入力し、
第１のPWM波が高周波の第２のPWM波で断続
された形態の第８図Ｂに示すような二重パルス幅
変調波が出力される。

即ち、第８図Ａには第６図Ｚに示したものと同
一の第２のPWM波が示され、第８図Ｂには第１
図の例えばANDゲート２６から得られる二重パ
ルス幅変調波が示され、第８図Ｃには例えば第７
図Ｒに示す第１のPWM波が示されている。
ANDゲート２６は第８図Ａのパルスと第８図Ｃ
のパルスとが同時に発生している時に高レベル出
力を発生し、その他は低レベル出力を発生する。
換言すれば、第８図Ｃの第１のPWMパルスが発
生している期間のみ第８図Ａの第２のPWMパル
スがANDゲート２６を通過し、第８図Ｂの出力
が得られる。ANDゲート２７，２８においても
ANDゲート２６と全く同一の動作が生じる。第
８図Ｂのパルス列（二重パルス幅変調波）はパル
ス群を間欠的に配置したものに等しい。即ち、幅
Ｔ１の中に幅Ｔ２のパルスを複数個配置したもの
である。なお、幅Ｔ１は第８図Ｃに示す第１の
PWM波に従い、幅Ｔ２は第８図Ａの第２の
PWM波に従う。第８図のパルス列は第８図Ｃの
第１のPWMパルスを第８図Ａの第２のパルスで
更に変調したものであるので、二重パルス幅変調
波と呼ぶことができる。インバータの出力の低次
高調波成分の抑制は第８図Ｃのパルスの配置即ち
第７図Ｒ，Ｓ，Ｔに示すパルスの配置に大きく依
存し、第８図Ａの第２のPWM波のパルス幅Ｔ２
の変化にはあまり依存しない。従つて、第８図Ａ
の第２のPWM波の幅Ｔ２を変えてインバータか
ら負荷に供給する電力を制御しても低次高調波成
分の変化は少ない。要するに第８図Ｂに示すパル
ス群の幅Ｔ１及び位置をほとんど変化させない
で、このパルス群の中の個々のパルス幅Ｔ２を変
化させてインバータ出力を制御するので、低次高
調波成分を抑制しつつインバータ出力を制御する
ことが可能になる。本発明では更に、第２の
PWM波が90度及び270度を中心に対称に配置さ
れているので、偶数次高調波成分が極めて少なく
なる。

第１図に於いて、４１，４２，４３は位相反転
用NOT回路であり、ANDゲート２６，２７，２
８から得られる二重パルス幅変調波の反転信号を
形成する。

第２図は、第１図のANDゲート２６，２７，
２８の出力及びNOT回路４１，４２，４３の出
力で制御されるトランジスタS₁，S₂，S₃，S₄，
S₅，S₆と直流電源４４とから成る３相ブリツジ型
インバータである。このインバータのトランジス
タS₁，S₂，S₅のベースは第１図のANDゲート２
６，２７，２８に夫々結合され、トランジスタ
S₃，S₄，S₆のベースは第１図のNOT回路４１，
４２，４３に夫々結合される。これにより、出力
ラインに第１０図に説明的に示す出力電圧V_RS，
V_ST，V_TRを得ることが出来る。尚、第１０図で
は第２のPWM波による断続が省略されている。

この省略されている断続動作は第８図に従つて
行われる。即ち、インバータが第８図Ｂのパルス
列によつて制御されるので、インバータの出力電
圧も第８図Ｂに対応して断続し、第１０図Ａ〜Ｃ
に示すインバータの出力パルスの１つずつが第８
図Ｂのように断続される。この種の動作は前述の
特開昭56−150973号公報で周知である。

第３図は第１図の角度設定回路４〜１１及び角
度合成回路１２を詳しく示すものである。この図
に於いて、２⁰，２¹，２²，２³，２⁴で示すライン
は、第１図のカウンタ３の出力ラインであり、４
５，４６，４７，４８，４９はカウンタ３の出力
を反転するNOT回路であり、NANDゲート５
０，５１，５２，５３，５４，５５，５６，５７
は第１図の角度設定回路４〜１１に夫々対応する
ものである。尚、５８，５９はANDゲートであ
る。角度合成回路１２は、NANDゲート５０〜
５７の出力を合成する入力反転ORゲート６０で
構成されている。ライン６１は第４図の桁上げ検
出回路１７に接続されるものであり、ライン６２
は桁下げ検出回路１８に接続されるものである。

第４図は第１図の桁上げ検出回路１７、桁下げ
検出回路１８、分配回路１３、ラツチ回路１４〜
１６、制御回路１９、補正回路２０を詳しく示す
ものである。この図から明らかなように、桁上げ
及び桁下げ検出回路１７，１８は夫々NOT回路
で構成されている。また、第３図のORゲート６
０の出力端子に接続されるライン６３は、分配用
ANDゲート６４，６５，６６に接続されている。
ラツチ回路１４，１５，１６は、ANDゲート６
４〜６６の出力を入力とするJKフリツプフロツ
プによつて形成されている。制御回路１９は、３
つのJKフリツプフロツプ６７，６８，６９と、
３つのＤタイプフリツプフロツプ７０，７１，７
２と、３つのORゲート７３，７４，７５と、１
つのANDゲート７６とによつて構成されている。
そして、JKフリツプフロツプ６７のＪ端子には
桁上げ検出回路１７が接続され、Ｋ端子には桁下
げ検出回路が接続されている。従つて、第７図の
ＤとＥとに応答してＦの出力を発生する。またこ
のプリセツト端子PRには電源投入時の誤動作防
止のためのアツプダウン修正パルスを印加するラ
インが接続されている。更にこのフリツプフロツ
プ６７のクロツク入力端子CPにはNOT回路７７
を介して第１図に示した波形整形回路２のＱ出力
が結合されている。JKフリツプフロツプ６７の
Ｑ出力端子は次段のJKフリツプフロツプ６８，
６９のクロツク端子CPに接続されている。従つ
て、３つのＤタイプフリツプフロツプ７０，７
１，７２のＤ入力端子には、第７図のＩ，Ｊ，Ｈ
の波形が入力し、３つのORゲート７３，７４，
７５から第７図のＬ，Ｍ，Ｋの波形が得られ、分
配ANDゲート６４，６５，６６からは第７図の
Ｏ，Ｐ，Ｎの波形が得られる。補正回路２０は４
つのANDゲート７８，７９，８０，８１から成
り、周期的にPWM波を補正するパルスを発生す
る。

第９図は１相分の第１のPWM波の360度のパ
ルス列を示すものであり、１つの基本パルスＰ
と、16個の変調パルスP₁〜P₁₆とから成る。そし
て、本実施例では、a₁が０度、a₂が4.5度、a₃が
7.5度、a₄が12度、a₅が15度、a₆が21度、a₇が22.5
度、a₈が28.5度、a₉が30度、a₁₀が150度、a₁₁が
151.5度、a₁₂が157.5度、a₁₃が159度、a₁₄が165度、
a₁₅が168度、a₁₆が172.5度、A₁₇が175.5度、a₁₈が
180度、a₁₉が184.5度、a₂₀が187.5度、a₂₁が192度、
a₂₂が195度、a₂₃が201度、a₂₄が202.5度、a₂₅が
208.5度、a₂₆が210度、a₂₇が330度、a₂₈が331.5度、
a₂₉が337.5度、a₃₀が339度、a₃₁が345度、a₃₂が
448度、a₃₃が352.5度、a₃₄が355.5度、a₃₅が360度
にほぼ設定されている。

上述から明らかなように、第１図〜第１０図に
示す実施例では、第２のPWM波をカウンタ３０
を利用して形成し、第１のPWM波の90度でアツ
プカウントからダウンカウントに反転させるよう
に第１のPWM波に同期させているので、第２の
PWM波も90度を中心にして対称な波形となる。
従つて、偶数次高調波を除去することが可能にな
る。また第１のPWM波と出力変調波とのうなり
周波数成分も除去することが可能になる。尚低次
の奇数次高調波成分も勿論低減される。

またカウンタ３及び３０を第１のPWM波の周
期の1/6の周期で動作させるので、３相分の第１
及び第２のPWM波を共通のカウンタで形成する
ことが可能になる。

以上、本発明の実施例について述べたが、本発
明はこれに限定されるものではなく、更に変形可
能なものであり、例えば、単相インバータにも勿
論適用可能である。第１１図は単相の場合の制御
方式を示し、第１１図Ａの第１のPWM波の０度
と90度と180度を検出して第１１図Ｂのアツプダ
ウン制御信号を形成し、第１図のカウンタ３０に
相当するものに入力させる。また第１１図Ｂの微
分パルスを第１１図Ｃに示す如く形成し、０度と
180度で第１図のカウンタ３０に相当するものを
クリアする。これにより、アツプダウンカウンタ
から第第１１図Ｄに示す出力を得ることが出来
る。そこで、第５図と同様な回路でデジタル設定
レベルL₁〜L_oとカウンタ出力とを比較し、第１
１図Ｅに示す第２のPWM波を形成する。

また、第６図Ｙ、第第１１図Ｄに示すようなカ
ウンタ出力をＤ−Ａ変換器でアナログ信号に変換
し、アナログ三角波と設定レベルとの比較で第２
のPWM波を形成してもよい。

また、ANDゲート２６，２７，２８によつて
第2PのPWM波を第１のPWM波の全区間に付加
せずに、特開昭56−150973号公報に開示されてい
るような断続期間指定信号形成回路（小数決＝重
変調回路）を設け、指定された期間のみを断続波
形としてもよい。

【図面の簡単な説明】

第１図は本発明の実施例に係わる３相ブリツジ
型インバータ装置のPWM波形成回路を示すブロ
ツク図、第２図は第１図の回路の出力で駆動され
る３相ブリツジ型インバータを示す回路図、第３
図、第４図、及び第５図は第１図の一部を詳しく
示すブロツク図、第６図は第１図〜第４図に於け
るＣ，Ｒ，Ｔ，Ｓ，Ｖ，Ｗ，Ｘ，Ｙ，Ｚ点の状態
を示す波形図、第７図は第１図〜第４図のＡ〜Ｕ
点の状態を示す波形図、第８図は第１図及び第２
のPWM波と二重パルス幅変調波とを説明的に示
す波形図、第９図は第６図の波形を360゜の範囲で
示す波形図、第１０図は第２図のインバータの出
力電圧を示す波形図、第１１図は単相の実施例を
示す波形図である。 尚図面に用いられている符号に於いて、３は第
１のPWM波用カウンタ、１４，１５，１６は第
１のPWM波出力用ラツチ回路、２６，２７，２
８は２重パルス幅変形波形成用ANDゲート、２
９は第２のPWM波形成回路、３０は第２の
PWM波用カウンタ、３２は同期検出用ORゲー
トである。

Claims (1)

1. 【特許請求の範囲】 １ パルス幅変調波の基本波の位相の０度〜180
   度区間及び180度〜360度区間に対応する位置に複
   数個の第１のパルスを含み、且つ前記基本波の位
   相の０度〜180度区間の前記複数個の第１のパル
   スは前記基本波の位相の90度を中心に対称に配置
   され、前記180度〜360度の区間の前記複数個の第
   １のパルスは前記０度〜180度区間の前記複数個
   の第１のパルスの位相反転したものに対して180
   度を中心に対称になるように配置され、且つ前記
   複数個の第１のパルスが高調波を低減するように
   配置されたパルス幅変調波を形成するパルス幅変
   調波形成回路と、 前記パルス幅変調波の基本波が所定位相にある
   ことを示す同期信号を得るための同期検出回路
   と、 前記同期検出回路から得られた前記同期信号に
   基づいて、前記基本波の位相の少なくとも０度、
   90度、180度、及び270度でアツプカウントとダウ
   ンカウントとを切換えてクロツクパルスを計数す
   ることによつて、０度〜180度区間においては90
   度を中心に対称的なカウント出力を発生し、180
   度〜360度区間に置いては270度を中心にして対称
   的なカウント出力を発生するアツプダウンカウン
   タと、 前記アツプダウンカウンタのカウント出力が変
   化する範囲に含まれ且つ互いに異なるレベルを有
   し且つレベルを変えることができる複数のデジタ
   ル信号を発生するデジタル信号発生手段と、前記
   アツプダウンカウンタから得られたデジタル出力
   と前記デジタル信号発生手段から発生した複数の
   デジタル信号とが一致したか否かを判定し、一致
   を示す信号を出力する一致判定手段と、 前記アツプダウンカウンタと前記デジタル信号
   発生手段と前記一致判定手段とを有し、前記一致
   判定手段から得られた一致を示す信号に応答して
   第２のパルスを発生し、前記デジタル信号発生手
   段から発生するデジタル信号の数は前記第１のパ
   ルスの発生時間に前記第２のパルスが複数個発生
   するように決定されているパルス発生回路と、 前記パルス幅変調波形成回路から得られた前記
   パルス幅変調波と前記パルス発生回路から得られ
   た前記複数の第２のパルスとの論理積出力を形成
   し、この論理積出力を直流−交流変換のためのイ
   ンバータのパルス幅変調制御信号として送出する
   論理積回路と を備えたインバータのためのパルス幅変調波形成
   回路。