JPH025052B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、例えば直流―交流変換器（インバー
タ）をパルス幅変調（PWM）制御する際に使用
することが可能なパルス幅変調波形成回路に関す
るものである。

インバータから正弦波交流を得るためには、矩
形波を交互に発生するよりは、矩形波を複数のパ
ルスに分割し、高調波成分が少なくなるようにパ
ルスを配列させることが望ましい。このため、パ
ルスを発生させる時点を示すデータをメモリに予
め記憶させておき、メモリからデータを繰返し続
み出して必要なパルス幅変調波を形成する方式が
提案されている。しかし、精度を上げるために
は、メモリの容量を増大させたり、メモリのアク
セス時間を低減したりしなければならなかつた。

そこで、本発明の目的は、比較的容易且つ正確
にパルス幅変調波を形成することが可能な回路を
提供することにある。

上記目的を達成するための本願の発明は、実施
側を示す第１図の符号を参照にして説明すると、
クロツクパルスを発生するクロツクパルス発生回
路１と、前記クロツクパルス発生回路１に接続さ
れたクロツク入力端子３とアツプダウン制御信号
を受け入れるアツプダウン制御端子７とリセツト
端子５と計数出力端子４と桁上げ桁下げ出力端子
６とを備えたアツプダウンカウンタ２と、前記桁
上げ桁下げ出力端子６に接続されたトリガ入力端
子Ｔと前記アツプダウン制御端子７に接続された
出力端子Ｑとプリセツト入力端子PSとを備えた
Ｔフリツプフロツプ８と、前記アツプダウンカウ
ンタ２の出力が高調波低減パルス幅変調波の反転
時点に対応する値になつた時に反転制御信号を発
生する反転制御信号発生回路１０と、前記反転制
御信号発生回路１０から得られる前記反転制御信
号に対応して出力状態が反転し、高調波低減パル
ス幅変調波を発生するパルス幅変調波発生用フリ
ツプフロツプ１７と、前記アツプダウンカウンタ
２の前記リセツト端子Ｒと前記Ｔフリツプフロツ
プ８の前記プリセツト端子PSと前記パルス幅変
調波発生用フリツプフロツプ１７のプリセツト端
子PSに接続され、電源投入に応答して前記アツ
プダウンカウンタ２と前記Ｔフリツプフロツプ８
と前記パルス幅変調波発生用フリツプフロツプ１
７を予め決められた初期状態に設定する初期状態
設定回路９と、から成る高調波低減パルス幅変調
波形成回路に係わるものである。

上記発明は次の作用効果を有する。

(イ) クロツクパルス発生回路１とアツプダウンカ
ウンタ２とＴフリツプフロツプ８との組み合わ
せによつてアツプカウントとダウンカウントと
を一定周期で繰返す信号を容易に得ることがで
きる。

(ロ) 電源投入に基づいてアツプダウンカウンタ２
とＴフリツプフロツプ８とパルス幅変調波発生
用フリツプフロツプ１７が予め決められた初期
状態に設定されるので、正確に動作を開始させ
ることができる。

以下、図面を参照して本発明の実施例について
述べる。

本発明の実施例に係わる単相のPWM波形成回
路を示す第１図に於いて、１はクロツクパルス発
生回路であり、更に詳細には、電圧制御発振器
（VCO）によつて周波数可変型に構成されてい
る。

２はアツプダウンカウンタであり、この入力端
子３はクロツクパルス発生回路１に接続されてい
るので、クロツクパルスをアツプカウント又はダ
ウンカウントし、カウント出力端子４にカウント
出力をデジタル信号の形式で出力する。このカウ
ンタ２はは、リセツト端子５、桁上げ桁下げ出力
端子６、及びアツプダウン制御端子７を有してい
る。そして、リセツト端子５にリセツト信号を受
けてから計数を開始し、一定カウント値即ち本実
施例では０カウント及び45カウントで桁上げ桁下
げ出力端子６から０カウント検出パルス及び45カ
ウント検出パルスを第３図Ｂに示すように発生す
る。

８はアツプダウン制御用Ｔフリツプフロツプで
あり、Ｔ入力端子は桁上げ桁下げ端子６に結合さ
れ、Ｑ出力端子はアツプダウンカウンタ２のアツ
プダウン制御端子７に接続され、プリセツト端子
PSは初期状態設定回路９に接続されている。従
つて、Ｔフリツプフロツプ８のＴ入力端子に第３
図Ｂに示す如く高レベルパルスが入力する毎にそ
の前縁でトリガされ、そのＱ出力は第３図Ｃに示
す如く反転する。

カウント２は、制御端子７に第３図Ｃに示す高
レベルの信号を受けている間はアツプカウント動
作となり、クロツクパルスを順次に計数し、出力
端子４の計数値は第３図Ａに説明的に示すように
増大する。しかし、t₃時点で所定の45カウントと
なると、第３図Ｂのパルスが発生し、Ｔフリツプ
フロツプ８のＱ出力が低レベルになり、カウント
２はダウンカウント動作となる。従つて、出力端
子４の値は第３図Ａに示す如く順次に減少する。
しかる後に、t₆時点で０カウントとなると、この
０カウントが検出され、第３図Ｂのパルスが発生
し、Ｔフリツプフロツプ８のＱ出力が高レベルと
なるためカウンタ２は再びアツプ動作となる。t₉
時点及びt₁₂時点でもカウンタ折れ点制御がなさ
れることにより、t₁〜t₁₂のPWM波の周期の1/2
の繰返し周期のカウンタ出力を得ることが出来
る。

１０は反転制御信号発生回路であつて、反転デ
ータ供給回路１１と比較回路１２とから成る。反
転データ供給回路１１はPMW波の反転時点を識
別するための反転時点データを比較回路１２に供
給し、比較回路１２はカウンタ２から供給される
カウンタ出力と反転時点データとを比較し、一致
出力を発生する。

次に第２図を参照して反転制御信号発生回路１
０を更に詳しく述べる。第１図の実施例では、第
３図ＧのPWM波から明らかなように、カウンタ
２の１周期即ちπ期間に於けるt₀及びt₆時点（カ
ウント値０）と、t₁及びt₅時点（カウント値３）
と、t₂及びt₄時点（カウント値12）とに於いて反
転制御信号を発生させなければならない。従つ
て、カウンタ２の出力10進数で０即ち２進数で
（000000）₂になつたこと、及び10進数で３即ち２
進数で（000011）₂になつたこと、及び10進数で12
即ち２進数で（001100）₂になつたことを検出しな
ければならない。そこで、第２図の例では、
（000000）₂を検出するために６個の一致論理回路
A₁〜A₆を設け、夫々の一方の入力端子を第１図
のカウンタ２の出力端子４に接続している。また
夫々の他方の入力端子は夫々低レベルＬに設定さ
れている。即ち他方の入力端子にはデータ
（000000）₂が入力されている。従つてカウンタ２
の出力が（000000）₂になる毎に全ての一致論理回
路A₁〜A₆の出力が高レベルＨとなり、ANDゲー
ト１３から高レベルＨの出力が得られ、これが反
転制御信号としてORゲート１４から送出され
る。また（000011）₂を検出するために、６個の一
致論理回路B₁〜B₆が設けられ、この一方の入力
端子がカウンタ出力端子４に結合され、この他方
の入力端子が反転データ供給回路１１に結合され
ている。反転データ供給回路１１からは
（000011）₂のデータが付与されているので、カウ
ンタ２の出力が（000011）₂になると全ての一致論
理回路B₁〜B₆の出力が高レベルＨとなり、AND
ゲート１５が出力が高レベルとなり、ORゲート
から反転制御信号が送出される。また（001100）₂
を検出するために６個の一致論理回路C₁〜C₆が
設けられ、この一方の入力端子はカウンタ出力端
子４に結合され、この他力の入力端子は反転デー
タ供給回路１１に結合されている。このため、カ
ウンタ２の出力が（001100）₂になると、全ての一
致論理回路C₁〜C₆の出力が高レベルとなり、
ANDゲート１６から高レベル出力が得られ、OR
ゲート１４から反転制御信号が送出される。従つ
て、第１図の比較回路１２の出力端子即ち第２図
のORゲート１４の出力端子から、第３図Ｆに示
す如くt₀，t₁，t₂，t₄，t₅，t₆，t₇，t₈，t₁₀，t₁₁，
t₁₂，t₁₃で反転制御信号が送出される。

第１図に於ける１７は入力に応答して交互に反
転するJKフリツプフロツプであり、Ｊ及びＫ端
子が共に比較回路１２の出力に結合され、クロツ
ク端子CKがクロツクパルス発生回路１に結合さ
れている。この結果、Ｊ及びＫ端子に第３図Ｆに
示す高レベルの反転制御信号が入力する毎にＱ出
力は反転し、Ｑ出力端子に結合された出力ライン
１８に第３図Ｇに示すPWM波が得られる。この
PWM波はフイルタを通すことによつて比較的容
易に正弦波に変換される。しかし、実際には、こ
のPWM波を例えばトランジスタインバータのベ
ース制御信号として使用する。

初期状態設定回路９は、前述したように、電源
投入して同期して第３図Ｄに示すように初期状態
設定信号を送出するものであり、具体的には、正
の電源端子（＋Ｖ）と接地との間に抵抗９ａとコ
ンデンサ９ｂとを接続し、両者の間にインバータ
９ｃを接続したものである。従つて電源が投入さ
れてコンデンサ９ｂが所定電位に充電されるまで
は、インバータ９ｃから高レベルの初期状態設定
信号が送出される。尚この初期状態設定回路９は
ORゲート１９を介してJKフリツプフロツプ１７
のプリセツト端子PSに結合されているので、初
期状態には必ず第３図Ｇに示す如くフリツプフロ
ツプ１７がプリセツトされる。またカウンタ２は
リセツト、Ｔフリツプフロツプ８はプリセツトさ
れる。

２０は同期化回路であり、カウンタ２の一定カ
ウント値に於いて、フリツプフロツプ１７の出力
が予め決められた状態となるようフリツプフロツ
プ１７をプリセツトするものである。このため、
ANDゲート２１を含み、この出力端子はORゲー
ト１９を介してフリツプフロツプ１７のプリセツ
ト端子（PS）に結合され、またこの入力端子に
はカウンタ２の桁上げ桁下げ出力端子６、Ｔフリ
ツプフロツプ８のＱ出力端子、クロツクパルス発
生回路１、及び360度検出カウンタ２２が結合さ
れている。尚360度検出カウンタ２２はＴフリツ
プフロツプ８のＱ出力の立上りに応答して２カウ
ントした時点で出力パルスを発生し、しかる後、
リセツトされて再びＴフリツプフロツプ８のＱ出
力の立上りを数える。このため、第３図Ｅに示す
如く360度のt₁₂時点で同期化パルスが発生し、フ
リツプフロツプ１７が強制的にＱ出力が高レベル
になるようにプリセツトされる。従つて、ノイズ
等によつてフリツプフロツプ１７の状態が異常に
なつていたとしても、360度間隔で補正される。

上述から明らかなように、本実施例には次の利
点がある。

(イ) 実質的に実時間を発生するアツプダウンカウ
ンタの出力が所定値になつた時点に応答してフ
リツプフロツプ１７の出力を反転させ、PWM
波を作つているので、実時間制御が可能にな
る。従つて回路構成の簡略化及び精度の向上が
可能になる。

(ロ) 初期状態設定回路９を設けたので、正確な動
作が可能になる。

(ハ) 同期化回路２０を設けたので、ノイズ等でフ
リツプフロツプ１７が誤まつた設定状態となつ
ても、一定周期で補正することが出来る。

(ニ) クロツクパルス発生回路１のクロツク周波数
を変えることによつて出力PWM波の周波数を
変えることが可能である。

(ホ) クロツクパルス発生回路１のクロツク周波数
を変えても、PWM波に於ける反転角度位置が
変化しないので、PWM波の周波数変化に無関
係に高調波成分を制限することが出来る。

(ヘ) 反転制御信号発生回路１０に於ける反転デー
タ供給回路１１からのデータの変更によつて
PWM波の反転時点を容易に変更することが出
来る。

次に本発明の実施例に係わる３相のPWM波形
成回路を第４図〜第８Ｃ図を参照して説明する。
但し、第４図で符号１〜10，19〜22で示すもの
は、第１図で同一符号で示したものと実質的に同
一であるので、共通事項の説明を省略する。尚第
８Ａ図、第８Ｂ図、第８Ｃ図は紙面の都合上、
PWM波の半周期の波形を３分割して示すもので
ある。

第４図のカウンタ２は10進数で０から15まで
と、15から０までの計数を行うものであるので、
2⁰，2¹，2²，2³で示す４つの出力端子４を有す
る。そして第８Ａ図〜第８Ｃ図のＣに示すように
カウンタ２の計数値０と15とに応答して桁上げ桁
下げ出力端子６から出力パルスが発生するので、
Ｔフリツプフロツプ８のＱ出力は第８Ａ図〜第８
Ｃ図のＤに示す如くこれに応答して反転する。従
つてカウンタ２は、第８Ａ図〜第８Ｃ図のＢに10
進数で示すように０から15までアツプカウント
し、次に15か０までダウンカウントすることを繰
返す。第７図ａはカウンタ２の出力を説明的にグ
ラフとしたものであり、PWM波の周期の１／６
の周期でアツプカウントとダウンカウントとを繰
返すことを示す。このため、１つのカウンタ２か
ら得られる１つのカウンタ出力によつて第７図
ｂ，ｃ，ｄに示すように３相のPWM波を作り出
すことが可能になる。即ち、第７図に示す３相の
PWM波の１周期中のt₁，t₂，t₄，t₅，t₆，t₇，t₈，
t₁₀，t₁₁，t₁₂，t₁₃，t₁₄，t₁₆，t₁₇，t₁₈，t₁₉，t₂₀，
t₂₂，t₂₃，t₂₄，t₂₅，t₂₆，t₂₈，t₂₉，t₃₀，t₃₁，t₃₂，
t₃₄，t₃₅、に於いて夫々反転制御信号を得ること
が可能になる。

第７図から明らかなようにカウンタ２の何れの
周期に於いても、計数値が、０即ち２進数で
（0000）₂、及び３即ち２進数で（0011）₂、及び12
即ち２進数で（1100）₂の時に反転制御信号を送出
しなければならない。このため、第４図に於ける
反転制御信号発生回路１０は、（0000）₂の時点を
検出する第１のANDゲート２３を有する。この
第１のANDゲート２３の一方の入力端子はカウ
ンタ２の桁上げ桁下げ出力端子６に結合され、こ
の他方の入力端子はＴフリツプフロツプ８のＱ出
力端子に結合されるので、第８Ａ図〜第８Ｃ図の
Ｅに示すようにカウンタ２の出力が10進数で０の
時にANDゲート２３から高レベルパルスが発生
する。

またカウンタ２の３の出力即ち（0011）₂を検出
するための第２のANDゲート２４は４つの入力
端子を有し、下から１番目の入力端子はカウンタ
２の2°で示す出力端子に結合され、第２番目の入
力端子はカウンタ２の２¹で示す出力端子に結合
され、３番目の入力端子はカウンタ２の２²で示
す出力端子にインバータ２５を介して結合され、
４番目の入力端子はカウンタ２の２³で示す出力
端子にインバータ２６を介して結合されている。
従つてカウンタ２の４つの出力端子２³，２²，２
^１，２⁰に10進数の３を示す２進数（0011）₂の出力
が発生すると、第２のANDゲート２４の総ての
入力が高レベルとなり、第８Ａ図〜第８Ｃ図のＦ
に示す高レベルパルスが発生する。

またカウンタ２の12の出力即ち（1100）₂を検出
するための第３のANDゲート２７は４つの入力
端子を有し、その下から１番目の入力端子はカウ
ンタ２の２⁰出力端子にインバータ２８を介して
結合され、２番目の入力端子はカウンタ２の２¹
出力端子にインバータ２９を介して結合され、３
番目の入力端子はカウンタ２の２²出力端子に結
合され、４番目の入力端子はカウンタ２の２³出
力端子に結合されている。従つて、カウンタ２の
出力端子２³，２²，２¹，２⁰が10進数12に対応し
て（1100）₂になると、第３のANDゲート２７の
全部の入力が高レベルとなり、第８Ａ図〜第８Ｃ
図のＧに示す如く高レベルパルスが発生する。

３つのANDゲート２３，２４，２７の出力は
１つのORゲート３０の入力となるので、ORゲ
ート３０からは第８Ａ図〜第８Ｃ図のＨで示す３
相分の反転制御信号が出力される。

３１は反転制御信号分配回路であり、分配ゲー
ト回路３２と制御カウンタ３３とを含む。分配ゲ
ート回路３２は１つのデータ入力端子３４と、３
つの出力端子P₁，P₂，P₃と、制御入力端子３５，
３６とを有し、制御入力端子３５，３６に供給さ
れる第８Ａ図〜第８Ｃ図のＬに示す相選択制御信
号に基づいてデータ入力端子34に供給される第８
Ａ図〜第８Ｃ図のＨに示す３相分の反転制御信号
を第８Ａ図〜第８Ｃ図のＩ，Ｊ，Ｋに示すように
３分割して出力端子P₃，P₂，P₁に送り出す。

第５図は分配ゲート回路３２を詳しく示すもの
であり、第１、第２、及び第３の相選択ANDゲ
ート３７，３８，３９を有し、夫々のANDゲー
トに反転制御信号端子３４が結合されている。第
１の相選択ANDゲート３７には、２⁰，２¹で示
される制御入力端子３５，３６がインバータ４
０，４１を介して接続されているので、制御入力
端子３５，３６が共に低レベルの時に、反転制御
信号がANDゲート３７を通過することが可能で
ある。第２の相選択ANDゲート３８は制御入力
端子３５に直接に接続されていると共に、制御入
力端子３６にインバータ４１を介して接続されて
いる。従つて、制御入力端子３５が高レベルで制
御入力端子３６が低レベルの時に反転制御信号が
通過可能になる。また第３の相選択ANDゲート
３９は制御入力端子３５にインバータ４０を介し
て接続され且つ制御入力端子３６に直接に接続さ
れている。従つて一方の制御入力端子３５が低レ
ベルで、他方の制御入力端子３６が高レベルの時
に反転制御信号が通過可能になる。第１〜第３の
ANDゲート３７〜３９を順次に通過可能に付勢
するための制御カウンタ３３は、第４図に示す分
配ゲート回路３２の制御入力端子３５，３６に結
合された出力端子３５ａ，３６ａと、Ｔフリツプ
フロツプ８の出力端子に結合されたクロツク入
力端子４２と、初期状態設定回路９に結合された
リセツト端子４３とを有し、クロツク信号が入力
する毎に出力が反転し、（00）₂，（01）₂，（10）₂の
出力を繰返して送出するように構成されている。
Ｔフリツプフロツプ８の出力は、第８Ａ図〜第８
Ｃ図のＤから明らかなように、アツプダウンカウ
ンタ２のアツプカウントとダウンカウントとの切
換に同期して反転する。そして、３進カウンタに
構成されたこの制御カウンタ３３は、Ｔフリツプ
フロツプ８の出力パルスの前縁に同期して動作
し、また起動時は初期状態設定回路９の出力でリ
セツトされているので、その出力端子３５ａ，３
６ａは第８Ａ図〜第８Ｃ図のＬに示すようにアツ
プダウンカウンタ２の周期に応じて変化し、
（00）₂，（01）₂，（10）₂の出力を順次に送出する。

制御カウンタ３３は、更に詳細には、第６図に
示す如く、２つのJKフリツプフロツプ４４，４
５によつて構成されている。このフリツプフロツ
プ４４，４５のクロツク端子CKはクロツク入力
端子４２に夫々接続され、夫々のリセツト端子Ｒ
は初期状態設定回路９に接続されるリセツト端子
４３に結合され、前段のフリツプフロツプ４４の
Ｋ端子は高レベル電源＋Ｖに接続され、そのＪ端
子は後段のフリツプフロツプ４５の出力端子に
結合され、後段のフリツプフロツプ４５のＪ端子
は前段のフリツプフロツプ４４のＱ端子及びその
Ｋ端子は端子に接続され、後段のフリツプフロ
ツプ４５のＱ出力端子が２⁰出力端子３５ａとさ
れれ、前段のフリツプフロツプ４４のＱ出力端子
が２¹出力端子３６ａとされている。従つて、ア
ツプダウンカウンタ２がアツプからダウンに切換
わる毎に出力状態が反転し、起動時に於いては、
PWM波の60度間隔で（00）₂，（01）₂，（10）²の出
力が得られる。

第５図に示す分配ゲート回路３３が第８Ａ図〜
第８Ｃ図のＬの信号で制御されると、第８Ａ図〜
第８Ｃ図のＨで示す３相分の反転制御信号が第８
Ａ図〜第８Ｃ図のＩ，Ｊ，Ｋで示すように分配さ
れ、出力端子P₃，P₂，P₁から送出される。

３相交流の第１相に対応して設けられた第１の
JKフリツプフロツプ１７ａのＪ及びＫ端子は分
配ゲート回路３２の出力端子P₁に接続され、ク
ロツク端子CKはクロツクパルス発生回路１に結
合され、プリセツト端子PSは初期状態設定回路
９と同期化回路２０とに結合されているので、起
動時に第８Ａ図のＰに示す初期状態設定信号でプ
リセツトされた後に、第８Ａ図〜第８Ｃ図のＫに
示す反転制御信号が入力すると、第８Ａ図〜第８
Ｃ図のＡに示すクロツクパルスの立下りに同期し
て状態が反転し、第１相出力ライン１８ａに第８
Ａ図〜第８Ｃ図のＯに示すPWMが得られる。即
ち、第７図ｄに示すPWM波が得られる。

３相交流の第２相に対応して設けられた第２の
JKフリツプフロツプ１７ｂのＪ及びＫ端子は分
配ゲート回路３２の出力端子P₂に接続され、ク
ロツク端子CKはクロツクパルス発生回１に結合
され、リセツト端子Ｒは初期状態設定回路９と同
期化回路２０とに結合されるので、起動時に第８
Ａ図のＰに示す初期状態設定信号でリセツトされ
た後に、第８Ａ図〜第８Ｃ図のＪに示す反転制御
信号が入力すると、第８Ａ図〜第８Ｃ図のＡに示
すクロツクパルスの立下りに同期して状態が反転
し、第２相出力ライン１８ｂに第８Ａ図〜第８Ｃ
図のＮに示すPWM波が得られる。即ち、第７図
Ｃに示すPWM波が得られる。

３相交流の第３相に対応して設けられた第３の
JKフリツプフロツプ１７ｃのＪ及びＫ端子は分
配ゲート回路３２の出力端子P₃に接続され、ク
ロツク端子CKはクロツクパルス発生回路１に結
合され、プリセツト端子PSは初期状態設定回路
９と同期化回路２０とに結合されているので、起
動時に第８Ａ図のＰに示す初期状態設定信号でプ
リセツトされた後に、第８Ａ図〜第８Ｃ図のＩに
示す反転制御信号が入力すると、第８Ａ図〜第８
Ｃ図のＡに示すクロツクパルスの立下りに同期し
て状態が反転し、第３相出力ライン１８ｃに第８
Ａ図〜第８Ｃ図のＭに示すPWM波が得られる。
即ち、第７図ｂに示すPWM波が得られる。

第４図の同期化回路２０は、第１図と実質的に
同じであるが、この実施例の場合、PWM波の１
周期にアツプダウンカウンタ２が６回の繰返し動
作をなすので、360度検出カウンタ２２はアツプ
ダウンカウンタ２の出力の６周期を検出した時点
でパルスを発生し、ANDゲート２１から第７図
ｅの同期化制御信号を発生する。

上述から明らかなように、この３相PWM波形
成回路によつても、第１図の実施例と同様な作用
効果を得ることが出来る。更にまた、PWM波制
御時間領域を60度間隔に分割し、第１、第２、及
び第３相で互いに重複しないようにしたので、１
つのアツプダウンカウンタ２で、３相を制御する
ことが可能になり、回路構成を簡略化することが
出来る。

第９図は、第１図及び第４図に示すPWM波形
成回路を使用したモータ制御用インバータ回路を
示すものである。この方式では直流―交流変換す
るためのトランジスタインバータ５０の制御信号
をPWM波形成回路５１と断続パルス発生回路５
２とに基づいて形成している。即ち、制御基準電
圧V_Rによつて電圧制御発振器即ちVCOを駆動し、
VCO５３を第１図及び第４図のクロツクパルス
発生回路１として使用している。VCO５３から
クロツクパルスが発生すると、PWM波形成回路
５１は、第１図及び第４図で説明したように
PWM波を発生する。

一方、インバータ５０の出力電圧が検出され、
帰還回路５４を介して比較増幅回路５５に入力す
る。比較増幅回路に於いては検出電圧と基電圧
V_Rとが比較され、差の電圧に対応した出力が得
られる。断続パルス発生回路５２はトランジスタ
チヨツパ回路から成り、直流電圧をトランジスタ
によつて第１０図Ａに示すように断続した出力を
発生する。尚比較増幅回路５５の出力は、インバ
ータ５０の出力電圧が低い時には第１０図Ａのデ
ユテイ比を大とし、出力電圧が高い時にデユテイ
比を小とするように作用する。断続パルス発生回
路５２の出力とPWM波形成回路５１の出力とは
ANDゲート５６を介してインバータ５０の制御
端子に供給されるので、第１０図Ａの断続パルス
と第１０図ＢのPWM波との両方が同時に発生し
ている期間に、第１０図Ｃの出力が得られ、これ
がインバータ５０のトランジスタのベース制御信
号となる。尚インバータ５０は３相の場合には第
１２図に示すように６個のトランジスタQ₁〜Q₆
と、６個のダイオードD₁〜D₆とによつて構成さ
れ、トランジスタQ₁〜Q₆を選択的に制御するこ
とによつて出力端Ｕ，Ｖ，Ｗから三相交流を発生
する。尚この第９図の方式に於いて、VCO５３
から得られるクロツクパルスの波数を変えること
によつて、インバータ５０の出力周波数を変える
ことが出来る。このように出力周波数を変えて
も、PWM波の反転角度位置は一定に保たれるの
で、高調波成分は実質的に変化しない。

第１１図は第１図の回路を使用することが出来
るインバータ回路の別の実施例を示すものであ
る。この実施例では、PWM波形成回路５１の比
較回路１２を第２図に示す如く形成し、この比較
回路１２に供給する反転データを、インターフエ
ース５８を介してマイクロプロセツサ５７から供
給している。インバータ５０の出力電圧はAD変
換回路５９によつてデジタル信号に変換されて、
マイクロプロセツサ５７の入力となるので、マイ
クロプロセツサ５７は、基準電圧V_Rと検出電圧
との差が等しくなるようなPWM波のパルス幅を
計算し、PWM波の反転位置を示す信号即ち反転
データを第１図の比較回路１２に送る。従つて、
第１図の比較回路１２は、カウンタ２の出力が反
転データと一致した時点で反転制御信号を送出す
る。第１１図のインバータ５０は出力電圧が一定
になるようにパルス幅制御されたPWM波によつ
て制御される。

以上、本発明の実施例について述べたが、本発
明はこれに限定されるものではなく、更に変形可
能なものである。例えば、第１図の実施例では、
カウンタ２を180度の周期で駆動せずに、第３図
で鎖線で示すように60度の周期で駆動してもよ
い。これによりカウンタ２を小形且つ低コスト化
することが出来る。また３相のPWM波を得る場
合に、第４図に示すように一つのカウンタ２で３
つのPWM波を形成せずに、第１図に示す回路を
３組設け、60度の位相差で駆動してもよい。また
PWM波を180度期間で３パルスとせずに、例え
ば５パルスとしてもよい。また同期化信号を360
度間隔で供給せずに、例えば720度間隔又は180度
間隔で供給するようにしてもよい。またフリツプ
フロツプ１７をJKタイプ以外のフリツプフロツ
プで構成してもよい。また第４図の反転制御信号
発生回路１０を第２図と同様な回路構成としても
よい。また制御カウンタ３３を３段のリングカウ
ンタとしてもよい。またカウンタ２の周期を
PWM波の周期の１／ｎ又はｎ倍（但しｎは整
数）から選択された更に別の周期としてもよい。

【図面の簡単な説明】

第１図は本発明の実施例に係わるPWM波形成
回路を示すブロツク図、第２図は第１図の反転制
御信号発生回路を示すブロツク図、第３図は第１
図のＡ〜Ｇ点の状態を示す波形図、第４図は本発
明の実施例に係わる３相のPWM波形成回路を示
すブロツク図、第５図は第４図の分配ゲート回路
を示すブロツク図、第６図は第４図の制御カウン
タを示すブロツク図、第７図は第４図のａ〜ｅ点
の状態を示す波形図、第８Ａ図、第８Ｂ図及び第
８Ｃ図は第４図のＡ〜Ｐ点の状態を半周期（180
度）のみ示す波形図、第９図はPWM波形成回路
を使用したインバータ回路を示すブロツク図、第
１０図は第９図のＡ〜Ｃ点の状態を示す波形図、
第１１図はPWM波形成回路を使用したインバー
タ回路の別の例を示すブロツク図、第１２図は３
相ブリツジ型トランジスタインバータを示す回路
図である。 尚図面に用いられている符号に於いて、１はク
ロツクパルス発生回路、２はアツプダウンカウン
タ、９は初期状態設定回路、１０は反転制御信号
発生回路、１１は反転データ供給回路、１２は比
較回路、１７はJKフリツプフロツプ、２０は同
期化回路である。

Claims (1)

1. 【特許請求の範囲】 １ クロツクパルスを発生するクロツクパルス発
   生回路１と、 前記クロツクパルス発生回路１に接続されたク
   ロツク入力端子３とアツプダウン制御信号を受け
   入れるアツプダウン制御端子７とリセツト端子５
   と計数出力端子４と桁上げ桁下げ出力端子６とを
   備えたアツプダウンカウンタ２と、 前記桁上げ桁下げ出力端子６に接続されたトリ
   ガ入力端子Ｔと前記アツプダウン制御端子７に接
   続された出力端子Ｑとプリセツト入力端子PSと
   を備えたＴフリツプフロツプ８と、 前記アツプダウンカウンタ２の出力が高調波低
   減パルス幅変調波の反転時点に対応する値になつ
   た時に反転制御信号を発生する反転制御信号発生
   回路１０と、 前記反転制御信号発生回路１０から得られる前
   記反転制御信号に対応して出力状態が反転し、高
   調波低減パルス幅変調波を発生するパルス幅変調
   波発生用フリツプフロツプ１７と、 前記アツプダウンカウンタ２の前記リセツト端
   子Ｒと前記Ｔフリツプフロツプ８の前記プリセツ
   ト端子PSと前記パルス幅変調波発生用フリツプ
   フロツプ１７のプリセツト端子PSに接続され、
   電源投入に応答して前記アツプダウンカウンタ２
   と前記Ｔフリツプフロツプ８と前記パルス幅変調
   波発生用フリツプフロツプ１７を予め決められた
   初期状態に設定する初期状態設定回路９と、 から成る高調波低減パルス幅変調波形成回路。