JPS63213300A

JPS63213300A - 電源制御装置

Info

Publication number: JPS63213300A
Application number: JP4718287A
Authority: JP
Inventors: 直久都築
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-02
Filing date: 1987-03-02
Publication date: 1988-09-06
Anticipated expiration: 2011-01-31
Also published as: JPH0810640B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は電源制御装置、特にシンクロトロンなどの粒子
加速器の磁場コイルに電流を供給するＭ源装置の制御装
置に関する。

（従来の技術）シンクロトロン加速器は、荷電粒子が円形軌道を描きな
がらエネルギー（速度）を増加させ、高エネルギー状態
の粒子を得るものであるが、荷電粒子を円形軌道を描く
ように曲げるために偏向電磁石を使用する。又、粒子軌
道の補正等の目的で四重横磁場や六重極磁場を発生する
電磁石も使用される。これらの電磁石は極めて高い精度
や安定性を要求されるため、この電磁石のコイルに電流
を供給する直流電源装置も同様の精度と安定性−を実現
しなければならない。

第６図は従来の電磁石電源システムの構成図であり、複
数の磁場コイル１．２．３に対して、夫々電源装置１０
．２０．３０より電流１１　、Ｉ２、Ｉ３が供給される
。これらの各電流■１、Ｉ２、Ｉ３の基準値Ａ１、Ａ２
　ｓ　Ａ３は、予め設定されたパターンの波形として電
源装置１０．２０．３０に与えられる。

次に、基準値Δ１、Ａ２、Ａ３がどのように作られるか
を説明する。計算機（ｃｐｕ）ｓｏは基準値Ａ１、Ａ２
、Ａ３の波形を計算ｔａ５０の記憶装置に運転パターン
データとして保存している。

そして運転開始前に各メモリ装置１２．２２．３２に対
してデータバス６０を経由して、この運転パターンが書
込まれる。メモリ装置１２．２２．３２からは基準値が
ディジタル信号で出力されるが、この出力の周期はクロ
ックパルス発生装置（ＣＰＧ）４０からのクロック信号
Ｃによる。

即ち、クロック信号Ｃの１個のパルスが入力される毎に
、メモリ装置１２．２２．３２から１ワードずつデータ
が順次読出され、ディジタル出力値Ｄ１、Ｄｌ　、Ｄ３
として基準値が出力される。Ｄｌ、Ｄｌ、Ｄ３は夫々デ
ィジタル・アナログ変換Ｓ（Ｄ／＾変換器）１１．２１
．３１にてアナログ信号Ａ１、Ａ２、Ａ３に変換される
。クロック信号Ｃはクロックパルス発生装置（ＣＰＧ）
４０により作られるが、このクロック信号の動作の開始
は、計算機５０から出力される起動信号Ｓにより行なわ
れる。メモリ装置１２．２２．３２のうち特定の装置、
例えばメモリ装置１２からクロック切替信号Ｐ１及び停
止信号Ｐ２が出力され、クロックパルス発生装置４０に
入力される。クロック切替信号Ｐ１はメモリ装置１２の
予め定められたアドレスの位置にマーカーとして記録さ
れていて、このアドレスのデータが読出された時点でＰ
１信号が出力されるようになっている。

このＰ１信号によりクロックパルス発ｉ装＠４０内でク
ロック信号Ｃの周波数牽切替える。又、停止信＠Ｐ　２
はクロック信号Ｃの動作を中止して、磁場コイルの通電
の停止を指示するものである。

第７図は動作説明のタイムチャー１・である。先ず、起
動信号Ｓによりクロック信号Ｃが動作を開始する。これ
により基準信号、例えばＡ１は図示するように、クロッ
ク信号Ｃの周期で階段状に変化する。実際に通電される
電流値１１は、Ａ１の変化より若干の時間遅れをもって
Ａ１に追従する。

次に、ある時点でクロック切替信号Ｐ１が出力された場
合、この信号Ｐ１によりクロック信号Ｃの周期は切替え
られる。この場合、電流基準信号Ａ１の変化が緩かなた
め、周期は長くしている。

このように周期を長くする利点は、データ但、従ってメ
モリ装置１２．２２．３２のメモリ容量を小さくするこ
とができることである。

（発明が解決しようとする問題点）上記した従来装置では、運転パターン（６！場コイルの
通電波形）は、予め定められたもの、即ち、プレプログ
ラムであって運転途中でこのパターンに対し何らかの変
更を行なうことは出来ない。

しかしながら、装置の調整等のために任意の時間、磁場
コイル電流値を所定の値で一定値に保持するような運転
も必要となることがある。

この場合、従来装置ではそのような運転パターンを通常
のパターンとは別に作成しでおく必要がある。但し、こ
の場合、メモリ容量の制約から電流値を一定に継続でき
る時間は任意ではなく、メモリ容量とクロック信号の周
期で決まる制限値を越えることは出来ない。

本発明は上記した不都合を解決するためになされたもの
であり、予め決められた運転パターンにおいて、必要に
応じてオペレータが運転状態を一定値にホールドして、
計測器や各種機器の調整等を行なうことの可能な電源制
御装置を提供することを目的としている。

［発明の構成］（問題点を解決するための手段）本発明は上記目的を達成するために、第１図に示すよう
に、クロックパルス発生装置８０とメモリ装置１２．２
２．３２とクロックパルス停止許可信号Ｂ１及びクロッ
クパルス再開信号Ｂ２を発生する信号発生手段７０とを
備え、予め計算機５０よりメモリ装置１２．２２．３２
に対してデータバス６０を介して書込まれた運転パター
ンデータをクロックパルス発生装置８０の発生するクロ
ック信号によって順次読出し、この読出したデータを基
準信号として出力する場合に、メモリ装＠１２内にある
クロック停止データを読出した時点で、クロックパルス
停止許可信号Ｂ１がＯＮとされる時、クロックパルス発
生装置８０はクロック信号の発生を停止し、クロックパ
ルス再開信号Ｂ２がＯＮとされた時点でクロックパルス
発生装置は、クロック信号の発生を再開して、メモリ装
置内のパルス出力指定データの読出しと基準値出力動作
とを行なうよう構成した。

（作用）このような構成によると、通常運転時においては、クロ
ックパルス停止許可信号Ｂ１はＯＦＦとなっているため
、メモリ装置１２において、クロック停止データを読出
した時点で、このメモリ装置１２からクロック停止信号
Ｐ３がクロックパルス発生装置８０に与えられるが、ク
ロック信号は停止しない。

従って、メモリ装置１２．２２．３２からは、基準信号
Ｄ１、Ｄ２、Ｄ３がクロック信号の周期で出力され、メ
モリ装置１２．２２．３２に記憶された運転パターンデ
ータに従った運転が行なわれる。

ここで、調整等の必要性から運転の磁場コイルを一時的
に停止する場合は、先ずクロックパルス停止許可信号Ｂ
１をＯＮとしておけば、メモリ装置からクロック停止信
号Ｐ３がクロックパルス発生装置８０に与えられると、
その時点でクロック信号Ｃの発生は中断される。

従って、メモリ装置１２．２２．３２からは新たに基準
信号Ｄ１、Ｄ２、Ｄ３の出力が行なわれず、運転状態は
クロック停止直前の状態に維持される。

この状態は、クロックパルス再開信号Ｂ２をＯＮとする
ことにより解除され、クロック信号Ｃの出力が開始され
、メモリ装置１２．２２．３２からの基準値Ｄ１、Ｄ２
、Ｄ３の出力が再開される。

（実施例）以下図面を参照して実施例を説明する。

第１図は本発明による電源制御装置の一実施例の構成図
である。

第１図において、第６図と同一相当部分には同一符号を
付して説明を省略する。

メモリ装置１２．２２．３２には、クロックパルス発生
装置８０より出力されるクロック信号Ｃが入力される。

又、メモリ装置１２．２２．３２からクロックパルス発
生装置８０には、停止信＠Ｐ２とクロック停止信号Ｐ３
が与えられる。

メモリ装置１２．２２．３２に記憶されるデータは、計
口機５０の記憶装置に保存されている運転パターンデー
タのうちから、運転の目的に応じて選択されたデータを
データバス６０を介して伝送されたものである。

又、クロックパルス発生装置８０には、クロックパルス
停止許可信号Ｂ１とクロックパルス再開信号８２が押し
ボタンスイッチなどで構成される信号発生手段７０より
与えられ、更に、計算機５０からは起動信号Ｓが与えら
れる。

第２図はメモリ装＠１２の構成例図である。即ち、メモ
リ１２１の１ワードのデータは、パルス出力指定データ
ａｔと、基準値データｂｔとから成り、１＝０〜ｎワー
ドのデータが順番にメモリ１２１に記憶される。データ
書込回路１２２は計算ｔｌｉ５０よりデータバス６０を
介して送られるデータを順番にメモリ１２１に書込む動
作を行なう。メモリ１２１のデータは、クロック信号Ｃ
の一つのパルスをデータ読出回路１２３が受取る毎に、
順番に１ワードずつ読出し、その読出したデータをデコ
ーダ１２４に渡す。デコーダ１２４においては、読出さ
れたデータをパルス出力指定データａｔと基準値データ
ｂｔとに分離して、ｂ、のデータはそのままディジタル
出力レジスタ１２５にセットし、ａｔについては、ａｔ
＝１の時、パルス出力回路１２６に対して停止信号Ｐ２
の出力を指示し、ａｔ＝２の時はクロック停止信号Ｐ３
の出力を指示する。なお、前記したａｔの値１．２以外
は零としておく。

データ読出回路１２３はメモリ１２１の最終データを読
込むと、次の読込番地を先頭番地に戻す動作も行なうが
、動作の説明は第４図を用いて後述する。

第３図はクロックパルス発生装置８０の構成図である。

クロックパルス発生装置８０は、発振回路８１、フリッ
プフロップ回路８２、論理積回路８３．８５、論理和回
路８４．８６より構成される。計算機５０より出力され
る起動信号Ｓと、クロックパルス再開信号Ｂ２は論理和
回路８４に入力され、出力Ｓ１を得る。

Ｓｌはフリツプフロツプ回路８２のセット入力となる。

クロックパルス停止許可信号Ｂ１と、クロック停止信号
Ｐ３は論理積回路８５に入力され、出力Ｒ４を得る。こ
の出力Ｒ１と停止信号Ｐ２は論理和回路８６に入力され
、出力Ｒ２を得る。この出力Ｒ２はフリップフロップ回
路８２のリセット入力となる。フリップフロップ回路８
２はセット入力がＯＮとなった時、出力Ｃ１を導出する
。又、リセット入力がＯＮとなった時、出力Ｃ１の導出
を阻止する。

Ｃ１と発振回路８１の出力Ｇｏとは論理積回路８３に入
力され、クロック信号Ｃを得る。要するに、Ｃ１がＯＮ
の間、Ｃｏのパルス列がＣとして出力される。

メモリ装置１２．２２．３２については、その構成を第
２図により説明したが、更に動作を第４図に示すフロー
チャートにより説明する。なお、データ書込回路１２２
の動作は、運転開始前に計算機５０よりデータが送られ
てきて、メモリ１２１に書込むオフライン的動作であり
、第４図では説明を省略する。　第４図において、この
装置の起動操作、即ち、電源投入や初期化操作により動
作を開始する。

初期起動時はメモリ１２１の読出し先頭番地Ｉを０ワー
ド目にセットする。

次に、クロック信号ＣがＯＦＦから０Ｎ（０から１）に
変化したかどうかの判定がデータ読出回路１２３におい
て行なわれ、変化なしの場合（ＯＮ）、この判定の前に
戻る。変化ありの場合（Ｙｅｓ）、メモリ１２１よりＩ
ワード目のデータを読出す。

次に、■が最終番地かどうかの判定を行ない、最終番地
の場合（Ｙｅｓ）、次回の読出番地Ｉを０にセットし、
ＯＮの場合、■に１を加える。

次に、デコーダ１２４において、読出した１ワードのデ
ータをパルス出力指定データａｔとＩＩ値データｂｔと
に分離し、ｂｔをディジタル出力レジスタ１２５にセッ
トし、ａｔが１の場合、パルス出力回路１２６よりＰ２
を出力すると同時に、■を０とする（Ｐ２は停止である
ため、次回の開始を先頭番地からとする）。

ａｔが２の場合、パルス出力回路１２６よりＰ３を出力
し、ａｔが１．２以外の時（Ｏの時）は、Ｐ２　、Ｐ３
の出力を行なわず、りＯツク信号の判定の前に戻る。

次に、上記実施例の作用を第５図のタイムチャートによ
り説明する。

先ず、メモリ装置１２．２２．３２に対しては計算機５
０より、運転パターンデータが第２図に示したようなデ
ータ形式で伝送され、記憶される（第５図ではこの部分
の動作は省略されている）。運転開始が起動信号Ｓによ
り指示されると、第３図に示すフリップフロップ回路８
２はセット入力Ｓ１がＯＮとなるため、この出力Ｃ１が
ＯＮとなり、発振回路８１の出力のパルス列がクロック
信号Ｃとして出力される。クロックパルス停止許可信号
Ｂ１は、通常、起動信号Ｓが出力される前にＯＮ状態に
されている。

メモリ装置１２はクロック信号Ｃのパルスが一つ入る毎
にメモリ１２１から１ワードを読出し、Ｄｌで示すよう
に基準値をステップ状に更新していく。

メモリ１２１のアドレスがクロック停止信’Ｍ　Ｐ　３
の出力指定のあるデータに達したところで、Ｐ３がＯＮ
となる。

従って、Ｂ１がもともとＯＮであるから、Ｐ３がＯＮと
なると第３図に示したように、論理積回路８５の出力Ｒ
１がＯＮとなり、論理和回路８６の出力Ｒ２はＯＮとな
るため、フリップフロップ回路８２のリセット入力がＯ
Ｎとなる。従って、出力Ｃ１はＯＦＦとなる。

そこで、論理積回路８３のクロック信号Ｃのパルス列は
停止する。このため、第５図のＤｌに示されるように基
準値は、メモリ装置１２．２２．３２のデータ読出動作
が行なわれなくなって一定値に維持される。この一定値
を維持する時間は、クロックパルス再開信号Ｂ２がＯＮ
する迄継続する。Ｂ２がＯＮすると、第３図において論
理和回路８４の出力がＯＮとなり、従って、フリップフ
ロップ回路８２のセット入力がＯＮとなるため、出力で
あるＣ１がＯＮトなり、クロック信号Ｃのパルス列の出
力が開始する。このため、第５図のＤｌに示ずように、
基準１直の更新出力を開始する。第２図でメモリ１２１
の最終データに達したところで、停止信号Ｐ２の出力指
定データが読出される。Ｐ２が出力されると、第３図に
示すように論理和回路８６の出力Ｒ２はＯＮとなるので
、フリツプフロツプ回路８２のリセット入力がＯＮとな
り、出力Ｃ１はＯＦＦとなるので、クロック信号Ｃのパ
ルス列は停止する。同時にメモリ装置１２．２２．３２
の基準値出力Ｏとなり、メモリ１２１の読出先頭アドレ
スは先頭番地に戻る。

第５図に示すように、基準ｆｎＤ１　（Ａ１）は階段状
の変化とならざるを得ないが、このステップ変化の周期
は磁場コイルの時定数に比較して、極めて短いものとし
、コイルに流れる電流１ＩＩ１１．１□、Ｉ、は滑ら□
かに変化するように設計されている。

なお、第５図において、クロックパルス停止許可信号Ｂ
、がＯＮとされない場合は、Ｐ３がＯＮとなっても第３
図に示したように、フリップフロップ回路８２のリセッ
ト入力はＯＮとならず、従って、クロック信号Ｃのパル
ス列の停止が行なわれない。

これは、通常運転が行なわれることを意味する。

上述した本発明の実施例においては、予めクロックパル
ス停止許可信号Ｂ１をＯＮとしておくことにより、運転
の途中の所定のポイントでの定常状態を作ることができ
、その間に各種装置の調整などの作業を行なうことが出
来る。

又、通常運転を行なう時は、クロックパルス停止許可信
号Ｂ１をＯＦＦとしておけば良いので、全く同じ運転パ
ターンデータを使用することが出来る。このため、運転
パターンデータを保存しておく記憶装置の節約と、デー
タ作成の負担が軽減される。

（他の実施例）（１）上記実施例では、計算機５０を使用して運転パタ
ーンデータを保存していたが、計算機５０を使用しなく
ても、メモリ装ｄ１２．２２．３２にデータを消去され
ずに保存しておく機能があれば、本発明の効果は同じも
のである。この時、起動信号Ｓは他の手段、例えばスイ
ッチ、シーケンス回路などによって出力する。

（２）クロックパルス停止許可信Ｑ　Ｂ　１及びクロッ
クパルス再開信号Ｂ２と計算Ｉ！１５０を使用して、プ
ログラムされた出力とすることも出来るし、又、実施例
では２種類のスイッチを使用する場合を示したが、一つ
のスイッチを使用して、Ｂ１、Ｂ２相当の信号を出力す
る回路を構成することも可能である。

（３）クロック信号Ｃは全てのメモリ装置１２．２２．
３２共通の信号であるが、異なるクロック信号としても
本発明の効果は同じである。

（４）メモリ装置等の種類は３種類に限らず、任意の数
であっても本発明の主旨を変えるものではない。

（５）第５図において、クロックの停止は一点で行なう
よう説明したが、クロック停止信号Ｐ３の出力の指定を
複数回行ない、複数の点でクロック停止の動作を行なう
ことも可能である。

更に、従来のようにクロック切替信号Ｐ１を使用して、
クロック周期の切替えを行なうことも出来る。

［発明の効果］以上説明した如く本発明によれば、予め決められた運転
パターンにおいて、必要に応じてオペレータが運転状態
を一定値にホールドし、各種装置の調整等の作業を行な
うことが出来る。これは、加速器のように多様な装置、
計測器等を備えるシステムでは極めて有用な機能である
。

又、運転パターンデータは調整用として通常の運転デー
タと別に作る必要が無く、又、メモリ装置の容のの増加
を回避することも出来る。

【図面の簡単な説明】

第１図は本発明による電源！１Ｊ御装置の一実施例の構
成を説明する図、第２図は第１図に示す実施例のメモリ
装置の構成を示す図、第３図は第１図に示す実施例のク
ロックパルス発生装置の構成を示す図、第４図はメモリ
装置の動作を説明するフローチャート、第５図は第１図
に示す実施例の動作を示すタイムチャート、第６図は従
来装置の構成を示す図、第７図は従来装置の動作を示す
タイムチャートである。１．２．３・・・磁場コイル１０．２０．３０・・・電源装置１１．２１．３１・・・０／八変換器１２．２２．３２・・・メモリ装置８０・・・クロックパルス発生装置５０・・・計算ｖ１６０・・・データバス７０・・・信
号発生手段

Claims

【特許請求の範囲】

加速器の複数の磁場コイルの夫々に電流を供給する電源
装置と、前記電源装置の出力電流の基準値となる信号を
運転パターンデータとして出力する複数のメモリ装置と
、前記各メモリ装置に対して運転パターンデータを順次
読出すためのクロック信号を発生するクロックパルス発
生装置と、前記各メモリ装置に対して運転パターンデー
タを出力すると共に、クロックパルス発生装置に対して
起動信号を出力する計算機とを備え、計算機からの起動
信号を契機として前記各磁場コイルに通電を行なう電源
制御装置において、メモリ装置内の所定番地内にはパル
ス出力指定データを設けて、クロック停止信号と停止信
号とをクロックパルス発生装置に対して出力し、前記ク
ロックパルス発生装置には信号発生手段からのクロック
パルス停止許可信号とクロックパルス再開信号とを出力
し、前記パルス出力指定データ中のクロック停止信号が
出力された時点で、クロックパルス停止許可信号が出力
されている時、クロックパルス発生装置はクロック信号
の発生を停止し、クロックパルス再開信号が出力された
時点でクロックパルス発生装置はクロック信号の発生を
再開し、メモリ装置内のパルス出力指定データの読出し
と基準値出力動作とを行なうことを特徴とする電源制御
装置。