JP2011044996A - クロック分周回路および方法 - Google Patents

Abstract

【課題】有理数分周して得られたクロック信号から、サイクル時間が一定の新たなクロック信号を、大きな回路面積や多くの消費電力を必要とすることなく、容易に生成する。
【解決手段】マスク制御回路２０Ａにより、クロック信号ＳのＭ個のクロック・パルスのうち、クロック信号Ｂから生成される、サイクル時間が一定のクロック信号Ｃにおいて、クロック・パルスが存在するタイミング以外のクロック・パルスを、除去するクロック・パルスとして選択し、選択したクロック・パルスのタイミングを示すマスク信号を生成し、マスク回路１０Ａにより、マスク制御回路２０Ａで生成されたマスク信号２５Ａに応じて、クロック信号Ｓのクロック・パルスを除去することによりクロック信号Ｂを生成する。
【選択図】 図１

Description

本発明は、回路技術に関し、特にクロック信号を任意の有理数分周比で分周する分周回路技術に関する。

半導体装置に集積された複数の回路、例えば機能ブロックを構成する各回路のそれぞれに、周波数の異なるクロック信号を分配する方法として、ある周波数の入力クロック信号から、機能ブロックごとに、より低い周波数のクロック信号を分周して生成し、それぞれの機能ブロックに分配する技術がある。

このようなクロック信号分配技術で用いられる、ある周波数の入力クロック信号から、より低い周波数のクロック信号を分周するクロック分周回路には、分周比、すなわち分周前の入力クロック信号の周波数と分周後のクロック信号の周波数の比が１／Ｍ（Ｍは整数）である整数分周回路と、分周比がＮ／Ｍ（Ｎ、Ｍは整数）であっても分周が可能な有理数分周回路とに大別される。
このうち整数分周回路は、カウンタ回路を用いて容易に実現することができるが、有理数分周回路は、その回路構成が複雑となる。

有理数分周回路の回路構成については、例えば、特許文献１、特許文献２などで、提案されている。これら文献に記載された関連技術によると、まず、分周比の分子を設定するＮの値を、入力クロック信号のサイクルごとに累積的に加算する。次に、その加算結果が分周比の分母を設定するＭの値より大きくなった場合には、その加算結果からＭを引く。これらの動作を行い、その加算結果を参照して、入力クロック信号のクロック・パルスを適切にマスクする、すなわち間引くことにより有理数分周を実現している。

図８および図９を参照して、上記関連技術によるクロック分周回路における問題の具体例を説明する。図８は、関連技術のクロック分周回路を用いた半導体集積回路例である。図９は、関連技術のクロック分周回路の動作を示すタイミングチャート図である。

図８に示すように、関連技術のクロック分周回路２００は、入力する分周比設定情報２０１に基づいて、入力クロックＳを有理数分周することでクロックＢを生成する。
クロック分配回路２１０は、例えばクロックツリー回路から構成され、クロックＢの分配対象までの分配遅延が同一になるように設計レイアウトを行うことによって、クロックＢのクロックスキューを低減する。これによって、クロックＢで駆動する回路が同期的に動作することを実現する。

図９には、入力クロックＳを分周比１１／１２〜４／１２で分周して生成したクロックＢが示されている。クロックＢは、入力するクロックＳのクロック・パルスを適切にマスクすることにより生成することができる。例えば、分周比が９／１２のクロックＢは、クロックＳのタイミングＴ０〜Ｔ１１にある１２個のクロック・パルスのうち、タイミングＴ３、Ｔ８、Ｔ１１にある３個のクロック・パルスをマスクすることで生成している。

特開２００５‐４５５０７号公報 特開２００６‐１４８８０７号公報

しかしながら、このような関連技術による有理数分周回路では、有理数分周して得られたクロック信号が入力クロック信号である場合、このような入力クロック信号から、サイクル時間が一定の新たなクロック信号を、容易に生成できないという問題点があった。

このような有理数分周回路が用いられる回路装置では、有理数分周して得られたクロック信号を入力クロック信号として、この入力クロック信号から、例えば、半導体装置の外部へ出力するクロック信号、ＰＬＬ回路への位相調整のためのフィードバック信号、アナログ回路への入力クロック信号など、サイクル時間が一定の新たなクロック信号を生成する必要がある場合がある。

関連技術によるクロック分周回路２００で有理数分周して得たクロック信号は、サイクル時間が一定ではない。例えば、分周比が９／１２のクロックＢにおいて、タイミングＴ１のクロック・パルスとＴ２のクロック・パルスの間のサイクル時間は入力クロックＳの１サイクル分であるが、タイミングＴ２のクロック・パルスとＴ４のクロック・パルスの間のサイクル時間はクロックＳの２サイクル分である。

さらに、関連技術によるクロック分周回路２００は、生成したクロックＢから、さらに別のクロック信号を生成することを想定していない。そのため、生成したクロック信号から、サイクル時間が一定の別のクロック信号を生成することは困難である。なぜなら、関連技術によるクロック分周回路２００は、サイクル時間が一定の別のクロック信号を生成するのに必要なクロック・パルスをもマスクして、クロックＢを生成する場合があるからである。

図９を参照して具体例を説明する。図９において、周波数がクロックＳの１／３（＝４／１２）で、かつサイクル時間が一定のクロックＣを図示している。図９から明らかのように、クロックＣの生成には、タイミングＴ０、Ｔ３、Ｔ６、Ｔ９にクロック・パルスが必要である。ところが、タイミングＴ３、Ｔ６、Ｔ９において、クロックＳのクロック・パルスをマスクしてクロックＢを生成している場合がある。

具体的には、タイミングＴ３において、分周比が９／１２の場合（９１）、６／１２の場合（９２）、５／１２の場合（９３）にクロック・パルスをマスクしている。同様に、タイミングＴ６において、５／１２の場合（９４）にクロック・パルスをマスクしている。同様に、タイミングＴ９において、分周比が７／１２の場合（９５）、６／１２の場合（９６）、５／１２の場合（９７）にクロック・パルスをマスクしている。
このように、関連技術では、サイクル時間が一定のクロックＣの生成に必要なタイミングで、クロックＳのクロック・パルスをマスクすることにより、クロックＳを有理数分周比を有するクロックＢを生成しているため、クロックＢからクロックＣを生成することができない。

したがって、関連技術によるクロック分周回路２００の入力クロック信号が、有理数分周して得られたクロックＢであって、サイクル時間が一定のクロック信号が必要とされている場合、関連技術によるクロック分周回路２００とは別のクロック信号生成手段によって、クロックＳからサイクル時間が一定のクロック信号を生成する必要がある。さらに、クロック分配回路２１０とは別のクロック分配手段によって、生成したサイクル時間が一定のクロック信号を分配する必要がある。その結果、クロック信号の生成や分配に必要な回路面積や消費電力が大きくなるという問題がある。

本発明はこのような課題を解決するためのものであり、有理数分周して得られたクロック信号から、サイクル時間が一定の新たなクロック信号を、大きな回路面積や多くの消費電力を必要とすることなく、容易に生成できるクロック分周技術を提供することを目的としている。

このような目的を達成するために、本発明にかかるクロック分周回路は、Ｎ／Ｍ（Ｎは正整数，ＭはＮより大きい正整数）により規定された分周比に基づいて、入力クロック信号のＭ個のクロック・パルスのうち、Ｍ−Ｎ個分のクロック・パルスを除去することにより、当該入力クロック信号をＮ／Ｍ分周した出力クロック信号を生成するクロック分周回路であって、入力クロック信号のＭ個のクロック・パルスのうち、出力クロック信号から生成される、サイクル時間が一定のクロック信号において、クロック・パルスが存在するタイミング以外のクロック・パルスを、除去するクロック・パルスとして選択し、選択したクロック・パルスのタイミングを示す制御信号を生成する制御回路と、制御回路で生成された制御信号に応じて、入力クロック信号のクロック・パルスを除去することにより出力クロック信号を生成する処理回路とを備えている。

また、本発明にかかるクロック分周方法は、Ｎ／Ｍ（Ｎは正整数，ＭはＮより大きい正整数）により規定された分周比に基づいて、入力クロック信号のＭ個のクロック・パルスのうち、（Ｍ−Ｎ）個分のクロック・パルスを除去することにより、当該入力クロック信号をＮ／Ｍ分周した出力クロック信号を生成するクロック分周方法であって、入力クロック信号のＭ個のクロック・パルスのうち、出力クロック信号から生成される、サイクル時間が一定のクロック信号において、クロック・パルスが存在するタイミング以外のクロック・パルスを決定するステップと、決定されたクロック・パルスを除去することにより出力クロック信号を生成するステップとを備えている。

本発明によれば、有理数分周して得られたクロック信号から、サイクル時間が一定の新たなクロック信号を、大きな回路面積や多くの消費電力を必要とすることなく、容易に生成することができる。

第１の実施の形態にかかるクロック分周回路の構成を示すブロック図である。 第１の実施の形態にかかるクロック分周回路の動作を示すタイミングチャートである。 第１の実施の形態にかかるクロック分周回路の他の動作を示すタイミングチャートである。 第２の実施の形態にかかるクロック分周回路の構成を示すブロック図である。 第２の実施の形態にかかる他のクロック分周回路の構成を示すブロック図である。 第２の実施の形態にかかるクロック分周回路の動作を示すタイミングチャートである。 第２の実施の形態にかかるクロック分周回路の動作を示すタイミングチャートである。 関連技術のクロック分周回路を用いた半導体集積回路例である。 関連技術のクロック分周回路の動作を示すタイミングチャート図である。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかるクロック分周回路について説明する。図１は、第１の実施の形態にかかるクロック分周回路の構成を示すブロック図である。
図１のクロック分配システムには、本実施の形態にかかるクロック分周回路１００Ａ、１００Ｂ、およびクロック分配回路１１０が設けられている。

クロック分周回路１００Ａは、入力するクロックＳを有理数分周してクロックＢを生成する。クロック分配回路１１０は、クロックツリー回路から構成され、クロックＢの分配対象までの分配遅延が同一になるように設計レイアウトを行うことによって、クロックＢを低スキューで分配する。クロック分周回路１００Ｂは、入力するクロックＢを有理数分周して、サイクル時間が一定のクロックＣを生成する。

クロック分周回路１００Ａは、分周比設定情報４０ＡのＮ／Ｍ（Ｎは正の整数、ＭはＮより大きい正の整数）で規定された分周比に基づいて、クロックＳ（入力クロック信号）の連続するＭ個のクロック・パルスのうち、Ｍ−Ｎ個分のクロック・パルスをマスクして除去することにより、クロックＳをＮ／Ｍの分周比で有理数分周したクロックＢ（出力クロック信号）を生成する回路である。

クロック分周回路１００Ａは、主な回路として、マスク回路（処理回路）１０Ａとマスク制御回路（制御回路）２０Ａとを含んでいる。
マスク回路１０Ａは、入力されたマスク信号２５Ａに応じて、クロックＳのクロック・パルスのうちのいずれか１つ以上をマスクして、クロックＳのクロック・パルス列から除去することによりクロックＢを生成して出力する機能を有する。

マスク制御回路２０Ａは、クロック分周回路１００Ｂが生成するサイクル時間が一定のクロックＣのクロック・パルスに同期したタイミングに基づいて、マスク信号２５Ａを生成し当該マスク信号２５Ａをマスク回路１０Ａへ出力する機能を有する。すなわち、マスク制御回路２０Ａは、クロックＳのＭ個のクロック・パルスのうち、クロック信号Ｂから生成される、サイクル時間が一定のクロックＣにおいて、クロック・パルスが存在するタイミング以外のクロック・パルスを、除去するクロック・パルスとして選択し、選択したクロック・パルスのタイミングを示すマスク信号（制御信号）２５Ａを生成する。

ここで、マスク信号２５Ａは、クロックＳの連続するＭ個のクロック・パルスのタイミングのうち、当該クロックＣのクロック・パルスのタイミングを除く他のタイミングに対して、Ｍ−Ｎ個分のクロック・パルスをマスクするマスクタイミングを割り当てた信号である。
マスク制御回路２０Ａは、分周比設定情報４０Ａを参照して、生成するクロックＢの分周比Ｎ／Ｍを入力する。さらに、分周比設定情報４０Ｂおよび位相信号３０を参照して、クロックＣのクロック・パルスに同期したタイミングを入力する。

一方、クロック分周回路１００Ｂは、分周比設定情報４０ＢのＫ／Ｎ（Ｋは正の整数、ＮはＫより大きい正の整数）で規定された分周比に基づいて、クロックＢ（入力クロック信号）の連続するＮ個のクロック・パルスのうち、Ｎ−Ｋ個分のクロック・パルスをマスクして除去することにより、クロックＢをＫ／Ｎの分周比で有理数分周した、サイクル時間が一定のクロックＣ（出力クロック信号）を生成する回路である。

ここで、クロックＢは、前述のとおり、クロック分周回路１００ＡにおいてＮ／Ｍで分周されたクロックである。したがって、クロック分周回路１００Ｂは、分周されていないクロック信号であるクロックＳに対してＫ／Ｍ（＝（Ｎ／Ｍ）×（Ｋ／Ｎ））の分周比で分周されたクロックＣを生成することになる。

クロック分周回路１００Ｂは、主な回路として、マスク回路（処理回路）１０Ｂとマスク制御回路（制御回路）２０Ｂとを含んでいる。
マスク回路１０Ｂは、入力されたマスク信号２５Ｂに応じて、クロックＢのクロック・パルスのうちのいずれか１つ以上をマスクして、クロックＢのクロック・パルス列から除去することによりクロックＣを生成して出力する機能を有する。

マスク制御回路２０Ｂは、クロック分周回路１００ＡがクロックＳを有理数分周して生成するクロックＢのクロック・パルスのタイミングに基づいて、マスク信号２５Ｂを生成し当該マスク信号２５Ｂをマスク回路１０Ｂへ出力する機能を有する。
ここで、マスク信号２５Ｂは、クロックＢの連続するＮ個のクロック・パルスのタイミングのうち、サイクル時間を一定のクロックＣを生成するのに必要なクロック・パルスのタイミングを除く他のタイミングに対して、Ｎ−Ｋ個分のクロック・パルスをマスクするマスクタイミングを割り当てた信号である。

マスク制御回路２０Ｂは、分周比設定情報４０Ｂを参照して、生成するクロックＣの分周比Ｋ／Ｍを入力する。さらに、分周比設定情報４０Ａおよび位相信号３０を参照して、クロックＢのクロック・パルスのタイミングを入力する。
なお、クロックＳ、分周比設定情報４０Ａ、分周比設定情報４０Ｂ、および位相信号３０については、上位回路（図示せず）から供給されるものとする。

［第１の実施の形態の動作］
次に、図２を参照して、本発明の第１の実施の形態にかかるクロック分周回路の動作について説明する。図２は、第１の実施の形態にかかるクロック分周回路の動作を示すタイミングチャートである。ここでは、クロックＢの分周比を規定するＮ／Ｍにおいて、分周比分母Ｍ＝１２、分周比分子Ｎ＝１１〜４としている。また、クロックＣの分周比を規定するＫ／Ｍにおいて、分周比分母Ｍ＝１２、分周比分子Ｋ＝４としている。

クロック分周回路１００Ａは、クロックＳを分周比Ｎ／１２（Ｎ＝１２〜４）で分周したクロックＢを生成する。クロック分周回路１００Ｂは、クロックＢを分周比４／Ｎ（Ｎ＝１２〜４）で分周したサイクル時間が一定のクロックＣを生成する。したがって、クロックＣは、クロックＳに対して分周比４／１２（＝（Ｎ／１２）×（４／Ｎ））で分周したクロック信号である。
このとき、クロックＣとクロックＢの位相関係は、クロックＳの１２サイクルで一巡する。図２では、この位相関係が一巡する１２サイクルのタイミングがＴ０〜Ｔ１１で示されている。

クロック分周回路１００Ｂは、タイミングＴ０、Ｔ３、Ｔ６、Ｔ９におけるクロック・パルスはマスクせず、それ以外のタイミングにおけるクロック・パルスをマスクすることで、サイクル時間が一定のクロックＣを生成する。
また、クロック分周回路１００Ａは、クロック分周回路１００Ｂがサイクル時間が一定のクロックＣを生成するのに必要なタイミングＴ０、Ｔ３、Ｔ６、Ｔ９におけるクロック・パルスはマスクせず、それ以外のクロック・パルスをマスクすることでクロックＢを生成する。

したがって、マスク制御回路２０Ａは、上記クロックＣのクロック・パルスのタイミングではないタイミングＴ１、Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８、Ｔ１０、Ｔ１１のいずれかに対して、Ｍ−Ｎ個分のクロック・パルスをマスクするマスクタイミングを割り当てたマスク信号２５Ａを生成する。

このようなクロックＢは、分周比の小さい場合から、クロック・パルスをマスクするタイミングを追加割り当てしていくことで、生成することができる。
例えば、クロックＳのタイミングＴ０〜Ｔ１１にある１２個のクロック・パルスのうち、Ｔ０、Ｔ３、Ｔ６、Ｔ９以外のタイミング、例えばタイミングＴ２に対してマスクタイミングを割り当てれば、分周比１１／１２のクロックＢを生成できる。さらに、Ｔ８に対してマスクタイミングを追加割り当てすれば、分周比１０／１２のクロックＢを生成できる。さらにＴ５に対して追加割り当てすれば、分周比の９／１２のクロックＢを生成できる。さらにＴ１１に対して追加割り当てすれば、分周比の８／１２のクロックＢを生成できる。

また、さらにＴ１に対して追加割り当てすれば、分周比７／１２のクロックＢを生成できる。さらに、Ｔ７に対して追加割り当てすれば、分周比６／１２のクロックＢを生成できる。さらにＴ４に対して追加割り当てすれば、分周比の５／１２のクロックＢを生成できる。さらにＴ１０に対して追加割り当てすれば、分周比の４／１２のクロックＢを生成できる。

次に、図３を参照して、本発明の第１の実施の形態にかかるクロック分周回路の別の動作について説明する。図３は、第１の実施の形態にかかるクロック分周回路の他の動作を示すタイミングチャートである。ここでは、クロックＢの分周比を規定するＮ／Ｍにおいて、分周比分母Ｍ＝１２、分周比分子Ｎ＝１１〜３としている。また、クロックＣの分周比を規定するＫ／Ｍにおいて、分周比分母Ｍ＝１２、分周比分子Ｋ＝３としている。

すなわち、クロック分周回路１００Ａは、クロックＳを分周比Ｎ／１２（Ｎ＝１２〜３）で分周したクロックＢを生成する。クロック分周回路１００Ｂは、クロックＢを分周比３／Ｎ（Ｎ＝１２〜３）で分周したクロックＣを生成する。したがって、クロックＣは、クロックＳに対して分周比３／１２（＝（Ｎ／１２）×（３／Ｎ））で分周したクロック信号である。

クロック分周回路１００Ｂは、タイミングＴ０、Ｔ４、Ｔ８におけるクロック・パルスはマスクせず、それ以外のタイミングにおけるクロック・パルスをマスクすることで、サイクル時間が一定のクロックＣを生成する。

クロック分周回路１００Ａは、クロック分周回路１００Ｂがサイクル時間が一定のクロックＣを生成するのに必要なタイミングＴ０、Ｔ４、Ｔ８におけるクロック・パルスはマスクせず、それ以外のクロック・パルスをマスクすることでクロックＢを生成する。したがって、マスク制御回路２０Ａは、上記クロックＣのクロック・パルスのタイミングではないタイミングＴ１、Ｔ２、Ｔ３、Ｔ５、Ｔ６、Ｔ７、Ｔ９、Ｔ１０、Ｔ１１のいずれかに対して、Ｍ−Ｎ個分のクロック・パルスをマスクするマスクタイミングを割り当てたマスク信号２５Ａを生成する。

図２の場合と同様に、このようなクロックＢは、分周比の小さい場合から、クロック・パルスをマスクするタイミングを追加割り当てしていくことで、生成することができる。
例えば、クロックＳのタイミングＴ０〜Ｔ１１にある１２個のクロック・パルスのうち、Ｔ０、Ｔ４、Ｔ８以外のタイミング、例えばタイミングＴ９に対してマスクタイミングを割り当てれば、分周比１１／１２のクロックＢを生成できる。さらに、Ｔ５に対してマスクタイミングを追加割り当てすれば、分周比１０／１２のクロックＢを生成できる。さらにＴ１に対して追加割り当てすれば、分周比の９／１２のクロックＢを生成できる。さらにＴ７に対して追加割り当てすれば、分周比の８／１２のクロックＢを生成できる。

また、さらにＴ１１に対して追加割り当てすれば、分周比７／１２のクロックＢを生成できる。さらに、Ｔ３に対して追加割り当てすれば、分周比６／１２のクロックＢを生成できる。さらにＴ２に対して追加割り当てすれば、分周比の５／１２のクロックＢを生成できる。さらにＴ１０に対して追加割り当てすれば、分周比の４／１２のクロックＢを生成できる。さらにＴ６に対して追加割り当てすれば、分周比の３／１２のクロックＢを生成できる。

以上、図２および図３のそれぞれにおいて、クロックＳに対して分周比４／１２または３／１２であるサイクル時間が一定のクロックＣを生成する場合の動作について説明した。同様に、クロックＣの分周比がその他の場合についても、本発明の第１の実施の形態にかかるクロック分周回路１００Ａ、１００Ｂにより、クロックＢおよびクロックＣを生成することができる。

［第１の実施の形態の効果］
このように、本実施の形態では、クロック分周回路１００Ａを構成するマスク制御回路２０Ａにより、マスク信号２５Ａを生成してマスク回路１０Ａへ出力している。この際、マスク信号２５Ａは、クロック分周回路１００Ｂが生成するサイクル時間が一定のクロックＣのクロック・パルスに同期したタイミングに基づいて、当該クロックＣのクロック・パルスのタイミングを除く他のタイミングに対して、クロックＳのクロック・パルスをマスクするマスクタイミングを割り当てた信号である。

このため、サイクル時間が一定のクロックＣの生成のためにクロック・パルスが必要なタイミングでは、クロックＢのクロック・パルスがマスクされなくなる。その結果、クロックＣの生成にクロック・パルスが必要なタイミングでは必ず、クロックＢにクロック・パルスが出力される。

これに応じて、クロック分周回路１００Ｂを構成するマスク制御回路２０Ｂは、マスク信号２５Ｂを生成してマスク回路１０Ｂへ出力する。この際、マスク信号２５Ｂは、クロックＣのクロック・パルスのタイミングを除く他のタイミングに対して、クロックＢのクロック・パルスをマスクするマスクタイミングを割り当てた信号である。

このため、サイクル時間が一定のクロック信号の生成にクロック・パルスが必要なタイミングでは必ず、クロックＢおよびクロックＣにクロック・パルスが出力される。すなわち、本第１の実施の形態にかかるクロック分周回路によれば、クロックＳを有理数分周して生成したクロックＢから、サイクル時間が一定のクロックＣを生成することができる。

したがって、本実施の形態によれば、サイクル時間が一定のクロック信号を生成するために、クロックＢの生成回路とは別のクロック生成手段や、クロックＢの分配回路とは別のクロック分配手段を必要としない。その結果、クロック信号の任意の有理数分周を低回路面積かつ低消費電力で実現し、かつ、サイクル時間が一定のクロック信号を、低回路面積かつ低消費電力で生成することが可能なクロック分周回路を提供することが可能となる。

また、本実施の形態では、マスク制御回路２０Ａにおいて、分周比設定情報４０Ｂに応じて、クロックＣのクロック・パルスのタイミングを除く他のタイミングに対して、クロック・パルスをマスクするマスクタイミングを割り当てるようにした。そのため、例えば図３に示したように、クロックＢの分周比Ｎ／Ｍが１１／１２〜３／１２のうちのいずれかに変更される場合でも、クロックＣのクロック・パルスのタイミングＴ０、Ｔ４、Ｔ８以外のタイミングでクロックＳクロック・パルスをマスクすることができる。したがって、クロックＢの分周比を変更する場合でも、サイクル時間が一定のクロックＣを継続して生成することができるので、極めて柔軟に分周比の変更に対応することが可能となる。

[第２の実施の形態]
次に、図４および図５を参照して、本発明の第２の実施の形態にかかるクロック分周回路について説明する。
本発明の第２の実施の形態では、第１の実施の形態にかかるクロック分周回路１００Ａを構成するマスク回路１０Ａおよびマスク制御回路２０Ａの具体例、およびクロック分周回路１００Ｂを構成するマスク回路１０Ｂおよびマスク制御回路２０Ｂの具体例について説明する。

図４は、第２の実施の形態にかかるクロック分周回路の構成を示すブロック図である。
図４において、マスク回路１０Ａは、入力するマスク信号２５Ａを参照して、クロックＳのクロック・パルスをマスクするか、あるいはマスクせずにそのままクロックＢに出力するか、のいずれかを選択する機能を有している。
このマスク回路１０Ａは、ラッチ回路１１とゲート回路１２とから構成されている。

ラッチ回路１１は、クロックＳの立ち下りのタイミングでマスク信号２５Ａをラッチすることで、ゲート回路１２に入力されるマスク信号２５Ａの遷移を、クロックＳの値が「０」であるタイミングに限定する機能を有している。
ゲート回路１２は、ラッチ回路１１でラッチされたマスク信号２５Ａに基づいてクロックＳをマスクする機能を有する。マスク信号２５Ａの値が「０」の場合、クロックＳをマスクする。マスク信号２５Ａの値が「１」の場合、クロックＳをマスクしない。

このように、ラッチ回路１１を設けることで、クロックＢにグリッチが発生することを抑制できる。また、タイミング設計が容易になるという効果があるが、タイミング設計を厳密に行うことでグリッチの発生を回避する場合には、ラッチ回路１１を省略してもよい。また、図４では、クロックＳをマスクするゲート回路１２としてＡＮＤ回路が用いられているが、これに限るものではない。ＯＲ回路を用いてもよいし、その他、同等の機能を有する回路を用いてもよい。

マスク制御回路２０Ａは、分周比設定情報４０Ａ、分周比設定情報４０Ｂ、位相信号３０に基づいて、クロックＳのクロック・パルスをカウントする。これによって、クロックＢとクロックＣとの相対的な位相を示すカウンタ値を生成し、このカウンタ値に基づいてマスクタイミングを割り当てたマスク信号２５Ａを生成して出力する機能を有している。
このマスク制御回路２０Ａは、カウンタ２１とテーブル回路２２とから構成されている。

分周比設定情報４０Ａは、複数ビットの並列データからなる分周比分母Ｍと分周比分子Ｎとから構成されており、クロックＢの分周比Ｎ／Ｍを規定する。分周比設定情報４０Ｂは、複数ビットの並列データからなる分周比分子Ｋから構成されており、クロックＣの分周比Ｋ／Ｍを規定する。分母Ｍの値は分周比設定情報４０Ａにおける値と同一であり、分周比設定情報４０Ａを構成する分周比分母Ｍの値を使用するとして、重複した入力を省略している。
位相信号３０は、クロックＢとクロックＣとの相対的な位相関係を示す信号である。

カウンタ２１は、クロックＳのクロック・パルスをカウントするとともに、クロックＢとクロックＣとの位相関係が一巡した時点で、位相信号３０のタイミングに合わせてカウンタ値をリセットし、クロックＢとクロックＣとの相対的な位相を示すカウンタ値２３を出力する機能を有している。これにより、カウンタ２１から、クロックＢとクロックＣとの位相関係が一巡するサイクル数がカウンタ値２３として出力される。

テーブル回路２２は、カウンタ値２３、分周比設定情報４０Ａである分周比分母Ｍと分周比分子Ｎ、分周比設定情報４０Ｂである分周比分子Ｋの組合せごとに、マスクの要否を示すテーブルデータ２４を予めテーブル形式で保持する機能と、入力されたこれら値の組合せに応じたテーブルデータ２４をマスク信号２５Ａとして選択して出力する機能とを有している。これにより、テーブル回路２２から、分周比分母Ｍ、分周比分子Ｎ、カウンタ値２３、分周比分子Ｋに応じて、マスク回路１０ＡでクロックＳのクロック・パルスをマスクするか否かを制御するマスク信号２５Ａが、クロックＳのクロック・パルスごとに出力される。

次に、図５を参照して、第２の実施の形態にかかるクロック分周回路１００Ｂのマスク回路１０Ｂおよびマスク制御回路２０Ｂの具体例について説明する。
図５は、第２の実施の形態にかかる他のクロック分周回路の構成を示すブロック図である。クロック分周回路１００Ｂは、図４で示したクロック分周回路１００Ａと同様の構成であり、同一の構成要素には同一の符号を付してある。

図５において、マスク回路１０Ｂは、入力するマスク信号２５Ｂを参照して、クロックＢのクロック・パルスをマスクするか、あるいはマスクせずにそのままクロックＣに出力するか、のいずれかを選択する機能を有している。第２の実施の形態において、このマスク回路１０Ｂは、ラッチ回路１１とゲート回路１２とから構成されている。

ラッチ回路１１は、クロックＢの立ち下りのタイミングでマスク信号２５Ｂをラッチすることで、ゲート回路１２に入力されるマスク信号２５Ｂの遷移を、クロックＢの値が「０」であるタイミングに限定する機能を有している。ゲート回路１２は、ラッチ回路１１でラッチされたマスク信号２５Ｂに基づいてクロックＢをマスクする機能を有する。マスク信号２５Ｂの値が「０」の場合、クロックＢをマスクする。マスク信号２５Ｂの値が「１」の場合、クロックＢをマスクしない。

このように、ラッチ回路１１を設けることで、クロックＣにグリッチが発生することを抑制できる。また、タイミング設計が容易になるという効果があるが、タイミング設計を厳密に行うことでグリッチの発生を回避する場合には、ラッチ回路１１を省略してもよい。また、図４では、クロックＢをマスクするゲート回路１２としてＡＮＤ回路が用いられているが、これに限るものではない。ＯＲ回路を用いてもよいし、その他、同等の機能を有する回路を用いてもよい。

マスク制御回路２０Ｂは、分周比設定情報４０Ｂ、分周比設定情報４０Ａ、位相信号３０に基づいて、クロックＢのクロック・パルスをカウントする。これによって、クロックＢとクロックＣとの相対的な位相を示すカウンタ値を生成し、このカウンタ値に基づいてマスクタイミングを割り当てたマスク信号２５Ｂを生成して出力する機能を有している。
このマスク制御回路２０Ｂは、カウンタ２１とテーブル回路２２とから構成されている。

分周比設定情報４０Ａは、複数ビットの並列データからなる分周比分母Ｍと分周比分子Ｎとから構成されており、クロックＢの分周比Ｎ／Ｍを規定する。分周比設定情報４０Ｂは、複数ビットの並列データからなる分周比分子Ｋから構成されており、クロックＣの分周比Ｋ／Ｍを規定する。分母Ｍの値は分周比設定情報４０Ａにおける値と同一であり、分周比設定情報４０Ａを構成する分周比分母Ｍの値を使用するとして、重複した入力を省略している。
位相信号３０は、クロックＢとクロックＣとの相対的な位相関係を示す信号である。

カウンタ２１は、クロックＢのクロック・パルスをカウントするとともに、クロックＢとクロックＣとの位相関係が一巡した時点で、位相信号３０のタイミングに合わせてカウンタ値をリセットし、クロックＢとクロックＣとの相対的な位相を示すカウンタ値２３を出力する機能を有している。これにより、カウンタ２１から、クロックＢとクロックＣとの位相関係が一巡するサイクル数がカウンタ値２３として出力される。

テーブル回路２２は、カウンタ値２３、分周比設定情報４０Ａである分周比分母Ｍと分周比分子Ｎ、分周比設定情報４０Ｂである分周比分子Ｋの組合せごとに、マスクの要否を示すテーブルデータ２４を予めテーブル形式で保持する機能と、入力されたこれら値の組合せに応じたテーブルデータ２４をマスク信号２５Ｂとして選択して出力する機能とを有している。これにより、テーブル回路２２から、分周比分母Ｍ、分周比分子Ｎ、カウンタ値２３、分周比分子Ｋに応じて、マスク回路１０ＢでクロックＢのクロック・パルスをマスクするか否かを制御するマスク信号２５Ｂが、クロックＢのクロック・パルスごとに出力される。

［本発明の第２の実施の形態の動作］
次に、図６を参照して、本発明の第２の実施の形態にかかるクロック分周回路の動作について説明する。図６は、第２の実施の形態にかかるクロック分周回路の動作を示すタイミングチャートである。ここでは、クロックＳから分周比９／１２のクロックＢを生成する場合について説明する。なお、クロック分周回路１００ＢがクロックＢを分周して生成するクロックＣの分周比は３／１２であるとする。このとき、図３に示したように、クロックＣにはタイミングＴ０、Ｔ４、Ｔ８にクロック・パルスが存在するとする。

位相信号３０は、クロックＢとクロックＣの位相関係が一巡する間において、クロックＣの立ち上がりのタイミングのいずれかの１サイクルで「１」となり、それ以外で「０」となる信号である。図６の場合、位相関係が一巡するクロックＳの１２サイクルのうちの１サイクルであるタイミングＴ０で「１」になる。

カウンタ２１は、位相信号３０が「１」となるタイミングでカウンタ値をリセットする。その後、クロックＢとクロックＣの位相関係が一巡する１２サイクル分を繰り返してクロックＳのクロック・パルスをカウントする。これにより、クロックＢとクロックＣの相対的な位相関係を示すカウンタ値２３がカウンタ２１から出力される。

図６では、カウンタ値２３が「０」〜「１１」の値をとるタイミングとタイミングＴ０〜Ｔ１１とが対応している。すなわち、カウンタ値２３は、タイミングＴ０で「０」、タイミングＴ１で「１」、タイミングＴ１１で「１１」となる。その後再びタイミングＴ０で「０」になる。

テーブル回路２２のテーブルデータ２４には、分周比分母Ｍ、分周比分子Ｎ、カウンタ値２３、分周比分子Ｋの組合せごとに、クロックＳの次のサイクルのパルスをマスクする場合は「０」、マスクしない場合は「１」が予め設定されている。したがって、各タイミングに入力された、分周比分母Ｍ、分周比分子Ｎ、カウンタ値２３、分周比分子Ｋの組合せに応じたテーブルデータ２４の値が、マスク信号２５Ａとして出力される。

図６の場合、テーブル回路２２には、タイミングＴ０〜Ｔ１１のうち、クロックＣにクロック・パルスが存在するタイミングＴ０、Ｔ４、Ｔ８を除く他のタイミングＴ１、Ｔ５、Ｔ９に対応する組合せに対してマスクタイミングを割り当てたテーブルデータ２４が予め設定されている。また、これら以外のタイミングＴ０、Ｔ２、Ｔ３、Ｔ４、Ｔ６、Ｔ７、Ｔ８、Ｔ１０、Ｔ１１に対応する組合せについては、非マスクタイミングが割り当てられている。

これにより、例えばカウンタ値が「１」、「５」、「９」の場合は、テーブルデータ２４としてマスクタイミングを示す「０」、それ以外の場合は、テーブルデータ２４として非マスクタイミングを示す「１」が、テーブル回路２２からマスク信号２５Ａとして出力される。マスク回路１０Ａは、このマスク信号２５Ａを参照して、タイミングＴ１、Ｔ５、Ｔ９において、クロックＳのパルスをマスクし、それ以外のタイミングではパルスをマスクしないで、クロックＢに出力する。

したがって、タイミングＴ０〜Ｔ１１のうち、クロックＣにクロック・パルスが存在するタイミングであるタイミングＴ０、Ｔ４、Ｔ８では、常にクロックＳのクロック・パルスがマスクされずクロックＢとして出力される。また、タイミングＴ０〜Ｔ１１のうち、クロックＣにクロック・パルスが存在するタイミングではないそれ以外のタイミング、ここではタイミングＴ１、Ｔ５、Ｔ９にあるクロック・パルスがマスクされてクロックＢとして出力されない。

図６では、クロックＢの分周比が９／１２、クロックＣの周波数がクロックＳの３／１２である場合の生成例を示したが、その他の場合であっても同様である。分周比設定情報４０Ａ、分周比設定情報４０Ｂ、およびクロックＢとクロックＣの相対的な位相関係を示すカウンタ値２３の組合せごとに、テーブルデータ２４の値を適切に設定することで、クロックＣにクロック・パルスが存在するタイミングにあるクロック・パルスは常にマスクをせずに、それ以外のクロックＣにクロック・パルスが存在するタイミングにないクロック・パルスをマスクすることによる任意の有理数分周を実現することができる。

また、図６では、マスク制御回路２０Ａに入力される、分周比分母Ｍ、分周比分子Ｎ、分周比分子Ｋなどの値は一定であったが、テーブル回路２２がそれらの値に対応するテーブルデータ２４を保持する範囲内であれば、適宜動作中に変更することもできる。

次に、図７を参照して、本発明の第２の実施の形態にかかるクロック分周回路１００Ｂの動作を説明する。図７は、第２の実施の形態にかかるクロック分周回路の動作を示すタイミングチャートである。
ここでは、クロック分周回路１００Ａが生成した分周比９／１２のクロックＢから、分周比３／１２のクロックＣを生成する場合について説明する。このとき、クロックＣにはタイミングＴ０、Ｔ４、Ｔ８にクロック・パルスが存在するとする。

位相信号３０は、クロックＢとクロックＣの位相関係が一巡する間において、クロックＣの立ち上がりのタイミングのいずれかの１サイクルで「１」となり、それ以外で「０」となる信号である。図７の場合、位相関係が一巡するクロックＳの１２サイクルのうちの１サイクルであるタイミングＴ０で「１」になる。
入力クロック信号であるクロックＢの分周比Ｎ／Ｍは９／１２であるので、分周比分子Ｎには値９が設定されている。

カウンタ２１は、位相信号３０が「１」となるタイミングでカウンタ値をリセットし、その後、クロックＢとクロックＣの位相関係が一巡するクロックＳの１２サイクル分、クロックＢの９サイクル分を繰り返してクロックＢのクロック・パルスをカウントする。これにより、クロックＢとクロックＣの相対的な位相関係を示すカウンタ値２３がカウンタ２１から出力される。カウンタ２１は、クロックＢで動作するので、カウンタ値２３はクロックＢの９サイクル分に対応する「０」〜「８」の値をとる。

図７では、カウンタ値２３が「０」〜「８」の値をとるタイミングとタイミングＴ０〜Ｔ１１とが対応している。すなわち、カウンタ値２３は、タイミングＴ０で「０」、タイミングＴ１およびＴ２で「１」、タイミングＴ３で「２」、タイミングＴ４で「３」、タイミングＴ５およびＴ６で「４」、タイミングＴ７で「５」、タイミングＴ８で「６」、タイミングＴ９およびＴ１０で「７」、タイミングＴ１１で「８」となる。その後再びタイミングＴ０で「０」になる。

テーブル回路２２のテーブルデータ２４には、分周比分母Ｍ、分周比分子Ｎ、カウンタ値２３、分周比分子Ｋの組合せごとに、クロックＢの次のサイクルのパルスをマスクする場合は「０」、マスクしない場合は「１」が予め設定されている。したがって、各タイミングに入力された、分周比分母Ｍ、分周比分子Ｎ、カウンタ値２３、分周比分子Ｋの組合せに応じたテーブルデータ２４の値が、マスク信号２５Ｂとして出力される。

図７の場合、テーブル回路２２には、タイミングＴ０〜Ｔ１１のうち、クロックＣにクロック・パルスが存在するタイミングＴ０、Ｔ４、Ｔ８を除く他のタイミングＴ１、Ｔ２、Ｔ３、Ｔ５、Ｔ６、Ｔ７、Ｔ９、Ｔ１０、Ｔ１１に対応する組合せに対してマスクタイミングを割り当てたテーブルデータ２４が予め設定されている。また、これら以外のタイミングＴ０、Ｔ４、Ｔ８に対応する組合せについては、非マスクタイミングが割り当てられている。

これにより、例えばカウンタ値が「１」、「２」、「４」、「５」、「７」、「８」の場合は、テーブルデータ２４としてマスクタイミングを示す「０」、それ以外の場合は、テーブルデータ２４として非マスクタイミングを示す「１」が、テーブル回路２２からマスク信号２５Ｂとして出力される。マスク回路１０Ｂは、このマスク信号２５Ｂを参照して、タイミングＴ１、Ｔ２、Ｔ３、Ｔ５、Ｔ６、Ｔ７、Ｔ９、Ｔ１０、Ｔ１１において、クロックＢのパルスをマスクし、それ以外のタイミングではパルスをマスクしないで、クロックＣに出力する。

したがって、タイミングＴ０〜Ｔ１１のうち、クロックＣのクロック・パルスのタイミングであるタイミングＴ０、Ｔ４、Ｔ８では、常にクロックＢのクロック・パルスがマスクされずクロックＣとして出力される。また、タイミングＴ０〜Ｔ１１のうち、クロックＣのクロック・パルスのタイミングではないそれ以外のタイミング、ここではタイミングＴ１、Ｔ２、Ｔ３、Ｔ５、Ｔ６、Ｔ７、Ｔ９、Ｔ１０、Ｔ１１にあるクロック・パルスがマスクされてクロックＣとして出力されない。

図７では、クロックＢの分周比が９／１２、クロックＣの分周比がクロックＳの３／１２である場合の生成例を示したが、その他の場合であっても同様である。分周比設定情報４０Ａ、分周比設定情報４０Ｂ、およびクロックＢとクロックＣの相対的な位相関係を示すカウンタ値２３の組合せごとに、テーブルデータ２４の値を適切に設定することで、クロックＣにクロック・パルスが存在するタイミングにあるクロック・パルスは常にマスクをせずに、それ以外のクロックＣにクロック・パルスが存在するタイミングにないクロック・パルスをマスクすることによる任意の有理数分周を実現することができる。

また、図７では、マスク制御回路２０Ａに入力される、分周比分母Ｍ、分周比分子Ｎ、分周比分子Ｋなどの値は一定であったが、テーブル回路２２がそれらの値に対応するテーブルデータ２４を保持する範囲内であれば、適宜動作中に変更することもできる。

［第２の実施形態の効果］
このように、本実施の形態では、マスク制御回路において、入力クロック信号のクロック・パルスをカウンタでカウントするとともに、出力クロック信号と、出力クロック信号から生成するサイクル時間が一定のクロック信号（以下、サイクル時間一定クロック信号と表記する）との位相関係が一巡した時点でカウント値をリセットすることにより、入力クロック信号に対するサイクル時間一定クロック信号の相対的な位相を示すカウント値を生成し、このカウント値に基づいてマスクタイミングを割り当てたマスク信号を生成するようにした。そのため、カウンタという極めて簡単な回路構成で、入力クロック信号に対するサイクル時間一定クロック信号の相対的な位相を導出でき、サイクル時間一定クロック信号のクロック・パルスのタイミング以外のタイミングからマスクタイミングを正確に割り当てることが可能となる。

また、本実施の形態では、マスク制御回路において、少なくとも出力クロック信号の分周比設定情報、サイクル時間一定クロック信号の分周比設定情報、およびカウント値の組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じてテーブル回路から出力されたテーブルデータをマスク信号として出力するようにした。そのため、テーブル回路という極めて簡単な回路構成で、サイクル時間一定クロック信号のクロック・パルスのタイミング以外のタイミングから、入力クロック信号に対するサイクル時間一定クロック信号の相対的な位相に応じた所望のマスクタイミングを正確に割り当てることが可能となる。

また、本実施の形態では、マスク制御回路において、少なくとも出力クロック信号の分周比設定情報、サイクル時間一定クロック信号の分周比設定情報、およびカウント値の組合せごとに、マスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じてテーブル回路から出力されたテーブルデータをマスク信号として出力するようにした。そのため、入力クロック信号が分周されたクロック信号であっても、サイクル時間一定クロック信号のクロック・パルスのタイミング以外のタイミングから、入力クロック信号に対するサイクル時間一定クロック信号の相対的な位相に応じた所望のマスクタイミングを正確に割り当てることが可能となる。

また、本実施の形態では、マスク制御回路２０Ａおよび２０Ｂが入力する分周比設定情報４０Ａは、分周比の分母の値を示す分周比分母Ｍと、分周比の分子の値を示す分周比分子Ｎから構成されるとしたが、分周比を設定できるものであれば、別の形式であってもよい。同様に、マスク制御回路２０Ａおよび２０Ｂが入力する分周比設定情報４０Ｂは、分周比の分子の値を示す分周比分子Ｋから構成されるとしたが、分周比を設定できるものであれば、別の形式であってもよい。

また、分周比の設定に不要の信号は適宜省略してもよい。例えば、分周比が特定の組合せのみである場合には、テーブルデータ２４を分周比設定情報の値ごとに備える必要がないので、分周比設定情報４０Ａや４０Ｂを省略することができる。

また、本実施の形態によるクロック分周回路１００Ａおよび１００Ｂは、ディジタル論理回路のみで構成され、入力クロック信号をマスクするか否かのいずれかを選択して有理数分周を実現するので、消費電力やレイアウト面積が小さいという特徴がある。また、アナログ回路や専用設計を必要とする回路を使用しないので、設計・検証コストが小さいという特徴がある。

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。

クロック信号に基づき動作する各種電子機器向けの電子回路あるいは半導体装置への適用が可能である。

１０Ａ，１０Ｂ…マスク回路、１１…ラッチ回路、１２…ゲート回路、２０Ａ，２０Ｂ…マスク制御回路、２１…カウンタ、２２…テーブル回路、２３…カウンタ値、２４…テーブルデータ、２５Ａ，２５Ｂ…マスク信号、３０…位相信号、４０Ａ，４０Ｂ…分周比設定情報、１００Ａ，１００Ｂ…クロック分周回路、１１０…クロック分配回路。

Claims (7)

1. Ｎ／Ｍ（Ｎは正整数，ＭはＮより大きい正整数）により規定された分周比に基づいて、入力クロック信号のＭ個のクロック・パルスのうち、Ｍ−Ｎ個分のクロック・パルスを除去することにより、当該入力クロック信号をＮ／Ｍ分周した出力クロック信号を生成するクロック分周回路であって、
   前記入力クロック信号のＭ個のクロック・パルスのうち、前記出力クロック信号から生成される、サイクル時間が一定のクロック信号において、クロック・パルスが存在するタイミング以外のクロック・パルスを、前記除去するクロック・パルスとして選択し、選択したクロック・パルスのタイミングを示す制御信号を生成する制御回路と、
   前記制御回路で生成された前記制御信号に応じて、前記入力クロック信号のクロック・パルスを除去することにより前記出力クロック信号を生成する処理回路と
   を備えることを特徴とするクロック分周回路。
2. 請求項１に記載のクロック分周回路において、
   前記処理回路は、前記入力クロック信号に含まれる複数のクロック・パルスのうち、前記制御信号に応じた一部のクロック・パルスをマスクすることによって前記出力クロック信号を生成する処理回路を備えることを特徴とするクロック分周回路。
3. 請求項２に記載のクロック分周回路において、
   前記制御回路は、少なくとも前記分周比を規定する分周比分母Ｍおよび分周比分子Ｎの組合せごとにマスクの要否を示すテーブルデータを予め保持するテーブル回路を備え、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記制御信号として出力することを特徴とするクロック分周回路。
4. 請求項３に記載のクロック分周回路において、
   前記テーブル回路は、前記分周比分母Ｍおよび前記分周比分子Ｎに、前記出力クロック信号から生成するサイクル時間が一定のクロック信号の分周比を規定するＫ／Ｍ（Ｋは正整数，ＭはＫより大きい正整数）の分周比分子Ｋを加えた組合せごとにマスクの要否を示すテーブルデータを予め保持することを特徴とするクロック分周回路。
5. 請求項２〜請求項４のいずれか１つに記載のクロック分周回路において、
   前記制御回路は、前記入力クロック信号のクロック・パルスをカウンタでカウントするとともに、当該カウント値が分周比分母Ｍに達した時点でカウント値をリセットすることにより、当該出力クロック信号に対する前記出力クロック信号から生成するサイクル時間が一定のクロック信号の相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記制御信号を生成することを特徴とするクロック分周回路。
6. 請求項２に記載のクロック分周回路において、
   前記テーブル回路は、前記分周比分母Ｍ、前記分周比分子Ｎおよび前記分周比分子Ｋに、前記カウント値を加えた組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記制御信号として出力することを特徴とするクロック分周回路。
7. Ｎ／Ｍ（Ｎは正整数，ＭはＮより大きい正整数）により規定された分周比に基づいて、入力クロック信号のＭ個のクロック・パルスのうち、（Ｍ−Ｎ）個分のクロック・パルスを除去することにより、当該入力クロック信号をＮ／Ｍ分周した出力クロック信号を生成するクロック分周方法であって、
   前記入力クロック信号のＭ個のクロック・パルスのうち、前記出力クロック信号から生成される、サイクル時間が一定のクロック信号において、クロック・パルスが存在するタイミング以外のクロック・パルスを決定するステップと、
   決定された前記クロック・パルスを除去することにより前記出力クロック信号を生成するステップと
   を備えることを特徴とするクロック分周方法。

Images