SU993481A1 - Программируемый делитель частоты следовани импульсов - Google Patents

Description

Изобретение относитс  к импульсной технике, в частности к программируегйым делител м частоты, и может . быть использовано в цифровых синтезаторах частот.

Известен делитель частоты с дробным переменным коэффициентом делени , содержащий делитель частоты с переменнЕ коэффициентом делени , первый вход которого  вл етс  входом устройства, и блоки дробных разр дов , первые вход и выход блока старшего дробного разр да соединены соответственно с выходом и вторым входом делител  частоты с переменным коэффициентом делени , выход блока младшего дробного разр да соединен соответственно с вторыми входом и выходом блока старшего дробного разр да 1.

Недостатком такого делител  частоты  вл етс  низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому  вл етс  программируемый делитель частоты с переменным коэффиш1ент 1 делени  и блок исключени  импульсов, регистры и сумматоры, при этом первые входы делител  частоты с переменным коэффициентом делени  и блока исключени 

импульсов подключены к входной шине, второй вход делител  частоты с переменным коэффициентом делени  соединен с выходом блока исключени  импульсов , первый выход - с вторым входом блока исключени  импульсов, . а выход - с тактовыми входами регистров , информационные входы которых подключены к информационным выходам

10 сумматоров соответствующих разр дов, а выходы - к первым информационным входам сумматоров.соответствующих разр дов, вторые информационные входы которых и третий вход делител 

15 частоты с переменным коэффициентом делени  подключены к шине ввода управлени , причем выход переноса сумматора старшего разр да соедине.н с управл юпдам входом блока исключени 

20 импульсов, а входы переноса - с выходом переноса сумматора последующего младшего разр да J2.

Недостаток устройства - низкое быстродействие.

25

Цель изобретени  - повышение быстродействи .

Дл  достижени  цели в программируемый делитель частоты следовани  импульсов, содержшдий блоки дробных 30 разр дов, каждый из которых состоит

из-регистра и сумматора, выход которого соединен с информационным входом регистра, первый информационный вход - с выходом регистра, а второй информационный вход - с соответствующей шиной ввода кода управлени , и делитель частоты первый вход кото;рого соединен с входной шиной, второй вход - с соответствующей шиной ввода кода управлени , а выход - с тактовыми входами регистров каждого блока дробного разр да, введен элемент задержки, первый вход которого соединен с выходом делител  частоты второй вход - с выходом переноса ciTviMaTopa блока младшего дробного разр да, а выход - с входом перенос сумматора блока старшего дробного разр да, выход которого соединен с третьим входом делител  частоты.

На чертеже представлена структурна  схема устройства.

Устройство содержит делитель 1 частоты с переменным коэффициен4ом делени , блоки 2 и 3 дробных разр д каждый из которых состоит из сумматора 4 и регистра 5, элемент б единичной з.адержки, входную шину 7, шину 8 ввода кода управлени , выходную шину 9,

Устройство работает следующим образом.

Импульсы входной частоты поступают на шину 7 устройства. Имп.ульсы выходной частоты снимаютс  с шины 9 делител  1. В разр дах регистров 5 хранитс  результат суммировани , а в элементе б групповой перенос сформированный сумматорами 4   предыдущем цикле работы устройства. Информаци  с выходов регистров 5 поступает на первые информационные входы соответствующих сумматоров 4, Сигна с выхода элемента 6 поступает на вход переноса сумматора блока старшего дробного разр да. На второй вход делител  1 по шине 8 поступает код целой части коэффициента делени . На вторые информационные входы сумматоров 4 по шине 8 поступают коды соответствующих разр дов дробной части коэффициента делени .в результате на выходах сумматоров формируютс  сигналы суммы и сигналы групповых переносов текущего такта суммировани . Возникающий сигнал группового переноса сумматора блока старшего дробного разр да поступает на третий вход делител  1 и увеличивает его целочисленный коэффициент делени  вс кий раз на единицу, реалзу  тем самым усредненный дробный коэффициент делени .

С приходом каждого очередного выходного импульса делител  1 в регистры 5 заноситс  нова  информаци  о результатах суг-шировани , а в

элемент б - групповой перенос сумматора блока младшего дробного разр да.

Поскольку в течение текущего цикла делени  сигнал группового переноса сумматора блока младшего дробного разр да, сформированный в предыдущем цикле делени  и хран щийс  в элементе 6, не измен етс  в течение времени между двум  выходными импульсами устройства, то его , максимальное быстродействие определ етс  быстродействием сумматора только блока старшего дробного разр да и не зависит от числа блоков дробных разр дов при их соответствующем последовательном наращивании. Фиксированна  единична  задержка групповбго переноса сумматора блока младшего дробного разр да на один период выходной частоты не вли ет на равномерность формировани  сигнала переноса сумматора блока старшего дробного разр да. в результате величина паразитной девиации выходной импульсной последовательности устройства сохран етс  минимальной.

Предлагаемое техническое решение позвол ет без существенного усложнени  повысить быстродействие устройства в число раз, равное числу последовательно соединенных блоков дробных разр дов. А это позвол ет снизить во столько же раз целую часть минимального коэффициента делени , реализуемого программируемым делителем частоты с дробным переменным коэффициентом делени  на максимальных входных частотах. Независимость быстродействи , устройства от

количества блоков дробных разр дов

позвол ет при использовании программируемого делител , частоты вцифровом С1 лтезаторе частот увеличить число синтезируемых частот.

Claims (1)

1. Формула изобретени 

   Программируемый делитель частоты следовани  импульсов, содержащий блоки дробных разр дов, каждый из которых, состоит из регистра и сумматора , выход которого соединен с информационным входом регистра, первый информационный вход - с выходом регистра, а второй информационный вход - с соответствующей шиной ввода кода управлени , и делитель частоты, первый вход которого соединен с входной шиной, .второй вход - с соответствующей шинойJввода кода управлени , а вьход - с такто.вьми входами регистров каждого блока дробного разр да, отличаю щийс   тем, что, с целью повышени  быстродействи , в него введен элемент задерхски , первый вход которого соеди-. нен с выходом делител  частоты. второй вход - с выходом переноса, сумматора блока младшего дробного разр да, а выход - с входом перенос сумматора блока старшего дробного разр да, выход которого соединен с третьим-входом делител  частоты. 34816 Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 344590, кл. Н 03 К 23/00, 1970. 2,Авторское свидетельство СССР 5 657615, кл. Н 03 К 23/00, 1976,