JPS58120316A - サンプリング・パルス発生装置 - Google Patents
サンプリング・パルス発生装置Info
- Publication number
- JPS58120316A JPS58120316A JP57234978A JP23497882A JPS58120316A JP S58120316 A JPS58120316 A JP S58120316A JP 57234978 A JP57234978 A JP 57234978A JP 23497882 A JP23497882 A JP 23497882A JP S58120316 A JPS58120316 A JP S58120316A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- generator
- delay generator
- sample
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
- G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
- G01M11/30—Testing of optical devices, constituted by fibre optics or optical waveguides
- G01M11/31—Testing of optical devices, constituted by fibre optics or optical waveguides with a light emitter and a light receiver being disposed at the same side of a fibre or waveguide end-face, e.g. reflectometers
- G01M11/3109—Reflectometers detecting the back-scattered light in the time-domain, e.g. OTDR
- G01M11/3145—Details of the optoelectronics or data analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
- G01R13/347—Circuits for representing a single waveform by sampling, e.g. for very high frequencies using electro-optic elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入力信号を正確にサンプルする為に、必要な遅
延信号を発生する遅延信号発生装置に関する0例えばレ
ーダー、ソナー、タイム・ドメイン・す7レクシメータ
(時間領域反射測定器)及び特定のネツトリ−り・アナ
ライザにより、刺激信号から数百マイク9秒後に生じる
100ナノ秒以下の幅の応答パルスを測定する場合、長
期間継続する信号に重畳された非常に短期間の電気的現
象の波形を正確に表示することが要求される。
延信号を発生する遅延信号発生装置に関する0例えばレ
ーダー、ソナー、タイム・ドメイン・す7レクシメータ
(時間領域反射測定器)及び特定のネツトリ−り・アナ
ライザにより、刺激信号から数百マイク9秒後に生じる
100ナノ秒以下の幅の応答パルスを測定する場合、長
期間継続する信号に重畳された非常に短期間の電気的現
象の波形を正確に表示することが要求される。
従来、この測定を充分に行うことができず、従来の遅延
掃引オシロスコープでは正確な測定に必要な分解能、ト
リガ精度又は時間軸の安定性を容易に得ることができな
かった。正確な信号の取込みに必要なことは、応答信号
を刺激信号及び測定回路のタイ之ング信号と同期するこ
とである。この様に、上述した形式の刺激応答状態では
、取込み回路の時間軸発生器からのスタート信号に応答
して刺激信号を発生させることが望ましい。
掃引オシロスコープでは正確な測定に必要な分解能、ト
リガ精度又は時間軸の安定性を容易に得ることができな
かった。正確な信号の取込みに必要なことは、応答信号
を刺激信号及び測定回路のタイ之ング信号と同期するこ
とである。この様に、上述した形式の刺激応答状態では
、取込み回路の時間軸発生器からのスタート信号に応答
して刺激信号を発生させることが望ましい。
従来のアナ四グ・サンプリング技術では、ジッター、表
示取込みデータのスルーイング又はスメア−の様な周知
の現象の結果生ずる一時的誤差により、忠実に信号を再
生するために必要な高分解能が得られない、ジッターは
一般的に、時間軸の始点からサンプルされる点までの時
間遅延に対する割合として表わされ、この割合が刺激信
号後、比較的長期間経過して取込まれる非常に狭いパル
ス幅を実際上超えてしまうと、データ内容を総合的に破
壊することになる。
示取込みデータのスルーイング又はスメア−の様な周知
の現象の結果生ずる一時的誤差により、忠実に信号を再
生するために必要な高分解能が得られない、ジッターは
一般的に、時間軸の始点からサンプルされる点までの時
間遅延に対する割合として表わされ、この割合が刺激信
号後、比較的長期間経過して取込まれる非常に狭いパル
ス幅を実際上超えてしまうと、データ内容を総合的に破
壊することになる。
必要なタイミング信号を発生する基準としての安定水晶
制御クロック時間軸発生器を使用するデジタル的処理に
よりこの問題を解決することができる。この様な時間軸
発生器では、アナ―グ方式に依るよりも、ジッターの割
合は相当良好である。
制御クロック時間軸発生器を使用するデジタル的処理に
よりこの問題を解決することができる。この様な時間軸
発生器では、アナ―グ方式に依るよりも、ジッターの割
合は相当良好である。
しかし、デジタル時間軸に関する間層は、最小すンプル
周期がりジッタ・パルスの周期で決まるので、連続する
サンプル点間の非常に挟いパルスはサンプルできない0
例えば、100MH1のり胃ツタでは、分解能は略10
m’llである。更に、波形全体にわたって高速クーツ
タを使用するには大電力消費は言うまでもな(、高速回
路が必要となる。
周期がりジッタ・パルスの周期で決まるので、連続する
サンプル点間の非常に挟いパルスはサンプルできない0
例えば、100MH1のり胃ツタでは、分解能は略10
m’llである。更に、波形全体にわたって高速クーツ
タを使用するには大電力消費は言うまでもな(、高速回
路が必要となる。
又、記憶容量には限界があるのでどれをサンプルするか
否かを決定するという他の問題がある。
否かを決定するという他の問題がある。
本発明によれば、刺激信号から比較的長時間経って生ず
る非常に短期間の電気的現象を正確に再生することがで
きる0本発明の好適な実施例はオプティカル・タイム・
ドメイン・す7レタシメータ(0TDR)に使用される
が、本発明の基本原理はレーダー、ソナー、電気的TD
R装置及びネットワーク・アナライザを含む刺激応答測
定装置に使用できる。
る非常に短期間の電気的現象を正確に再生することがで
きる0本発明の好適な実施例はオプティカル・タイム・
ドメイン・す7レタシメータ(0TDR)に使用される
が、本発明の基本原理はレーダー、ソナー、電気的TD
R装置及びネットワーク・アナライザを含む刺激応答測
定装置に使用できる。
取込み時間軸発生器は、被測定信号と同期したクリツク
・パルスを発生するデジタル遅延部と、予め選択した不
連続の時点でサンプル用スト―ボ信号を発生するように
、りジッタ縁の間で補間するアナ璽グ遅延部とを含む、
正確なタイミングを刻む水晶制御り胃ツク発生器を含む
デジタル遅延発生器は、刺激パルスを開始するために使
用され。
・パルスを発生するデジタル遅延部と、予め選択した不
連続の時点でサンプル用スト―ボ信号を発生するように
、りジッタ縁の間で補間するアナ璽グ遅延部とを含む、
正確なタイミングを刻む水晶制御り胃ツク発生器を含む
デジタル遅延発生器は、刺激パルスを開始するために使
用され。
るので、刺激信号及び応答信号は確実に同期する。
アナログ遅延発生器は、内部で発生した高速傾斜波信号
な不連続の電圧レベルと比較してサンプル用ス)aボ信
号を発生する比較回路を含み、選択した数のクロツタ縁
がデジタル遅延発生器により発生された後に、アナ四グ
遅延発生器は動作し始める。デジタル遅延発生器に関す
るクロック縁の数及びアナログ遅延発生器に関する不連
続の比較11EEレベルは共に、マイク)1セツサの様
な論理制御器の制御により、選択される。従って、繰り
返し応答信号に間しては、等間隔で完全に一連の点を取
込んで完全な波形を得るばかりでなく、単一の点(又は
一連の点の一部)も、繰り返し取込み且つ平均化するこ
とにより、フィルタ効果又は平滑(プツクスカー平均)
効果も得られる。
な不連続の電圧レベルと比較してサンプル用ス)aボ信
号を発生する比較回路を含み、選択した数のクロツタ縁
がデジタル遅延発生器により発生された後に、アナ四グ
遅延発生器は動作し始める。デジタル遅延発生器に関す
るクロック縁の数及びアナログ遅延発生器に関する不連
続の比較11EEレベルは共に、マイク)1セツサの様
な論理制御器の制御により、選択される。従って、繰り
返し応答信号に間しては、等間隔で完全に一連の点を取
込んで完全な波形を得るばかりでなく、単一の点(又は
一連の点の一部)も、繰り返し取込み且つ平均化するこ
とにより、フィルタ効果又は平滑(プツクスカー平均)
効果も得られる。
従って、本発明の目的は長期間継続する信号上に重畳さ
れた非常に短い期間の信号を正確にサンプルするのに好
適な遅延信号発生装置を提供することである。
れた非常に短い期間の信号を正確にサンプルするのに好
適な遅延信号発生装置を提供することである。
本発明の他の目的はデジタル部で発生したクリック縁の
間をアナリグ部が補間するデジタル・アナ四グ結合取込
み時間軸発生器を有する信号サンプル装置を提供するこ
とである。
間をアナリグ部が補間するデジタル・アナ四グ結合取込
み時間軸発生器を有する信号サンプル装置を提供するこ
とである。
本発明の他の目的は、繰り返し刺激パルスに正確に同期
して動作する取込み時間軸発生器を有する遅延信号発生
装置を提供することであり、この時間軸発生器は刺激パ
ルスを発生するか、又はサンプルされるべき信号に関連
してトリガされる。
して動作する取込み時間軸発生器を有する遅延信号発生
装置を提供することであり、この時間軸発生器は刺激パ
ルスを発生するか、又はサンプルされるべき信号に関連
してトリガされる。
本発明の他の目的はブーグラム可能なデジタル・アナリ
グ結合取込み時間軸発生器を有する遅延信号発生装置を
提供することである。
グ結合取込み時間軸発生器を有する遅延信号発生装置を
提供することである。
本発明の他の目的はジッター及びドリフトの様な一時的
誤差のない遅延信号発生装置を提供することである。
誤差のない遅延信号発生装置を提供することである。
本発明の他の目的は信号の平均化又は平滑化ができ、更
に正確に選択し得る遅延点から進んだ又は遅れた信号の
取込みができる信号サンプル装置を提供することである
。
に正確に選択し得る遅延点から進んだ又は遅れた信号の
取込みができる信号サンプル装置を提供することである
。
本発明の方法及び装置の理解には測定上の問題点を考察
することが役に立つであろう。第1図は。
することが役に立つであろう。第1図は。
長期間の間に、短期間現象を有する応答信号の波形表示
である0図中、点線で示される様な刺激信号は次の刺激
信号が発生する以前にこの刺激信号による応答が完全に
終了するパルス繰り返し周波数(PRF)で発生される
ので、この応答信号は、反復性のあるものである。この
説明のため、第1図の応答信号は、TDKにより測定す
る光7アイパの応答信号とする。また、光ファイバに供
給される光インパルスである刺激信号を時刻toにおけ
る点線で示す。刺激信号と略同時に応答信号が開始し、
ファイバからの実際の応答信号の振巾を対数としてとら
える。第1図は応答信号の強さをデシベルdB対7アイ
パ長のグラフで示す、応答信号に生じたパルスa〔及び
(ls5はファイバ中の継ぎ目を示し、一方パルスIは
ファイバの終端を示す。
である0図中、点線で示される様な刺激信号は次の刺激
信号が発生する以前にこの刺激信号による応答が完全に
終了するパルス繰り返し周波数(PRF)で発生される
ので、この応答信号は、反復性のあるものである。この
説明のため、第1図の応答信号は、TDKにより測定す
る光7アイパの応答信号とする。また、光ファイバに供
給される光インパルスである刺激信号を時刻toにおけ
る点線で示す。刺激信号と略同時に応答信号が開始し、
ファイバからの実際の応答信号の振巾を対数としてとら
える。第1図は応答信号の強さをデシベルdB対7アイ
パ長のグラフで示す、応答信号に生じたパルスa〔及び
(ls5はファイバ中の継ぎ目を示し、一方パルスIは
ファイバの終端を示す。
パルス(II 、 a’lJ及びIを正確な考察のため
に取り出し、説明のため夫々を粋人、B及びCで凹む。
に取り出し、説明のため夫々を粋人、B及びCで凹む。
第2A、第2B及び第2C図は従来のアナログ・サンプ
リング方法を用いて、パルスQl 、 B11及びa◆
をサンプルする際に起るジッター問題を表す、ジッター
は点toからサンプルが行なわれる点までの時間遅延に
対する割合として表わせるので、点t。
リング方法を用いて、パルスQl 、 B11及びa◆
をサンプルする際に起るジッター問題を表す、ジッター
は点toからサンプルが行なわれる点までの時間遅延に
対する割合として表わせるので、点t。
から離れる程、ジッターは太き(なる、第2A図では、
パルス員は僅かに歪んでいるがまだ明瞭である。第2B
図では、パルス(121はジッターが実質上はっきり判
る程のかなりの歪み番示す。取り込まれた波形αaの表
示を示す第2C図では、パルスはジッターのためほとん
ど不明瞭である。
パルス員は僅かに歪んでいるがまだ明瞭である。第2B
図では、パルス(121はジッターが実質上はっきり判
る程のかなりの歪み番示す。取り込まれた波形αaの表
示を示す第2C図では、パルスはジッターのためほとん
ど不明瞭である。
本発明では、デジタル・アナログ結合遅延技術により長
期間継続する波形上に生じた短期間の電気的現象を正確
に書生できる。第3図は本発明による遅延信号発生装置
を使用した信号サンプル装置を示すプ田ツク図である。
期間継続する波形上に生じた短期間の電気的現象を正確
に書生できる。第3図は本発明による遅延信号発生装置
を使用した信号サンプル装置を示すプ田ツク図である。
基本的には精密連焼発生器(至)がm数のタイミング・
パルスを発生し、そのうちの1パルスは光ファイバに送
り込まれる光インパルスの様な刺激信号を発生ずるため
に使用され、他のパルスは刺激信号と正確な時間関係で
サンプル用ストロボ信号TD′を発生するために使用さ
れる。サンプル回路0々は、サンプル用スト四ボ信号T
D′を受は取ると、光ファイバから戻って来る刺激パル
スの反射である、入力応答信号をサンプルする。サンプ
ル回路(2)は従来のサンプル・ホールド回路でよく、
サンプル用ストロボ信号TD′が到達する際に、応答信
号のアナログ・サンプル値を取込む。アナログ・サンプ
ル値を従来のアナログ争デジタル変換器Q4によりデジ
タル値に変換する。デジタル値を、続いて記憶部(2)
に記憶するが、そのアドレスを好適にはマイクロプロセ
ッサである論理制御器−により選択する。記録されたサ
ンプル値を順次に表示するため出力増−器及び表示器0
壜を、表示論塩制御器を含む記憶部(2)に接続する。
パルスを発生し、そのうちの1パルスは光ファイバに送
り込まれる光インパルスの様な刺激信号を発生ずるため
に使用され、他のパルスは刺激信号と正確な時間関係で
サンプル用ストロボ信号TD′を発生するために使用さ
れる。サンプル回路0々は、サンプル用スト四ボ信号T
D′を受は取ると、光ファイバから戻って来る刺激パル
スの反射である、入力応答信号をサンプルする。サンプ
ル回路(2)は従来のサンプル・ホールド回路でよく、
サンプル用ストロボ信号TD′が到達する際に、応答信
号のアナログ・サンプル値を取込む。アナログ・サンプ
ル値を従来のアナログ争デジタル変換器Q4によりデジ
タル値に変換する。デジタル値を、続いて記憶部(2)
に記憶するが、そのアドレスを好適にはマイクロプロセ
ッサである論理制御器−により選択する。記録されたサ
ンプル値を順次に表示するため出力増−器及び表示器0
壜を、表示論塩制御器を含む記憶部(2)に接続する。
前面パネル制御及びデジタル続出し部(財)は従来のパ
スを介してマイクロプロセッサ(至)に接続される。
スを介してマイクロプロセッサ(至)に接続される。
基本的には、この実施例による装置は、繰り返し掃引毎
に1つのサンプル値を収集し、記憶部に記憶する等何時
間サンプリング方式で動作する。
に1つのサンプル値を収集し、記憶部に記憶する等何時
間サンプリング方式で動作する。
マイクロプロセッサ(7)は時間軸における遅延をプ豐
グラムする。サンプル回路四は遅延時間が経過すると、
入力信号の1個のサンプルを取込む、この過程を繰り返
し、プログラムされた遅延を各取込み点について増加的
(又は減少的)に変化させることにより応答信号の所望
部分の全体波形を取込み、記憶部に記憶する。
グラムする。サンプル回路四は遅延時間が経過すると、
入力信号の1個のサンプルを取込む、この過程を繰り返
し、プログラムされた遅延を各取込み点について増加的
(又は減少的)に変化させることにより応答信号の所望
部分の全体波形を取込み、記憶部に記憶する。
第3図の装置の全体的動作は第4図のタイミング図及び
第5図に示す精密遅延発生器−のプ讐ツク図から充分理
解できるであろう。精密遅延発生器−は安定水晶制御ク
ロック発生器−,デジタル遅延発生器(6)及びアナロ
グ遅延発生器(財)を含む。
第5図に示す精密遅延発生器−のプ讐ツク図から充分理
解できるであろう。精密遅延発生器−は安定水晶制御ク
ロック発生器−,デジタル遅延発生器(6)及びアナロ
グ遅延発生器(財)を含む。
本発明の一実施例ではタ田ツク発生器−はり田ツク周波
数が20MHz(クロック周期50ns)であり、デジ
タル遅延発生器(6)の速度条件を満足する。実際には
7v1ツク周波数の選択は回路構成の制約範囲で設計的
事項である。
数が20MHz(クロック周期50ns)であり、デジ
タル遅延発生器(6)の速度条件を満足する。実際には
7v1ツク周波数の選択は回路構成の制約範囲で設計的
事項である。
刺激パルスの繰り返し周波数は、マイクロプロセッサ(
至)内にプログラムしてもよく、マイクロプロセッサ(
至)は、刺激パルスに同期して、開始信号をデジタル遅
延発生器μ2に送る。特定のサンプル装置において、刺
激パルスの繰り返し周波数は、次の刺激パルスが発生さ
れる前に直前の刺激パル。
至)内にプログラムしてもよく、マイクロプロセッサ(
至)は、刺激パルスに同期して、開始信号をデジタル遅
延発生器μ2に送る。特定のサンプル装置において、刺
激パルスの繰り返し周波数は、次の刺激パルスが発生さ
れる前に直前の刺激パル。
スに対する応答信号の全てを受は取れるようでなければ
ならない。光7アイパの全長を通過するのに、200μ
Sの保検時間を要するように本装置を設計したと仮定す
ると、刺激パルスが7アイパ内を移動するのに200μ
sが必要であり、反射波がサンプル回路に戻ってくるの
に200μsが必要であるから、刺激パルス間には40
0μSの充分な時間間隔が必要である。この充分な時間
間隔のために50n畠の周期のクロックパルスが8に個
必要である。即ち、デジタル遅延発生器Q2をプログラ
ムするため二進法13ピツ) (2=8.192 )が
必要であることになる。
ならない。光7アイパの全長を通過するのに、200μ
Sの保検時間を要するように本装置を設計したと仮定す
ると、刺激パルスが7アイパ内を移動するのに200μ
sが必要であり、反射波がサンプル回路に戻ってくるの
に200μsが必要であるから、刺激パルス間には40
0μSの充分な時間間隔が必要である。この充分な時間
間隔のために50n畠の周期のクロックパルスが8に個
必要である。即ち、デジタル遅延発生器Q2をプログラ
ムするため二進法13ピツ) (2=8.192 )が
必要であることになる。
市販品ではサンプル・り田ツク・パルスの間の分解能は
、0−2 nsが要求され、50nsのり胃ツク・パル
スをそのままサンプル・クリックとして用いたのでは、
250個の不連続点を50niの間に取込まなければな
らない、従って、この例ではアナログ遅延発生器をプロ
グラムするためには8ビツト(2=256)が必要であ
る。
、0−2 nsが要求され、50nsのり胃ツク・パル
スをそのままサンプル・クリックとして用いたのでは、
250個の不連続点を50niの間に取込まなければな
らない、従って、この例ではアナログ遅延発生器をプロ
グラムするためには8ビツト(2=256)が必要であ
る。
マイクロブ四セッサ(至)から精密遅延発生器翰への遅
延データ発生器ラインは、上位13ビット分をデジタル
遅延発生器(6)に接続し、下位8ピッF分をアナログ
遅延発生器(44に接続して、21ビツシの幅にしても
よい。
延データ発生器ラインは、上位13ビット分をデジタル
遅延発生器(6)に接続し、下位8ピッF分をアナログ
遅延発生器(44に接続して、21ビツシの幅にしても
よい。
上述の評細な説明から理解できるように、所望の短期間
の現象を再生するためには、21ピツF遅延デ一タ信号
の上位13ビツトを用いたNタロツクサイタルでデジタ
ル遅延発生器θりをプレグラムし、後述するように、サ
ンプル用ストロボ信号を発生するための電圧比較レベル
を表わす値Mでアナログ遅延発生器144)をプレグラ
ムすることが必要である。応答信号上で特定の現象が予
想される位置が既知なら、値N及びMをプログラムして
もよいし、又更に適当には、第4図の下から2つ目の波
形に示す様に調整可能な表示マーカを、全体的又は部分
的に表示された応答信号の所望領域に移動させてもよく
、その際、マイクロプロセッサ−はマーカまでの距離を
値N及びMに変換する。
の現象を再生するためには、21ピツF遅延デ一タ信号
の上位13ビツトを用いたNタロツクサイタルでデジタ
ル遅延発生器θりをプレグラムし、後述するように、サ
ンプル用ストロボ信号を発生するための電圧比較レベル
を表わす値Mでアナログ遅延発生器144)をプレグラ
ムすることが必要である。応答信号上で特定の現象が予
想される位置が既知なら、値N及びMをプログラムして
もよいし、又更に適当には、第4図の下から2つ目の波
形に示す様に調整可能な表示マーカを、全体的又は部分
的に表示された応答信号の所望領域に移動させてもよく
、その際、マイクロプロセッサ−はマーカまでの距離を
値N及びMに変換する。
一度、遅延データ値N及びMが決まると、これらの値は
精密遅延発生器■に入力され、マイクルプルセッサ翰か
らのラッチ・コマンド信号によってラッチされる。その
後、開始信号がデジタル遅延発生器O3に送られ、発生
器(4つは、時刻TOで立上り縁Tφを発生し、このT
φは刺激パルスを発生するために刺激発生器に供給され
る。時刻Toで・デジタル遅延発生器□□□はクロック
サイクルを計数し始め、N番目のりpツク縁が到達する
まで計数する。このN番目のクロック縁時点で、時間遅
延信号TDがデジタル遅延発生器(4りにより発生され
、信号TDはアナログ遅延発生器(44)をトリガする
ために使用される。第4図から解るように、信号TDの
立上り縁でサンプリング傾斜波信号が開始する。
精密遅延発生器■に入力され、マイクルプルセッサ翰か
らのラッチ・コマンド信号によってラッチされる。その
後、開始信号がデジタル遅延発生器O3に送られ、発生
器(4つは、時刻TOで立上り縁Tφを発生し、このT
φは刺激パルスを発生するために刺激発生器に供給され
る。時刻Toで・デジタル遅延発生器□□□はクロック
サイクルを計数し始め、N番目のりpツク縁が到達する
まで計数する。このN番目のクロック縁時点で、時間遅
延信号TDがデジタル遅延発生器(4りにより発生され
、信号TDはアナログ遅延発生器(44)をトリガする
ために使用される。第4図から解るように、信号TDの
立上り縁でサンプリング傾斜波信号が開始する。
アナリグ遅延発生器θ荀のラッチ内に保持された値Mは
デジタル・アナ田グ変換器(以下DACという)により
、不連続電圧レベルLに変換される。
デジタル・アナ田グ変換器(以下DACという)により
、不連続電圧レベルLに変換される。
ここで、この電圧レベルをり、で示す、動作説明を簡単
にするため、Llは調整可能な表示マーカにより選択さ
れる点であるとする。tンプリング傾斜波信号が比較レ
ベルL、を横切る際に遅延信号即ちサンプル用ストリボ
信号TDが発生され、波形上の点を取込むためにストロ
ボ信号TD′はサンプル回路@に送られる0反射応答信
号の終了後、アナログ遅延発生器(財)のラッチは、値
Mが新しい値となり刺激応答サイクルは波形上の他の点
の取込みを繰り返す、応答信号はサンプル回路@に関す
る限りでは、繰り返し信号とみなしてもよいので、上述
の工程は波形上の点の全てを取込むまで繰り返される。
にするため、Llは調整可能な表示マーカにより選択さ
れる点であるとする。tンプリング傾斜波信号が比較レ
ベルL、を横切る際に遅延信号即ちサンプル用ストリボ
信号TDが発生され、波形上の点を取込むためにストロ
ボ信号TD′はサンプル回路@に送られる0反射応答信
号の終了後、アナログ遅延発生器(財)のラッチは、値
Mが新しい値となり刺激応答サイクルは波形上の他の点
の取込みを繰り返す、応答信号はサンプル回路@に関す
る限りでは、繰り返し信号とみなしてもよいので、上述
の工程は波形上の点の全てを取込むまで繰り返される。
上述した信号サンプル方式の融通性については幾つかの
特徴がある。その一つは、比較レベルL。
特徴がある。その一つは、比較レベルL。
及びLMにより示される取込み波形の端部はクロック・
サイクル間のどこであってもよく、単一クロック期間に
存在するように限定しなくともよい。
サイクル間のどこであってもよく、単一クロック期間に
存在するように限定しなくともよい。
必要に応じてデジタル遅延発生器のラッチの値をN+1
又はN+2等に更新し、所望の完全な波形を取込むため
にこれらの点で傾斜波を開始してもよい、更に、実際の
取込みは、レベルL1で開始しルベルLMで終了させる
必要がない。その逆も同様である。取込みは所望現象の
中間から又は初めから開始することができ、波形の両端
に向って連続的に各点を取込んでいく。この融通性の根
拠はマイタ四プ田七ツサが各点の位置を検知シ、ツレに
応じて記憶及び表示制御部(ハ)をアドレスすることに
ある。
又はN+2等に更新し、所望の完全な波形を取込むため
にこれらの点で傾斜波を開始してもよい、更に、実際の
取込みは、レベルL1で開始しルベルLMで終了させる
必要がない。その逆も同様である。取込みは所望現象の
中間から又は初めから開始することができ、波形の両端
に向って連続的に各点を取込んでいく。この融通性の根
拠はマイタ四プ田七ツサが各点の位置を検知シ、ツレに
応じて記憶及び表示制御部(ハ)をアドレスすることに
ある。
他の特徴は、応答信号の連続した繰り返しにおいて同じ
点で数個のサンプル値を取込み、表示用の最終値に達す
るまでこれらのサンプル値の平均を求めることにより得
られるろ波作用である。数個の周辺の点を取込み、これ
らを平均する(ボックスカー平均として当業者に周知で
ある。)ことにより、平滑効果が同様に得られる。又、
1回のサイクルよりはむしろ数個のタレツク・サイクル
にわたって補間するため、サンプル傾斜波の傾斜を変化
させる必要があるかもしれない0本出願人による米国特
許第4.283.713号に記載した様に、実時間サン
プリングにより1回の掃引で数個又は全部の点を取込む
ことも望ましい。
点で数個のサンプル値を取込み、表示用の最終値に達す
るまでこれらのサンプル値の平均を求めることにより得
られるろ波作用である。数個の周辺の点を取込み、これ
らを平均する(ボックスカー平均として当業者に周知で
ある。)ことにより、平滑効果が同様に得られる。又、
1回のサイクルよりはむしろ数個のタレツク・サイクル
にわたって補間するため、サンプル傾斜波の傾斜を変化
させる必要があるかもしれない0本出願人による米国特
許第4.283.713号に記載した様に、実時間サン
プリングにより1回の掃引で数個又は全部の点を取込む
ことも望ましい。
また、取込み時間軸発生器即ち精密遅延発生器@が単一
のクロック信号を用いて刺激パルス及び応答信号の間に
正確な時間関係を定めるように、刺激パルスを開始させ
ることが望ましい。一方、外部刺激を発生させ、第3及
び第5図に点線で示す様に外部トリガ信号を精密遅延発
生器(2)に加えることも可能である。いかなる刺激信
号及びクロック縁の間の時間的ずれも、サンプル傾斜波
の開始点を調整して等しい時間のずれを与え、又は応答
信号及びクリック縁の間に等しいずれを与えることによ
り、補償できる。
のクロック信号を用いて刺激パルス及び応答信号の間に
正確な時間関係を定めるように、刺激パルスを開始させ
ることが望ましい。一方、外部刺激を発生させ、第3及
び第5図に点線で示す様に外部トリガ信号を精密遅延発
生器(2)に加えることも可能である。いかなる刺激信
号及びクロック縁の間の時間的ずれも、サンプル傾斜波
の開始点を調整して等しい時間のずれを与え、又は応答
信号及びクリック縁の間に等しいずれを与えることによ
り、補償できる。
デジタル遅延発生器Cつの詳細を第6A図に示し、その
動作を説明するための波形を第6B図に示す。
動作を説明するための波形を第6B図に示す。
基本的には、プリセット可能なダウン・カラン燗を所定
数のクリック・パルスを計数するために使用する。カウ
ンタはラッチ6″aを介して移送した遅延値Nでプ四グ
ラムされる。刺激発生器への出力Tφは第17リツプ・
フリップ(ロ)を能動状態にすることにより得られる。
数のクリック・パルスを計数するために使用する。カウ
ンタはラッチ6″aを介して移送した遅延値Nでプ四グ
ラムされる。刺激発生器への出力Tφは第17リツプ・
フリップ(ロ)を能動状態にすることにより得られる。
一方、アナログ遅延発生器(財)への出力TDは第27
リツプ・70ツブ圀が第17リツプーフロツプ(財)よ
り遅れて、能動状態になることより得られる。第6B図
を参照すると、初めに開始信号は低レベルで、フリップ
・フロップ(ロ)。
リツプ・70ツブ圀が第17リツプーフロツプ(財)よ
り遅れて、能動状態になることより得られる。第6B図
を参照すると、初めに開始信号は低レベルで、フリップ
・フロップ(ロ)。
及び−の両方をリセット状態に保持し、カウンターにラ
ッチ63からのプリセット値が移送される。
ッチ63からのプリセット値が移送される。
成る時点で、立上り縁の形で開始信号が加えられるとS
7リップ・フリップ64)及び缶をリセット保持状態か
ら解除する。その直後の立上りクロック縁は7リツプ・
フリップ(財)の出力を変化させ、信号Tφを立上らせ
る。この高レベルは7リツプ70ツブ(ロ)の禁止j入
力端子にも供給され、更に出力が変化するのを防止する
。クロック信号はアンド・ゲート關を介して、カウンタ
ーのりpツク入力に印加される。カウンタ団が、減少方
向で(N−1)個のパルスを計数して、内容が“11″
になるとカウンタの出力は高レベルから低レベルへ変化
し、7リツプ・フリップ(至)を動作可能状態にし、ア
ンド・ゲート(至)を動作不可能にする。N番目である
、次の立上りり四ツタ縁は7リツプー7リツ”1輪(D
出力を変化させ、信号TDを立上らせる。開始信号が低
レベルになると、デジタル遅延発生器@2はリセットさ
れる。
7リップ・フリップ64)及び缶をリセット保持状態か
ら解除する。その直後の立上りクロック縁は7リツプ・
フリップ(財)の出力を変化させ、信号Tφを立上らせ
る。この高レベルは7リツプ70ツブ(ロ)の禁止j入
力端子にも供給され、更に出力が変化するのを防止する
。クロック信号はアンド・ゲート關を介して、カウンタ
ーのりpツク入力に印加される。カウンタ団が、減少方
向で(N−1)個のパルスを計数して、内容が“11″
になるとカウンタの出力は高レベルから低レベルへ変化
し、7リツプ・フリップ(至)を動作可能状態にし、ア
ンド・ゲート(至)を動作不可能にする。N番目である
、次の立上りり四ツタ縁は7リツプー7リツ”1輪(D
出力を変化させ、信号TDを立上らせる。開始信号が低
レベルになると、デジタル遅延発生器@2はリセットさ
れる。
第7図に、アナリグ遅延発生器−を示す、ここで、基本
的動作は、比較器−が、ラッチ62からDAC(財)を
介して比較器−の一方の入力端に印加される電圧レベル
と、他方の入力端に印加される傾斜波電圧とを比較し、
比較点でパルス縁TD′を発生する。ラッチ・コマンド
・パルスに応じてマイクルプロセッサ(至)からの遅延
データはラッチ12に田−ドされる。デジタル遅延発生
器μりからTD傷信号受は取ると、定電流源−からの電
流は閉じたスイッチff0を介してコンデンサーに流れ
込む。
的動作は、比較器−が、ラッチ62からDAC(財)を
介して比較器−の一方の入力端に印加される電圧レベル
と、他方の入力端に印加される傾斜波電圧とを比較し、
比較点でパルス縁TD′を発生する。ラッチ・コマンド
・パルスに応じてマイクルプロセッサ(至)からの遅延
データはラッチ12に田−ドされる。デジタル遅延発生
器μりからTD傷信号受は取ると、定電流源−からの電
流は閉じたスイッチff0を介してコンデンサーに流れ
込む。
積分作用により、コンデンサーの両端に直線的傾斜波電
圧が生じる。7リツプ・7pツブωをリセットした結果
TD傷信号低レベルになると、スイッチffGは開き、
一方スイッチCIりは閉じてコンデンサーを放電させる
0反転増幅器υ船は、スイッチσQ及びffりを確実に
相補的に動作させる。スイッチσO及びff湯は適当な
高速トランジスタ等でよい。
圧が生じる。7リツプ・7pツブωをリセットした結果
TD傷信号低レベルになると、スイッチffGは開き、
一方スイッチCIりは閉じてコンデンサーを放電させる
0反転増幅器υ船は、スイッチσQ及びffりを確実に
相補的に動作させる。スイッチσO及びff湯は適当な
高速トランジスタ等でよい。
以上の説明は本発明の好適な実施例について為されたが
、本発明の要旨を逸脱することなく種々の変形及び変更
を為し得ることは当業者には明らかである。
、本発明の要旨を逸脱することなく種々の変形及び変更
を為し得ることは当業者には明らかである。
第1図は、短期間の現象を含む長期間継続する応答信号
のグラフ表示を示す線図、第2A 乃至2C図は従来の
アナログ・サンプル技術を用いたときの、第1図に示す
短期間現象の拡大図、第3図は本発明による遅延信号発
生装置の一例を適用した信号サンプル装置を示すブロッ
ク図、第4図は第3図の精密遅延発生器の動作説明のた
めの波形図、第5図はデジタル遅延発生器及びアナリグ
遅延発生器の関係を示す精密遅延発生器のプ窒ツク図、
第6A図はデジタル遅延発生器を示す略図、第6B図は
デジタル遅延発生器の動作を示す波形図、及び第7図は
アナリグ遅延発生器を示す略図である。 図中において、■はサンプル回路、(至)は論理制御器
、θQはクロツタ発生器、個4はデジタル遅延発生器、
04はアナ四グ遅延発生器を示す。 図面の浄書(内容に変になむI FIG、2A、 FIG、2B、
FIG、2C。 手続補正書 昭和58年3月10日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 昭和s1年特許順第334・11号 3、補正をする者 4、代理人 5、補正命令の日付 昭和 年 月 日7
7−
のグラフ表示を示す線図、第2A 乃至2C図は従来の
アナログ・サンプル技術を用いたときの、第1図に示す
短期間現象の拡大図、第3図は本発明による遅延信号発
生装置の一例を適用した信号サンプル装置を示すブロッ
ク図、第4図は第3図の精密遅延発生器の動作説明のた
めの波形図、第5図はデジタル遅延発生器及びアナリグ
遅延発生器の関係を示す精密遅延発生器のプ窒ツク図、
第6A図はデジタル遅延発生器を示す略図、第6B図は
デジタル遅延発生器の動作を示す波形図、及び第7図は
アナリグ遅延発生器を示す略図である。 図中において、■はサンプル回路、(至)は論理制御器
、θQはクロツタ発生器、個4はデジタル遅延発生器、
04はアナ四グ遅延発生器を示す。 図面の浄書(内容に変になむI FIG、2A、 FIG、2B、
FIG、2C。 手続補正書 昭和58年3月10日 特許庁長官 若 杉 和 夫 殿 1、事件の表示 昭和s1年特許順第334・11号 3、補正をする者 4、代理人 5、補正命令の日付 昭和 年 月 日7
7−
Claims (1)
- 所定周波数のりpツク信号を発生するタ四ツク発生器と
、開始信号が供給された後上記り四ツク信号を所定り0
′7タ数針数して出力信号を発生するデジタル遅延発生
器と、該デジタル遅延発生器が上記出力信号を発生した
後、所定期間経過して遅延信号を発生するアナログ遅延
発生器と、上記所定クロック数及び上記所定期間を設定
する論理制御器と、を具えることを特徴とする遅延信号
発生装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/337,041 US4438404A (en) | 1982-01-04 | 1982-01-04 | Signal sampling system |
US337041 | 1982-01-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58120316A true JPS58120316A (ja) | 1983-07-18 |
JPH0261811B2 JPH0261811B2 (ja) | 1990-12-21 |
Family
ID=23318850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57234978A Granted JPS58120316A (ja) | 1982-01-04 | 1982-12-29 | サンプリング・パルス発生装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4438404A (ja) |
EP (1) | EP0086305A1 (ja) |
JP (1) | JPS58120316A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131612A (ja) * | 1984-11-29 | 1986-06-19 | Fujitsu Ltd | クロツクパルス作成回路 |
JPS637015A (ja) * | 1986-06-27 | 1988-01-12 | Yokogawa Electric Corp | パルス発生器 |
WO2001020288A1 (en) * | 1999-09-10 | 2001-03-22 | Anritsu Corporation | Optical time domain reflectometer |
Families Citing this family (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3403637A1 (de) * | 1984-02-02 | 1985-08-08 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und verzoegerungseinheit zur erzeugung eines verzoegerten ausgangssignals |
JPS6150033A (ja) * | 1984-08-18 | 1986-03-12 | Iwatsu Electric Co Ltd | タイム・ドメイン・リフレクトメ−タ |
EP0200611A3 (en) * | 1985-04-09 | 1989-12-13 | Oce Graphics Usa Inc | Color image processor |
US5095262A (en) * | 1988-09-01 | 1992-03-10 | Photon Dynamics, Inc. | Electro-optic sampling system clock and stimulus pattern generator |
US5122800A (en) * | 1989-01-26 | 1992-06-16 | Harald Philipp | Variable successive approximation converter |
JP2684806B2 (ja) * | 1989-02-03 | 1997-12-03 | 日本電気株式会社 | 集積回路 |
DE4311759C2 (de) * | 1993-04-08 | 1997-09-04 | Grahnert Joachim Dr | Verfahren zum Abtasten analoger Reaktionssignale eines Systems |
US5723791A (en) | 1993-09-28 | 1998-03-03 | Defelsko Corporation | High resolution ultrasonic coating thickness gauge |
US5544175A (en) * | 1994-03-15 | 1996-08-06 | Hewlett-Packard Company | Method and apparatus for the capturing and characterization of high-speed digital information |
DE4425551A1 (de) * | 1994-07-19 | 1996-02-01 | Gore W L & Ass Gmbh | Meßgerät zum Messen des Verlaufs der charakteristischen Impedanz entlang einem Kabel |
JP3460913B2 (ja) * | 1995-09-29 | 2003-10-27 | 旭化成マイクロシステム株式会社 | 可変遅延時間発生回路とその方法 |
JP3688072B2 (ja) * | 1996-09-18 | 2005-08-24 | Necエレクトロニクス株式会社 | 可変遅延回路 |
US5959479A (en) * | 1997-09-11 | 1999-09-28 | Hewlett-Packard Company | Sampling timebase system |
FR2779528B1 (fr) * | 1998-06-05 | 2000-07-07 | Commissariat Energie Atomique | Echantillonneur electrique pour echantillonnage non simultane |
US6501413B2 (en) * | 1999-03-22 | 2002-12-31 | Sensors & Software Inc. | Timing and control and data acquisition for a multi transducer ground penetrating radar system |
KR100607943B1 (ko) * | 1999-11-15 | 2006-08-03 | 삼성전자주식회사 | 광 모듈 정합을 위한 버스 인터페이스 장치 및 그 방법 |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US7844437B1 (en) * | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
DE60318141T2 (de) * | 2003-01-15 | 2008-12-04 | Verigy (Singapore) Pte. Ltd. | Modellierung einer elektronischen Vorrichtung |
US7068087B2 (en) * | 2004-02-24 | 2006-06-27 | Tektronix, Inc. | Method and apparatus for an improved timer circuit and pulse width detection |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US7692598B1 (en) | 2005-10-26 | 2010-04-06 | Niitek, Inc. | Method and apparatus for transmitting and receiving time-domain radar signals |
US7307485B1 (en) | 2005-11-14 | 2007-12-11 | Cypress Semiconductor Corporation | Capacitance sensor using relaxation oscillators |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US7312616B2 (en) | 2006-01-20 | 2007-12-25 | Cypress Semiconductor Corporation | Successive approximate capacitance measurement circuit |
US20070176903A1 (en) * | 2006-01-31 | 2007-08-02 | Dahlin Jeffrey J | Capacitive touch sensor button activation |
US8067948B2 (en) * | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US8144125B2 (en) | 2006-03-30 | 2012-03-27 | Cypress Semiconductor Corporation | Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device |
US7721609B2 (en) | 2006-03-31 | 2010-05-25 | Cypress Semiconductor Corporation | Method and apparatus for sensing the force with which a button is pressed |
US8040142B1 (en) | 2006-03-31 | 2011-10-18 | Cypress Semiconductor Corporation | Touch detection techniques for capacitive touch sense systems |
US8537121B2 (en) * | 2006-05-26 | 2013-09-17 | Cypress Semiconductor Corporation | Multi-function slider in touchpad |
US8089472B2 (en) | 2006-05-26 | 2012-01-03 | Cypress Semiconductor Corporation | Bidirectional slider with delete function |
US8040321B2 (en) * | 2006-07-10 | 2011-10-18 | Cypress Semiconductor Corporation | Touch-sensor with shared capacitive sensors |
US7253643B1 (en) | 2006-07-19 | 2007-08-07 | Cypress Semiconductor Corporation | Uninterrupted radial capacitive sense interface |
US9507465B2 (en) | 2006-07-25 | 2016-11-29 | Cypress Semiconductor Corporation | Technique for increasing the sensitivity of capacitive sensor arrays |
US9766738B1 (en) | 2006-08-23 | 2017-09-19 | Cypress Semiconductor Corporation | Position and usage based prioritization for capacitance sense interface |
US8547114B2 (en) | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
US8089288B1 (en) | 2006-11-16 | 2012-01-03 | Cypress Semiconductor Corporation | Charge accumulation capacitance sensor with linear transfer characteristic |
US8058937B2 (en) * | 2007-01-30 | 2011-11-15 | Cypress Semiconductor Corporation | Setting a discharge rate and a charge rate of a relaxation oscillator circuit |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8516025B2 (en) * | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US8144126B2 (en) | 2007-05-07 | 2012-03-27 | Cypress Semiconductor Corporation | Reducing sleep current in a capacitance sensing system |
US9316729B2 (en) * | 2007-05-25 | 2016-04-19 | Niitek, Inc. | Systems and methods for providing trigger timing |
US7652619B1 (en) | 2007-05-25 | 2010-01-26 | Niitek, Inc. | Systems and methods using multiple down-conversion ratios in acquisition windows |
US7649492B2 (en) * | 2007-05-25 | 2010-01-19 | Niitek, Inc. | Systems and methods for providing delayed signals |
US9500686B1 (en) | 2007-06-29 | 2016-11-22 | Cypress Semiconductor Corporation | Capacitance measurement system and methods |
WO2009006556A1 (en) | 2007-07-03 | 2009-01-08 | Cypress Semiconductor Corporation | Normalizing capacitive sensor array signals |
US8169238B1 (en) | 2007-07-03 | 2012-05-01 | Cypress Semiconductor Corporation | Capacitance to frequency converter |
US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
US8089289B1 (en) | 2007-07-03 | 2012-01-03 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US7675454B2 (en) * | 2007-09-07 | 2010-03-09 | Niitek, Inc. | System, method, and computer program product providing three-dimensional visualization of ground penetrating radar data |
US8207885B2 (en) * | 2007-09-19 | 2012-06-26 | Niitek, Inc. | Adjustable pulse width ground penetrating radar |
US8525798B2 (en) | 2008-01-28 | 2013-09-03 | Cypress Semiconductor Corporation | Touch sensing |
US8487912B1 (en) | 2008-02-01 | 2013-07-16 | Cypress Semiconductor Corporation | Capacitive sense touch device with hysteresis threshold |
US8319505B1 (en) | 2008-10-24 | 2012-11-27 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
US8358142B2 (en) | 2008-02-27 | 2013-01-22 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
US9104273B1 (en) | 2008-02-29 | 2015-08-11 | Cypress Semiconductor Corporation | Multi-touch sensing method |
US8321174B1 (en) | 2008-09-26 | 2012-11-27 | Cypress Semiconductor Corporation | System and method to measure capacitance of capacitive sensor array |
US8487639B1 (en) | 2008-11-21 | 2013-07-16 | Cypress Semiconductor Corporation | Receive demodulator for capacitive sensing |
US8866500B2 (en) | 2009-03-26 | 2014-10-21 | Cypress Semiconductor Corporation | Multi-functional capacitance sensing circuit with a current conveyor |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
CN102466748B (zh) * | 2010-11-03 | 2016-08-03 | 北京普源精电科技有限公司 | 具有等效采样功能的数字示波器及用于数字示波器的等效采样方法 |
US9268441B2 (en) | 2011-04-05 | 2016-02-23 | Parade Technologies, Ltd. | Active integrator for a capacitive sense array |
US10559879B2 (en) * | 2016-07-18 | 2020-02-11 | Anokiwave, Inc. | Phased array burst sampler |
US11076477B2 (en) * | 2017-10-03 | 2021-07-27 | Mks Instruments, Inc. | Cooling and compression clamp for short lead power devices |
KR102585465B1 (ko) * | 2021-02-25 | 2023-10-10 | 한국과학기술원 | 금속포일 전기증발을 사용한 무폭약 수중 충격 장치 및 방법 |
KR102585475B1 (ko) * | 2021-03-02 | 2023-10-10 | 한국과학기술원 | 무폭약 실선 수중 충격시험을 위한 시스템 및 시험방법 |
KR102590756B1 (ko) * | 2021-03-02 | 2023-10-19 | 한국과학기술원 | 무폭약 실선 수중 충격시험을 위한 시험장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US426091A (en) * | 1890-04-22 | Max ams |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE756598A (fr) * | 1969-11-17 | 1971-03-01 | Ampex | Circuits a retard |
US4260912A (en) * | 1978-12-11 | 1981-04-07 | Honeywell Inc. | Digital delay generator |
-
1982
- 1982-01-04 US US06/337,041 patent/US4438404A/en not_active Expired - Fee Related
- 1982-12-13 EP EP82306637A patent/EP0086305A1/en not_active Withdrawn
- 1982-12-29 JP JP57234978A patent/JPS58120316A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US426091A (en) * | 1890-04-22 | Max ams |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131612A (ja) * | 1984-11-29 | 1986-06-19 | Fujitsu Ltd | クロツクパルス作成回路 |
JPH0578968B2 (ja) * | 1984-11-29 | 1993-10-29 | Fujitsu Ltd | |
JPS637015A (ja) * | 1986-06-27 | 1988-01-12 | Yokogawa Electric Corp | パルス発生器 |
JPH0361368B2 (ja) * | 1986-06-27 | 1991-09-19 | Yokogawa Electric Corp | |
WO2001020288A1 (en) * | 1999-09-10 | 2001-03-22 | Anritsu Corporation | Optical time domain reflectometer |
US6594004B1 (en) | 1999-09-10 | 2003-07-15 | Anritsu Corporation | Compact optical time domain reflectometer having enhanced accuracy |
Also Published As
Publication number | Publication date |
---|---|
US4438404A (en) | 1984-03-20 |
JPH0261811B2 (ja) | 1990-12-21 |
EP0086305A1 (en) | 1983-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58120316A (ja) | サンプリング・パルス発生装置 | |
US4283713A (en) | Waveform acquisition circuit | |
US5444459A (en) | Signal acquisition system utilizing ultra-wide time range time base | |
US5514965A (en) | Method and apparatus for testing a communicating line using time domain reflectometry | |
US4975636A (en) | Method and apparatus for selecting and displaying a high resolution window from a main display | |
US5223840A (en) | Low cost radar target simulator for remote radar testing | |
US4495586A (en) | Waveform acquisition apparatus and method | |
US4142146A (en) | Digital apparatus for waveform measurement | |
US5180971A (en) | Method and apparatus for increasing throughput in random repetitive digitizing systems | |
US7280930B2 (en) | Sequential timebase | |
US5578917A (en) | Repetitive digital sampling circuit using two delay lines for improved time accuracy | |
US4637733A (en) | High-resolution electronic chronometry system | |
US4733167A (en) | Measurement circuit for digital to analog converter | |
US3979715A (en) | Method and system for achieving vibrator phase lock | |
GB1160969A (en) | Dynamic Test System | |
US4471452A (en) | Digital time base with coherent rate switching | |
US4717883A (en) | Method and apparatus for reducing errors in a sampling system utilizing an error-sampled feedback loop | |
US5196741A (en) | Recycling ramp interpolator | |
JP3050931B2 (ja) | ランダム反復ディジタル化システムのスループット増大回路 | |
US4251777A (en) | Method of and apparatus for time-stabilization of sampling pulses | |
JPH0321493Y2 (ja) | ||
JPH037909B2 (ja) | ||
JPH06103293B2 (ja) | 超音波測定装置のa/d変換処理方式 | |
EP0225704A2 (en) | Method and apparatus for waveform analysis | |
JPH0454198B2 (ja) |