JPS6013503B2 - 同期運転方式 - Google Patents
同期運転方式Info
- Publication number
- JPS6013503B2 JPS6013503B2 JP53121167A JP12116778A JPS6013503B2 JP S6013503 B2 JPS6013503 B2 JP S6013503B2 JP 53121167 A JP53121167 A JP 53121167A JP 12116778 A JP12116778 A JP 12116778A JP S6013503 B2 JPS6013503 B2 JP S6013503B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- pulse
- sys
- time
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M15/00—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Meter Arrangements (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、例えば謀金パルス発生装置のように、複数個
のデータ処理装置を構成要素とするパルス発生装置にお
ける各データ処理装置の同期運転方式に関するものであ
る。
のデータ処理装置を構成要素とするパルス発生装置にお
ける各データ処理装置の同期運転方式に関するものであ
る。
第１図は従来のパルス発生装置の構成を示すブロック図
、第２図は第１図のパルス発生装置における同期監視関
係のタイムチャートであり、以下、このパルス発生装置
について詳細に説明する。
、第２図は第１図のパルス発生装置における同期監視関
係のタイムチャートであり、以下、このパルス発生装置
について詳細に説明する。
第１図において、ＳＹＳ−ＡおよびＳＹＳ−Ｂはそれぞ
れデータ処理装置で、データ処理装置ＳＹＳ−Ａは論理
クロック発生部ＣＬＫＡ、中央処理部ＣＰＵ−Ａ、記憶
部ＭＥＭ−Ａおよび入出力部１／○一Ａの各部で構成さ
れ、この中央処理部ＣＰＵ−Ａと記憶部Ｍ旧Ｍ−Ａと入
出力部１／０一Ａは相互にバスＡで接続されている。デ
ータ処理装置ＳＹＳ−Ｂはデータ処理装置ＳＹＳ−Ａと
同様の構成である。基本タイミング発生部ＣＬＫＣは中
央処理部ＣＰＵ−ＡおよびＣＰＵ−Ｂに接続され基本タ
ミングパルス（第２図のＰａに相当）を供給する。切替
部ＴＲＳは入出力部１／０一Ａおよび１／０−Ｂに接続
され、入出力部１／０一Ａ，１／０一Ｂからパルス出力
を切替部ＴＲＳが選択切替してパルス発生装置の出力Ｔ
に出力（第２図のＰｂに相当）する。監視部ＳＵＲＹは
中央処理部ＣＰＵ−ＡおよびＣＰＵ−Ｂ、記憶部ＭＦＭ
−ＡおよびＭＥＭ−Ｂ、入出力部１／０−Ａおよび１／
０−Ｂの各々に接続され監視情報を入力すると、監視タ
ミング発生部ＣＬＫＤは監視部ＳＵＰＹに接続され監視
タイミングパルス（第２図のＰｅの相当）を供給する。
記憶部Ｍ伍Ｍ−Ａはプログラム、基本パルスデータおよ
びその他処理に必要なデータを記憶する。中央処理部Ｃ
ＰＵ−Ａは記憶部ＭＥＭ−Ａのプログラム、基本パルス
データ、その他のデータにより記憶部Ｍ旧Ｍ−Ａおよび
入出力部１／０−Ａを制御し、入出力部１／０一Ａは切
替部ＴＲＳへパルスを出力する。データ処理装置ＳＹＳ
一Ｂの各部もデータ処理装置ＳＹＳ−Ａの各部と同様の
機能をもっている。第２図に示すとおり基本タイミング
パルスＰａは固定周期ｔｏを持つタイミングパルスであ
り、パルス出力Ｐｂは第２図に示すようにパルスの立ち
上がり、立ち下がりの時刻が基本タイミングパルスＰａ
に同期した定幅のパルスである。データ処理装置ＳＹＳ
−Ａは第２図のＰｃ（斜線部）で示した時間に記憶部Ｍ
ＥＭ−Ａに記憶されたプログラムに従って動作し、基本
パルスデータを基に入出力部１／０−Ａを制御し、第２
図のＰｂで示したパルスを出力する。データ処理装置Ｓ
ＹＳ−Ｂの記憶部ＭＥＭ−Ｂには前述のとおり記憶部Ｍ
ＥＭ−Ａと同じプログラムおよびデータが蓄積されてお
り、そして、同じ基本パルスデータを基にデータ処理装
置ＳＹＳ−Ｂは第２図のＰｄ（斜線図）で示した時間に
データ処理装置ＳＹＳ−Ａと同一の動作を行ない入出力
部１／０一Ｂへ入出力部１／０一Ａと同じパルスを出力
する。データ処理装置ＳＹＳ−Ａ，ＳＹＳ−Ｂの動作と
その時刻は第２図のＰｃ，Ｐｄで示すように一致してい
る。この様に、同じ構成の複数のデータ処理装置が同じ
時刻に同じ動作を行なう状態を同期運転と称す。この同
期運転の状態をさらに区分すると、■ データ処理装置
ＳＹＳ−Ａ，ＳＹＳ−Ｂの構成要‐素である論理回路が
同時に同じ動作をし、処理結果も同時に得られる動作状
態。■ データ処理装置ＳＹＳ−Ａ，ＳＹＳ−Ｂの論理
回路の相違、あるいは動作時刻のずれがあっても入出力
部１／０−Ａ，１／０−Ｂには同時に同じ処理結果を出
力する動作状態。
れデータ処理装置で、データ処理装置ＳＹＳ−Ａは論理
クロック発生部ＣＬＫＡ、中央処理部ＣＰＵ−Ａ、記憶
部ＭＥＭ−Ａおよび入出力部１／○一Ａの各部で構成さ
れ、この中央処理部ＣＰＵ−Ａと記憶部Ｍ旧Ｍ−Ａと入
出力部１／０一Ａは相互にバスＡで接続されている。デ
ータ処理装置ＳＹＳ−Ｂはデータ処理装置ＳＹＳ−Ａと
同様の構成である。基本タイミング発生部ＣＬＫＣは中
央処理部ＣＰＵ−ＡおよびＣＰＵ−Ｂに接続され基本タ
ミングパルス（第２図のＰａに相当）を供給する。切替
部ＴＲＳは入出力部１／０一Ａおよび１／０−Ｂに接続
され、入出力部１／０一Ａ，１／０一Ｂからパルス出力
を切替部ＴＲＳが選択切替してパルス発生装置の出力Ｔ
に出力（第２図のＰｂに相当）する。監視部ＳＵＲＹは
中央処理部ＣＰＵ−ＡおよびＣＰＵ−Ｂ、記憶部ＭＦＭ
−ＡおよびＭＥＭ−Ｂ、入出力部１／０−Ａおよび１／
０−Ｂの各々に接続され監視情報を入力すると、監視タ
ミング発生部ＣＬＫＤは監視部ＳＵＰＹに接続され監視
タイミングパルス（第２図のＰｅの相当）を供給する。
記憶部Ｍ伍Ｍ−Ａはプログラム、基本パルスデータおよ
びその他処理に必要なデータを記憶する。中央処理部Ｃ
ＰＵ−Ａは記憶部ＭＥＭ−Ａのプログラム、基本パルス
データ、その他のデータにより記憶部Ｍ旧Ｍ−Ａおよび
入出力部１／０−Ａを制御し、入出力部１／０一Ａは切
替部ＴＲＳへパルスを出力する。データ処理装置ＳＹＳ
一Ｂの各部もデータ処理装置ＳＹＳ−Ａの各部と同様の
機能をもっている。第２図に示すとおり基本タイミング
パルスＰａは固定周期ｔｏを持つタイミングパルスであ
り、パルス出力Ｐｂは第２図に示すようにパルスの立ち
上がり、立ち下がりの時刻が基本タイミングパルスＰａ
に同期した定幅のパルスである。データ処理装置ＳＹＳ
−Ａは第２図のＰｃ（斜線部）で示した時間に記憶部Ｍ
ＥＭ−Ａに記憶されたプログラムに従って動作し、基本
パルスデータを基に入出力部１／０−Ａを制御し、第２
図のＰｂで示したパルスを出力する。データ処理装置Ｓ
ＹＳ−Ｂの記憶部ＭＥＭ−Ｂには前述のとおり記憶部Ｍ
ＥＭ−Ａと同じプログラムおよびデータが蓄積されてお
り、そして、同じ基本パルスデータを基にデータ処理装
置ＳＹＳ−Ｂは第２図のＰｄ（斜線図）で示した時間に
データ処理装置ＳＹＳ−Ａと同一の動作を行ない入出力
部１／０一Ｂへ入出力部１／０一Ａと同じパルスを出力
する。データ処理装置ＳＹＳ−Ａ，ＳＹＳ−Ｂの動作と
その時刻は第２図のＰｃ，Ｐｄで示すように一致してい
る。この様に、同じ構成の複数のデータ処理装置が同じ
時刻に同じ動作を行なう状態を同期運転と称す。この同
期運転の状態をさらに区分すると、■ データ処理装置
ＳＹＳ−Ａ，ＳＹＳ−Ｂの構成要‐素である論理回路が
同時に同じ動作をし、処理結果も同時に得られる動作状
態。■ データ処理装置ＳＹＳ−Ａ，ＳＹＳ−Ｂの論理
回路の相違、あるいは動作時刻のずれがあっても入出力
部１／０−Ａ，１／０−Ｂには同時に同じ処理結果を出
力する動作状態。
に分類できる。
監視部ＳＵＰＹは、上述の■の場合には両データ処理装
置ＳＹＳ−Ａ，ＳＹＳ−Ｂの論理回路の状態が一致する
かどうかを監視タイミングパルスＰｅが“Ｈ”レベルと
なる時刻に照合する。
置ＳＹＳ−Ａ，ＳＹＳ−Ｂの論理回路の状態が一致する
かどうかを監視タイミングパルスＰｅが“Ｈ”レベルと
なる時刻に照合する。
また、上述の■の場合には入出力部１／０−Ａ，１ノ○
−Ｂからの出力結果が一致するかどうかを同様に監視タ
イミングパルスＰｅが“Ｈ”レベルとなる時刻に照合す
る。監視部ＳＵＰＹは、これらの照合結果が一致であれ
ばパルス発生装置の動作が正常、不一致であれば動作が
異常と判定する動作を行なうが、これらの一連の動作を
同期監視と称する。ところで、論理クロツク発生部ＣＬ
ＫＡ，ＣＬＫＢは、それぞれのデータ処理装置の中央処
理部ＣＰＵ−Ａ，ＣＰＵ−Ｂ、記憶部Ｍ旧Ｍ−Ａ，ＭＥ
Ｍ−Ｂ、入出力部１／０一Ａ，１／０−Ｂの論理回路に
使用する高い周波数のクロック信号を供給するが、高い
信頼性を得るために、共通化した１個の論理クロツク発
生部でなく図示のとおり各データ処理装置毎に独立の論
理クロック発生部ＣＬＫＡ，ＣＬＫＢを備えており、片
方の論理クロツク発生部の故障に対しても動作を維持で
きる。以上述べたような従来のパルス発生装置における
同期監視方法は、データ処理装置ＳＹＳ−Ａ，ＳＹＳ−
Ｂの論理回路の同時刻における同じ動作状態、あるいは
入出力部１／０−Ａ，１／０一Ｂ等の同時刻における同
じ処理結果を前提としていたため、任意のタイミングで
同期監視が可能である反面、データ処理装置の動作上の
制約および問題が多かった。
−Ｂからの出力結果が一致するかどうかを同様に監視タ
イミングパルスＰｅが“Ｈ”レベルとなる時刻に照合す
る。監視部ＳＵＰＹは、これらの照合結果が一致であれ
ばパルス発生装置の動作が正常、不一致であれば動作が
異常と判定する動作を行なうが、これらの一連の動作を
同期監視と称する。ところで、論理クロツク発生部ＣＬ
ＫＡ，ＣＬＫＢは、それぞれのデータ処理装置の中央処
理部ＣＰＵ−Ａ，ＣＰＵ−Ｂ、記憶部Ｍ旧Ｍ−Ａ，ＭＥ
Ｍ−Ｂ、入出力部１／０一Ａ，１／０−Ｂの論理回路に
使用する高い周波数のクロック信号を供給するが、高い
信頼性を得るために、共通化した１個の論理クロツク発
生部でなく図示のとおり各データ処理装置毎に独立の論
理クロック発生部ＣＬＫＡ，ＣＬＫＢを備えており、片
方の論理クロツク発生部の故障に対しても動作を維持で
きる。以上述べたような従来のパルス発生装置における
同期監視方法は、データ処理装置ＳＹＳ−Ａ，ＳＹＳ−
Ｂの論理回路の同時刻における同じ動作状態、あるいは
入出力部１／０−Ａ，１／０一Ｂ等の同時刻における同
じ処理結果を前提としていたため、任意のタイミングで
同期監視が可能である反面、データ処理装置の動作上の
制約および問題が多かった。
すなわち、データ処理装置の論理クロック発生部ＣＬＫ
Ａと論理クロック発生部ＣＬＫＢの発生するクロツク信
号に周波数差があると装置の処理速度に差がでるが、こ
れを防ぐため論理クロック発生部相互間の同期動作が必
要となる。また、入出力部１／０−Ａ，１／０一Ｂ、あ
るいは記憶部Ｍ旧Ｍ−Ａ，ＭＥＭ−Ｂからの非同期の割
込みが存在した場合に論理動作に僅少な時間ずれがある
と割込み受付のタイミングに大幅なずれが生ずる場合が
ある。さらに、このパルス発生装置におけるデータ処理
装置ＳＹＳ−Ａ，ＳＹＳ−Ｂが他の仕事、例えばデータ
処理装置ＳＹＳ−Ａがパルス発生の内部演算処理を行な
う時間以外の空き時間を利用してパルス発生以外の演算
処理を行なう場合、データ処理装置ＳＹＳ−Ａだけでも
十分な処理結果が得られるものでつても両データ処理装
置ＳＹＳ−Ａ，ＳＹＳ−Ｂの同期監視が行なわれる場合
、この２装置が同期して処理する必要があり、１装置の
みで処理することは困難で融通性に欠けた。本発明は上
述の欠点を解決した同期運転方式を提供することを目的
とし、本発明の同期運転方式は、データ処理装置ＳＹＳ
−Ａ，ＳＹＳ−Ｂの内部演タ算時間と監視剤ＳＵＰＹに
よる同期監視時間を基本タイミング発生部ＣＬＫＣで生
成する基本タイミングパルスの１周期を分割して割当て
、この同期監視時間に各データ処理装置の内部演算処理
結果を監視部ＳＵＰＹが読み取り照合することによって
各Ｚデータ処理装置の同期監視を行なうことを特徴とす
る。
Ａと論理クロック発生部ＣＬＫＢの発生するクロツク信
号に周波数差があると装置の処理速度に差がでるが、こ
れを防ぐため論理クロック発生部相互間の同期動作が必
要となる。また、入出力部１／０−Ａ，１／０一Ｂ、あ
るいは記憶部Ｍ旧Ｍ−Ａ，ＭＥＭ−Ｂからの非同期の割
込みが存在した場合に論理動作に僅少な時間ずれがある
と割込み受付のタイミングに大幅なずれが生ずる場合が
ある。さらに、このパルス発生装置におけるデータ処理
装置ＳＹＳ−Ａ，ＳＹＳ−Ｂが他の仕事、例えばデータ
処理装置ＳＹＳ−Ａがパルス発生の内部演算処理を行な
う時間以外の空き時間を利用してパルス発生以外の演算
処理を行なう場合、データ処理装置ＳＹＳ−Ａだけでも
十分な処理結果が得られるものでつても両データ処理装
置ＳＹＳ−Ａ，ＳＹＳ−Ｂの同期監視が行なわれる場合
、この２装置が同期して処理する必要があり、１装置の
みで処理することは困難で融通性に欠けた。本発明は上
述の欠点を解決した同期運転方式を提供することを目的
とし、本発明の同期運転方式は、データ処理装置ＳＹＳ
−Ａ，ＳＹＳ−Ｂの内部演タ算時間と監視剤ＳＵＰＹに
よる同期監視時間を基本タイミング発生部ＣＬＫＣで生
成する基本タイミングパルスの１周期を分割して割当て
、この同期監視時間に各データ処理装置の内部演算処理
結果を監視部ＳＵＰＹが読み取り照合することによって
各Ｚデータ処理装置の同期監視を行なうことを特徴とす
る。
第３図は本発明方式を適用したパルス発生装置の構成を
示すブロック図であり、第４図はこれに関連したタイム
チャートである。
示すブロック図であり、第４図はこれに関連したタイム
チャートである。
このパルス発生Ｚ装置においては、図示のとおり、基本
タイミング発生部ＣＬＫＣの出力は中央処理部ＣＰＵ一
ＡとＣＰＵ−Ｂおよび監視部ＳＵＰＹに接続され、監視
部ＳＵＰＹには記憶部ＭＥＭ−ＡとＭＥＭ−８との接続
もなされている。そして、基本タイミング発生部ＣＬＫ
Ｃからの基本タイミングパルスＰＡは中央処理部ＣＰＵ
−Ａ，ＣＰＵ−Ｂに供給され、データ処理装置ＳＹＳ−
Ａ，ＳＹＳ一Ｂの演算タイミングを制御すると共に監視
部ＳＵＰＹにも基本タイミングパルスＰＡが供給される
。第１図において説明したと同様に切替部ＴＲＳからの
パルス出力ＰＢの立ち上がりおよび立ち下がりは第４図
に示すように基本タイミングパルスＰＡのいづれか１つ
の立ち上がりに同期したパルス波形である。ここで、基
本タイミングパルスＰＡの“１”レベルの時間を内部演
算時間ら、“０”レベルの時間を監視時間ｔ２と規定し
、内部演算時間ｔ，では各データ処理装置ＳＹＳ−Ａ，
ＳＹＳ−Ｂは前述のパルス出力のための内部演算を行な
い、監視時間ｔ２では監視静ＳＵＰＹが同期監視を行な
う。すなわち、内部演算時間ｔ，の間にデータ処理装置
ＳＹＳ一Ａ，ＳＹＳ−Ｂは次ぎの基本タイミングパルス
ＰＡが立ち上がる時点で立ち上がる出力パルスＰＢのパ
ルスの演算処理を行なうが、この間は同期監視は行なは
ない。従って、データ処理装置ＳＹＳ−Ａ，ＳＹＳ一Ｂ
は、それぞれ第４図にＰＣ，ＰＤで示すように異なる時
間に非同期で動作することができ、演算結果をそれぞれ
の記憶部Ｍ旧Ｍ−Ａ，ＭＥＭ−Ｂに記憶することができ
る。演算が非同期で行なわれても、演算のもとになるデ
ータおよび演算方法が等しければ演算結果は等しくなる
ので、等しい演算結果が記憶される。次ぎに、監視時情
靴２では監視部ＳＵＰＹが第４図のパルスＰＥで示す時
間に、それぞれの記憶部Ｍ旧Ｍ−Ａ，ＭＥＭ一Ｂに蓄え
られた演算結果を読み出し、同期監視の処理を行なう。
監視時間らの間はパルス出力のための内部演算は行なわ
ないので記憶部Ｍ旧Ｍ一Ａ，ＭＥＭ一Ｂにおける出力パ
ルスＰＢに関する演算結果は変化しない。換言すれば、
第４図に示すように、データ処理装置ＳＹＳ−Ａの内部
演算処理（パルスＰｃ相当）とデータ処理装置ＳＹＳ一
Ｂの内部演算処理（パルスＰＤ相当）は基本タイミング
パルスＰＡの１周期内を分割した内部演算時情歌，の間
で行なわれ、かつ両装置の処理時間は異なっている。‐
一方、同期監視の処理（パルスＰＥ相当）は前述の分割
による監視時間らの間に行なわれている。さらに、内部
演算時間らのうちで内部演算処理に使用しない空白の時
間（例えば、第４図のち，ｔ４）があるが、この時間は
データ処理装置ＳＹＳ−Ａ，ＳＹＳ−Ｂが空き状態であ
る。従って、他の仕事を処理するご．とが可能であり、
その処理もデータ処理装置ＳＹＳ−Ａ，ＳＹＳ−Ｂ相互
間で同期をとる必要がない。以上の説明で明らかなよう
に、複数個のデータ処理装置を構成要素とするパルス発
生装置における各データ処理装置の同期運転方式に本発
明を用いれば、次のとおり効果が得られる。すなわち、
論理クロック周波数差または非同期の割込み等により同
期ずれの発生の恐れが少ない。さらに、パ０ルス出力の
ための演算処理は複数個のデータ処理装置間で非同期、
独立にでき、予め割当てた内部演算時間内の演算処理後
の空き時間に他の仕事をデータ処理装置が個々に処理可
能かつ容易である。従って、従来の同期運転方式の前述
の欠点をタ解決できる。なお、本発明は、加入者電話網
に使用する謀金パルス発生装置、データパターン発生装
置、等の高信頼性を要求されるパルス発生装置類のよう
に、一定の周期で処理結果を出力する装置であつ０て、
その構成要素であるデータ処理装置くストアードフログ
ラム形式、またはワイヤードロジックのもの）の同期運
転を行なうものに応用できる。
タイミング発生部ＣＬＫＣの出力は中央処理部ＣＰＵ一
ＡとＣＰＵ−Ｂおよび監視部ＳＵＰＹに接続され、監視
部ＳＵＰＹには記憶部ＭＥＭ−ＡとＭＥＭ−８との接続
もなされている。そして、基本タイミング発生部ＣＬＫ
Ｃからの基本タイミングパルスＰＡは中央処理部ＣＰＵ
−Ａ，ＣＰＵ−Ｂに供給され、データ処理装置ＳＹＳ−
Ａ，ＳＹＳ一Ｂの演算タイミングを制御すると共に監視
部ＳＵＰＹにも基本タイミングパルスＰＡが供給される
。第１図において説明したと同様に切替部ＴＲＳからの
パルス出力ＰＢの立ち上がりおよび立ち下がりは第４図
に示すように基本タイミングパルスＰＡのいづれか１つ
の立ち上がりに同期したパルス波形である。ここで、基
本タイミングパルスＰＡの“１”レベルの時間を内部演
算時間ら、“０”レベルの時間を監視時間ｔ２と規定し
、内部演算時間ｔ，では各データ処理装置ＳＹＳ−Ａ，
ＳＹＳ−Ｂは前述のパルス出力のための内部演算を行な
い、監視時間ｔ２では監視静ＳＵＰＹが同期監視を行な
う。すなわち、内部演算時間ｔ，の間にデータ処理装置
ＳＹＳ一Ａ，ＳＹＳ−Ｂは次ぎの基本タイミングパルス
ＰＡが立ち上がる時点で立ち上がる出力パルスＰＢのパ
ルスの演算処理を行なうが、この間は同期監視は行なは
ない。従って、データ処理装置ＳＹＳ−Ａ，ＳＹＳ一Ｂ
は、それぞれ第４図にＰＣ，ＰＤで示すように異なる時
間に非同期で動作することができ、演算結果をそれぞれ
の記憶部Ｍ旧Ｍ−Ａ，ＭＥＭ−Ｂに記憶することができ
る。演算が非同期で行なわれても、演算のもとになるデ
ータおよび演算方法が等しければ演算結果は等しくなる
ので、等しい演算結果が記憶される。次ぎに、監視時情
靴２では監視部ＳＵＰＹが第４図のパルスＰＥで示す時
間に、それぞれの記憶部Ｍ旧Ｍ−Ａ，ＭＥＭ一Ｂに蓄え
られた演算結果を読み出し、同期監視の処理を行なう。
監視時間らの間はパルス出力のための内部演算は行なわ
ないので記憶部Ｍ旧Ｍ一Ａ，ＭＥＭ一Ｂにおける出力パ
ルスＰＢに関する演算結果は変化しない。換言すれば、
第４図に示すように、データ処理装置ＳＹＳ−Ａの内部
演算処理（パルスＰｃ相当）とデータ処理装置ＳＹＳ一
Ｂの内部演算処理（パルスＰＤ相当）は基本タイミング
パルスＰＡの１周期内を分割した内部演算時情歌，の間
で行なわれ、かつ両装置の処理時間は異なっている。‐
一方、同期監視の処理（パルスＰＥ相当）は前述の分割
による監視時間らの間に行なわれている。さらに、内部
演算時間らのうちで内部演算処理に使用しない空白の時
間（例えば、第４図のち，ｔ４）があるが、この時間は
データ処理装置ＳＹＳ−Ａ，ＳＹＳ−Ｂが空き状態であ
る。従って、他の仕事を処理するご．とが可能であり、
その処理もデータ処理装置ＳＹＳ−Ａ，ＳＹＳ−Ｂ相互
間で同期をとる必要がない。以上の説明で明らかなよう
に、複数個のデータ処理装置を構成要素とするパルス発
生装置における各データ処理装置の同期運転方式に本発
明を用いれば、次のとおり効果が得られる。すなわち、
論理クロック周波数差または非同期の割込み等により同
期ずれの発生の恐れが少ない。さらに、パ０ルス出力の
ための演算処理は複数個のデータ処理装置間で非同期、
独立にでき、予め割当てた内部演算時間内の演算処理後
の空き時間に他の仕事をデータ処理装置が個々に処理可
能かつ容易である。従って、従来の同期運転方式の前述
の欠点をタ解決できる。なお、本発明は、加入者電話網
に使用する謀金パルス発生装置、データパターン発生装
置、等の高信頼性を要求されるパルス発生装置類のよう
に、一定の周期で処理結果を出力する装置であつ０て、
その構成要素であるデータ処理装置くストアードフログ
ラム形式、またはワイヤードロジックのもの）の同期運
転を行なうものに応用できる。
第１図は従来のパルス発生装置の構成を示すブロック図
、第２図は第１図のパルス発生装置における同期監視関
係のタイムチャート、第３図は本発明の１実施例である
パルス発生装置の構成を示すブロック図、第４図は第３
図のパルス発生装置における同期監視関係のタイムチャ
ートである。 ＳＹＳ−Ａ，ＳＹＳ−Ｂ・…・・データ処理装置、Ｔ・
・・・・・出力端子、ＣＬＫＣ・・…・基本タイミング
発生部、ＳＵＰＹ・・・・・・監視部、ＴＲＳ・・・・
・・切替部、ち・・・・・・内部演算時間、ら・・・・
・・同期監視時間。第’図 第２図 第３図 第４図
、第２図は第１図のパルス発生装置における同期監視関
係のタイムチャート、第３図は本発明の１実施例である
パルス発生装置の構成を示すブロック図、第４図は第３
図のパルス発生装置における同期監視関係のタイムチャ
ートである。 ＳＹＳ−Ａ，ＳＹＳ−Ｂ・…・・データ処理装置、Ｔ・
・・・・・出力端子、ＣＬＫＣ・・…・基本タイミング
発生部、ＳＵＰＹ・・・・・・監視部、ＴＲＳ・・・・
・・切替部、ち・・・・・・内部演算時間、ら・・・・
・・同期監視時間。第’図 第２図 第３図 第４図
Claims (1)
- １ 固定周期で内部演算を繰返し行う複数のデータ処理
装置を同期運転させながら前記データ処理装置の処理結
果を前記固定周期に同期した一定幅のパルスで出力する
ように構成したパルス発生装置において、 基本タイミ
ングパルス発生手段より送出するパルスの固定周期内を
内部演算時間と同期監視時間に区分し、該内部演算時間
には非同期でパルス出力の演算処理を行い、演算結果を
記憶するデータ処理装置と、前記同期監視時間には演算
結果を読取り、照合する監視部を有し、各データ処理装
置の同期監視を行うことを特徴とした同期運転方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53121167A JPS6013503B2 (ja) | 1978-10-03 | 1978-10-03 | 同期運転方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53121167A JPS6013503B2 (ja) | 1978-10-03 | 1978-10-03 | 同期運転方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5547762A JPS5547762A (en) | 1980-04-04 |
| JPS6013503B2 true JPS6013503B2 (ja) | 1985-04-08 |
Family
ID=14804493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53121167A Expired JPS6013503B2 (ja) | 1978-10-03 | 1978-10-03 | 同期運転方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013503B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349503U (ja) * | 1986-09-19 | 1988-04-04 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04119030U (ja) * | 1991-04-08 | 1992-10-23 | 巽 古野 | 自然木の質感を有するプラスチツク製建材 |
-
1978
- 1978-10-03 JP JP53121167A patent/JPS6013503B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349503U (ja) * | 1986-09-19 | 1988-04-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5547762A (en) | 1980-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497059A (en) | Multi-channel redundant processing systems | |
| EP0131658B1 (en) | A synchronisation mechanism for a multiprocessing system | |
| US4835728A (en) | Deterministic clock control apparatus for a data processing system | |
| JPH0433056B2 (ja) | ||
| EP0291335B1 (en) | Generating clock pulses | |
| JPH04142649A (ja) | メモリ装置 | |
| JPS6013503B2 (ja) | 同期運転方式 | |
| US5487163A (en) | Fast synchronization of asynchronous signals with a synchronous system | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| KR100293438B1 (ko) | 시디엠에이 이동통신교환기의 프로세서간 직렬통신시 연속적인 데이터 프레임 생성장치 | |
| JPS58166424A (ja) | インタフエ−ス部タイミング制御方式 | |
| SU1290282A1 (ru) | Устройство дл синхронизации вычислительной системы | |
| SU1287138A1 (ru) | Устройство дл синхронизации вычислительной системы | |
| JPS6260195A (ja) | リフレツシユ制御回路 | |
| SU1448397A1 (ru) | Устройство синхронизации | |
| JPH0784669A (ja) | マイクロプロセッサ装置から供給される制御信号の発生時点を決定するための回路装置 | |
| SU1388852A1 (ru) | Устройство дл умножени | |
| RU2042196C1 (ru) | Устройство для моделирования цифровых схем | |
| JP2564105Y2 (ja) | パルス生成器 | |
| JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPH03296120A (ja) | クロックジェネレータ | |
| JPH03219737A (ja) | パターン同期回路 | |
| JPH0410045A (ja) | マイクロプロセッサ | |
| JPH04156130A (ja) | フレームアライナ方式 |