JPS63239681A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPS63239681A
JPS63239681A JP62073218A JP7321887A JPS63239681A JP S63239681 A JPS63239681 A JP S63239681A JP 62073218 A JP62073218 A JP 62073218A JP 7321887 A JP7321887 A JP 7321887A JP S63239681 A JPS63239681 A JP S63239681A
Authority
JP
Japan
Prior art keywords
memory
control circuit
power supply
refresh
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62073218A
Other languages
English (en)
Inventor
Toshiaki Ono
大野　敏昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62073218A priority Critical patent/JPS63239681A/ja
Publication of JPS63239681A publication Critical patent/JPS63239681A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記憶装置に関し、特に記憶内容をリフレッシュ
して保持する方式の記憶装置に関する。
〔従来の技術〕
従来、この種のダイナミックランダムアクセスメモリ（
ＲＡＭ）を具備して構成された記憶装置では、全記憶領
域を同時にリフレッシュしている。
〔発明が解決しようとする問題点〕
上述した従来の記憶装置では、全領域同時にリフレッシ
ュを行なうので、特に記憶容量の大きな装置の場合には
リフレッシュ電流が莫大となり、リフレッシュ時に電源
電圧を降下させるという欠点がある。
〔問題点を解決するための手段〕
本発明の記憶装置は、ダイナミックランダムアクセスメ
モリと該メモリの場所を識別すべく予め付与した識別情
報と該識別情報に対応して設定されるタイミングで前記
メモリのリフレッシュを起動する制御回路とをおのおの
有する複数の記憶単位を備え、全ての前記記憶単位での
前記リフレッシュが同一タイミングにならないよう前記
タイミングを設定する。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
記憶単位であるメモリカード１１および２１は、メモリ
バス１に接続されており、制御回路１２゜識別情報１４
．およびダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）のメモリ１５を有している。メモリ１５のリフレッ
シュ起動のタイミングを制御する制御回路１２は、初期
値生成回路１６および（ｎ進）リフレッシュカウンタを
含むリフレッシュ制御回路１７より成る。制御回路１２
は、電源投入直後に識別情報１４を読み出して初期値生
成回路１６で生成された初期値を、リフレッシュ制御回
路１７のリフレッシュカウンタに設定したあと、リフレ
ッシュカウンタを動作させる。メモリカード１１および
２１の識別情報毎に初期値が異なるので、記憶単位毎に
異なった時期にリフレッシュが行なわれる。
〔発明の効果〕
以上説明したように本発明は、記憶領域を分割した記憶
単位（例えばメモリカード）毎に異なった時期にリフレ
ッシュを行なうことにより、リフレッシュ時の急激な電
源の負荷の変化を低減し従来のようなリフレッシュ時に
おける電源電圧降下を防止できる効果がある。
【図面の簡単な説明】
第１図は本発明の実施例のブロック図である。 １・・・メモリバス、１１．２１・・・メモリカード、
１２・・・制御回路、１４・・・識別情報、１６・・・
初期値生成回路、１７・・・リフレッシュ制御回路。

Claims (1)

    【特許請求の範囲】
  1. ダイナミックランダムアクセスメモリと該メモリの場所
    を識別すべく予め付与した識別情報と該識別情報に対応
    して設定されるタイミングで前記メモリのリフレッシュ
    を起動する制御回路とをおのおの有する複数の記憶単位
    を備え、全ての前記記憶単位での前記リフレッシュが同
    一タイミングにならないよう前記タイミングを設定する
    記憶装置。
JP62073218A 1987-03-26 1987-03-26 記憶装置 Pending JPS63239681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62073218A JPS63239681A (ja) 1987-03-26 1987-03-26 記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62073218A JPS63239681A (ja) 1987-03-26 1987-03-26 記憶装置

Publications (1)

Publication Number Publication Date
JPS63239681A true JPS63239681A (ja) 1988-10-05

Family

ID=13511802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62073218A Pending JPS63239681A (ja) 1987-03-26 1987-03-26 記憶装置

Country Status (1)

Country Link
JP (1) JPS63239681A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338187A (ja) * 1993-05-27 1994-12-06 Melco:Kk Ｄｒａｍを用いたメモリ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6260195A (ja) * 1985-09-10 1987-03-16 Nec Corp リフレツシユ制御回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6260195A (ja) * 1985-09-10 1987-03-16 Nec Corp リフレツシユ制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338187A (ja) * 1993-05-27 1994-12-06 Melco:Kk Ｄｒａｍを用いたメモリ装置

Similar Documents

Publication Publication Date Title
KR100200922B1 (ko) 반도체 메모리장치의 펌핑전압발생기
KR100621619B1 (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
KR0169288B1 (ko) 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법
JPH0218780A (ja) リフレッシュ回路
KR19990078379A (ko) 디코딩 오토리프레시 모드를 가지는 디램
JP3317661B2 (ja) リフレッシュ装置を有する半導体装置
US5295110A (en) Semiconductor memory device incorporated with self-refresh circuit
KR920017104A (ko) 반도체 기억 장치
JPS63239681A (ja) 記憶装置
JPS63239682A (ja) 記憶装置
CN114730592A (zh) 一种存储器、控制器、刷新方法及存储系统
JPS5845692A (ja) リフレツシユ要求制御方式
JP2758828B2 (ja) メモリリフレッシュ制御回路
JPH05266659A (ja) メモリリフレッシュ制御装置
KR100237629B1 (ko) 반도체 메모리 소자의 리프레시 제어방법
JPH0384794A (ja) 選択的メモリリフレッシュ装置
JPS6313196A (ja) リフレツシユ方式
JP2600345B2 (ja) ダイナミックランダムアクセスメモリのリフレッシュ受け渡し方法
JPH02185791A (ja) ダイナミツクｒａｍリフレツシユ制御方式
KR100900783B1 (ko) 피크 전류를 감소시키는 제어 장치
JPH03120693A (ja) リフレッシュ制御回路
JPH01146194A (ja) ダイナミック型半導体記憶装置
JPS58159292A (ja) メモリリフレツシユ方法
JPS6231091A (ja) ダイナミツクメモリのリフレツシユ制御方式
JPS61997A (ja) ダイナミツクメモリ・リフレツシユ回路