JP2632512B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2632512B2 JP2632512B2 JP60285169A JP28516985A JP2632512B2 JP 2632512 B2 JP2632512 B2 JP 2632512B2 JP 60285169 A JP60285169 A JP 60285169A JP 28516985 A JP28516985 A JP 28516985A JP 2632512 B2 JP2632512 B2 JP 2632512B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- clock
- logic circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は多相クロツク信号、特に非重複な多相クロ
ツク信号を内部で発生する半導体集積回路に関するもの
である。
ツク信号を内部で発生する半導体集積回路に関するもの
である。
第４図は従来の一例で、２相の非重複クロツク信号発
生回路をもつ半導体集積回路である。第４図において
（Ｇ）は前記２相非重複クロツク信号発生回路、（１）
〜（５）は２相非重複クロツクにより動作する論理回路
群FB、（内部は図示せず）である。また、前記クロツク
信号発生回路（Ｇ）において（INV1.2.3.4.5）は反転型
論理回路、（NOR1.2）はNOR型論理回路である。
生回路をもつ半導体集積回路である。第４図において
（Ｇ）は前記２相非重複クロツク信号発生回路、（１）
〜（５）は２相非重複クロツクにより動作する論理回路
群FB、（内部は図示せず）である。また、前記クロツク
信号発生回路（Ｇ）において（INV1.2.3.4.5）は反転型
論理回路、（NOR1.2）はNOR型論理回路である。
次に動作について説明する。２相の非重複クロツク信
号発生回路（Ｇ）は２つのNOR型論理回路（NOR1.2）に
よるRSフリツプフロツプ構成で反転型論理回路（INV
2.3.4.5）はバツフア機能をさせるものである。今、端
子（101）よりクロツク入力信号CLKが入力され、クロツ
ク信号発生回路（Ｇ）の端子（21），（22）に出力され
るクロツク信号をそれぞれC1,C2とする。前記クロツク
信号発生回路（Ｇ）において、前記クロツク入力信号CL
Kの“L"から“H"への変化が信号線（11）を介してNOR型
論理回路（NOR1）に伝わることにより前記NOR型論理回
路（NOR1）の出力、すなわちクロツク信号C1が“H"から
“L"へ変化する。前記クロツク信号C1の“H"から“L"へ
の変化が信号線（13）を介してNOR型論理回路（NOR2）
に伝わることにより前記NOR型論理回路（NOR2）の出
力、すなわちクロツク信号C2が“L"から“H"へと変化す
る。次に、前記クロツク入力信号CLKの“H"から“L"へ
の変化が信号線（11）を介して反転型論理回路（INV1）
に伝えられ前記反転型論理回路（INV1）により発生する
前記クロツク入力信号の反転信号▲▼が“L"から
“H"へ変化し、前記反転型論理回路（INV1）の出力の
“L"から“H"への変化がNOR型論理回路（NOR2）に伝え
られ前記NOR型論理回路（NOR2）の出力、すなわちクロ
ツク信号C2が“H"から“L"へ変化する。前記クロツク信
号C2の“H"から“L"への変化が信号線（12）を介してNO
R型論理回路（NOR1）に伝わることによりクロツク信号C
1が“L"から“H"に変化する。
号発生回路（Ｇ）は２つのNOR型論理回路（NOR1.2）に
よるRSフリツプフロツプ構成で反転型論理回路（INV
2.3.4.5）はバツフア機能をさせるものである。今、端
子（101）よりクロツク入力信号CLKが入力され、クロツ
ク信号発生回路（Ｇ）の端子（21），（22）に出力され
るクロツク信号をそれぞれC1,C2とする。前記クロツク
信号発生回路（Ｇ）において、前記クロツク入力信号CL
Kの“L"から“H"への変化が信号線（11）を介してNOR型
論理回路（NOR1）に伝わることにより前記NOR型論理回
路（NOR1）の出力、すなわちクロツク信号C1が“H"から
“L"へ変化する。前記クロツク信号C1の“H"から“L"へ
の変化が信号線（13）を介してNOR型論理回路（NOR2）
に伝わることにより前記NOR型論理回路（NOR2）の出
力、すなわちクロツク信号C2が“L"から“H"へと変化す
る。次に、前記クロツク入力信号CLKの“H"から“L"へ
の変化が信号線（11）を介して反転型論理回路（INV1）
に伝えられ前記反転型論理回路（INV1）により発生する
前記クロツク入力信号の反転信号▲▼が“L"から
“H"へ変化し、前記反転型論理回路（INV1）の出力の
“L"から“H"への変化がNOR型論理回路（NOR2）に伝え
られ前記NOR型論理回路（NOR2）の出力、すなわちクロ
ツク信号C2が“H"から“L"へ変化する。前記クロツク信
号C2の“H"から“L"への変化が信号線（12）を介してNO
R型論理回路（NOR1）に伝わることによりクロツク信号C
1が“L"から“H"に変化する。
すなわち、クロツク入力信号CLKが“L"から“H"に変
化することによりクロツク信号C1が“H"から“L"へ変化
し、それによりクロツク信号C2が“L"から“H"へ変化す
る。またクロツク入力信号CLKが“H"から“L"に変化し
クロツク入力信号の反転信号▲▼が“L"から“H"
に変化することによりクロツク信号C2が“H"から“L"に
変化し、それによりクロツク信号C1が“L"から“H"へ変
化する。このため、端子（21），（22）におるクロツク
信号C1,C2は非重複である。すなわち、この例ではクロ
ツク信号C1とC2の“H"が同時にかさならないという意味
での非重複である。第５図は第４図のタイミングを表わ
した図で、（C1-21），（C2-22）は端子（21），（22）
でのクロツク信号C1,C2をそれぞれ示し、（C1-111），
（C2-112）は端子（111），（112）でのクロツク信号
C1,C2をそれぞれ示す。
化することによりクロツク信号C1が“H"から“L"へ変化
し、それによりクロツク信号C2が“L"から“H"へ変化す
る。またクロツク入力信号CLKが“H"から“L"に変化し
クロツク入力信号の反転信号▲▼が“L"から“H"
に変化することによりクロツク信号C2が“H"から“L"に
変化し、それによりクロツク信号C1が“L"から“H"へ変
化する。このため、端子（21），（22）におるクロツク
信号C1,C2は非重複である。すなわち、この例ではクロ
ツク信号C1とC2の“H"が同時にかさならないという意味
での非重複である。第５図は第４図のタイミングを表わ
した図で、（C1-21），（C2-22）は端子（21），（22）
でのクロツク信号C1,C2をそれぞれ示し、（C1-111），
（C2-112）は端子（111），（112）でのクロツク信号
C1,C2をそれぞれ示す。
前記クロツク信号C1およびC2は信号線（31），（32）
を介して、それぞれ（１）〜（５）の論理回路群FBに伝
えられる。
を介して、それぞれ（１）〜（５）の論理回路群FBに伝
えられる。
従来の多相の非重複クロツク信号発生回路は以上のよ
うに構成されているので第５図のタイミング図に示すよ
うに、クロツク信号発生回路（Ｇ）の出力端子（21），
（22）においてクロツク信号C1及びC2が非重複時間T
NONOVERがあるのに、信号線（31），（32）のような経
路を通過し、例えば（１）の論理回路群FB1におけるク
ロツク信号C1及びC2の入力端子（111）及び（112）にお
けるクロツク信号C1-111とC2-112とが、論理回路群のも
つ入力容量や信号線のもつ抵抗成分と容量成分による遅
延時間Td(111),Td(112)の影響や波形のなまりにより、
クロツク信号の重複時間TOVERを生ずるという問題点が
あつた。
うに構成されているので第５図のタイミング図に示すよ
うに、クロツク信号発生回路（Ｇ）の出力端子（21），
（22）においてクロツク信号C1及びC2が非重複時間T
NONOVERがあるのに、信号線（31），（32）のような経
路を通過し、例えば（１）の論理回路群FB1におけるク
ロツク信号C1及びC2の入力端子（111）及び（112）にお
けるクロツク信号C1-111とC2-112とが、論理回路群のも
つ入力容量や信号線のもつ抵抗成分と容量成分による遅
延時間Td(111),Td(112)の影響や波形のなまりにより、
クロツク信号の重複時間TOVERを生ずるという問題点が
あつた。
この例では端子（22）から端子（112）の信号経路
は、端子（21）から端子（111）までの信号経路より抵
抗成分や容量成分が多いので、端子（112）での信号の
遅れや波形のなまりが端子（111）のそれよりも大き
い。
は、端子（21）から端子（111）までの信号経路より抵
抗成分や容量成分が多いので、端子（112）での信号の
遅れや波形のなまりが端子（111）のそれよりも大き
い。
この発明はこのような問題点を解決するためになされ
たもので、半導体集積回路の中のどの論理回路群にも非
重複クロツク信号が入力される半導体集積回路を得るこ
とを目的とする。
たもので、半導体集積回路の中のどの論理回路群にも非
重複クロツク信号が入力される半導体集積回路を得るこ
とを目的とする。
この発明に係る半導体集積回路は、どの論理回路群に
おいても非重複クロツク信号を供給されるように、遅延
を生ずる信号経路を考慮に入れて配置、配線したもので
ある。
おいても非重複クロツク信号を供給されるように、遅延
を生ずる信号経路を考慮に入れて配置、配線したもので
ある。
この発明におけるクロツク信号発生回路は、全ての論
理回路群に非重複クロツク信号を供給する。
理回路群に非重複クロツク信号を供給する。
第１図にこの発明の一実施例を示す。第１図におい
て、（G1）はクロツク信号C1を発生するクロック信号発
生回路、（G2）はクロツク信号C2を発生するクロック信
号発生回路、（NOR1.2）はNOR型論理回路、（INV
1.2.3.4.5）は反転型論理回路、（１）〜（５）は２相
非重複クロツク信号により動作する論理回路群FB（内部
は図示せず）、CLKはクロツク入力信号である。前記ク
ロツク信号C1及びC2のクロック信号発生回路（G1），
（G2）におけるNOR型論理回路（NOR1），（NOR2）はRS
フリツプフロツプ構成をなし、（INV2.3），（INV4.5）
はそれぞれクロツク信号C1及びC2の出力バツフアの機能
をなす。また、前記クロツク信号C1及びC2のクロック信
号発生回路（G1）及び（G2）は第１図に示すように集積
回路の対辺にそれぞれ配置されている。クロック信号発
生回路（G1）からのクロック信号C1は、信号線（31）を
介して、論理回路群FBの入力端子に供給された後、クロ
ック信号発生回路（G2）に供給されるように配置されて
いる。同様に、クロック信号発生回路（G2）からクロッ
ク信号C2は、信号線（32）を介して、論理回路群FBの入
力端子に供給された後、クロック信号発生回路（G1）に
供給されるように配置されている。
て、（G1）はクロツク信号C1を発生するクロック信号発
生回路、（G2）はクロツク信号C2を発生するクロック信
号発生回路、（NOR1.2）はNOR型論理回路、（INV
1.2.3.4.5）は反転型論理回路、（１）〜（５）は２相
非重複クロツク信号により動作する論理回路群FB（内部
は図示せず）、CLKはクロツク入力信号である。前記ク
ロツク信号C1及びC2のクロック信号発生回路（G1），
（G2）におけるNOR型論理回路（NOR1），（NOR2）はRS
フリツプフロツプ構成をなし、（INV2.3），（INV4.5）
はそれぞれクロツク信号C1及びC2の出力バツフアの機能
をなす。また、前記クロツク信号C1及びC2のクロック信
号発生回路（G1）及び（G2）は第１図に示すように集積
回路の対辺にそれぞれ配置されている。クロック信号発
生回路（G1）からのクロック信号C1は、信号線（31）を
介して、論理回路群FBの入力端子に供給された後、クロ
ック信号発生回路（G2）に供給されるように配置されて
いる。同様に、クロック信号発生回路（G2）からクロッ
ク信号C2は、信号線（32）を介して、論理回路群FBの入
力端子に供給された後、クロック信号発生回路（G1）に
供給されるように配置されている。
次にこの回路の動作について説明する。クロツク入力
信号CLKの“L"から“H"の変化が信号線（11）を介してN
OR型論理回路（NOR1）に伝えられることにより前記NOR
型論理回路（NOR1）の出力、すなわちクロツク信号C1が
“H"から“L"に変化する。この変化が信号線（31）の考
えうる最長経路を通過して、論理回路群FBに供給された
後、NOR型論理回路（NOR2）のひとつの端子に供給され
ることにより、クロック信号発生回路（G2）からのクロ
ック信号C2が“L"から“H"に変化する。次に、クロツク
入力信号CLKが“H"から“L"に変化し反転型論理回路（I
NV1）により発生するクロツク入力信号の反転信号▲
▼の“L"から“H"への変化が信号線（14）を介して
NOR型論理回路（NOR2）に伝えられ前記NOR型論理回路
（NOR2）の出力、すなわちクロツク信号C2が“H"から
“L"へ変化する。前記クロツク信号C2の“H"から“L"へ
の変化が信号線（32）の考えうる最長の経路を通過し
て、論理回路群FBに供給された後、NOR型論理回路（NOR
1）のひとつの端子に供給されることにより、クロック
信号発生回路（G1）からのクロック信号C1が“L"から
“H"へ変化する。
信号CLKの“L"から“H"の変化が信号線（11）を介してN
OR型論理回路（NOR1）に伝えられることにより前記NOR
型論理回路（NOR1）の出力、すなわちクロツク信号C1が
“H"から“L"に変化する。この変化が信号線（31）の考
えうる最長経路を通過して、論理回路群FBに供給された
後、NOR型論理回路（NOR2）のひとつの端子に供給され
ることにより、クロック信号発生回路（G2）からのクロ
ック信号C2が“L"から“H"に変化する。次に、クロツク
入力信号CLKが“H"から“L"に変化し反転型論理回路（I
NV1）により発生するクロツク入力信号の反転信号▲
▼の“L"から“H"への変化が信号線（14）を介して
NOR型論理回路（NOR2）に伝えられ前記NOR型論理回路
（NOR2）の出力、すなわちクロツク信号C2が“H"から
“L"へ変化する。前記クロツク信号C2の“H"から“L"へ
の変化が信号線（32）の考えうる最長の経路を通過し
て、論理回路群FBに供給された後、NOR型論理回路（NOR
1）のひとつの端子に供給されることにより、クロック
信号発生回路（G1）からのクロック信号C1が“L"から
“H"へ変化する。
第２図は上記の動作を示したタイミング図である。
CLKはクロツク入力信号、C1-21,C2-22は端子（21），
（22）におけるクロツク信号C1,C2、C1-111,C2-112は端
子（111），（112）におけるクロツク信号C1,C2を示
す。第２図に示されるように、クロツク信号C1,C2の発
生に信号線（31），（32）の経路の遅延Td(31),Td(32)
を考慮に入れているために、端子（111）及び端子（11
2）に入力されるクロツク信号C1-111,C2-112が端子（2
1）及び端子（22）に現われるクロツク信号C1-21,C2-22
に対してTd(111),Td(112)の遅れが出ても、非重複な時
間TNONOVERが生ずる。
（22）におけるクロツク信号C1,C2、C1-111,C2-112は端
子（111），（112）におけるクロツク信号C1,C2を示
す。第２図に示されるように、クロツク信号C1,C2の発
生に信号線（31），（32）の経路の遅延Td(31),Td(32)
を考慮に入れているために、端子（111）及び端子（11
2）に入力されるクロツク信号C1-111,C2-112が端子（2
1）及び端子（22）に現われるクロツク信号C1-21,C2-22
に対してTd(111),Td(112)の遅れが出ても、非重複な時
間TNONOVERが生ずる。
上記の例のようにクロツク信号発生回路を（G1），
（G2）のように対辺に置かずに一ケ所に配置して信号線
（31），（32）を再びクロツク信号発生回路にもどして
もよい。
（G2）のように対辺に置かずに一ケ所に配置して信号線
（31），（32）を再びクロツク信号発生回路にもどして
もよい。
第３図にクロツク信号発生回路を一ケ所に配置した例
を示す。第３図において（Ｇ）は前記クロツク信号発生
回路である。
を示す。第３図において（Ｇ）は前記クロツク信号発生
回路である。
また、上記の例でのクロツク入力信号CLKの“H"と
“L"の時間の比が1:1であつたがこれ以外の比でもよ
い。また、クロツク入力信号を半導体集積回路中で発生
させてもよく、クロツク入力信号は２つ以上あつてもよ
い。
“L"の時間の比が1:1であつたがこれ以外の比でもよ
い。また、クロツク入力信号を半導体集積回路中で発生
させてもよく、クロツク入力信号は２つ以上あつてもよ
い。
以上のように、この発明によればC1〜CNのクロツク信
号発生に、それぞれのクロツク信号線の遅延を考慮に入
れたので、半導体集積回路中のどの論理回路群にも比重
複なクロツク信号を入力することができる効果がある。
号発生に、それぞれのクロツク信号線の遅延を考慮に入
れたので、半導体集積回路中のどの論理回路群にも比重
複なクロツク信号を入力することができる効果がある。
第１図は本発明の一実施例による半導体集積回路を示す
図であり、（G1），（G2）はクロツク信号発生回路であ
る。また、第２図は第１図に係るクロツク信号のタイミ
ング図であり、（C1-21），（C2-22）は端子（21），
（22）におけるクロツク信号C1,C2、（C1-111），（C
2-112）は端子（111），（112）におけるクロツク信号C
1,C2、（Td(31)），（Td(32)）は信号線（31），（32）
の経路をクロツク信号を通過したときの遅延、（T
NONOVER）は比重複時間を示す。第３図はこの発明の他
の実施例による半導体集積回路であり、（Ｇ）は一ケ所
に配置したクロツク信号発生回路を示す。第４図は従来
の多相非重複クロツク信号を内部で発生する半導体集積
回路であり、第５図は第４図に係るクロツク信号のタイ
ミング図である。 なお、図中、同一符号は同一または相当部分を示す。
図であり、（G1），（G2）はクロツク信号発生回路であ
る。また、第２図は第１図に係るクロツク信号のタイミ
ング図であり、（C1-21），（C2-22）は端子（21），
（22）におけるクロツク信号C1,C2、（C1-111），（C
2-112）は端子（111），（112）におけるクロツク信号C
1,C2、（Td(31)），（Td(32)）は信号線（31），（32）
の経路をクロツク信号を通過したときの遅延、（T
NONOVER）は比重複時間を示す。第３図はこの発明の他
の実施例による半導体集積回路であり、（Ｇ）は一ケ所
に配置したクロツク信号発生回路を示す。第４図は従来
の多相非重複クロツク信号を内部で発生する半導体集積
回路であり、第５図は第４図に係るクロツク信号のタイ
ミング図である。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】非重複の第１および第２のクロック信号を
受け取るための第１および第２の入力端子を有し、前記
第１および第２のクロック信号に基づいて動作する複数
の論理回路からなる論理回路群と、 前記第１クロック信号を出力させるための第１出力端子
と前記第２クロック信号を受け取るための第３入力端子
とを有し、基本クロック信号と前記第２クロック信号と
を受け取り、前記基本クロック信号と前記第２クロック
信号との論理演算を行い、前記第２クロック信号とは非
重複な前記第１クロック信号を生成し、前記第１出力端
子へ出力させる第１クロック信号発生回路と、 前記第２クロック信号を出力させるための第２出力端子
と前記第１クロック信号を受け取るための第４入力端子
とを有し、基本クロック信号の反転信号と前記第１クロ
ック信号とを受け取り、前記基本クロック信号の反転信
号と前記第１クロック信号との論理演算を行い、前記第
１クロック信号とは非重複な前記第２クロック信号を生
成し、前記第２出力端子へ出力させる第２クロック信号
発生回路と、 前記第１クロック信号が伝搬するように、前記第１出力
端子、前記論理回路群の各論理回路の前記第１入力端子
及び前記第２クロック発生回路の前記第４入力端子が接
続されると共に、前記第１出力端子から前記第４入力端
子までの信号伝搬経路が、前記第１出力端子から前記論
理回路群の各論理回路の前記第１入力端子までの各信号
伝搬経路より長くなるように構成された第１信号線と、 前記第２クロック信号が伝搬するように、前記第２出力
端子、前記論理回路群の各論理回路の前記第２入力端子
及び前記第１クロック発生回路の前記第３入力端子が接
続されると共に、前記第２出力端子から前記第３入力端
子までの信号伝搬経路が、前記第２出力端子から前記論
理回路群の各論理回路の前記第２入力端子までの各信号
伝搬経路より長くなるように構成された第２信号線とを
備えたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285169A JP2632512B2 (ja) | 1985-12-18 | 1985-12-18 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285169A JP2632512B2 (ja) | 1985-12-18 | 1985-12-18 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62143517A JPS62143517A (ja) | 1987-06-26 |
| JP2632512B2 true JP2632512B2 (ja) | 1997-07-23 |
Family
ID=17687989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60285169A Expired - Fee Related JP2632512B2 (ja) | 1985-12-18 | 1985-12-18 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2632512B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0633711Y2 (ja) * | 1986-08-08 | 1994-08-31 | 三洋電機株式会社 | クロツクパルス発生回路 |
| JPS6330026U (ja) * | 1986-08-08 | 1988-02-27 | ||
| JP2578014B2 (ja) * | 1990-08-24 | 1997-02-05 | 三菱電機株式会社 | タイミング検証方法 |
| JPH04103727U (ja) * | 1991-01-22 | 1992-09-07 | 三洋電機株式会社 | クロツク作成回路 |
-
1985
- 1985-12-18 JP JP60285169A patent/JP2632512B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62143517A (ja) | 1987-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3333429B2 (ja) | 半導体集積回路 | |
| US5818276A (en) | Non-overlapping clock generator circuit and method therefor | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JPH09312553A (ja) | 論理回路 | |
| JPH0629799A (ja) | パルス列発生回路 | |
| JP2577894B2 (ja) | 擬似ランダム雑音符号発生回路 | |
| JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びｃａｄ装置 | |
| JP2004259285A (ja) | クロックツリー合成装置及び方法 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JP2624142B2 (ja) | スキャンテスト用クロック発生回路 | |
| JP2844770B2 (ja) | シフトレジスタ回路 | |
| JP2641890B2 (ja) | 半導体集積回路 | |
| JPS6160456B2 (ja) | ||
| JP2504949B2 (ja) | シフトレジスタ | |
| JP3482841B2 (ja) | 信号発生装置 | |
| JPS604328A (ja) | 集積回路 | |
| JPS63253715A (ja) | クロツク発生回路 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JPS642247B2 (ja) | ||
| JPS60249415A (ja) | パルス発生回路 | |
| JPS6139297A (ja) | 半導体集積回路 | |
| JPS63231799A (ja) | シフトレジスタ | |
| JPS62291579A (ja) | テスト回路 | |
| JPH05210996A (ja) | シフトレジスタ | |
| JP2001208799A (ja) | 半導体集積回路のテスト信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |