JPS58191042A - フア−ストイン・フア−ストアウトレジスタ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入力情報に同期したシフトインクロックによっ
て入力信号をレジスタに取シ込み。

独立した高精度のシフトアウトクロックによって前記レ
ジスタに取９込まれている情報の送夛出しを行橙うファ
ーストイン、ファーストアウトレジスタの制御回路に関
′するものである。

ファーストイン、ファーストアウトレジスタ上用いる装
置としては１例えばディジタル、オーディオディスクプ
レーヤーがある。このディジタル、オーディオディスク
プレーヤーハ、オーディオ信号と各種制御信号がディジ
タル値として光学的に高ｌ！Ｆｆで記録されてｉるデイ
ジタル、オーディオディスク（以下ディスクと称す）音
再生するものである。この場合、ディスク上の信号は、
８ビット単位の情報’ｔ１４ピットに変調したＦｔＦＭ
信号として記録されてお夛、この１４ビット単位の情報
が光学ピックアップによって読み取られて−る。このよ
うにして読み取られた１４ビット単位の情報信号は、復
調回路に於いて８ビツトの信号に復調されたｌｌＫ誤〕
訂正がなされて１６ピツトのノぞラレル信号トして送出
される。従って、この１６ビツトの情報信号をディジタ
ル、アナログ変換回路に順次供給してアナログ値に変換
し、その出力全ローパスフィルタを介して取シ出すこと
によシオーディオ信号が得られることに力る。しかし、
誤り訂正回路から取シ出され友ディジタル情報は。

ディスクのワウ、フラッタ−の影響ヲ受けているために
、高忠寮度の再生音を得ることが出来表い。

従って、ディジタル、オーディオディスクプレーヤーに
於いては、ディジタル、アナログ変換回路に供給するデ
ィジタル情報を水晶発振回路に於いて作られた高精度の
クロックパルスに同期し７て供給することにより、ディ
スクのワウ、フラッタ−の影響をなくするためのデ、ジ
ッタ一部が設けられている。そして、このデ、ジッタ一
部は入力クロックによりデータを取り込むとともに高精
度の出力クロックに同期して最初に取り込まれたデータ
から順次重や出すことにより、ディジタル、アナログ変
換回路に供給するディジタル情報を出力クロックを発生
する水晶発振回路の水晶精度に嵩めるためのファースト
イン、ファーストアウトレジスタが用いられている。

第１図にディジタル、オーディオディスクプレーヤーの
デ、ジッタ一部の一例を示す回路図である。同図に於ａ
て１け図示［、ない誤り訂′正回路から供給される１６
ピツトのディジタル信号Ａｔ−人力とす巻デ、ジッタ一
部であって％４ピット構成によるファーストイン、ファ
ーストアウトレジスタが４個差列に接続された構成とな
っている。そして、この４個のファーストイン４．ファ
ーストアウトレジスタは、ディジタル信号人に同期して
誤り訂正回路から送られて来るクロック信号をシフトイ
ンクロックＳＩとして入カポ−）　：ｐ、　Ｋ入力して
おシ、マた図示しなｉ水晶発振回路から供給される４　
４−Ｉ　ＫＨｚの高精度クロック全シフトアウト１０ツ
クｓ。

として入カポ−）　Ｐ、　Ｋ入力している。　２はディ
ジタル０、アナログ変換回路であって、ファーストイン
、ファーストアウトレジスターによって構成されるデ、
ジッタ一部１から発生される出力信号Ｂをアナログ信号
０に変換して順次送出する。

このように構成された回路に於いては１図示しな−＊り
訂正回路から供給されるディジタル信号ムが、このディ
ジタル信号ＡＫ同期して送られてくる第２図（ａ）　Ｋ
示すシフトインクロック８Ｉによってデ、ジッタ一部Ｉ
Ｋ順次取り込まれる。この場合、デ、ジッタ一部１ｔ−
構成するファースト−イン、ファーストアウトレジスタ
は１６ビツトのディジタル信号Ａを例えば６４個収容す
る容量を有しており、この容量の範囲内であればシフト
インクロックＳＩＫよって順次ディジタル信号Ａ？取り
込むことが出来る。

しかし、デ、ジッタ一部１の入力ボートＰ、　／Ｃは第
２図（ｂ）　Ｋ示す４４．１　ＫＨｚでかつ水晶精度の
シフトアウトクロックＳＯが供給されてｉるために、シ
フトインクロック８Ｉによってファーストイン、ファー
ストアウトレジスタに取り込まれたディジタル信号人は
、このシフトアウトクロック８０によって順次送シ出さ
れることになる。従って、ワウ、フラッタ−等による影
響を受けて４４．１　ＫＨ２近辺の信号と表っているデ
ィジタル信号人は、このデ、ジッタ一部ＩＫ於いて水晶
精度による４　４−Ｉ　ＫＨｚの信号に合わされてディ
ジタル、アナログ変換回路２に供給されることに々る。

このために、ディジタル、アナログ変換回路２から出力
されるアナログ信号０は、ワウ、７ラツター等による影
響を受゛けないディジタル入力信号人の値のみに対応し
た高精綻のものとなり、このアナログ信号Ｃを図示しな
いローノぞスフイルターを介シて取り出すことにより、
高忠実度のオーディオ信号が得られることになる。

しかしながら、ドロップアウト等によってシフトインク
ロックＳＩが第２図（１）に示すようにその一部が失な
われると、フレーム単位に於けるシフトインクロックＳ
Ｉとシフトアウトクロック８０の総数が合わなくなる。

つまり、シフトインクロックＳＩに対してシフトアウト
クロックＳＯの数が多くなる関係上、ファーストイン、
ファーストアウトレジスタが空とｆｘ６゜この空の状態
で信号の送り出し制御が行なわれる関係上、ディジタル
出力値が大きく変化してノイズ発生の原因となってしま
う問題を有している。

従って１本発明による目的は、ドロップアウト等によっ
てシフトインクロックが失なわれても再生信号に影響會
与えないようにしたファーストイン、ファーストアウト
レジスタ制御回路を提供することである。

このような目的全達成する九めに本発明は。

ファーストイン４フアーストアウトレジスタが空となっ
た事ヲ検出すると、このファーストイン、ファーストア
ウトレジスタに供給する出力クロックを止めて空の状態
に於ける送り出し動作を中止することによりノイズの発
生を防止するものである。以下２図面を用いて本発明に
よるファーストイン、ファーストアウトレジスタ制御回
路を詳ａに説明する。

第３図は本発明によるファーストイン、ファーストアウ
トレジスタ制御回路の一実施例を示す回路図であって、
第１図と同一部分に同一記号を用いて示しである。そし
て、この場合に於けるデ、ジッタ一部１を構成するファ
ーストイン、ファーストアウトレジスターは、レジスタ
ーの内容が満配にかつた時に”Ｈ”状１１１続ける入力
リセット信号ＩＢを発生する出力ポート０１と、レジス
ターの内容が空ＩＣ１つた時に＠Ｈ”状態を続ける出力
リセット信号ＯＲを発生する出力ポート０鵞とを有して
いる。　３はシフトインクロックＳＩｉりｐツク入力Ｏ
Ｘとしかつ入力リセット信号ｌＲ１１クリア入力ＯＬと
するＪＫタイプの第１フリツプフロツプ回路、４は後述
するアンドゲート６から供給されるシフトアウトクロッ
クｓｏ’ｙクロック入力ＯＫとしかつ出力リセット信号
ＯＲをクリア入力ＯＬとするＪＫタイプの第２７リツプ
フロツプ回路。

５は第１ツリツブフロップ回路３のリセット出力（ｌセ
ット入力Ｓとしかつ第２７リツプフロツプ回路４のリセ
ット出力向ヲダセット入力とする負論理の第３フリツプ
フロツプ回路、６は図示しない水晶発振回路から供給さ
れる４４．１ＫＨｚのシフトアウトクロック８０と第３
フリップフロップ回路５０セット出力Ｑとを入力とする
アンドゲートであって、その出力がシフトアウトクロッ
ク３　ｏ　ｚとしてデ、ジッタ一部１０入力ポートＰ鵞
と第２７リツプフロツプ回路４のクロック入力端ＯＫに
供給される。

このように構成された回路に於いて、シフトインクロッ
ク５Ｉが第４図（１）Ｋ示すように供給されると、デ、
ジッタ一部１を構成するファーストイン、ファーストア
ウトレジスタは、このシフトイＸクロツク８ＩＫ同期し
て図示しない誤り訂正回路から供給されるディジタル信
号ＡＹｒＩＩＡ次取り込んでシフトするとともに、出カ
ホニト０１から第４図（ｂ）に示すシフトインクロック
ＳＩに同期した六方リセット信号ＩｆＬｉ発生する。そ
してこの人力リセット信号ＩＲはレジスタの内容が満配
になると第４図（ｂ）に時点ｔ！以螢で示すように＠Ｈ
＃状態を続ける。そして、入力リセット信号ＩＲが１Ｈ
”状態ヲ続けてレジスター内が満配であることを示すと
。

次のシフトインクロックＳＩが立ち下る時点ｔｌに於い
て第１７　リップフロップ回路３がセットされてそのリ
セット出力ζが′″Ｌ”に反転する。

このようにして、第１フリツプフロ憂プ回路３がセット
されると、そのリセット出力迅＜よって負論理入力の第
３フリップフロップ回路５がセットされてそのセット出
力Ｑが−Ｈ”となつてアンドゲート６が開かれる。この
結果１図示し表い水晶発振回路から供給されるシフトア
ウトクロック８０が取り込まれ、シフトアウトクロック
ＳＯ′としてデ、ジッタ一部１の入カポ−）Ｐりおよび
第２７リツプフロツゾ回路４のり四ツク入力端ＯＫに供
給される。

ここで、デ、ジッタ一部１’を構成するファーストイン
、ファーストアウトレジスタは、入力ｆ　−）　Ｐｓ　
Ｋ供給されるＷｃＳ図（ａ）　Ｋ示ｊ　シフトアウトク
ロックＳＯＩに同期して内部に取り込まれているデータ
の送シ出しｔ行なう、そして、ドルツブアウト等によっ
てシフトインクロックＳＩが欠けてレジスタ内のデータ
が空になると、出力ポートＯ鵞から発生される出力リセ
ット信号ＯＲが第５図（ｂ）　Ｋ時点ｔ３以後で示すよ
うに″Ｈ”状態を保持し続ける。そして。

出力リセット信号ＯＲが＠Ｈ＃状態を続けてレジスタの
内容が９であることを示すと１次のシフトアウトクロッ
ク８０が立ち下る時点ｔ４　　Ｋ於いて第２フリップフ
ロップ回路４がセットされる。第２７リツプフロツプＯ
＃２がセットされると、そのリセット出力司によって第
３７リツプフ四ツブ回路５がリセットされる。第３７リ
ツプフロツプ回路５がリセットされると、そのセット出
力Ｑが１Ｌ”に反転するために、アンドゲート６が閉じ
られてデ、ジッタ一部Ｉｔ”構成するファーストイン、
ファーストアウトレジスタに対するシフトアウトクロッ
ク８０Ｉの供給が遮断される。この結果、レジスタの内
容が空の状態に於けるシフト動作が中止されてノイズの
発生が防止される。そして、このシフトアウトクロック
ＳＯ′の断時にシフトインクロック８Ｉによって入力信
号が順次取シ込まれてレジスタの内容が満配ｒｃ々ると
、入力リセット信号ＩＲが１Ｈ”状ＩＩを続けるために
、第１フリツプフ四ツブ回路３がセットされ、これに伴
なって第３フリップフロップ回路５もセットされるため
にアンドゲート６が開かれてレジスタに保持されている
データの送ル出しが再開される。

なおａ　ｊｇ　１−第２フリップフロップ回路３゜４ｔ
ｆｆ、満配状態および空き状態が解除された時点に再び
発生きれるクロック周期の入力リセット信号ＩｆＬおよ
び出力ηセット信号ＯＲＫよってリセットきれる。

以上説明し穴ように２本発明によるファーストイン、フ
ァー２ドアウドレジスタ制御回路轄。

レジスターの内容が空とｋったことを検出するとシフト
アウトクロックの供給を中断させるものであるために、
空き状態に於けるシフト動作が中止されてノイズの発生
が防止これる優れた効果を有する。

【図面の簡単な説明】

第１図はファーストイン、ファーストアウトレジスタを
用いたディジタルオーディオディスクのデ、ジッタ一部
を示す回路図、第２図（哀）、（ｂ）ａ第１図の動作を
説明するための波形図。 第３図は本発明によるファーストイン、ファーストアウ
トレジスタ制御回路の一実施例を示す回路図、第４図（
ａ）　、　（ｂ）　、第５図（ａ）　、　（ｂ）は第３
図に示す回路の各部動作波形図である。 １・・・デ、ジッタ一部、２・・・ディジタルアナログ
変換回路、３〜５・−・Ｗ、１〜第３フリツゾフロツプ
回路、６−・・アンドゲート。 代理人　弁理士　　鈴　木　章　夫　−１，。

Claims (1)

【特許請求の範囲】
1. （１）　　ファーストイン、ファーストアウトレジスタ
   に供給される入力信号取り込み用のシフトインクロック
   をクロック入力としかつ前記７　＆アーストイン、ファ
   ーストアウトレジスタから発生される入力リセット信号
   をクリア入力とすることにより前記レジスタの満配状Ｓ
   を示す入力リセット信号の発生時に於いてのみセットさ
   れる第１７リツプ７０ツブ回路と、ゲート回路を介して
   供給されるシフトアウトクロックをクロック入力としか
   つ前記ファーストイン、ファーストアウトレジスタから
   発生される出力リセット信号をクリア入力とすることに
   より前記レジスタの空状態を示す出力リセット信号の発
   生時に於いてのみセットされる第２７リツプ７Ｕツツ回
   路と、前記第１７リツプ７０ツブ回路のセット時にセッ
   トされかつ前記ＷＪ２フリップフロップ回路のセット時
   にリセットされるとともにセット時に前記ゲート回路Ｙ
   ｔ開制御する第３７リツプフロツプ回路とを備えたこと
   ｔ％微とするファーストイン、ファーストアウトレジス
   タ制御回路。