JPH01232571A

JPH01232571A - デジタル信号記録再生装置

Info

Publication number: JPH01232571A
Application number: JP9731988A
Authority: JP
Inventors: Nobutoshi Oki; 信利沖; Masato Fuma; 正人夫馬; Yutaka Tamura; 豊田村
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-10-23
Filing date: 1988-04-20
Publication date: 1989-09-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はデジタル信号記録再生装置に関するものである
。

（ロ）従来の技術従来、第１のサンプリング周波数を有するデジタル信号
を所望信号形式に変換する信号処理部と、この信号処理
部からの出力信号を記録媒体上に記録及び記録媒体上に
記録された信号を再生する記り再生部とよりなるデジタ
ル信号記録再生装置は、例えば電子技術１９８２年６月
号第４６頁〜第５０真において公知である。

此種従来装置について簡単に説明すると、信号処理部に
入力されたデジタル信号は、誤り訂正符号等を付加され
た後、アナログ信号に変換され、記録再生部となるビデ
オテープレコーダにより、ビデオテープ上に記録される
。一方、ビデオテープより再生されたアナログ信号は、
信号処理部においてデジタル信号に変換された後、出力
される。

（／→　発明が解決しようとする問題点上記従来の装置
ｔへは、主にコンパクトディスクのデジタルオーディオ
信号を記録するために使用されている関係」二、信号処
理部の処理周波数はコンパクトディスクのサンプリング
周波数４４．１ＫＨ２に関連した周波数に設定されてい
る。

ところで、近年前述したサンプリング周波数（４４，１
ＫＨｚ）とは異なるサンプリング周波数をイ１するデジ
タルオーディオ信号が規格として定められようとしてい
る。

斯るデジタルオーディオ信号を、ビデオテープ等の記録
媒体上に記録するには、サンプリング周波数の相違等に
より、前記装置を用いることが出来ず、格別に専用の信
号処理部を設ける必要があった。

に）問題点を解決するための手段上記問題点に鑑み、本発明は第１のサンプリング周波数
を有するデジタル信号を所望信号形式に変換する信号処
理部と、この信号処理部からの出力信号を記録媒体」−
に記録及び記録媒体」−に記録された信号を再生する記
録再生部とよりなるデジタル信号記録再生装置において
、前記信号処理部と入出力端子間に、記録時には入力さ
れた第２のサンプリング周波数をイイするデジタル信号
の所定サンプルデータ毎に特定データを挿入付加するこ
とにより第１のサンプリング周波数を有するデジタル信
号に変換し、再生時には前記特定データを前記信号処理
部からの出力信号より分離することにより第２のサンプ
リング周波数をイｆするデジタル信号に変換する変換部
を設けたことを特徴とする。

（ホ）作　用本発明に依れば、入力端子より印加された第２のサンプ
リング周波数を有するデジタル（８号は、変換部におい
て所定サンプルデータ毎に特定データを挿入付加するこ
とにより第１のサンプリング周波数を有するデジタル信
号に変換された後、信号処理部で所望信号形式に変換さ
れる。斯る信号が記録再生部により記録媒体上（こ記録
される。

一方、記録媒体より再生された信号は、信号処理部で第
１のサンプリング周波数を有するデジタル信号に変換さ
れた後、変換部において前記特定データを前記デジタル
信号より分離することにより第２のサンプリング周波数
を有するデジタル信号に変換される。

（へ）実施例第１図は本発明の一実施例を示す概略ブロック図である
。第１図において、（１）はデジタル信号入力端子、（
２）はデジタル信号入力端子（１）より印加される第２
のサンプリング周波数、例えば３７．８ＫＨｚを有する
デジタル信号を第１のサンプリング周波数、例えば４４
．１ＫＨｚを有するデジタル信号に変換する第１変換部
、（３）は４４．１ＫＨｚのサンプリング周波数を有す
るデジタル４８号を誤り訂正符号等を付加した後、アナ
ログ信号に変換すると共に記録再生部となるビデオテー
プレコーダ（４）からのアナログ信号を４４．１ＫＨｚ
のサンプリング周波数を有するデジタル信号に変換する
信号処理ａ（所ＭＰＣＭプロセッサ）　、（５）は信号
処理部（３）からの４４．１　ＫＨｚのサンプリング周
波数を有するデジタル４７’ｓ号を３７，３ＫＨｚのサ
ンプリング周波数を有するデジタル信号に変換する第２
変換部である。

第２図は第１変換部（２）の具体例を示す図で、（６）
は３７．８ＫＨｚのクロック信号が印加される第１クロ
ツク（Ｍ号入力端子、（７）は４４１ＫＨｚのクロック
信号が印加される第２クロツク信号入力端子、（８）は
６．３ＫＨ２周期で反転する切換信号が印加される切換
信号入力端子、（９１は３７．８ＫＨｚのクロック信号
及び切Ｔｈ（ｉ号を二人力とする第１　ＡＮＤ回路、α
０）は３７，８ＫＨ７のクロック信号及びインバータａ
１）＆ごて反転された切換信号を二人力とする第２ＡＮ
Ｄ回路、（１２１は第１ＡＮＤ回路（９）の出力が書き
込みクロックとして供給される第１バツフアメモリ、０
３）は第２ＡＮＤ回路α０の出力が書き込みクロックと
して供給される第２バツフ７メそり、圓は４４．１ＫＨ
２のクロック信号とインバータ（１５）にて反転された
切換信号を二人力とする第３ＡＮＤ回路、（１６）は４
４、ＩＫＨｚのクロック信号と切換信号を二人力とする
第４ＡＮＤ回路、（１７）はバッファメモリ（１２）（
１３）からのデータ出力を二人力とするＯＲ回路、０＆
は信号出力端子である。尚、第３ＡＮＤ回路圓及び第４
ＡＮＤ回路０６）の出力は、夫々バッファメモリ（１２
１Ｑ３；へ読み出しクロックとして供給される。また、
各ＡＮＤ回路の出力はバッファメモリのアドレスを指定
するためのアドレスレジスタ（図示せず）へも供給され
るものとする。

第６図は第２変換部（５）の具体例を示す図で、（１９
）は３７．８ＫＨｚのクロック信号が印加される第６ク
ロツク信号入力端子、母は４４．１ＫＨｚのクロック信
号が印加される第４クロツク信号入力端子、（２１）は
信号処理部（３）からの出力（３号より第１番目の特定
データを検出する特定データ検出部、には特定データ検
出部（２１）からの検出信号に基づき６．６ＫＨｚ周期
で反転する切換信号を発生する切換信号発生部、■は４
４．１ＫＨｚのクロック信号及び切換信号発生部にから
の切換信号を二人力とする第５ＡＮＤ回路、Ｕは４４．
１　ＫＨｚＯ）’）　０　ッ’）信号及びインバータ（
２５ｊにて反転された切換信号発生部のからの切換信号
を二人力とする第６ＡＮＤ回路、訪）は第５ＡＮＤ回路
（２３）の出力が書き込みクロックとして供給される第
６パツフ７メモリ、のは第６ＡＮＤ回路（支）の出力が
書き込みクロックとして供給される第４バツフ７メモリ
、（支））は３７．８ＫＨｚのクロック信号とインバー
タ伽：にて反転された切換信号発生部■からの切換信号
を二人力とする第７ＡＮＤ回路、（３０ｉは３７．８Ｋ
Ｈｚのりｏツク信号と切換信号発生部■からの切換信号
を二人力とする第８Ａ　Ｎ　Ｄ　凹路、（３１）はバッ
ファメモリ伽）ノからのデータ出力を二人力とするＯＲ
回路、には信号出力端子である。尚、第７ＡＮＤ［！！
回路玉及び第８ＡＮＤ回路（イ））の出力は、夫々バッ
ファメモ’）（２１３）Ｉ；！ｎへ読み出しクロックと
して供給される。また、各ＡＮＤ回路の出力はバッフ７
メモリのアドレスを指定するためのアドレスレジスタへ
も供給されるものとする。

次に、第４図を参照して動作について説明する。

尚、本実施例で用いられているサンプリング周波数４４
．１ＫＨｚと６７１３ＫＨｚは、７：６という整数比の
関係にあり別言すれば１／６３００秒の間に４４．１Ｋ
Ｈｚの場合７サンプルの信号゛、また６７．８ＫＨｚの
場合６サンプルの信号が存在する。

而して、第２図のデジタル信号入力端子（１）に印加さ
れた第４図（ａ）に示す如き３７．８ＫＨｚのサンプリ
ング周波数を有するデジタル信号は第１バツフ７メモリ
囮に供給される。このとき、第１ＡＮＤ回路（９）には
第４図（ト）に示す如き３７．８ＫＨｚのクロック信号
及び第４図（ψに示す如き切換信号が入力されるため、
第１ＡＮＤ回路（９）は期間（ＴＩ）の間、第１バツフ
７メモＪ（１２）へ書き込みクロックを供給する。

第１バツフアメモリしは、該書き込みクロックに基づき
アドレスレジスタにてアドレスが指定されると共に前記
クロックの立下りにおいて指定されたアドレスに１サン
プルづつ並列的に格納する。

尚、第１バツフアメモリＯ２はアドレスとして１〜７番
地を有しており、第１番地には特定データが格納されて
いる。また、アドレスレジスタは１１’Ｊａｔ４アドレ
スの内、２〜７番地を指定するようになされている。

然る後、第４図（Ｃ）に示す切換信号がＬレベルにある
期間（Ｔ２）には、第２ＡＮＤ回路１０）の出力が、第
２バツフ７メモリ（１３７へ書き込みクロックとして供
給され、前述と同様に各サンプルを指定されたアドレス
に格納する。第２バツフアメモリα３）は第１バツフア
メモリ（１２）と同様に第１番地に特定データが格納さ
れており、またアドレスレジスタにて２〜７番地３指定
するようになされている。

斯る期間（Ｔ２０こおいて、第３ＡＮＤ回バ旬Ｊは第４
図（２）に示す如＜４４．１ＫＨｚの読み出しクロック
を第１バツフ７メモリロに供給する。第１バツフアメモ
リ０ｚは該クロックに基づいてアドレスレジスタにて指
定されたアドレスより格納されたサンプルをクロックの
立下りに応答して並列的に順次読み出す。尚、このとき
アドレスレジスタは１〜７番地を順次指定するようにな
されている。

斯様にして読み出されたデータは、ＯＲ回路αり及び出
力端子０８）を介して信号処理部（３）に供給され、ア
ナログ信号に変換された後、ビデオテープレコーダ（４
）にてビデオテープに記録される。

尚、第２バツフアメモリに格納されたデータは、切換信
号がＨレベルにある期間に読み出され、ＯＲ回回路力及
び出力端子０８）を介して信号処理部（３）に供給され
る。

一方、ビデオテープレコーダ（４）にて読み出されたア
ナログ信号は、信号処理部（３）において４４．１ＫＨ
ｚのサンプリング周波数を有するデジタル信号に変換さ
れた後、第２変換部（５）の信号入力端子−）に供給さ
れる。

第２変換部（５）において、信号入力端子（３３）より
印加されたデジタル信号は第６バツフアメモリ■に供給
されると共に特定データ検出部（２１）に供給される。

特定データ検出部（２１）は、入力信号中の第１番目の
特定パターンを検出するもので、例えば入力信号が供給
される多ビツトシフトレジスタの各ビット出力を入力と
し、各ビット出力が所定の関係となったときパルス信号
を出力する論理回路にて構成されており、−星検出した
後は特定データに対して不感になされている。斯る特定
データ検出部（２１）からの検出信号は、切換信号発生
部にへ供給される。

切換信号発生部（２２）は前記検出信号がＨレベルにあ
る間、その出力は６゜３ＫＨｚ周期で反転する。

而して、切換信号発生部のからの切換信号がＨレベルに
ある期間（Ｔ３）（第５図参照）、第５ＡＮＤ回路（２
））から４４．１ＫＨｚの書き込みクロックが第６バツ
フ７メモリ（３））に供給され、第６バツフアメモリ□
□□）は前記クロックに基づいてアドレスレジスタにて
指定されたアドレスに１サンプルづつ並列的に格納する
。

一方、切換信号がＬレベルにある期間（Ｔ４）、第６Ａ
ＮＤ回路はから４４．１ＫＨｚの書き込みクロックが第
４バツフ７メモリσに供給され、第４バツフアメモリの
は前記クロックに基づいてアドレスレジスタにて指定さ
れたアドレスに１サンプルづつ並列的１こ格納する。

また、このとき第３バツフアメモリ怪）は第７ＡＮＤ回
路ムから３７．８ＫＨｚの読み出しクロックが供給され
るため、アドレスレジスタにて指定されたアドレスから
１サンプルづつ並列的にデータを出力する。斯るデータ
はＯＲ回路ｃ３１）を介して信号出力端子■より出力さ
れる。

尚、第４バツフ７メモリに格納されたデータは切換信号
がＨレベルにある期間に読み出され、ＯＲ回路Ｃ３］）
を介して信号出力端子■より出力される。

ところで、上述した実施例では、各バッフ１メモリへの
書き込み及び読み出しを並列的（パラレル）に行う場合
について説明したが、シリアル処理を行うようにしても
良い。また、データ取り込みタイミングとしてクロじり
の立下りの場合について説明したが、クロックの立上り
でも良い。

次に第２実施例について説明する。第２実施例は音声ア
ナログ信号をＡＤＰＣＭ（適応差分ＰＣＭ）方式と称さ
れるパルスコード変調方式にテテジタル化した場合の例
である。この場合、サンプルデータの他にレンジデータ
及びフィルタデータを必要とするので、このレンジデー
タ及びフィルタデータを特定データとして記録する。第
６図に於いて、１サンプルデータは８ビツトにて構成さ
れており、第７番目のサンプルデータが記録される個所
にサンプルデータに替えて夫々４ビツトにて構成される
レンジデータ及びフィルタデータが記録される。斯かる
レンジデータ及びフィルタデータは６サンプル毎に付加
する必要はなく、もっと多くのサンプル数毎に付加すれ
ば十分なので、第７番目のサンプルデータの個所には常
にレンジデータ及びフィルタデータを記録しなくても良
い。

さて、通常のＰＣＭプロセッサ（３）に於いては、１サ
ンプルデータは１４ビツトとして処理が可能である。従
って、上述した如く１サンプルデータを８ビツトとした
場合には、６ビツトの余裕がある。そこで、残りの６ビ
ツトのうち、１ビツトを利用してレンジ・フィルタ部識
別信号を記録する。

即ち、第６図に示す如く、サンプルデータ部の第９番目
の１ビツトを“０”とし、レンジ・フィルタデータ部の
第９番目の１ビツトを“１”とすることにより、サンプ
ルデータ部とレンジ・フィルタ部の識別を可能とする。

更に、所定数のサンプルデータの集合（ブロック）毎に
、このブロックを識別する同期信号を付加することが好
ましい。そこで、第６図に示す如く、ブロックの先頭に
位置するサンプルデータの第１０番目の１ビツトを“１
”として、これをブロック用同期信号として利用する。

第７図は第２実施例のブロックダイヤグラムである。サ
ンプルデータはサンプリング周波数６７゜８ＫＨｚでサ
ンプリングされたデータであり、１サンプル・８ビツト
でバッフ７メモリ（財）に入力される。信号処理部（Ｐ
ＣＭプロセッサ）（３）のサンプリング周波数を４４．
１ＫＨ２とすると、４４．１：３７．８＝７：６となる
ので、６サンプルデータに対して１サンプル（８ビツト
）の冗長データを付加することができる。この冗長デー
タとしてレンジ・フィルタデータ（８ビツト）を記録す
る。

バッファメモリ［有］には３７．８ＫＨ２毎に１サンプ
ルデータが入力されるが、読出し時は４４．１ＫＨ２毎
に１サンプルデータが出力される。バッファメモリ頃は
二つのメモリを有しており、片方のメモリに対してろ入
８ＫＨｚでサンプルデータが入力されているとき、他方
のメモリより４４．１ＫＨ２でサンプルデータが出力さ
れている。バッファメモリ（財）より出力される第７番
目のサンプルデータ（冗長データ）は使用しない（後述
するレンジ・フィルタデータがこれに替わる）ので、こ
の冗長データは任意のデータで良い。即ち、バッファメ
モリは・の出力はゲート（３５１に入力され、レンジ・
フィルタデータはゲート（３６）に入力されており、こ
れ等ゲー）缶■はレンジ・フィルタ部識別信号（第６図
（■参照）にて切換えられ、第７番目のサンプルデータ
の替わりにレンジ・フィルタデータがオアゲートｚを経
てデータ処理回路■に入力される。レンジ・フィルタ部
識別信号はもちろん直接データ処理回路■にも入力され
る。データ処理回路■には更にブロック用同期信号（第
６図（ｂ）参照）も入力され、このデータ処理回路■に
より、８ビツトのサンプルデータ、１ビツトのレンジ・
フィルタ部識別信号及び１ビツトのブロック用同期信号
より構成されるデータ（第６図参照）が形成されること
になる。

斯かるデータは信号処理部（３）にて所定のフォーマッ
ト処理が為され、ビデオテープレコーダ（８）により記
録される。信号処理部（３）を構成する通常のＰＣＭプ
ロセッサはステレオチャンネル対応であり、且つ１サン
プルデータは１４ビツトであるので、本実施例の場合、
１サンプルデータ（２ビツトの冗長データを含む）は１
０ビツトであり、片チャンネル分に記録することが可能
である。

再生時に於いては、ブロック用同期信号検出回′路田に
て先づブロック用同期信号が検出され、更にレンジ・フ
ィルタデータ／サンプルデータ分離回路（４０）により
レンジ・フィルタ部識別信号に基いてレンジ・フィルタ
データとサンプルデータが分離される。サンプルデータ
は４４．１ＫＨｚでバッファメモリ（４１）に書込まれ
るが、第７番目のデータは冗長データであり使用しない
ので、任意のデータを書込めば良い。読出し時は３７．
８ＫＨｚ毎に１サンプルのデータがバッファメモリ（４
１）より読出される。即ち、書込み時には６．３ＫＨｚ
　（４４，１Ｋｚ÷７）毎に７サンプル（６サンプルデ
ータプラス１冗長データ）が書込まれ、読出し時には６
゜３ＫＨｚ　（３７，８ＫＨｚ÷６　）毎に６サンプル
デＫＨｚ　：　１８．９ＫＨｚ＝７　＋　３の場合にも
適用可能である。この場合には未使用の冗長データが多
くなる。

（ト）発明の効果本発明に依れば、記録時には入力された第２のサンプリ
ング周波数の有するデジタル（４号の所定サンプル毎に
特定データを挿入付加すること番こより第１のサンプリ
ング周波数を有するデジタル信号に変換し、再生時には
１３ｎ記特定データを信号処理部からの出力信号より分
離することにより第２のサンプリング周波数を有するデ
ジタル信号に変換する変換部を設けたので、固定処理周
波数を有するイ；３号処理部及び記録再生部にて異なる
周波数を有するデジタル信号を記録再生することが出来
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す概略ブロック図、第２
図は第１変換部を示す図、第６図は第２笈換部を示す図
、第４図は記録時のタイミングチャート、第５図は再生
時のタイミングチャート、第６図は本発明の第２実施例
の記録フォーマットを示す図、第７図は第二実施例のブ
ロックタ゛イヤグラムである。（２）・・・第１変換部、（３）・・・信号処理部、（
４）・・・ビデオテープレコーダ、（５）・・・第２友
換部、（９）・・・第１ＡＮＤ回路、ＱＯＩ・・・第２
ＡＮＤ回路、（２）・・・第１バツフアメモリ、０３）
・・・第２バツフ７メモリ、０４Ｊ・・・第３　Ａ　Ｎ
Ｄ回路、０６）・・・第４ＡＮＤ回路、（２１）・・・
特定データ検出部、■・・・切換信号発生部、り）・・
・第５ＡＮＤ回路、＠・・・第６ＡＮＤ回路、母・・・
第６バツフアメモリ、囚・・・第４バツフ７メそり、■
・・・第７ＡＮＤ回路、□□□）・・・第３ＡＮＤ回路
。

Claims

【特許請求の範囲】

（１）第１のサンプリング周波数を有するデジタル信号
を所望信号形式に変換する信号処理部と、この信号処理
部からの出力信号を記録媒体上に記録及び記録媒体上に
記録された信号を再生する記録再生部とよりなるデジタ
ル信号記録再生装置において、前記信号処理部と入出力
端子間に、記録時には入力された第２のサンプリング周
波数を有するデジタル信号の所定サンプルデータ毎に特
定データを挿入付加することにより第１のサンプリング
周波数を有するデジタル信号に変換し、再生時には前記
特定データを前記信号処理部からの出力信号より分離す
ることにより第２のサンプリング周波数を有するデジタ
ル信号に変換する変換部を設けたことを特徴とするデジ
タル信号記録再生装置。
（２）特定データが第２のサンプリング周波数を有する
デジタル信号を再生する際の同期信号であることを特徴
とする特許請求の範囲第１項記載のデジタル信号記録再
生装置。
（３）第２のサンプリング周波数を有するデジタル信号
がアナログ信号を適応差分ＰＣＭ方式にてデジタル化し
たデジタル信号であり、特定データが前記デジタル信号
のレンジデータ及び若しくはフィルタデータであること
を特徴とする特許請求の範囲第１項記載のデジタル信号
記録再生装置。