JPH0580853B2

JPH0580853B2 -

Info

Publication number: JPH0580853B2
Application number: JP59086734A
Authority: JP
Inventors: Katsuya Hori; Tsuneo Furuya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-04-28
Filing date: 1984-04-28
Publication date: 1993-11-10
Also published as: JPS60230736A

Description

【発明の詳細な説明】産業上の利用分野本発明な同期信号発生回路に関する。より詳し
くは、間欠的ないしは連続的に伝送される特定種
類のデータが一定数集まつて１データブロツクと
され、各データブロツクの第１番目のデータ及び
第２番目のデータが同期コードとされたデイジタ
ル信号に基づいて１データブロツクを単位として
データ処理するための同期信号を発生する同期信
号発生回路に関するものであり、信頼度の高い同
期信号を得ることのできる新規な同期信号発生回
路を提供しようとするものである。

背景技術コンパクトデイスクと称されるデイジタルデイ
スクに記録された例えばオーデイオ信号を再生す
る装置、即ち、デイスクプレイヤーとして第５図
に示す構成のものがある。同図において、１はコ
ンパクトデイスクで、一方の面にピツトによるデ
イジタル信号が記録されており、スピンドルモー
タ２によつて矢印に示す方向（信号面から見て反
時計回り方向に回転せしめられる。）、３は半導体
レーザー光源、受光素子等を内蔵するピツクアツ
プで、モータ４及びウオームギア５からなる送り
機構６によりデイスク１の半径方向に移動せしめ
られる、そして、該ピツクアツプ３によりデイス
ク１のトラツク1tからデイジタル信号Sdが読み
出され、このデイジタル信号Sdは再生アンプ７
に入力される。再生アンプ７はデイジタル信号
Sdから同期信号を取り出し、デイスク１の回転
速度を指定する信号として回転サーボ回路８へ送
出する。該回転サーボ回路８は前記スピンドルモ
ータ２をデイスク１の線速度が常に一定になるよ
うに回転制御する。又、再生アンプからはフオー
カスエラー信号及びトラツキングエラー信号がフ
オーカスサーボ回路９及びトラツキングサーボ回
路１０へ送出され、フオーカスサーボ回路９及び
トラツキングサーボ回路１０の出力がピツクアツ
プ３内のフオーカシングコイル及びトラツキング
コイルに供給され、フオーカシング及びトラツキ
ングが行われる。

又、トラツク1tから読み出されたデイジタル信
号Sdは再生アンプ７を通して復調回路１１に入
力され、該復調回路１１において１４−８変換が
行われる。１４−８変換されたデイジタル信号
SdはRAMコントロール及び補間回路１２に入力
され、そして、RAM１３に適宜一時記憶され、
又、エラー検出訂正回路１４によつてエラーコー
ドが付加される。そして、Ｄ／Ａコンバータ１５
ｌ，１５ｒによつてアナログ信号に変換され、オ
ーデイオアンプ１６ｌ，１６ｒによつて増幅さ
れ、出力端子から出力される。

１７はサブコード信号処理回路で、復調回路１
１においてデイジタル信号Sdから抽出されたサ
ブコード信号を処理するものである。尚、サブコ
ード信号については後で述べる。

１８はシステムコントローラで、システム全体
を制御する。１９は表示部、２０は操作部であ
る。

第６図はデイスク１に記憶されるデイジタル信
号Sdのフオーマツトを示すもので、デイジタル
信号Sdは588ビツトで１フレームの信号とされ、
この１フレームの信号を単位としてトラツク上に
記録されている。

１フレームの信号は24ビツトのフレームシンク
コード（FS）と、８ビツトのサブコードと、オ
ーデイオデータ（12音楽信号）とからなる。フレ
ームシンクコード（FS）は１フレームの先頭に
位置し、特定のパターンを有して同期をとるのに
寄与している。又、オーデイオデータ（12音楽信
号）は音楽信号をPCM化して得たデータである。
そして、フレームシンクコード（FS）とオーデ
イオデータとの間に配置されたサブコードは音声
以外の情報が記録されるものである。このよう
に、サブコードと称されるデータエリアが設けら
れ、ここに音声以外の情報の記録することができ
ることが非常に高忠実度の再生ができることと並
んで従来のアナログレコードにはないデイジタル
デイスクの１つの大きな特長となつている。

第７図は98フレーム分のサブコードを示すもの
で、１フレームのサブコードの各ビツトには先頭
から順にＰ〜Ｗの符号が与えられており、そし
て、98フレーム分のサブコードを１つのデータブ
ロツクとし、その１ブロツクを単位としてサブコ
ードに記録されたデータを処理するようにされて
いる。この98フレーム分のサブコードからなる１
データブロツクは１パケツトとも称される。そし
て、各サブコードはＰとＱのビツトがサブコード
信号処理のためのコントロールビツトとされ、実
質的にユーザーズビツトとして利用できるのはＲ
〜Ｗまでとなつている。その点で、サブコードの
エリアのうちの４分の３が実質的なユーザーズエ
リアとなるといえる。

そして、サブコード信号処理回路１７において
98フレーム分のサブコード、即ち１データブロツ
ク（１パケツト）を単位としてサブコード信号処
理するためには同期をとることが必要であるの
で、各ブロツク（パケツト）の先頭２つのサブコ
ードを同期をとるためのエリアとすべく第０フレ
ーム（０から教えると第０フレームとなるが、第
１番目のフレームともいえる。）と第１フレーム
（０から数えると第１フレームとなるが第２番目
のフレームともいえる。）のサブコードにはパケ
ツトシンクを記録し、復調回路１１において第０
フレームと第１フレームのサブコードに記録され
たパケツトシンクを読み出してデータブロツク
（パケツト）の開始を検知することができるよう
にされている。そして、第２フレーム（第３番目
のフレームともいえる。）から第97フレーム（第
98番目のフレームともいえる。）までの98のフレ
ームのサブコードのＲ〜Ｗのビツトにデイスク１
に記録されている曲の作曲家、解説等の表示をす
る等のための情報が記録されるのである。

背景技術の問題点ところで、第０フレーム及び第フレームのサブ
コードに記録されているパケツトシンクは特殊な
パターンに設定されているが、デイスク上の欠陥
の存在、アクセスが不定常状態であること等に起
因してそのパケツトシンクが欠損することがあ
り、又、逆に他のフレーム（第２フレーム以後の
フレーム）のサブコードのデータのパターンがパ
ケツトシンクのパターンと一致してしまうことも
ある。そのため、１つのパケツト発生期間の中間
時点で同期信号が発生したり、１つのパケツトの
開始時点に発生すべき同期信号が発生しなかつた
りし、サブコード信号処理回路１７においての信
号処理のための同期がくずれてしまう惧れがあ
る。そして、同期がくずれるとサブコードを正し
く処理することができなくなる。従つて、信頼度
の高い同期信号を発生する同期信号発生回路２１
を必要とする。

発明の目的本発明は上記要請に応えるべく為されたもので
あり、信頼度の高い同期信号を得ることのできる
新規な同期信号発生回路を提供することを目的と
する。

発明の概要上記目的を達成する本発明同期信号発生回路
は、間欠的ないしは連続的に伝送される特定種類
のデータが一定数集まつて１データブロツクとさ
れ、各データブロツクの第１番目のデータ及び第
２番目のデータが同期コードとされたデイジタル
信号に基づいて１データブロツクを単位としてデ
ータ処理するための同期信号を発生する同期信号
発生回路であつて、前記第１番目のデータの同期
コードと第２番目のデータ同期コードとの少なく
ともいずれか一方の同期コードが伝送されたこと
を検出する第１の検出手段と、第１番目及び第２
番目のデータの２つの同期コードの両方が伝送さ
れたことを検出する第２の検出手段と、上記特定
種類のデータをカウントし１つのデータブロツク
を構成するデータの数と同じ数カウントすること
によつてオーバーフローしたときリセツトされた
ときに同期信号を発生するカウント手段と、から
なり、前記第１の検出手段による検出が為され且
つ上記カウント手段がオーバーフローしたとき
と、第１の検出手段による検出と第２の検出手段
による検出がともに行われてリセツトされたとき
に、上記カウント手段からの同期信号を発生させ
るようにしたことを特徴とするものである。

実施例以下に、本発明同期信号発生回路を添付図面に
示した実施例に従つて説明する。

第１図は本発明同期信号発生回路が適用される
ところの第５図に示すデイスクプレイヤーの復調
回路１１の回路構成を示し、第２図は本発明同期
信号発生回路の実施の一例２１を示す。即ち、第
１図に示す復調回路１１及び第２図に示す同期信
号発生回路２１は第５図に示すデイスクプレイヤ
ーの破線で囲まれた部分を構成している。

図面において２２はEFMデコーダで、再生ア
ンプ７からのEFM（Eight Fourteen
Modulation）信号を１４−８変換する。２３は
１４−８変換された８ビツトのデイジタル信号
Sdを出力するためのバツフアであり、外部から
のイネーブル信号を受けて動作する。

２４はフレームシンクデテクタで、EFMデー
タから各フレームのデータの先頭にあるフレーム
シンク（FS）を検出するもので、検出したとき
フレームシンク検出信号WFCKを発生し、その
信号を同期信号発生回路２１へ送出する。２５は
サブコードシンクデテクタで、98フレームのサブ
コードからなる１データブロツク（パケツト）の
第０フレーム（０から数えると第０フレームであ
るが、１から数えると第１番目のフレーム）のサ
ブコードに記録されたパケツトシンク及び第１フ
レーム（０から数えると第１フレームであるが、
１から数えると第２番目のフレーム）のサブコー
ドに記録されたバケツトシンクを検出するもので
ある。具体的には、該サブコードシンクデテクタ
２５は、第０フレームのサブコードのパケツトシ
ンクを検出した場合には一方の出力端子からシン
ク検出信号S₀を出力し、第１フレームのサブコー
ドシンクを検出した場合には他方の出力端子から
シンク検出信号S₁を出力するようにされており、
しかも、シンク検出信号S₀とS₁との出力タイミン
グが一致するようにするためにサブコードシンク
検出信号S₀をサブコードシンクデテクタ２５内に
おいてラツチし、第１フレームのサブコードの到
達時にシンク検出信号S₀とS₁とを同時に出力する
ようにされている。

２６はサブコードデテクタで、EFMデコーダ
２２において１４−８変換されたデイジタル信号
（８ビツト）からサブコードを検出するものであ
る。２７はオア回路で、シンク検出信号S₀とS₁と
を受けてその論理和信号S₀＋S₁を同期信号発生回
路２１へ送出する。２８はアンド回路で、同じく
論理積信号S₀・S₁を同期信号発生回路２１へ送出
する。

２９は８ビツトのシフトレジスタで、サブコー
ドデテクタ２６で検出された８ビツトのサブコー
ド（Ｐ〜Ｗ）をパラレルに受け、それを先頭ビツ
トＰから順に１ビツトずつシリアルに出力するも
のであり、外部からのクロツクパルスに従つてシ
フトする。即ち、このシフトレジスタ２９は８ビ
ツトのサブコードをパラレル信号からシリアル信
号に変換する役割を果す。３０はサブＱラツチ回
路で、サブコード（Ｐ〜Ｗ）からＱのみを受けて
適宜にラツチし外部に出力する。

３１はスイツチ回路で、一方の入力端子にシフ
トレジスタ２９の出力信号を受け、他方の入力端
子にランド回路２８の出力信号を受け、出力端子
から信号を同期信号発生回路２１及びサブコード
信号処理回路１７へ送出する。具体的には、シン
ク検出信号S₀及びS₁の発生時にアンド回路２８側
に切換えて論理積信号S₀・S₁を出力し、それ以外
のときはシフトレジスタ２９側に切換えてサブコ
ード（第２フレームから第97フレームまでのサブ
コード）を出力するようにされている。このよう
に、スイツチ３１を設けてオア回路２８の出力信
号を送出したり、シフトレジスタ２９の出力信号
を送出したりするようにするのは端子数を少なく
するためであり、必ずしもそのようにしなければ
ならないという訳ではない。

次に、第２図に示す本発明同期信号発生回路の
一例２１について説明する。

３２はS₀＋S₁検知回路で、復調回路１１のオア
回路２７の出力信号を受け、オア回路２７から論
理和信号S₀＋S₁が入力されたときS₀＋S₁検知信号
を出力する。３３はS₀・S₁検知回路で、復調回路
１１のスイツチ回路３１からの論理積信号S₀・S₁
をスイツチ回路３４を介して受け、論理積信号
S₀・S₁が入力されたときS₀・S₁検知信号を出力す
る。スイツチ回路３４はS₀＋S₁検知回路３２の出
力によつてスイツチングされ、論理和信号S₀＋S₁
がS₀＋S₁検知回路３２に入力されているときのみ
スイツチ回路３４が閉じて信号を伝送する状態に
なり、それ以外のときはスイツチ回路３４が開い
て信号を伝達しない状態になるようにされてい
る。

３５はフレームをカウントするカウンタで、具
体的には復調回路１１内のフレームシンクデテク
タ２４から出力されたフレームシンク検出信号
WFCKの例えば立ち下りに同期して97から１フ
レームずつカウントダウンし、０になる毎に（即
ち、オーバーフローする毎に）キヤリー端子から
トルーシンク信号True Syncを出力する。そし
て、後述するオア回路３８の出力信号をリセツト
端子に受けてリセツトされる。

３６はアンド回路で、S₀＋S₁検知回路３２の出
力信号とカウント３５のキヤリー信号とを受け
る。３７もアンド回路で、S₀＋S₁検知回路３２の
出力信号とS₀・S₁検出回路３３の出力信号とを受
ける。３８は前述のオア回路で、上記２つのアン
ド回路３６及び３７の出力信号を受け、そして、
オア回路３７の出力信号が前述のとおりカウンタ
３５にリセツト信号として入力される。

この第２図に示す同期信号発生回路２１のトル
ーシンク信号True Syncはカウンタ３５のキヤ
リー端子からサブコード信号処理回路１７へ送出
され、サブコード信号処理回路１７はその同期信
号発生回路２１の出力信号True Syncを真のパ
ケツト同期信号として用いてサブコード信号の処
理を行う。

第３図は同期信号発生回路２１の動作を説明す
るためのタイムチヤートで、(A)は同期信号発生回
路２１に入力される論理和信号S₀＋S₁を示し、(B)
はスイツチ３４に入力されるサブコード信号及び
論理積信号S₀・S₁を示し、(C)は同期信号発生回路
２１の出力であるトルーシンク信号True Sync
を示す。以下に、同期信号発生回路２１の動作を
説明すると、１パケツトのフレーム数98をカウン
トするカウンタ３５によつてフレームをカウント
する。そして、（S₀＋S₁）・（S₀・S₁）の条件が成
立するか否かをアンド回路３７によつて検出し、
その条件が成立した場合にはカウンタ３５をリセ
ツトしてトルーシンク信号True Syncを発生さ
せる。又、（S₀＋S₁）・キヤリー発生という条件
（S₀＋S₁という条件が成立し旦つキヤリーが発生
している条件）が成立するか否かをアンド回路３
６によつて検出し、その条件が成立した場合にも
カウンタ３５をリセツトしてトルーシンク信号
True Syncを発生させる。

即ち、第０フレームのパケツトシンクと第１フ
レームのパケツトシンクとの少なくともいずれか
一方が検出された場合（論理和信号S₀＋S₁が検出
された場合）には、第３図のａ，ａ，…に示すよ
うに論理積信号S₀・S₁が検出されたときであれば
カウンタ３５のカウント値がどうあろうとカウン
タ３５をリセツトしてトルーシンク信号True
Syncを発生させる。このようにするのは第０フ
レーム及び第１フレーム以外の連続した２つのフ
レームのサブコードが第０フレーム及び第１フレ
ームのパケツトシンクと同じになるという偶然が
生じる確率が非常に少なく略０とみなすことがで
き、カウンタ３５よりもS₀・S₁の成立の方を優先
させる方が誤動作防止上有効であると考えること
ができるからである。

しかし、論理和信号S₀＋S₁が検出されたけれど
論理積信号S₀・S₁が検出されなかつたときはカウ
ンタ３５が「98」のカウントをカウントし終えて
いる場合には出力信号True Syncを送出させ、
カウントを終えていない場合には出力信号True
Syncを送出させない。つまり、このときはカウ
ンタ３５の方を信頼するのである。第２フレーム
以下のフレームのサブコードが第０フレームと第
１フレームのいずれかのサブコードシンクと同じ
になる確率は略０といえる程は低くはなく、カウ
ンタ３５を信頼する方が誤動作防止上有効と考え
ることができるからである。従つて、第３図にお
いてｂに示すように、同期信号が発生すべきでは
ない時点で論理和信号S₀＋S₁が発生してしまつた
場合（これはとりもなおさず第０フレーム及び第
１フレーム以外のフレームのサブコードがパケツ
トシンクと一致してしまつていたという場合であ
るといえる。）にはトルーシンク信号True Sync
の発生が阻止される。従つて、偽の同期信号の発
生を阻止することができる。又、第３図のｃに示
すようにトルーシンク信号True Syncが発生す
べき時点において論理積信号S₀・S₁が発生しなか
つた場合（これはとりもなおさず第０フレームか
第１フレームのいずれか一方のパケツトシンクに
欠損がある場合であるといえる。）でも、アンド
回路３６からオア回路３８を通してカウンタ３５
にリセツト信号が伝達され、トルーシンク信号
True Syncが発生する。従つて、同期信号の脱
落を防止することができる。

そして、第３図においてｄに示すようにカウン
タ３５が「98」をカウントし終えた状態になつて
いるにも拘わらずS₀＋S₁の条件とS₀・S₁の条件の
いずれもが成立しないときはカウンタ３５からト
ルーシンク信号True Syncを出したままの状態
になる。従つて、サブコード信号処理回路１７に
おける信号処理がホールドされる。このようにす
るのは、カウンタ３５が「98」をカウントし終え
た（即ち、オーバーフローした）にも拘わらず
（S₀＋S₁）＋（S₀・S₁）の条件が成立しないのはデ
イスク１上に大きな欠陥があるか、アクセス状態
が非定常状態であるかであるといえるので、サブ
コード信号処理をホールドすることが好ましいか
らである。

このように、第２図に示す同期信号発生回路２
１を用いれば同期の安定且を図ることができ、誤
動作を防止することができる。

尚、同期信号の発生を第２図に示すような回路
によつて実現するのではなく、図示しないマイク
ロコンピユータを用いてソフトウエアにより実現
することもできる。第４図はコンピユータにより
行う同期信号の発生のプロフラムを示すフローチ
ヤートである。以下に、このプログラムについ
て、第４図に従つて詳細に説明する。

(イ) 「フレームシンク検出」マイクロコンピユータは同期信号発生のため
だけに用いられるのではなく種々の制御、処理
にも用いられるものであるが、フレームシンク
（FS）が検出されると割込みがかかり、同期信
号発生のためのプログラムが実行されるように
なつている。

(ロ) 「S₀＋S₁＝１？」フレームシンク（FS）が検出されると、論
理和信号S₀＋S₁が得られたか否かを判定する。

(ハ) 「S₀・S₁＝１？」ステツプ(ロ)の判定の結果がイエス「Ｙ」であ
ると論理積信号S₀・S₁が得られた否かの判定を
する。

(ニ) 「リセツト」ステツプ(ハ)の判定結果がイエス「Ｙ」の場合
はカウンタ３５をプリセツトする。その後、同
期信号の発生とは別の処理Ｃを実行するステツ
プ(ホ)に移る。

(ヘ) 「カウントダウン」ステツプ(ロ)又はステツプ(ハ)においてノウ
「Ｎ」という判定結果が得られた場合にはマイ
クロコンピユータ内のカウンタあるいはメモリ
（第２図のカウンタ３５に相当する。）を「１」
だけカウントダウンさせる。

(ト) 「キヤリー？」カウンタが「98」をカウントし終わると、次
にキヤリーが発生した状態になつているか否か
を判定する。そして、この判定結果がノウ
「Ｎ」の場合には同期信号の発生とは別の処理
Ａを行うステツプ(チ)に進み、その処理Ａを終え
るとリターンする。

(リ) 「S₀＋S₁＝１？」ステツプ(ト)の判定結果がイエス「Ｙ」であつ
た場合には論理和信号S₀＋S₁が得られた否かを
判定する。そして、その判定結果がイエス
「Ｙ」であつた場合には前記ステツプ(ニ)のリセ
ツトにすすむ。

又、逆に、判定結果がノウ「Ｎ」であつた場合
には同期信号の発生とは別の処理Ｂを行うステツ
プ(ヌ)に進み、その処理Ｂを終えるとリターンす
る。

このようなプログラムの実行によつても第２図
に示す同期信号発生回路と全く同じように同期保
護を行うことができる。

発明の効果以上に述べたように、本発明同期信号発生回路
は、間欠的ないしは連続的に伝送される特定種類
のデータが一定数集まつて１データブロツクとさ
れ、各データブロツクの第１番目のデータ及び第
２番目のデータが同期コードとされたデイジタル
信号に基づいて１データブロツクを単位としてデ
ータ処理するための同期信号を発生する同期信号
発生回路であつて、前記第１番目のデータの同期
コードと第２番目のデータの同期コードとの少な
くともいずれか一方の同期コードが伝送されたこ
とを検出する第１の検出手段と、第１番目及び第
２番目のデータの２つの同期コードの両方が伝送
されたことを検出する第２の検出手段と、上記特
定種類のデータをカウントし１つのデータブロツ
クを構成するデータの数と同じ数カウントするこ
とによつてオーバーフローしたときとリセツトさ
れたときに同期信号を発生するカウント手段と、
からなり、前記第１の検出手段による検出が為さ
れ且つ上記カウント手段がオーバーフローしたと
きと、第１の検出手段による検出と第２の検出手
段による検出がともに行われてリセツトされたと
きに、上記カウント手段から同期信号を発生させ
るようにしたことを特徴とするものである。

従つて、本発明同期信号発生回路によれば、フ
レームの第１番目及び第２番目以外の１つのデー
タが偶然に同期コードと一致してしまつていたと
きはカウント手段がオーバーフローを発生した状
態ではないので、同期信号が発生しない。従つ
て、偽の同期信号に同期してデータ処理が為され
ることは回避することができる。

又、データブロツクの第１番目と第２番目のデ
ータのいずれか一方のデータが欠損等によつて同
期コードと異なる内容となつていたとしても第１
の検出手段による検出は為され、カウント手段も
前のデータブロツクのデータ数のカウントによつ
てオーバーフロー状態になつているので、同期信
号は発生する。従つて、同期信号の欠損を防止す
ることができる。

そして、第１番目と第２番目のデータのいずれ
もが同期コードと異なつているときは、大きな欠
陥が発生しているかあるいはアクセス状態にある
というような不定常状態にあると考えられるが、
このようなときはカウント手段をリセツトするこ
となく同期信号を発生させ続けて、データ処理を
ホールド状態にすることができる。

しかして、本発明同期信号発生回路によれば信
頼度の高い同期信号を得ることができる。

尚、上記実施例は複数種類のデータを送るデイ
ジタル信号からサブコードと称されるところの間
欠的に伝送される特定種類のデータが一定数集ま
つて１データブロツクとされる場合を前提とする
同期信号発生回路であつた。しかし、データの種
類が一種類で、その種類のデータが連続的に伝送
され且つ一定数集つて１データブロツクとされる
場合にも本発明同期信号発生回路を適用すること
ができる。

【図面の簡単な説明】

第１図は本発明同期信号発生回路が適用される
デイスクプレーヤーの復調回路の回路構成を示す
ブロツク図、第２図は本発明同期信号発生回路の
実施の一例を示すブロツク図、第３図は第２図に
示す回路の動作を説明するタイミングチヤート、
第４図は本発明同期信号発生回路の別の実施例を
示すプログラムのフローチヤート、第５図は本発
明同期信号発生回路が適用されるデイスクプレー
ヤーの構成を示すブロツク図、第６図はデイジタ
ル信号のフオーマツト図、第７図は１データブロ
ツク（１パケツト）のデータ（サブコード）のフ
オーマツト図である。符号の説明、３２……第１の検出手段、３３…
…第２の検出手段、３４……カウント手段。

Claims

【特許請求の範囲】１間欠的ないしは連続的に伝送される特定種類
のデータが一定数集まつて１データブロツクとさ
れ、各データブロツクの第１番目のデータ及び第
２番目のデータが同期コードとされたデイジタル
信号に基づいて１データブロツクを単位としてデ
ータ処理するための同期信号を発生する同期信号
発生回路であつて、前記第１番目のデータの同期コードと第２番目
のデータの同期コードとの少なくともいずれか一
方の同期コードが伝送されたことを検出する第１
の検出手段と、第１番目及び第２番目のデータの２つの同期コ
ードの両方が伝送されたことを検出する第２の検
出手段と、上記特定種類のデータをカウントし１つのデー
タブロツクを構成するデータの数と同じ数カウン
トすることによつてオーバーフローしたときとリ
セツトされたときに同期信号を発生するカウント
手段と、からなり、前記第１の検出手段による検出が為され且つ上
記カウント手段がオーバーフローしたときと、第
１の検出手段による検出と第２の検出手段による
検出がともに行われてリセツトされたときに、上
記カウント手段から同期信号を発生させるように
したことを特徴とする同期信号発生回路。