JPH05189886A - ディスクプレーヤ - Google Patents

Abstract

(57)【要約】 【目的】 再生データをメモリに一旦記憶した後に定格
の速度で読み出すようにするとともに、同一部分を繰り
返しながら定格の速度より高速でディスクに記録された
デジタル信号を読み出し、誤った再生データを読み直し
て再生が出来るディスクプレーヤにおいて、ディスクの
回転を制御する為の消費電力の削減を計る。 【構成】 ディスクから読み取られたデジタル信号を信
号処理回路１３により信号処理して得られる情報データ
を、クロック再生回路１４から得られる再生クロックに
同期させて前記信号処理回路１３から出力し、その情報
データがディスクの回転速度の変化に関係なく必然的に
前記再生クロックに同期するようにするとともに、誤っ
た情報データを読み直す為の時間を稼ぐ為に、前記信号
処理回路１３から出力される情報データを一旦記憶させ
るメモリ１９からの情報データの読み出しを、基準発振
器２１から得られる水晶発振精度の基準クロックにより
行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、再生データをメモリに
一旦記憶した後に定格の速度で読み出すようにするとと
もに、同一部分を繰り返しながら定格の速度より高速で
ディスクに記録されたデジタル信号を読み出し、誤った
再生データを読み直して再生が出来るディスクプレーヤ
に関する。

【０００２】

【従来の技術】先に、本願出願人は、ディスクを定格の
速度より高速回転させ、ピックアップによりディスクを
高速にトレースしてディスクに記録されたデジタル信号
を読み取り、そのデジタル信号を復調して得られる情報
データをディスクの高速回転に応じてメモリに高速に書
き込んだ後に、定格の速度に合わせて前記メモリから情
報データが読み出されるように成されるとともに、前記
メモリ内のデータ量を管理しながら、ディスクの同一部
分を繰り返し読み直すべくピックアップのトレース位置
を順次進めて再生を行うディスクプレーヤを提案してい
る（特願平２−３１９９８４号参照）。このディスクプ
レーヤにおいては、ディスクを高速にトレースしている
ことから、メモリから定格の速度で情報データを読み出
しながら、同一部分を繰り返しトレースする時間を作り
出し、再生された情報データの誤りが訂正出来なかった
り、あるいは外部からの衝撃や揺動により情報データの
再生がとぎれた場合に正しく読み出せなかった情報デー
タを含むデジタル信号を読み直すことが出来る。その
為、このような機能を設けることにより防振対策に優れ
たディスクプレーヤを提供することが出来、ヘッドホン
ステレオ型やポータブル型等の持ち運んで使用する携帯
可能なＣＤプレーヤに好適である。

【０００３】

【発明が解決しようとする課題】ところで、ディスクプ
レーヤにおいては、ＣＤプレーヤの如く、デジタル信号
を扱い、デジタル信号処理を行うのに使用するメモリに
一旦記憶させてデジタル信号を再生するものであって
も、前記メモリの容量とデジタル信号のビット数の関係
からジッタマージンを大きくすることが出来ないので、
ディスクの回転をなるべく偏差を少なくして定格速度に
保つことが重要であった。その為、ディスクの回転を定
格速度に保持する為のサーボ回路の周波数応答を高速に
する必要があり、ディスクの回転が定格速度から外れた
場合にジッタマージンの範囲内で短時間にディスクの回
転を定格速度に戻す必要があった。

【０００４】特に、携帯可能なＣＤプレーヤにおいて
は、形状及び消費電力の関係からモータのトルクを大と
することが困難であるので、外部からの揺動によりディ
スクの回転が定格速度から外れる場合が多く、その都度
モータに大電流を供給して急速にディスクの回転を定格
速度に戻さなければならず、携帯可能なＣＤプレーヤの
最重要条件の１つである消費電力の削減が計れないとい
う問題があった。

【０００５】

【課題を解決するための手段】本発明は前述の点に鑑み
て成されたディスクプレーヤを提供せんとするものであ
り、ディスクから読み取られたデジタル信号から該デジ
タル信号が有するビットに同期したクロックを再生する
クロック再生回路と、ディスクから読み取られたデジタ
ル信号をデジタル信号処理して情報データを復調する復
調手段、及び該情報データの誤り検出及び誤り訂正を行
う誤り検出・訂正手段を備える信号処理回路と、該信号
処理回路により復調された情報データの前記メモリへの
書き込み及び読み出しを制御するメモリ制御回路と、水
晶振動子を用いて基準クロックを発生する基準発振器と
を設け、前記クロック再生回路により再生された再生ク
ロックに同期させて前記信号処理回路から復調された情
報データを出力するとともに、前記基準発振器から発生
される基準クロックを用いて前記メモリ制御回路により
メモリからの情報データの読み出しを行うようにしてい
る。

【０００６】

【作用】本発明は、再生データをメモリに一旦記憶した
後に定格の速度で読み出すようにするとともに、同一部
分を繰り返しながら定格の速度より高速でディスクに記
録されたデジタル信号を読み出し、誤った再生データを
読み直して再生が出来るディスクプレーヤにおいて、デ
ジタル信号を信号処理回路により信号処理して得られる
情報データを、デジタル信号から得られる再生クロック
に同期させて前記信号処理回路から出力し、その情報デ
ータがディスクの回転速度の変化に関係なく必然的に前
記再生クロックに同期するようにするとともに、誤った
情報データを読み直す為の時間を稼ぐべく前記信号処理
回路から出力される情報データを一旦記憶させるメモリ
からの情報データの読み出しを、水晶発振精度の基準ク
ロックにより行い、情報データの再生速度の精度を確保
した上で、ディスクをラフに定格速度で回転させても差
し支えないようにしたものである。

【０００７】

【実施例】図１は本発明の一実施例を示し、携帯用ＣＤ
プレーヤの回路ブロック図であり、図示のＣＤプレーヤ
は、通常再生時において、ＣＤ方式のディスク１を定格
の線速度より高速（例えば２倍速）でディスクが回転さ
れるべくスピンドルモータ２が高速回転するようにモー
タサーボ回路３が設定されており、通常のＣＤプレーヤ
より高速でディスク１がピックアップ４によりトレース
されるように成されている。

【０００８】同図において、５はピックアップ４により
トレースされて得られるディスク１に記録されたデジタ
ル信号のＲＦ信号（高周波信号）を増幅し、波形整形す
るＲＦアンプ、６は該ＲＦアンプ５を介して得られるＲ
Ｆ信号により前記ピックアップ４を駆動し、ディスク１
をトレースする光ビームをディスク１の信号面に合焦さ
せるフォーカシング制御及び前記光ビームをディスク１
の信号トラックに追従させるトラッキング制御を行うと
ともに、前記ピックアップ４をディスク１の径方向に送
る制御を行うピックアップサーボ回路である。

【０００９】７はＲＦアンプ５により波形整形されてデ
ジタル信号として出力されるディスク１のＥＦＭ変調さ
れた記録信号からフレームの先頭を示すフレーム同期信
号を検出するとともに、ＥＦＭ復調を行う同期検出・Ｅ
ＦＭ復調回路、８は該同期検出・ＥＦＭ復調回路７によ
りＥＦＭ復調されたデジタル信号の中からサブコード信
号を分離し、該サブコード信号に含まれるＱコードを復
調するサブコード分離・Ｑコード復調回路、９はＥＦＭ
復調後のデジタル信号から抽出される情報データの誤り
検出・訂正を行う誤り検出・訂正回路、１０はデジタル
信号の並び替えを行う為、及び情報データの誤り訂正用
バッファとしてデジタル信号データを一旦記憶する第１
ＲＡＭ、１１は該第１ＲＡＭ１０にデジタル信号データ
を書き込むタイミング及びデジタルデータを読み出すタ
イミングをそれぞれ制御する書き込みアドレス及び読み
出しアドレスを発生する第１アドレス発生回路、１２は
前記誤り検出・訂正回路９により誤り訂正が不可能な情
報データをその前後に得られた情報データに応じて補間
する補間回路である。

【００１０】図中、一点鎖線により囲まれている同期検
出・ＥＦＭ復調回路７、サブコード分離・Ｑコード復調
回路８、誤り検出・訂正回路９、第１アドレス発生回路
１１及び補間回路１２は、ディスク１から読み取られた
デジタル信号をデジタル信号処理して情報データを得る
為の信号処理回路１３を構成している。

【００１１】１４はＰＬＬ回路により構成され、ＲＦア
ンプ５から出力されるデジタル信号から該デジタル信号
が有するビットに同期したクロックを再生するクロック
再生回路である。

【００１２】ここで、信号処理回路１３を構成する各回
路は、前記クロック再生回路１４により再生された再生
クロックにより各信号処理が行われる。そして、第１ア
ドレス発生回路１１から発生される書き込みアドレス及
び読み出しアドレスは、前記再生クロックのタイミング
に応じて発生されるので、ディスク１の回転速度が変化
した場合、ジッタを吸収することは出来ないが、第１Ｒ
ＡＭ１０がオーバーフローすることが防止される。ま
た、クロック再生回路１４から得られる再生クロック
は、ディスク１の回転速度に応じて発生するので、信号
処理回路１３を構成する各回路は、ディスク１からの信
号読み取り速度に合わせて一般のＣＤプレーヤより高速
に各信号処理が行われる。

【００１３】１５はディスクの再生方法、各種サーチ方
法及びピックアップ４のフォーカシング導入方法等、基
本的なプログラムが書き込まれており、種々の基本的な
動作制御を行うとともに、表示器（図示せず）を表示す
る制御や操作キー（図示せず）の入力制御を行うマイク
ロコンピュータで構成されたシステム制御回路である。
また、前記システム制御回路１５は、サブコード分離・
Ｑコード復調回路８により復調されたＱコードを監視す
るＱコード監視手段１６を備えるとともに、ピックアッ
プサーボ回路６にピックアップ４によるトレース位置を
ディスク１の径方向に変位させるトラックジャンプ信号
を供給するトラックジャンプ制御手段１７を備えてい
る。

【００１４】１８は信号処理回路１３により復調された
シリアルデジタル信号の情報データをパラレルデジタル
信号に変換するシリアル・パラレル変換回路、１９は該
シリアル・パラレル変換回路１８から出力される情報デ
ータが一旦記憶される第２ＲＡＭ、２０は該第２ＲＡＭ
１９への情報データの書き込みを制御する書き込みアド
レスを発生するとともに、前記第２ＲＡＭ１９からの情
報データの読み出しアドレスを発生する第２アドレス発
生回路、２１は水晶振動子２２を用いて水晶発振精度の
基準クロックを発生する基準発振器である。

【００１５】ここで、第２アドレス発生回路２０から発
生される書き込みアドレスは、クロック再生回路１４か
らの再生クロックに同期して発生され、一方、前記第２
アドレス発生回路２０から発生される読み出しアドレス
は、基準発振器２１からの基準クロックに同期して発生
されるとともに、ディスク１に情報データを記録する際
のサンプリング周波数に合わせて発生される。その為、
第２ＲＡＭ１９への情報データの書き込みタイミングが
前記第２ＲＡＭ１９からの情報データの読み出しタイミ
ングに比べて高速になり、また、前記第２ＲＡＭ１９に
より情報データの出力タイミングにおけるジッタ成分が
吸収される。

【００１６】２３は第２アドレス発生回路２０の書き込
みアドレス及び読み出しアドレスを監視し、第２ＲＡＭ
１９のオーバーフローを監視するとともに、誤り検出訂
正回路９からの情報データの訂正不可を示す訂正不可信
号の発生状況を検出し、その発生状況で補間回路１２の
補間能力を超えることを判断することにより第２ＲＡＭ
１９への情報データの書き込み中止及び再開を行うタイ
ミングを検出し、その検出出力に応じて第２アドレス発
生回路２０を制御して第２ＲＡＭ１９への情報データの
書き込みを制御するＲＡＭ制御回路である。また、前記
ＲＡＭ制御回路２３は、第２ＲＡＭ１９のオーバーフロ
ーが検出されたときにその旨を示すオーバーフロー信号
を、補間回路１２の補間能力を超えたときにその旨を示
す補間不可信号をそれぞれ発生し、トラックジャンプ制
御手段１７からピックアップ４によるディスクの読み取
り位置（トレース位置）を１トラック分戻すトラックジ
ャンプ信号を発生させる。

【００１７】２４はシステム制御回路１５内に備えら
れ、第２ＲＡＭ１９への情報データの書き込みが可能で
あることを示す書き込み可能信号（ＷＯＫ信号）を発生
するＷＯＫ信号発生手段である。前記ＷＯＫ信号発生手
段２４は、ＲＡＭ制御回路２３からのオーバーフロー信
号及び補間不可信号の発生に応じて、かつＱコード監視
手段１６によるＱコード監視状況及びトラックジャンプ
制御手段１７の動作状況に応じてＷＯＫ信号を発生し、
具体的にはオーバーフロー信号、あるいは補間不可信号
が発生されると、ＷＯＫ信号が発生されなくなり、ま
た、トラックジャンプ制御手段１７からのトラックジャ
ンプ信号の発生と同時にＷＯＫ信号が発生されなくな
り、そして、トラックジャンプが終了し、ディスクの目
標とする範囲内（目標のフレームの前後３フレーム以
内）であることを示すＱコードが検出されるとＷＯＫ信
号を発生する。

【００１８】２５は第２ＲＡＭ１９への情報データの書
き込みタイミングと同期してシリアル・パラレル変換回
路１８から出力される情報データが書き込まれるシフト
レジスタ（図示せず）と、第２ＲＡＭ１９のオーバーフ
ローが検出されたときに前記シフトレジスタに書き込ま
れている情報データをラッチするラッチ回路（図示せ
ず）とを備え、前記シフトレジスタに書き込まれている
情報データと前記ラッチ回路にラッチされた情報データ
とが一致しているか否かを判定し、第２ＲＡＭ１９への
情報データの書き込みを再開させるタイミングを設定す
るデータ一致判定回路である。

【００１９】２６は第２ＲＡＭ１９から読み出されるパ
ラレルデジタル信号の情報データをシリアルデジタル信
号に変換するパラレル・シリアル変換回路、２７は該パ
ラレル・シリアル変換回路２６から出力される情報デー
タをアナログ信号に変換するＤ／Ａコンバータである。

【００２０】次に動作に付いて説明する。

【００２１】モータサーボ回路３には、ＲＦアンプ５を
介して得られるデジタル信号とクロック再生回路１４か
ら得られる再生クロック及び基準発振器２１から得られ
る基準クロックとが供給され、前記モータサーボ回路３
はデジタル信号中の最短パルスのパルス幅を検出して、
そのパルス幅が所定の長さになるようにスピンドルモー
タ２を速度制御し、その上で再生クロックと基準クロッ
クとを各々分周した信号を位相比較して前記スピンドル
モータ２に位相サーボをかける。このようにしてディス
ク１は、定格の線速度より高速の所定の線速度で回転さ
れる。

【００２２】一方、ピックアップ１から投射される光ビ
ームによりディスクがトレースされると、ディスクに記
録された信号は、前記ピックアップ４により読み取ら
れ、ＲＦ信号（高周波信号）としてＲＦアンプ５に供給
される。前記ＲＦ信号は、前記ＲＦアンプ５により増幅
され、波形整形されてデジタル信号として信号処理回路
１３に供給される。前記信号処理回路１３は、前記デジ
タル信号を復調し、該デジタル信号に含まれている種々
のデータを抽出するとともに、抽出された情報データ
（オーディオデータ）は誤り検出及び誤り訂正処理が行
われ、かつ欠落した情報データの補間が行われる。そし
て、前記信号処理回路１３から出力される情報データ
は、シリアル・パラレル変換回路１８によりシリアルの
デジタル信号からパラレルのデジタル信号に変換された
後、第２アドレス発生回路２０からの書き込みアドレス
に応じて第２ＲＡＭ１９に書き込まれる。また、前記第
２ＲＡＭ１９に書き込まれた情報データは、前記第２ア
ドレス発生回路２０からの読み出しアドレスに応じて読
み出され、その情報データは、パラレル・シリアル変換
回路２６によりパラレルのデジタル信号からシリアルの
デジタル信号に変換される。そして、前記パラレル・シ
リアル変換回路２６から出力される情報データは、Ｄ／
Ａコンバータ２７によりアナログ信号に変換されるとと
もに、ステレオの左及び右のチャンネル成分に分離さ
れ、それぞれ後段のオーディオ回路（図示せず）に供給
される。

【００２３】ところで、第２ＲＡＭ１９への情報データ
の書き込みタイミングは、信号処理回路１３からの情報
データの出力タイミングに合わせて高速にしてあるが、
前記第２ＲＡＭ１９からの情報データの読み出しタイミ
ングは、ディスクに情報データを記憶する際のサンプリ
ング周波数で情報データが読み出されるように前記第２
ＲＡＭ１９への書き込みタイミングに比べて低速にして
ある。その為、再生が進むと、前記第２ＲＡＭ１９はや
がてオーバーフローになる。

【００２４】ここで、前記第２ＲＡＭ１９のオーバーフ
ローは、第２アドレス発生回路２０の書き込みアドレス
及び読み込みアドレスを監視することによりＲＡＭ制御
回路２３で検出され、該ＲＡＭ制御回路２３からはオー
バーフローを示すオーバーフロー信号がシステム制御回
路１５に供給される。その為、トラックジャンプ制御手
段１７からピックアップ４によるディスクの読み取り位
置を１トラック分戻させるトラックジャンプ信号が発生
され、ピックアップ４によるディスクのトレース位置が
１トラック戻されることによりディスク上の同一部分が
繰り返しトレースされるようになる。この場合、第２Ｒ
ＡＭ１９からは今まで書き込まれた情報データが順次読
み出されるので、情報データはとぎれることなく、連続
して再生される。

【００２５】また、第２ＲＡＭ１９のオーバーフローが
検出されると、その時点からＲＡＭ制御回路２３により
第２ＲＡＭ１９への書き込みを中止させる中止信号が出
力され、第２ＲＡＭ１９に情報データが書き込まれるの
が中止されるので、情報データの読み出しのみが行わ
れ、前記第２ＲＡＭ１９に書き込まれている情報データ
の量が減少していく。

【００２６】一方、ピックアップ４により読み取られた
デジタル信号が信号処理回路１３により信号処理される
と、それに伴ってデジタル信号に含まれているＱコード
がＱコード監視手段１６により随時監視され、そのＱコ
ードがシステム制御回路１５内のＲＡＭ（図示せず）に
記憶される。その為、第２ＲＡＭ１９がオーバーフロー
された時点のＱコードは、前記システム制御回路１５内
のＲＡＭに記憶されているので、第２ＲＡＭ１９のオー
バーフローが発生すると、トラックジャンプ制御手段１
７が作動され、アクセス動作が開始し、ピックアップ４
によるトレース位置がディスクの１トラック分戻される
とともに、前記システム制御回路１５内のＲＡＭに記憶
されたＱコードを目標として検索が行われる。そして、
ピックアップ４によるトレース位置がオーバーフローさ
れた時点のＱコードを含むデジタル信号部分に近づき、
目標とする範囲内のＱコードが復調されるようになり、
Ｑコード監視手段１６によりそのＱコードが検出される
ようになると、データ一致判定回路２５にシリアル・パ
ラレル変換回路１８から出力される情報データが取り込
まれるようになる。

【００２７】ここで、データ一致判定回路２５には、第
２ＲＡＭ１９のオーバーフローが生じるまでの所定サン
プル数の情報データが記憶されており、シリアル・パラ
レル変換回路１８からの情報データが取り込まれるよう
になると、その情報データが前記データ一致判定回路２
５に記憶されている情報データと比較される。そして、
それらの情報データの一致が検出されると、その旨を示
す一致信号がＲＡＭ制御回路２３に供給され、第２ＲＡ
Ｍ１９への情報データの書き込みが再開される。

【００２８】第２ＲＡＭ１９への情報データの書き込み
が再開されると、その再開された情報データは、第２Ｒ
ＡＭ１９内のオーバーフローにより書き込みが中止され
た時点の最終の情報データが格納されたアドレスの次の
アドレスから順次書き込まれ、前記最終の情報データに
続けて書き込まれることになる。そして、第２ＲＡＭ１
９への書き込みが再開された情報データは、前記最終の
情報データとディスク上において連続するものであるの
で、正しい再生が連続して行われることになる。

【００２９】一方、何らかの理由によりデータ一致判定
回路２５から一致信号が得られない場合、ＲＡＭ制御回
路２３は、第２アドレス発生回路２０からの書き込みア
ドレス及び読み出しアドレスの一致及びタイミングによ
り第２ＲＡＭ１９内の情報データが空になることを検出
して第２ＲＡＭ１９への書き込みを再開する。この場
合、読み出される情報データが正しくつながらないが、
再生がとぎれないように情報データを第２ＲＡＭ１９内
の最終の情報データに続けて書き込ませ、該最終の情報
データに連続して新たに書き込まれた情報データが読み
出されるようにしている。

【００３０】ところで、外部からの衝撃や揺動、あるい
はディスクの傷や汚れ等によりピックアップ４によるデ
ィスクの信号読み取りが正しく行われなくなると、誤り
検出・訂正回路９により情報データの誤り訂正が出来
ず、該誤り検出・訂正回路９から訂正不可信号が発生す
る。そして、ＲＡＭ制御回路２３により前記訂正不可信
号が補間回路１２の補間能力以上連続して発生したこと
が検出されると、前記ＲＡＭ制御回路２３から補間不可
信号が発生され、ＷＯＫ信号発生手段２４からＷＯＫ信
号の発生が停止される。その為、前記ＲＡＭ制御回路２
３を介して第２アドレス発生回路２０が制御され、第２
ＲＡＭ１９に情報データが書き込まれるのが中止される
とともに、トラックジャンプ制御手段１７によりディス
クのトレース位置を戻すようにピックアップ４をトラッ
クジャンプさせるトラックジャンプ信号が発生され、誤
り訂正が出来ない情報データを含むデジタル信号ブロッ
クの読み取りが行われる直前に読み取られたデジタル信
号ブロックのＱコードを検索するべくピックアップ４に
よるディスクのトレース位置が戻される。

【００３１】ここで、外部からの衝撃や揺動により誤っ
た情報データが発生した場合は、ピックアップ４により
ディスクの同一部分を再びトレースすることにより誤っ
た情報データを読み直すことが出来、正しい情報データ
を得ることが出来るので、データ一致判定回路２５に、
誤る直前の情報データと同一の情報データが入力され、
前記データ一致判定回路２５により一致信号が発生され
る。前記データ一致判定回路２４による情報データの比
較は、トレース位置のトラックジャンプが終了した直後
に行われるのではなく、第２ＲＡＭ１９に書き込まれた
最終の情報データが含まれたフレームの近傍から行われ
る。この際、前記最終の情報データに対応するＱコード
を含むフレームを目標として該Ｑコードの検出が行われ
るが、この場合、Ｑコードの取り込みの失敗を考慮して
Ｑコードが検出されなくとも１フレームが再生されるタ
イミングごとに記憶されたＱコードの時間情報に１フレ
ーム分を加算していくことにより目標のフレームを検出
する。そして、トレース位置が目標とするフレームの近
傍に到達したら、比較する為の情報データをデータ一致
判定回路２５に取り込むようにし、該データ一致判定回
路２５により取り込んだ情報データの比較が行われる。

【００３２】前記データ一致判定回路２５により一致信
号が発生されると、ＲＡＭ制御回路２３からは開始信号
が発生され、誤った情報データの直前の情報データに連
続して読み直された正しい情報データが書き込まれるよ
うになる。

【００３３】したがって、この場合は、情報データをと
ぎれさせることなく、連続して再生することが出来る。

【００３４】一方、ディスクの傷や汚れ等により誤った
情報データが発生した場合は、ピックアップ４によりデ
ィスクの同一部分を再びトレースしても誤った情報デー
タを読み直すことが出来ず、正しい情報データを得るこ
とが出来ない。その為、データ一致判定回路２５からは
一致信号が得られず、第２ＲＡＭ１９内の情報データは
消費されていくのみであり、ＲＡＭ制御回路２３により
やがて第２ＲＡＭ１９内の情報データが空になることが
検出される。その検出が行われると、ディスクの同一部
分を再びトレースすることを中止し、次の部分をトレー
スするべくトラックジャンプ制御手段１７を作動させる
とともに、前記ＲＡＭ制御回路２３から開始信号が発生
され、第２ＲＡＭ１９への情報データの書き込みが再開
される。この場合は、読み直された情報データが第２Ｒ
ＡＭ１９内に書き込まれている情報データと正しく継が
らないが、再生がとぎれないように情報データを第２Ｒ
ＡＭ１９内の最終の情報データに続けて書き込ませ、該
最終の情報データに連続して新たに書き込まれた情報デ
ータが読み出されるように成されている。

【００３５】ところで、信号処理回路１３を構成する各
回路は、クロック再生回路１４から発生される再生クロ
ックにより作動されているので、補間回路１２を介して
出力される情報データは、前記再生クロックに同期して
おり、ディスクの回転変化により生じるジッタ成分を含
んでいる。

【００３６】しかしながら、信号処理回路１３から出力
される情報データは、再生クロックに同期したタイミン
グで第２ＲＡＭ１９に書き込まれた後に水晶発振精度の
基準クロックに同期したタイミングで前記第２ＲＡＭ１
９から読み出されるので、該第２ＲＡＭ１９によりジッ
タ成分が吸収されることになり、Ｄ／Ａコンバータ２７
に入力される情報データにはジッタ成分が含まれない。

【００３７】また、第１ＲＡＭ１０の書き込みタイミン
グと読み出しタイミングとは、共に再生クロックに同期
した同一周期であるので、信号処理回路１３はディスク
の回転変化に影響されずに信号処理が行われる。その
為、ディスクの回転速度は、平均的に所定速度と偏差が
ゼロになれば良く、ディスクの回転はラフで良い。

【００３８】したがって、スピンドルモータ２の回転制
御に高速応答が必要なく、該スピンドルモータ２を概略
線速度一定の回転速度に保持すれば良い。この場合、デ
ィスクの慣性負荷によりディスクを回転させるだけで良
い状態が頻繁に生じるので、この際、スピンドルモータ
２には無負荷電流に近い微少電流を供給すれば事足り
る。

【００３９】また、前述した如く、スピンドルモータ２
の回転制御に高速応答が必要ないので、そのようにモー
タサーボ回路３を設定することによりトラックジャンプ
時にディスクの回転速度が急激に変化しなくなり、トラ
ックジャンプ時に前記モータサーボ回路３のサーボを外
れにくくすることが出来る。

【００４０】

【発明の効果】以上述べた如く、本発明に依れば、ディ
スクの回転に高速応答を必要としないので、ディスクの
回転を制御する為のスピンドルモータの消費電力を削減
することが出来、また、前記スピンドルモータに供給す
る駆動電流を急激に変化させる必要がなく、モータノイ
ズを減少することが出来る。また、本発明は、前述の効
果を得る為に、今までに備えられた回路の制御方法を変
えるだけで良いので、新たに専用回路を増設する必要が
ないという利点を有する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路ブロック図であ
る。

【符号の説明】

２ スピンドルモータ ３ モータサーボ回路 ４ ピックアップ ５ ＲＦアンプ ７ 同期検出・ＥＦＭ復調回路 ９ 誤り検出・訂正回路 １０ 第１ＲＡＭ １１ 第１アドレス発生回路 １３ 信号処理回路 １４ クロック再生回路 １５ システム制御回路 １７ トラックジャンプ制御手段 １９ 第２ＲＡＭ ２０ 第２アドレス発生回路 ２１ 基準発振器 ２３ ＲＡＭ制御回路 ２４ ＷＯＫ信号発生手段 ２５ データ一致判定回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ディスクを定格の速度より高速回転さ
   せ、ピックアップによりディスクをトレースしてディス
   クに記録されたデジタル信号を読み取り、そのデジタル
   信号を復調して得られる情報データをディスクの高速回
   転に応じてメモリに高速に書き込んだ後に、定格の速度
   に合わせて前記メモリから情報データが読み出されるよ
   うに成されるとともに、前記メモリ内のデータ量を管理
   しながら、ディスクの同一部分を繰り返し読み直すべく
   ピックアップのトレース位置を順次進めて再生を行うデ
   ィスクプレーヤにおいて、ディスクから読み取られたデ
   ジタル信号から該デジタル信号が有するビットに同期し
   たクロックを再生するクロック再生回路と、ディスクか
   ら読み取られたデジタル信号をデジタル信号処理して情
   報データを復調する復調手段、及び該情報データの誤り
   検出及び誤り訂正を行う誤り検出・訂正手段を備える信
   号処理回路と、該信号処理回路により復調された情報デ
   ータの前記メモリへの書き込み及び読み出しを制御する
   メモリ制御回路と、水晶振動子を用いて基準クロックを
   発生する基準発振器とを設け、前記クロック再生回路に
   より再生された再生クロックに同期させて前記信号処理
   回路から復調された情報データを出力するとともに、前
   記基準発振器から発生される基準クロックを用いて前記
   メモリ制御回路によりメモリからの情報データの読み出
   しを行うようにしたことを特徴とするディスクプレー
   ヤ。