JPH0522363A - データ受信回路 - Google Patents
データ受信回路Info
- Publication number
- JPH0522363A JPH0522363A JP3198330A JP19833091A JPH0522363A JP H0522363 A JPH0522363 A JP H0522363A JP 3198330 A JP3198330 A JP 3198330A JP 19833091 A JP19833091 A JP 19833091A JP H0522363 A JPH0522363 A JP H0522363A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- frame
- memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 必要な単位毎に編集し直す処理をなくし、時
間の短縮を図り、データに無駄のないフレーム構成を作
る。 【構成】 受信データをパラレルにするシフトレジスタ
１と、このシフトレジスタ１の出力を保持する保持回路
２，３と、この保持回路２の出力でマスク回路４を介し
たデータを書き込むメモリ５と、フレームパルスとクロ
ックで受信データのビット数をカウントするカウンタ６
と、このカウンタ６の出力と保持回路３で保持されたフ
レーム種別とをアドレスとして各制御信号を出力するＲ
ＯＭ７とで構成される。
間の短縮を図り、データに無駄のないフレーム構成を作
る。 【構成】 受信データをパラレルにするシフトレジスタ
１と、このシフトレジスタ１の出力を保持する保持回路
２，３と、この保持回路２の出力でマスク回路４を介し
たデータを書き込むメモリ５と、フレームパルスとクロ
ックで受信データのビット数をカウントするカウンタ６
と、このカウンタ６の出力と保持回路３で保持されたフ
レーム種別とをアドレスとして各制御信号を出力するＲ
ＯＭ７とで構成される。
Description
【０００１】
【産業上の利用分野】本発明はデータ受信回路に係り、
特にフレーム構成されているデータの受信回路に関する
ものである。
特にフレーム構成されているデータの受信回路に関する
ものである。
【０００２】
【従来の技術】従来、この種のデータ受信回路は、入力
データをシフトレジスタでパラレルデータにして、一定
のタイミングで発生される保持信号でそのデータを保持
し、保持されたデータを一定のデータ単位にメモリに書
き込む回路と、メモリからデータを読出しフレーム種別
を判断して必要な単位でデータを再編成する処理とで構
成されていた。
データをシフトレジスタでパラレルデータにして、一定
のタイミングで発生される保持信号でそのデータを保持
し、保持されたデータを一定のデータ単位にメモリに書
き込む回路と、メモリからデータを読出しフレーム種別
を判断して必要な単位でデータを再編成する処理とで構
成されていた。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
受信回路は、受信したデータを論理データに変化するた
めに、固定な単位でメモリに書き込まれているデータを
メモリから読出し、フレーム種別を判断して、必要な単
位ごとにデータ再編成した。そのため、従来のデータ受
信回路では、データの再編成の処理が必要となり、時間
がかかるという課題があった。また、再編成の処理が必
要ないようにフレーム構成を考えると、データに無駄な
領域ができて、フレーム種別を増やすとか、フレームの
ビット長を増やさなければならず、それによって、デー
タの受信に時間がかかるという課題があった。
受信回路は、受信したデータを論理データに変化するた
めに、固定な単位でメモリに書き込まれているデータを
メモリから読出し、フレーム種別を判断して、必要な単
位ごとにデータ再編成した。そのため、従来のデータ受
信回路では、データの再編成の処理が必要となり、時間
がかかるという課題があった。また、再編成の処理が必
要ないようにフレーム構成を考えると、データに無駄な
領域ができて、フレーム種別を増やすとか、フレームの
ビット長を増やさなければならず、それによって、デー
タの受信に時間がかかるという課題があった。
【０００４】
【課題を解決するための手段】本発明のデータ受信回路
は、フレームの先頭を示すフレームパルスとクロックを
入力し、任意のビット数のフレームに構成され、データ
中のフレーム種別によってその後のデータの区切りが変
化するデータを受信する回路において、上記データを入
力し上記クロックでデータをパラレル出力するシフトレ
ジスタと、このシフトレジスタの出力を入力し第１の保
持信号で保持する第１の保持回路と、上記シフトレジス
タの出力を入力し第２の保持信号でフレーム種別を保持
出力する第２の保持回路と、上記第１の保持回路の出力
データをマスク信号の指定のビットをロウレベルにして
出力するマスク回路と、このマスク回路よりの出力デー
タを書込み信号によって書き込むメモリと、上記フレー
ムパルスとクロックを入力しフレームのビット数をカウ
ントするカウンタと、このカウンタの出力と上記第２の
保持回路の出力であるフレーム種別をアドレスとして入
力し上記第１および第２の保持信号と書込み信号および
マスク信号をデータとして出力するリードオンリメモリ
（ＲＯＭ）とで構成されるものである。
は、フレームの先頭を示すフレームパルスとクロックを
入力し、任意のビット数のフレームに構成され、データ
中のフレーム種別によってその後のデータの区切りが変
化するデータを受信する回路において、上記データを入
力し上記クロックでデータをパラレル出力するシフトレ
ジスタと、このシフトレジスタの出力を入力し第１の保
持信号で保持する第１の保持回路と、上記シフトレジス
タの出力を入力し第２の保持信号でフレーム種別を保持
出力する第２の保持回路と、上記第１の保持回路の出力
データをマスク信号の指定のビットをロウレベルにして
出力するマスク回路と、このマスク回路よりの出力デー
タを書込み信号によって書き込むメモリと、上記フレー
ムパルスとクロックを入力しフレームのビット数をカウ
ントするカウンタと、このカウンタの出力と上記第２の
保持回路の出力であるフレーム種別をアドレスとして入
力し上記第１および第２の保持信号と書込み信号および
マスク信号をデータとして出力するリードオンリメモリ
（ＲＯＭ）とで構成されるものである。
【０００５】
【作用】本発明においては、受信データを受信しメモリ
に書き込む際に、受信データをフレーム種別に応じて任
意の単位ごとにデータを区切り、メモリに書き込む。
に書き込む際に、受信データをフレーム種別に応じて任
意の単位ごとにデータを区切り、メモリに書き込む。
【０００６】
【実施例】図１は本発明の一実施例を示すブロック図で
ある。この図１において、１は受信シリアルデータＤＡ
ＴＡを入力しクロックＣＬＫでデータをパラレル出力す
るシフトレジスタ、２はこのシフトレジスタ１の出力を
入力し保持信号であるタイミングパルスａで保持する保
持回路、３はシフトレジスタ１の出力を入力し保持信号
であるタイミングパルスｂでフレーム種別を保持出力す
る保持回路、４は保持回路２の出力データをマスク信号
であるマスクデータｃの指定のビットをロウレベルにし
て出力するマスク回路、５はこのマスク回路４よりの出
力データを書込み信号ｄによって書き込むメモリ、６は
フレームパルスＦＰとクロックＣＬＫを入力しフレーム
のビット数をカウントするカウンタ、７はこのカウンタ
６の出力と保持回路３の出力であるフレーム種別をアド
レスとして入力し保持信号であるタイミングパルスａ，
ｂと書込み信号ｄおよびマスク信号であるマスクデータ
ｃをデータとして出力するリードオンリメモリ（ＲＯ
Ｍ）である。
ある。この図１において、１は受信シリアルデータＤＡ
ＴＡを入力しクロックＣＬＫでデータをパラレル出力す
るシフトレジスタ、２はこのシフトレジスタ１の出力を
入力し保持信号であるタイミングパルスａで保持する保
持回路、３はシフトレジスタ１の出力を入力し保持信号
であるタイミングパルスｂでフレーム種別を保持出力す
る保持回路、４は保持回路２の出力データをマスク信号
であるマスクデータｃの指定のビットをロウレベルにし
て出力するマスク回路、５はこのマスク回路４よりの出
力データを書込み信号ｄによって書き込むメモリ、６は
フレームパルスＦＰとクロックＣＬＫを入力しフレーム
のビット数をカウントするカウンタ、７はこのカウンタ
６の出力と保持回路３の出力であるフレーム種別をアド
レスとして入力し保持信号であるタイミングパルスａ，
ｂと書込み信号ｄおよびマスク信号であるマスクデータ
ｃをデータとして出力するリードオンリメモリ（ＲＯ
Ｍ）である。
【０００７】つぎにこの図１に示す実施例の動作を説明
する。まず、シフトレジスタ１はｎビットのフレーム構
成の受信シリアルデータＤＡＴＡを入力し、クロックＣ
ＬＫで１ビットずつシフトし、ｍビットのパラレルデー
タを出力する。保持回路２はこのシフトレジスタ１から
の出力を入力し保持信号であるタイミングパルスａで保
持する。保持回路３はシフトレジスタ１からの出力を入
力し保持信号であるタイミングパルスｂで保持する。マ
スク回路４は保持回路２からの出力データを入力しマス
ク信号であるマスクデータｃの状態によって入力データ
をロウレベルにマスクし出力する。メモリ５はこのマス
ク回路４からのデータを書込み信号ｄによって書き込
む。そして、カウンタ６はフレームパルスＦＰで「０」
クリアされクロックＣＬＫでカウントする。リードオン
リメモリ（ＲＯＭ）７はカウンタ６の出力と保持回路３
の出力をアドレスとして入力し保持信号であるタイミン
グパルスａ，ｂとマスクデータｃおよび書込み信号ｄを
データとして出力する。
する。まず、シフトレジスタ１はｎビットのフレーム構
成の受信シリアルデータＤＡＴＡを入力し、クロックＣ
ＬＫで１ビットずつシフトし、ｍビットのパラレルデー
タを出力する。保持回路２はこのシフトレジスタ１から
の出力を入力し保持信号であるタイミングパルスａで保
持する。保持回路３はシフトレジスタ１からの出力を入
力し保持信号であるタイミングパルスｂで保持する。マ
スク回路４は保持回路２からの出力データを入力しマス
ク信号であるマスクデータｃの状態によって入力データ
をロウレベルにマスクし出力する。メモリ５はこのマス
ク回路４からのデータを書込み信号ｄによって書き込
む。そして、カウンタ６はフレームパルスＦＰで「０」
クリアされクロックＣＬＫでカウントする。リードオン
リメモリ（ＲＯＭ）７はカウンタ６の出力と保持回路３
の出力をアドレスとして入力し保持信号であるタイミン
グパルスａ，ｂとマスクデータｃおよび書込み信号ｄを
データとして出力する。
【０００８】つぎに、入力されるシリアルデータは、フ
レーム種別によってその後のデータの区切りが変化する
データとなっている。ＲＯＭデータの保持信号であるタ
イミングパルスａはアドレスで指定されるシリアルデー
タのビット数に対応して有効にされる。そして、保持信
号であるタイミングパルスｂはシリアルデータのフレー
ム種別が示される位置で有効にされる。そのため、保持
回路３はフレーム種別を保持し、ＲＯＭ７のアドレスと
する。ＲＯＭデータの保持信号であるタイミングパルス
ａはアドレスで指定されるフレーム種別とシリアルデー
タのビット数を判断し、フレーム種別ごとのデータの区
切りに有効になる。そして、ＲＯＭデータのマスクデー
タｃは保持信号であるタイミングパルスａで区切られた
データの不要な部分をマスクするデータである。したが
って入力されたシリアルデータはフレーム種別に対応し
て、必要な単位でデータを区切りメモリ５に書き込まれ
る。
レーム種別によってその後のデータの区切りが変化する
データとなっている。ＲＯＭデータの保持信号であるタ
イミングパルスａはアドレスで指定されるシリアルデー
タのビット数に対応して有効にされる。そして、保持信
号であるタイミングパルスｂはシリアルデータのフレー
ム種別が示される位置で有効にされる。そのため、保持
回路３はフレーム種別を保持し、ＲＯＭ７のアドレスと
する。ＲＯＭデータの保持信号であるタイミングパルス
ａはアドレスで指定されるフレーム種別とシリアルデー
タのビット数を判断し、フレーム種別ごとのデータの区
切りに有効になる。そして、ＲＯＭデータのマスクデー
タｃは保持信号であるタイミングパルスａで区切られた
データの不要な部分をマスクするデータである。したが
って入力されたシリアルデータはフレーム種別に対応し
て、必要な単位でデータを区切りメモリ５に書き込まれ
る。
【０００９】
【発明の効果】以上説明したように本発明は、受信デー
タを受信しメモリに書き込む際に、受信データをフレー
ム種別に応じて任意の単位ごとにデータを区切り、メモ
リに書き込むようにしたので、従来のように必要な単位
毎に編集し直す処理が必要なくなり、時間の短縮という
効果がある。さらに、データに無駄のないフレーム構成
を作ることが可能になるという効果を有する。
タを受信しメモリに書き込む際に、受信データをフレー
ム種別に応じて任意の単位ごとにデータを区切り、メモ
リに書き込むようにしたので、従来のように必要な単位
毎に編集し直す処理が必要なくなり、時間の短縮という
効果がある。さらに、データに無駄のないフレーム構成
を作ることが可能になるという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
１ シフトレジスタ ２，３ 保持回路 ４ マスク回路 ５ メモリ ６ カウンタ ７ リードオンリメモリ（ＲＯＭ）
Claims (1)
- 【特許請求の範囲】 【請求項１】 フレームの先頭を示すフレームパルスと
クロックを入力し、任意のビット数のフレームに構成さ
れ、データ中のフレーム種別によってその後のデータの
区切りが変化するデータを受信する回路において、前記
データを入力し前記クロックでデータをパラレル出力す
るシフトレジスタと、このシフトレジスタの出力を入力
し第１の保持信号で保持する第１の保持回路と、前記シ
フトレジスタの出力を入力し第２の保持信号でフレーム
種別を保持出力する第２の保持回路と、前記第１の保持
回路の出力データをマスタ信号の指定のビットをロウレ
ベルにして出力するマスク回路と、このマスク回路より
の出力データを書込み信号によって書き込むメモリと、
前記フレームパルスとクロックを入力しフレームのビッ
ト数をカウントするカウンタと、このカウンタの出力と
前記第２の保持回路の出力であるフレーム種別をアドレ
スとして入力し前記第１及び第２の保持信号と書込み信
号およびマスク信号をデータとして出力するリードオン
リメモリとで構成されることを特徴とするデータ受信回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198330A JPH0522363A (ja) | 1991-07-15 | 1991-07-15 | データ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198330A JPH0522363A (ja) | 1991-07-15 | 1991-07-15 | データ受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522363A true JPH0522363A (ja) | 1993-01-29 |
Family
ID=16389319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3198330A Pending JPH0522363A (ja) | 1991-07-15 | 1991-07-15 | データ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829637A (en) * | 1995-02-15 | 1998-11-03 | Riso Kagaku Corporation | Bag-in-carton and method and device for forming the bag-in-carton |
| US6228011B1 (en) | 1995-02-15 | 2001-05-08 | Riso Kagaku Corporation | Bag-in-carton and method and device for forming the bag-in-carton |
-
1991
- 1991-07-15 JP JP3198330A patent/JPH0522363A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5829637A (en) * | 1995-02-15 | 1998-11-03 | Riso Kagaku Corporation | Bag-in-carton and method and device for forming the bag-in-carton |
| US6228011B1 (en) | 1995-02-15 | 2001-05-08 | Riso Kagaku Corporation | Bag-in-carton and method and device for forming the bag-in-carton |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880009520A (ko) | 디지탈 데이타 메모리 시스템 | |
| JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
| JPH0522363A (ja) | データ受信回路 | |
| US6038692A (en) | Error correcting memory system | |
| JPS5927624A (ja) | 論理変更可能な集積回路 | |
| JPH0763135B2 (ja) | 半導体集積論理回路 | |
| JP3626584B2 (ja) | バッファメモリー占有量検出回路 | |
| JPH06197009A (ja) | 出力ラッチ機能付カウンタ | |
| JP3119275B2 (ja) | データ送信回路 | |
| SU1272357A1 (ru) | Буферное запоминающее устройство | |
| SU1376074A1 (ru) | Устройство дл программируемой задержки информации | |
| JPS6242384A (ja) | Ｆｉｆｏ読出し制御回路 | |
| SU1488876A1 (ru) | Буферное запоминающее устройство | |
| SU494745A1 (ru) | Устройство дл синтеза многотактной схемы | |
| JP3256464B2 (ja) | 非同期転送制御方式 | |
| JP2002050172A (ja) | Ｆｉｆｏ制御回路 | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| JPH0645894A (ja) | 遅延パルス発生回路 | |
| JPH05314059A (ja) | メモリアクセス制御回路 | |
| JPH07123450A (ja) | ブロックアクセス機能付き時分割スイッチメモリ | |
| JPH0554658A (ja) | 記憶装置 | |
| JPH06168180A (ja) | 半導体集積回路 | |
| JPS6040152U (ja) | デ−タサンプリング回路 | |
| JPH04264620A (ja) | Ｒａｍを使用したステータス保護回路 | |
| JPS62208493A (ja) | Ｆｉｆｏ書込み制御回路 |